JPH0287521A - 半導体装置の電極形成方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は微細な電極をめっき法等により形成することが
でき、半導体装置の高集積化に好適の半導体装置の電極
形成方法に関する。

［従来の技術］ 従来、マイクロ波トランジスタ及び超大規模集積回路（
ＶＬＳ　Ｉ　）等の製造工程においては、部分めっき法
により電極が形成されている。

第３図（ａ）乃至（ｆ）は−例としてバイポーラトラン
ジスタの従来の電極形成方法を工程順に示す断面図であ
る。

第３図（ａ）に示すように、ベース領域２及びエミッタ
領域３が形成されているシリコン半導体基板１上には、
電極形成領域上にコンタクトホールが開口されたシリコ
ン酸化膜の絶縁膜４が形成されている。このシリコン半
導体基板１の全面に第１の下層金属層５としてチタン（
Ｔ　ｉ　）及び第２下層金属層６として白金（ｐｔ）の
各層をスパッタリングにより順次被着し、前記コンタク
トホ−ルを埋め込んでベース領域２及びエミッタ領域３
と、第１の下層金属層５及び第２の下層金属層６とを接
続する。この第１の下層金属層５及び第２の下層金属層
６は後述するめつき工程において導電材料として使用さ
れる。

次に、第３図（ｂ）に示すように、この第２の下層金属
層６上にレジスト７を被着した後、電極形成領域上のレ
ジストアを選択的に除去して開口を設ける。

次に、第３図（Ｃ）に示すように、この開口部に上層金
属層つとして金（Ａｕ）を選択的にめっきする。

次に、第３図（ｄ）に示すように、前記レジスト７を除
去する。

次いで、第３図（ｅ）に示すように、前記上層金属層９
をマスクとして第１下層金属層５及び第２下層金属層６
を、例えばイオンミーリング又は反応性イオンエツチン
グ等によりエツチング除去して電極を形成する。

しかし、上述した単層レジストを使用した方法では、ア
スペクト比（幅／高さ）を１／２以下にすることはでき
ないため、電極間隔の微細化には限界がある。例えば、
高さが１μｍである電極を形成するためには、レジスト
７の厚さは１．２μｒｎ以上は必要であり、従って、レ
ジスｌ−７の幅を０．６μｍ以下にすることはできない
。このため。

単層レジストを使用した場合は、電極間隔を微細化する
ことが困難である。

そこで、従来、多層レジストプロセスにより、微細な電
極を形成する方法が採用されている。

第４図（ａ）、（ｂ）はこの多層レジストプロセスを使
用した従来の電極形成方法を工程順に示す断面図である
。

先ず、第４図（ａ）に示すように、第３図（ａ＞と同様
の層構造を形成した後、全面に下層レジスト１０を形成
する。次に、この下層レジスト１０」二に中間層となる
絶縁膜１１を形成した後、上層レジスＩ・１２を塗布す
る。そして、この上層レジスト１２を選択的に除去して
電極形成領域を開口する。

次いで、第４図（ｂ）に示すように、上層レジスト１２
の開口部分の絶縁層１１を除去する。そして、上層レジ
スト１２及び絶縁膜１１をマスクとし、０２をプラズマ
エツチングガヌとして使用して、反応性イオンエツチン
グにより下層レジス１〜１０を選択的に除去する。

このようにして微細なレジスト１０の壁を形成した後、
レジスト１０をマスクにして金めつきを施し、上層金属
層を形成する。その後、絶縁膜１１及び下層レジスト１
０を除去した後、前記上層金属層をマスクにして、第１
の下層金属層５及び第２の下層金属層６を選択的に除去
する。このように多層レジストを使用することにより、
電極間隔の一応の微細化が可能である。

［発明が解決しようとする課題］ しかしながら、上述した従来の多層レジストプロセスを
使用した電極形成方法では、上層レジスト１２の微細化
が困難であるという欠点がある。

また、上層レジスト１２の幅２１に比して下層レジスト
１０の幅２２か細くなるため、下層レジスト１０の幅２
２のコントロール性が悪いという問題点もある。更に、
レジスト１０の密着性が悪いため、このレジストをマス
クとして金めつきを施すときに、微細な部分ではレジス
トがマスクとして機能せず、所望の形状の電極か得られ
ないという欠点もある。

本発明はかかる問題点に鑑みてなされたものであって、
微細な間隔の電極を安定して形成することができる半導
体装置の電極形成方法を提供することを目的とする。

［課題を解決するだめの手段］ 本発明に係る半導体装置の電極形成方法は、素子形成領
域にて半導体基板と接触する下層金属層を形成する工程
と、この下層金属層上に第１の絶縁膜を選択的に形成す
る工程と、全面に第１の絶縁膜とはエツチング耐性が異
なる第２の絶縁膜を被着する工程と、前記第１の絶縁膜
の側壁部にのみ第２の絶縁膜を残存させ他の領域の第２
の絶縁膜を除去する工程と、前記第１の絶縁膜をエツチ
ング除去する工程と、前記下層金属層上の電極形成領域
でない領域をレジストで選択的に覆う工程と、電極形成
領域の下層金属層上に前記第２の絶縁膜及びレジストを
マスクにして上層金属層を形成する工程と、前記レジス
ト及び第２の絶縁膜を除去する工程と、前記上層金属層
をマスクとして下層金属層を選択的に除去する工程とを
有することを特徴とする。

［作用］ 本発明においては、下層金属層上に第１の絶縁膜を選択
的に形成する。そして、全面にこの第１の絶縁膜とはエ
ツチング耐性が異なる第２の絶縁膜を被着した後、第１
の絶縁膜の側壁部にのみ第２の絶縁膜を残存させ、他の
領域の第２の絶縁膜を除去する。そして、この第２の絶
縁膜を残存させたまま第１の絶縁膜をエツチング除去し
、更に電極形成領域以外の下層金属層上をレジストで覆
った後、このレジスト及び第２絶縁膜をマスクにして上
層金属層を電極形成領域に被着する。その後、レジスト
及び第２の絶縁膜を除去し、更に、上層金属層をマスク
として下層金属層を除去することにより、上層金属層及
び下層金属層からなる電極の相互間を電気的に分離して
微細な間隔の電極を形成する。

このようにして、第１の絶縁膜の側壁に残存させた第２
の絶縁膜を利用して電極間隔を設けるから、安定して微
細間隔の電極を形成することができる。

［実施例］ 次に、本発明の実施例について添付の図面を参照して説
明する。

第１図（ａ）乃至（ｆ）は本発明の実施例方法を工程順
に示す断面図である。

先ず、第１図（ａ）に示すように、ベース頭載２、エミ
ッタ領域３及びこれらの領域上にコンタクトホールが開
口されたシリコン酸化膜の絶縁膜４が形成されているシ
リコン半導基板１上に、後述するめっき工程のときに導
電材料となる第１の下層金属層５及び第２の下層金属層
６として夫々チタン（Ｔｉ）及び白金（Ｐｔ）の各層を
形成する。この白金の第２の下層金属層６はバリアメタ
ルとして作用し、チタンの第１の下層金属層５は白金を
密着させるための下地材として作用する。

この第２の下層金属層６上のエミッタ電極が形成される
領域上にポリイミドを選択的に形成して第１の絶縁膜１
４とする。

次に、第１図（ｂ）に示すように、全面にＣＶＤ、プラ
ズマＣＶＤ又は光ＣＶＤ等により酸化膜を形成してこれ
を第２の絶縁膜１５とする。

次に、第１図（Ｃ）に示すように、例えば、ＣＦ４／Ｈ
２反応カスを使用した反応性イオンエツチングにより異
方性エツチングを施して第１の絶縁膜１４の側壁部にの
み第２の絶縁膜１５を残存させ、他の領域の第２の絶縁
膜１５を除去する。

その後、例えばヒドラジン水溶液により第１の絶縁膜１
４を除去する。

次に、第１図（ｄ）に示すように、電極が形成されない
領域の第２の下層金属層６上にレジスト膜１６を選択的
に形成した後、第２の絶縁膜１５及びレジスト１６をマ
スクにして電極形成領域の第２の下層金属層６上に上層
金属層つとして金（Ａｕ）をめっきして形成する。この
とき、この上層金属層９間の間隔は第２絶縁膜１５の厚
さ２３に相当する。

第２図はこの第１図（ｄ）に示す第２の絶縁膜１５の平
面的なパターンを示す平面図である。なお、第１図（ｄ
）は第２図の■−■線による断面を一部簡略化して示す
ものであって、第２図においては８本の第２絶縁膜１５
が■−■線と交差するか、第１図（ｄ）中には図示の簡
略化のかめに２本の第２絶縁膜１５のみ現しである。こ
の第２図に示すように、実際上、ベース電極及びエミッ
タ電極は櫛形に形成される。この場合、第２の絶縁膜１
５はレジスト１６に覆われていない領域において櫛形の
辺に沿って蛇行し、レジスト１６に覆われた領域におい
ては矩形の３辺に沿って延長して相互に連結されている
。

次に、第１図（ｅ）に示すように、レジスト膜１６及び
第２の絶縁膜１５を順次除去する。

次いで、第１図（ｆ）に示すように、上層金属層９をマ
スクとして第１の下層金属層５及び第２の下層金属層６
を、例えばイオンミーリング又は反応性イオンエツチン
グにより除去し、ベース領域２及びエミッタ領域３上の
上層金属層９を夫々電気的に分離して、ベース及びエミ
ッタ電極を形成する。

このように、本実施例においては、第２の絶縁Ｉｔ！１
５の厚さに・より電極間の間隔を決定するから、電極間
隔を微細にすることができると共に、この電極間隔を安
定して且つ高精度で得ることができる。このため、所望
の形状の微細な電極形成を行うことができる。

なお、この実施例においては、下層金属層はチタン（Ｔ
ｉ）及び白金（ｐｔ）の２層構造であるか、この外、Ｔ
ｉ単層、Ｔｉ−ＴｉＮ−Ｐｔ層及びＴ　ｉ−Ｗ層等を使
用することもできる。

また、酸化膜を第１絶縁膜とし、窒化膜を第２絶縁膜と
し、第１絶縁膜の除去にＨＦ系エツチング液を使用し、
第２絶縁膜の除去にドライエツチング法を使用して電極
を形成することも可能であり、これにより同様の効果を
得ることができる。

［発明の効果］ 以上説明したように本発明によれば、第１絶縁膜の側壁
に残存させた第２絶縁膜を利用して電極間隔を設け、こ
の第２の絶縁膜の膜厚により電極間の間隔を決定してい
るから、微細間隔の電極を安定して且つ高精度で形成す
ることができる。

【図面の簡単な説明】

第１図（ａ）乃至（ｆ）は本発明の実施例を工程順に示
す断面図、第２図は第１図（ｄ）における第２の絶縁膜
とレジストとの関係を示す平面図、第３図（ａ）乃至（
ｆ＞は従来の電極形成方法を工程順に示す断面図、第４
図（ａ）及び（ｂ）は従来の他の電極形成方法を工程順
に示す断面図である。 １；シリコン半導体基板、２；ベース形成領域、３；エ
ミッタ形成領域、４；絶縁膜（ＳｉＯ２）、５；第１の
下層金属層、６；第２の下層金属層、７．１６：レジス
ト、９；上層金属層、１０；下層レジスト、１１；中間
層、１２；上層レジス１〜．１４：第１の絶縁膜、１５
；第２の絶縁膜、２１；上層レジストの幅、２２；下層
レジストの幅、２３；第２の絶縁膜の厚さ

Claims (1)

【特許請求の範囲】
1. （１）素子形成領域にて半導体基板と接触する下層金属
   層を形成する工程と、この下層金属層上に第１の絶縁膜
   を選択的に形成する工程と、全面に第１の絶縁膜とはエ
   ッチング耐性が異なる第２の絶縁膜を被着する工程と、
   前記第１の絶縁膜の側壁部にのみ第２の絶縁膜を残存さ
   せ他の領域の第２の絶縁膜を除去する工程と、前記第１
   の絶縁膜をエッチング除去する工程と、前記下層金属層
   上の電極形成領域でない領域をレジストで選択的に覆う
   工程と、電極形成領域の下層金属層上に前記第２の絶縁
   膜及びレジストをマスクにして上層金属層を形成する工
   程と、前記レジスト及び第２の絶縁膜を除去する工程と
   、前記上層金属層をマスクとして下層金属層を選択的に
   除去する工程とを有することを特徴とする半導体装置の
   電極形成方法。