JPS6097690A - 厚膜薄膜配線基板の製造方法 - Google Patents

厚膜薄膜配線基板の製造方法

Info

Publication number
JPS6097690A
JPS6097690A JP20550683A JP20550683A JPS6097690A JP S6097690 A JPS6097690 A JP S6097690A JP 20550683 A JP20550683 A JP 20550683A JP 20550683 A JP20550683 A JP 20550683A JP S6097690 A JPS6097690 A JP S6097690A
Authority
JP
Japan
Prior art keywords
thin film
pattern
film
thick film
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP20550683A
Other languages
English (en)
Other versions
JPS6323680B2 (ja
Inventor
細貝 耕三
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP20550683A priority Critical patent/JPS6097690A/ja
Publication of JPS6097690A publication Critical patent/JPS6097690A/ja
Publication of JPS6323680B2 publication Critical patent/JPS6323680B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜薄膜配線基板の製造方法に係り、特に、
基板上にあらかじめ形成された厚膜パターン上に、寸法
精度の良好な薄膜パターンを形成するための方法に関す
る。
〔従来技術〕
基板上への配線パターンの形成方法としては、厚膜テク
ノロジーを用いる方法と薄膜テクノロジーを用いる方法
とに大別される。
厚膜テクノロジーは、生産作業性が良く、製造コストが
低いこと、膜としての強度が大で高温に対する耐性が大
であること等の長所を有する反面、パターンの寸法精度
に限界があり、パターンの高密度化が不可能であるとい
う短所を有している。
一方、薄膜テクノロジーは、微細パターンを寸法精度良
く形成することができ、高密度パターンの形成が可能で
あるという長所を有する反面、製造コストが高いこと、
膜の強度が厚膜に比べて劣ること等の短所を有している
以上のような理由により、最近、同一基板上に厚膜テク
ノロジーと薄膜テクノロジーの両方を駆使してパターン
形成を行う併用法の使用が増えており、特に、画像読み
取り装置等においては、−16本/rprmというよう
な高密度配線を必要とする電極部にのみ薄膜チク゛ノロ
ジーを使用し、他の部分は厚膜テクノロジーを用いる−
というふうに、両者の長所が巧みに利用されている。
通常、このような厚膜X薄膜併用型基板においては、厚
膜テクノロジーには、焼成という高温プロセスが必要な
ことから、厚膜パターンの形成後に、薄膜パターンの形
成を行うという方法がとられている。
ところで、このような併用型基板1においては、第1図
に平面図、第2図にそのa−a断面を示す如く当然、厚
膜配線層2と薄膜配線層3との接続を行わなければなら
ず、厚膜および薄膜の重ね合わせ領域Cが存在すること
になる。また、厚膜配線層2と薄膜配線層3との間に層
間絶縁膜4が介在している領域もある。
すなわち、平面的には、第2図に示すように、厚膜配線
層のみからなる厚膜パターン領域Aと、薄膜配線層のみ
からなる薄膜パターン領域Bと、厚膜パターン上に薄膜
パターンが重ねられた重ね合わせ領域Cとが存在するわ
けである。
従来、このような併用型基板は、以下のようにして形成
されていた。
まず、基板1上に、スクリーン印刷法により、例えば、
銅パターンを形成した後、焼成工程を経て、厚膜回路パ
ターン2を形成する。
次いで、蒸着法等によって基板表面全体に、例えば、ク
ロム等の金属薄膜を形成した後、フォトリソ、エツチン
グ法により、不要部の金属パターンをエツチング除去す
るイエッチング工程を経て薄膜回路パターン3が形成さ
れる。
この場合、前記エツチング工程において、前記重ね合わ
せ部Bにおけるエツチング速度が、薄膜パターン領域A
におけるエツチング速度よりも異常に大きくなり、パタ
ーンの寸法精度にばらつきが生じるという不都合がしば
しば発生じていた。
これは、エツチングに際して銅−クロムというエツチン
グ液に対する標準電極電位の異なる異種金属の接触によ
り、電池作用が起こるためと考えられる。
すなわち、エツチングに際して、銅の厚膜パターンが、
エツチング液中に露呈し、エツチングすべきクロム薄膜
との間で電池作用が働くわけである。
〔発明の目的〕
本発明は、前記実情に鑑みてなされたもので、厚膜パタ
ーン上に異種金属の薄膜パターンを形成するにあたり、
異種金属接続による電池作用によって起るエツチング速
度の部分的な変化を防止し、寸法精度の良好な厚膜)薄
膜併用型基板を形成することを目的とする。
〔発明の構成〕
上記目的を達成するため、本発明の方法は、厚膜パター
ンのみで形成される厚膜領域と、主さして厚膜パターン
上に薄膜パターンが重ねられて形成される重ね合わせ領
域と、薄膜パターンのみで形成される薄膜領域とよりな
る配線基板を形成するにあたり、まず、基板上に厚膜パ
ターンを形成する厚膜パターン形成工程と、この後、該
基板上の前記厚膜領域を除く、表面全体に薄膜を形成す
る部分的着膜工程と、該薄膜を除去すべき領域のみが露
出するように、該基板表面全体をレジスト被覆し、この
レジストをマスクとして不要な薄膜を除去し、前記重ね
合わせ領域および、前記薄膜領域のパターン形成を行う
ためのエツチング工程とよりなることを特徴とするもの
である。
すなわち、厚膜パターンのみで形成される厚膜領域には
、はじめから、薄膜が着膜されることのないようにし、
薄膜のパターン形成のためのエツチング工程においては
、この厚膜領域をも、レジスト被覆しておくことにより
、厚膜が露出することを極力防ぐようにし、前述したよ
うな電池作用の発生を抑え、エツチングの寸法精度を良
好にしようとするものである。
し実施例〕 以下、本発明実施例のパターン形成方法について、図面
を参照しつつ説明する。
まず、第3図に示す如く、絶縁性のセラミック基板11
上に、インクとして銅ペーストを使用し、スクリーン印
刷法によって所定のパターンを形成した後、焼成を行い
、銅を主成分とする厚膜配線層12を形成する。
更に同様にして、厚膜法により、所定の領域に層間絶縁
膜13を第4図の如く形成する。
次いで、厚膜パターンのみから構成されるべき厚膜領域
Aに当る部分に、メタルマスク14を載置し、蒸着法に
よって、第5図に示す如く、クロム薄膜15を選択的に
着膜する。
更に、基板表面全体にポジ型のフォトレジストを塗布し
た後、フォトリソ工程により、薄膜領域、重ね合わせ領
域の薄膜を除去すべき領域のみが露呈するような形状の
レジストパターン16を、第6図に示す如く、形成する
最後にこのようにして形成されたレジストパターン16
をマスクとして硝酸第2セリウムアンモニウム十過塩素
酸+純水とよりなるエツチング液に浸漬し、レジストパ
ターン16から露出してし)る部分のクロム薄膜をエツ
チング除去し、レジストパターン16を剥離し、第7図
に示す如ぐ、クロムの薄膜パターン17を形成する。
かかる方法によれば、クロムの薄膜パターン形成のため
のエツチング工程において、異種金属である銅パターン
が、露出しないため、電池作用が発生することもなく、
エツチングは均一に進行する。従って、エツチングの寸
法精度も良好であり、従来、最高10μm程度もあった
サイドエッチが、せいぜいクロム薄膜の膜厚(0,2〜
0.3μm)かその倍程度の0.4〜0.6μmまでに
抑えられ、優れた微細パターンを得ることができる。
なお、実施例においては、不要な領域には薄膜を形成し
ないようにするための手段としてメタルマスクを用いた
が、メタルマスクに代えて、フォトレジストを塗布し、
フォトリソ工程により、この不要な領域にのみレジスト
パターンを残留せしめるようにしても良い。
また、実施例においては、厚膜配線層が銅から構成され
ていると共に、薄膜配線層がクロムから構成されており
、ごの銅とクロムの標準電極電位の差によって電池作用
が発生し、異常エツチングが生じる場合について述べた
が、必ずしも、この組合わせに限定されるものではなく
、厚膜配線層を構成する金属と、薄膜配線層を構成する
金属とが、薄膜パターン形成のためのエツチング工程で
用いられるエツチング液における標準電極電位を異にす
る場合であれば、いかなる金属の組合わせにおいても、
本発明の方法は有効である。
更にまた、厚膜パターン上に、層間絶縁膜を介して薄膜
パターンが形成されるような領域については、薄膜のパ
ターニングのためのエツチング工程に際して露出するの
は厚膜パターンではなく、層間絶縁膜であるから、薄膜
領域と同様の扱いで問題はないが、厚膜パターンヱに直
接薄膜パターンが形成される領域については、厚膜パタ
ーンの露出を極力抑えるようなパターン設計を行うこと
が望ましい。
加えて、前記厚膜領域、重ね合わせ領域1.薄膜領域は
、必ずしも、厳密に区分される必要はなく、パターン構
成上、異なる領域をわずかに含む場合にも有効であるこ
とは言うまでもない。
〔発明の効果〕
以上、説明してきたように、本発明の方法によれば、厚
膜配線層の形成された基板上に、薄膜パターンを形成し
、厚膜薄膜併用型の配線基板を形成するにあたり、厚膜
パターンのみで形成される領域には、はじめから薄膜が
着膜されないように、選択的に薄膜形成を行うと共に、
薄膜パターン形成のためのエツチング工程においては、
該領域をレジスト被覆し、厚膜パターンの露出をできる
限り少なくすることにより、異種金属の接触作用による
エツチング異常を抑制し、寸法精度の良好な配線パター
ンの形成を可能とするものである。
【図面の簡単な説明】
第1図は、厚膜薄膜併用型基板の構成例を示す図、第2
図は第1図のa−a断面図、第3図乃至第7図は本発明
実施例の厚膜薄膜併用型基板の製造工程を示す図である
。 1・・基板、2・・・厚膜配線層、3・・・薄膜配線層
、4・・・層間絶縁膜、 A・・厚膜パターン領域、B・・・薄膜パターン領域、
C・・・重ね合わせ領域、 11・・・セラミック基板、12・・・厚膜配線層、1
3・・・層間絶縁膜、14・・・メタルマスク、15・
・クロム薄膜、16・・レジストパターン、17・・薄
膜パターン。 第3図 第4図 第6図 6 第7図

Claims (1)

    【特許請求の範囲】
  1. 厚膜パターンのみで形成される厚膜領域と、主として厚
    膜パターン上に薄膜パターンが重ねられて形成される重
    ね合わせ領域と、薄膜パターンのみで形成される薄膜領
    域とよりなる配線基板を形成するにあたり、まず、基板
    上に厚膜パターンを形成する厚膜パターン形成工程と、
    この後、前記厚膜領域を除く表面全体に薄膜を形成する
    部分的着膜工程と、該薄膜を除去すべき領域のみが露出
    するように、該基板表面全体をレジスト被覆し、このレ
    ジストをマスクとして不要な薄膜を除去し、前記重ね合
    わせ領域および前記薄膜領域の薄膜のパターン形成を行
    うためのエノチング工程とを含むことを特徴とする厚膜
    薄膜配線基板の製造方法。
JP20550683A 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法 Granted JPS6097690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20550683A JPS6097690A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20550683A JPS6097690A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6097690A true JPS6097690A (ja) 1985-05-31
JPS6323680B2 JPS6323680B2 (ja) 1988-05-17

Family

ID=16507986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20550683A Granted JPS6097690A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6097690A (ja)

Also Published As

Publication number Publication date
JPS6323680B2 (ja) 1988-05-17

Similar Documents

Publication Publication Date Title
US4451554A (en) Method of forming thin-film pattern
JP4984855B2 (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JPS6097690A (ja) 厚膜薄膜配線基板の製造方法
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JPS6260662A (ja) サ−マルヘツドの製造方法
JPH0293081A (ja) 多層膜のエッチング法
JPH05259615A (ja) 回路導体の形成方法
JPH07254534A (ja) 電子部品の外部電極形成方法
JPS6356718B2 (ja)
US4157284A (en) Process to obtain conductive and resistive elements in microwave microcircuits
JPH0846357A (ja) セラミック薄膜混成基板の製造方法
JPS5864616A (ja) 薄膜磁気ヘツドの製造方法
JPS6156879B2 (ja)
JPH05308182A (ja) 膜回路基板の製造方法
JPS58210168A (ja) 二層膜のエツチング方法
JPS5865680A (ja) サ−マルヘツド
JPS63199487A (ja) 配線基板の製造方法
JPS6140004A (ja) 抵抗器のパタ−ン形成方法
JPS58197849A (ja) 電極配線の形成方法
JPS6325519B2 (ja)
JPS61264782A (ja) プリント配線板とその製造方法
JPS63146451A (ja) 配線パタ−ン形成方法
JPH04243130A (ja) エッチング処理方法
JPH01161849A (ja) 金属配線形成法
JPS60173899A (ja) 微細導体パタ−ンの形成法