JPS6323680B2 - - Google Patents

Info

Publication number
JPS6323680B2
JPS6323680B2 JP20550683A JP20550683A JPS6323680B2 JP S6323680 B2 JPS6323680 B2 JP S6323680B2 JP 20550683 A JP20550683 A JP 20550683A JP 20550683 A JP20550683 A JP 20550683A JP S6323680 B2 JPS6323680 B2 JP S6323680B2
Authority
JP
Japan
Prior art keywords
pattern
thin film
film
thick film
thick
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20550683A
Other languages
English (en)
Other versions
JPS6097690A (ja
Inventor
Kozo Hosogai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP20550683A priority Critical patent/JPS6097690A/ja
Publication of JPS6097690A publication Critical patent/JPS6097690A/ja
Publication of JPS6323680B2 publication Critical patent/JPS6323680B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Wiring (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜薄膜配線基板の製造方法に係
り、特に、基板上にあらかじめ形成された厚膜パ
ターン上に、寸法精度の良好な薄膜パターンを形
成するための方法に関する。
〔従来技術〕
基板上への配線パターンの形成方法としては、
厚膜テクノロジーを用いる方法と薄膜テクノロジ
ーを用いる方法とに大別される。
厚膜テクノロジーは、生産作業性が良く、製造
コストが低いこと、膜としての強度が大で高温に
対する耐性が大であること等の長所を有する反
面、パターンの寸法精度に限界があり、パターン
の高密度化が不可能であるという短所を有してい
る。
一方、薄膜テクノロジーは、微細パターンを寸
法精度良く形成することができ、高密度パターン
の形成が可能であるという長所を有する反面、製
造コストが高いこと、膜の強度が厚膜に比べて劣
ること等の短所を有している。
以上のような理由により、最近、同一基板上に
厚膜テクノロジーと薄膜テクノロジーの両方を駆
使してパターン形成を行う併用法の使用が増えて
おり、特に、画像読み取り装置等においては、−
16本/mmというような高密度配線を必要とする電
極部にのみ薄膜テクノロジーを使用し、他の部分
は厚膜テクノロジーを用いる−というふうに、両
者の長所が巧みに利用されている。
通常、このような厚膜薄膜併用型基板において
は、厚膜テクノロジーには、焼成という高温プロ
セスが必要なことから、厚膜パターンの形成後
に、薄膜パターンの形成を行うという方法がとら
れている。
ところで、このような併用型基板1において
は、第1図に平面図、第2図にそのa−a断面を
示す如く当然、厚膜配線層2と薄膜配線層3との
接続を行わなければならず、厚膜および薄膜の重
ね合わせ領域Cが存在することになる。また、厚
膜配線層2と薄膜配線層3との間に層間絶縁膜4
が介在している領域もある。
すなわち、平面的には、第2図に示すように、
厚膜配線層のみからなる厚膜パターン領域Aと、
薄膜配線層のみからなる薄膜パターン領域Bと、
厚膜パターン上に薄膜パターンが重ねられた重ね
合わせ領域Cとが存在するわけである。
従来、このような併用型基板は、以下のように
して形成されていた。
まず、基板1上に、スクリーン印刷法により、
例えば、銅パターンを形成した後、焼成工程を経
て、厚膜回路パターン2を形成する。
次いで、蒸着法等によつて基板表面全体に、例
えば、クロム等の金属薄膜を形成した後、フオト
リソ、エツチング法により、不要部の金属パター
ンをエツチング除去するエツチング工程を経て薄
膜回路パターン3が形成される。
この場合、前記エツチング工程において、前記
重ね合わせ部Bにおけるエツチング速度が、薄膜
パターン領域Aにおけるエツチング速度よりも異
常に大きくなり、パターンの寸法精度にばらつき
が生じるという不都合がしばしば発生していた。
これは、エツチングに際して銅−クロムという
エツチング液に対する標準電極電位の異なる異種
金属の接触により、電池作用が起こるためと考え
られる。
すなわち、エツチングに際して、銅の厚膜パタ
ーンが、エツチング液中に露呈し、エツチングす
べきクロム薄膜との間で電池作用が働くわけであ
る。
〔発明の目的〕
本発明は、前記実情に鑑みてなされたもので、
厚膜パターン上に異種金属の薄膜パターンを形成
するにあたり、異種金属接続による電池作用によ
つて起るエツチング速度の部分的な変化を防止
し、寸法精度の良好な厚膜・薄膜併用型基板を形
成することを目的とする。
〔発明の構成〕
上記目的を達成するため、本発明の方法は、厚
膜パターンのみで形成される厚膜領域と、主とし
て厚膜パターン上に薄膜パターンが重ねられて形
成される重ね合わせ領域と、薄膜パターンのみで
形成される薄膜領域とよりなる配線基板を形成す
るにあたり、まず、基板上に厚膜パターンを形成
する厚膜パターン形成工程と、この後、該基板上
の前記厚膜領域を除く、表面全体に薄膜を形成す
る部分的着膜工程と、該薄膜を除去すべき領域の
みが露出するように、該基板表面全体をレジスト
被覆し、このレジストをマスクとして不要な薄膜
を除去し、前記重ね合わせ領域および、前記薄膜
領域のパターン形成を行うためのエツチング工程
とよりなることを特徴とするものである。
すなわち、厚膜パターンのみで形成される厚膜
領域には、はじめから、薄膜が着膜されることの
ないようにし、薄膜のパターン形成のためのエツ
チング工程においては、この厚膜領域をも、レジ
スト被覆しておくことにより、厚膜が露出するこ
とを極力防ぐようにし、前述したような電池作用
の発生を抑え、エツチングの寸法精度を良好にし
ようとするものである。
〔実施例〕
以下、本発明実施例のパターン形成方法につい
て、図面を参照しつつ説明する。
まず、第3図に示す如く、絶縁性のセラミツク
基板11上に、インクとして銅ペーストを使用
し、スクリーン印刷法によつて所定のパターンを
形成した後、焼成を行い、銅を主成分とする厚膜
配線層12を形成する。
更に同様にして、厚膜法により、所定の領域に
層間絶縁膜13を第4図の如く形成する。
次いで、厚膜パターンのみから構成されるべき
厚膜領域Aに当る部分に、メタルマスク14を載
置し、蒸着法によつて、第5図に示す如く、クロ
ム薄膜15を選択的に着膜する。
更に、基板表面全体にポジ型のフオトレジスト
を塗布した後、フオトリソ工程により、薄膜領
域、重ね合わせ領域の薄膜を除去すべき領域のみ
が露呈するような形状のレジストパターン16
を、第6図に示す如く、形成する。
最後にこのようにして形成されたレジストパタ
ーン16をマスクとして硝酸第2セリウムアンモ
ニウム+過塩素酸+純水とよりなるエツチング液
に浸漬し、レジストパターン16から露出してい
る部分のクロム薄膜をエツチング除去し、レジス
トパターン16を剥離し、第7図に示す如く、ク
ロムの薄膜パターン17を形成する。
かかる方法によれば、クロムの薄膜パターン形
成のためのエツチング工程において、異種金属で
ある銅パターンが、露出しないため、電池作用が
発生することもなく、エツチングは均一に進行す
る。従つて、エツチングの寸法精度も良好であ
り、従来、最高10μm程度もあつたサイドエツチ
が、せいぜいクロム薄膜の膜厚(0.2〜0.3μm)
かその倍程度の0.4〜0.6μmまでに抑えられ、優
れた微細パターンを得ることができる。
なお、実施例においては、不要な領域には薄膜
を形成しないようにするための手段としてメタル
マスクを用いたが、メタルマスクに代えて、フオ
トレジストを塗布し、フオトリソ工程により、こ
の不要な領域にのみレジストパターンを残留せし
めるようにしても良い。
また、実施例においては、厚膜配線層が銅から
構成されていると共に、薄膜配線層がクロムから
構成されており、この銅とクロムの標準電極電位
の差によつて電池作用が発生し、異常エツチング
が生じる場合について述べたが、必ずしも、この
組合わせに限定されるものではなく、厚膜配線層
を構成する金属と、薄膜配線層を構成する金属と
が、薄膜パターン形成のためのエツチング工程で
用いられるエツチング液における標準電極電位を
異にする場合であれば、いかなる金属の組合わせ
においても、本発明の方法は有効である。
更にまた、厚膜パターン上に、層間絶縁膜を介
して薄膜パターンが形成されるような領域につい
ては、薄膜のパターニングのためのエツチング工
程に際して露出するのは厚膜パターンではなく、
層間絶縁膜であるから、薄膜領域と同様の扱いで
問題はないが、厚膜パターン上に直接薄膜パター
ンが形成される領域については、厚膜パターンの
露出を極力抑えるようなパターン設計を行うこと
が望ましい。
加えて、前記厚膜領域、重ね合わせ領域、薄膜
領域は、必ずしも、厳密に区分される必要はな
く、パターン構成上、異なる領域をわずかに含む
場合にも有効であることは言うまでもない。
〔発明の効果〕
以上、説明してきたように、本発明の方法によ
れば、厚膜配線層の形成された基板上に、薄膜パ
ターンを形成し、厚膜薄膜併用型の配線基板を形
成するにあたり、厚膜パターンのみで形成される
領域には、はじめから薄膜が着膜されないよう
に、選択的に薄膜形成を行うと共に、薄膜パター
ン形成のためのエツチング工程においては、該領
域をレジスト被覆し、厚膜パターンの露出をでき
る限り少なくすることにより、異種金属の接触作
用によるエツチング異常を抑制し、寸法精度の良
好な配線パターンの形成を可能とするものであ
る。
【図面の簡単な説明】
第1図は、厚膜薄膜併用型基板の構成例を示す
図、第2図は第1図のa−a断面図、第3図乃至
第7図は本発明実施例の厚膜薄膜併用型基板の製
造工程を示す図である。 1……基板、2……厚膜配線層、3……薄膜配
線層、4……層間絶縁膜、A……厚膜パターン領
域、B……薄膜パターン領域、C……重ね合わせ
領域、11……セラミツク基板、12……厚膜配
線層、13……層間絶縁膜、14……メタルマス
ク、15……クロム薄膜、16……レジストパタ
ーン、17……薄膜パターン。

Claims (1)

    【特許請求の範囲】
  1. 1 厚膜パターンのみで形成される厚膜領域と、
    主として厚膜パターン上に薄膜パターンが重ねら
    れて形成される重ね合わせ領域と、薄膜パターン
    のみで形成される薄膜領域とよりなる配線基板を
    形成するにあたり、まず、基板上に厚膜パターン
    を形成する厚膜パターン形成工程と、この後、前
    記厚膜領域を除く表面全体に薄膜を形成する部分
    的着膜工程と、該薄膜を除去すべき領域のみが露
    出するように、該基板表面全体をレジスト被覆
    し、このレジストをマスクとして不要な薄膜を除
    去し、前記重ね合わせ領域および前記薄膜領域の
    薄膜のパターン形成を行うためのエツチング工程
    とを含むことを特徴とする厚膜薄膜配線基板の製
    造方法。
JP20550683A 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法 Granted JPS6097690A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20550683A JPS6097690A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20550683A JPS6097690A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6097690A JPS6097690A (ja) 1985-05-31
JPS6323680B2 true JPS6323680B2 (ja) 1988-05-17

Family

ID=16507986

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20550683A Granted JPS6097690A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6097690A (ja)

Also Published As

Publication number Publication date
JPS6097690A (ja) 1985-05-31

Similar Documents

Publication Publication Date Title
US4451554A (en) Method of forming thin-film pattern
JP2007194595A (ja) 薄膜チップ抵抗器、薄膜チップコンデンサおよび薄膜チップインダクタの製造方法
JPS6323680B2 (ja)
JPS6348200B2 (ja)
US4157284A (en) Process to obtain conductive and resistive elements in microwave microcircuits
JP2559768B2 (ja) クロム膜のテーパーエッチング方法
KR100299875B1 (ko) 전극단자및전극단자의제조방법
JPH0293081A (ja) 多層膜のエッチング法
JPH07254534A (ja) 電子部品の外部電極形成方法
JPH0837233A (ja) 半導体装置の製造方法
JPS6156879B2 (ja)
JPS58210168A (ja) 二層膜のエツチング方法
JPS5865680A (ja) サ−マルヘツド
KR920002026B1 (ko) 다층사진공정을 이용한 금속층 연결방법
JPS58197849A (ja) 電極配線の形成方法
JPS6077979A (ja) 金属薄膜のパタ−ニング方法
JPH042135A (ja) 自己整合型薄膜トランジスタマトリクスの製造方法
JPH0234966A (ja) アモルファス半導体薄膜上の金属電極のパターニング法
JPH0147036B2 (ja)
JPS6325519B2 (ja)
JPH01161849A (ja) 金属配線形成法
JPS62119966A (ja) 配線パタ−ンの形成方法
JPS63199487A (ja) 配線基板の製造方法
JPS63138752A (ja) 半導体装置の製造方法
JPS5821310A (ja) プレ−ナ型磁気バブル素子の製造法