JPS63138752A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS63138752A JPS63138752A JP28429186A JP28429186A JPS63138752A JP S63138752 A JPS63138752 A JP S63138752A JP 28429186 A JP28429186 A JP 28429186A JP 28429186 A JP28429186 A JP 28429186A JP S63138752 A JPS63138752 A JP S63138752A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- metal
- contact
- aluminum
- metal wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 239000000758 substrate Substances 0.000 claims abstract description 6
- 229910052751 metal Inorganic materials 0.000 claims description 31
- 239000002184 metal Substances 0.000 claims description 31
- 238000009792 diffusion process Methods 0.000 abstract description 8
- 229910052782 aluminium Inorganic materials 0.000 abstract description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 7
- 238000005530 etching Methods 0.000 abstract description 4
- 230000008020 evaporation Effects 0.000 abstract 1
- 238000001704 evaporation Methods 0.000 abstract 1
- 238000000059 patterning Methods 0.000 abstract 1
- 238000000034 method Methods 0.000 description 10
- 238000005245 sintering Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000873 masking effect Effects 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 239000004575 stone Substances 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
この発明は半導体装置の製造方法に関し、特にメタル配
線の形成方法に関するものである。
線の形成方法に関するものである。
（従来の技術）
半導体装置における従来のメタル配線の形成方法を＊３
図を参照して説明する。
図を参照して説明する。
まず、第３図（ａ）に示すよりに、コンタクト用Ｎ＋拡
散層２ｔ−形成した半導体基板１上に絶縁膜３を形成し
、その上にコンタクト孔形成用のレジストパターン４を
形成する。
散層２ｔ−形成した半導体基板１上に絶縁膜３を形成し
、その上にコンタクト孔形成用のレジストパターン４を
形成する。
次にこそのレジストノやターン４をマスクトシて絶縁膜
３ｆ：エツチングすることによ〕、第３図伽）に示すよ
うに前記？拡散層２上にて絶縁膜３にコンタクト孔５を
形成する。その後、レノストノぞターン４を除去する。
３ｆ：エツチングすることによ〕、第３図伽）に示すよ
うに前記？拡散層２上にて絶縁膜３にコンタクト孔５を
形成する。その後、レノストノぞターン４を除去する。
次に、コンタクト孔５ｔ−含む絶縁膜３上の全面に第３
図（ｃＪに示すように配線用メタル（ここではアルミ）
６をスパッタ法により被着する。
図（ｃＪに示すように配線用メタル（ここではアルミ）
６をスパッタ法により被着する。
その後、その配線用メタル６上に、配線ノぞターン形成
用のレソストノぞターン７を第３図（ｄ）に示すように
公知のホ） ＩＪソ技術で形成する。
用のレソストノぞターン７を第３図（ｄ）に示すように
公知のホ） ＩＪソ技術で形成する。
そして、そのレジストパターン７ｔ−マスクとして配線
用メタル６のエツチングを行うことにより、残存配線用
メタル６からなるメタル配線８ｔ−ＩＩ３図（ｅ）Ｋ示
すように形成する。
用メタル６のエツチングを行うことにより、残存配線用
メタル６からなるメタル配線８ｔ−ＩＩ３図（ｅ）Ｋ示
すように形成する。
その後、レジストパターン７を除去した後に、メタル配
線８とＮ＋拡散層２とのオーミックコンタクトをとるた
めのシンターを行う。以上でメタル配線形成工程を終了
する。
線８とＮ＋拡散層２とのオーミックコンタクトをとるた
めのシンターを行う。以上でメタル配線形成工程を終了
する。
（発明が解決しようとする問題点）
しかしながら、上記のよりな従来の形成方法では、メタ
ル配置１８と？拡散層２とのオーミックコンタクトをと
るためのシンターを行った時に第３図（ｅ）に示すよう
にメタル配線８のサイドからヒロック９が発生し、微細
ノターンの場合、ｆＪＸ４図に示すように、隣接してい
るメタル配線８相互でショートするという問題点があっ
た。
ル配置１８と？拡散層２とのオーミックコンタクトをと
るためのシンターを行った時に第３図（ｅ）に示すよう
にメタル配線８のサイドからヒロック９が発生し、微細
ノターンの場合、ｆＪＸ４図に示すように、隣接してい
るメタル配線８相互でショートするという問題点があっ
た。
この発明は上記の点に鑑みなされたもので、その目的は
、メタル配線形成工程において、サイドヒロックによる
メタル配線間のショートの問題を除去し得る半導体装置
の製造方法を提供することにある。
、メタル配線形成工程において、サイドヒロックによる
メタル配線間のショートの問題を除去し得る半導体装置
の製造方法を提供することにある。
（問題点を解決するための手段）
この発明では、メタル配線の、素子へのコンタクト部を
除く部分を、スリットにより複数の細い線状に細分化し
て形成する。
除く部分を、スリットにより複数の細い線状に細分化し
て形成する。
（作 用）
配線幅とサイドヒロック発生量の関係を第２図に示す。
この図から分るように、配線幅が約３μ寓以下になると
、サイドヒロックの発生は無くなる。
、サイドヒロックの発生は無くなる。
したがって、例え幅約５μ篤以上のメタル配線であって
も、上記この発明のように、各細線部が約３μ属以下と
なるよりに、スリットにより線幅を細分化すれば、サイ
ドヒロックの発生はなくなる。
も、上記この発明のように、各細線部が約３μ属以下と
なるよりに、スリットにより線幅を細分化すれば、サイ
ドヒロックの発生はなくなる。
（実施例）
以下この発明の一実施例を図面を参照して説明する。第
１図はこの発明の一実施例により形成されたメタル配！
１１の平面図である。このメタル配線１１は、図示しな
い半導体基板上に、該基板に形成された拡散層（素子）
と両端でコンタクトをとって（そのコンタクト部を符号
１２で示す）アルミにより形成される。ｌた、このメタ
ル配線１１は、前記アルミの蒸着と、該アルミのホトリ
ソ・エツチングによるノぐターニングにより形成される
が、その際、拡散層にコンタクトされる両端を除く部分
は、複数のスリット１３により複数の細い線状（各細線
部に符号１４を付す）に細分化して形成される。そして
、このようなメタル配線１１の形成後は、該配線１１と
拡散層とのオーミックコンタクトをとるためのシンター
が行われる。
１図はこの発明の一実施例により形成されたメタル配！
１１の平面図である。このメタル配線１１は、図示しな
い半導体基板上に、該基板に形成された拡散層（素子）
と両端でコンタクトをとって（そのコンタクト部を符号
１２で示す）アルミにより形成される。ｌた、このメタ
ル配線１１は、前記アルミの蒸着と、該アルミのホトリ
ソ・エツチングによるノぐターニングにより形成される
が、その際、拡散層にコンタクトされる両端を除く部分
は、複数のスリット１３により複数の細い線状（各細線
部に符号１４を付す）に細分化して形成される。そして
、このようなメタル配線１１の形成後は、該配線１１と
拡散層とのオーミックコンタクトをとるためのシンター
が行われる。
このシンターにおける配線幅とサイドヒロック発生量と
の関係を第２図に示す。この図から理解されるように１
配線幅が約３μ票以下になると、サイドヒロックの発生
は無くなる。し九がって、上記メタル配線１１において
、全体の幅が約５μ諷以上と太い場合であっても、各細
線部１４が約３μｍ以下となるようにスリット１３によ
り線幅を細分化することによフサイドヒロックの発生は
なくナク、サイドヒロックによるメタル配線１１相互の
ショートは防止される。
の関係を第２図に示す。この図から理解されるように１
配線幅が約３μ票以下になると、サイドヒロックの発生
は無くなる。し九がって、上記メタル配線１１において
、全体の幅が約５μ諷以上と太い場合であっても、各細
線部１４が約３μｍ以下となるようにスリット１３によ
り線幅を細分化することによフサイドヒロックの発生は
なくナク、サイドヒロックによるメタル配線１１相互の
ショートは防止される。
（発明の効果）
以上詳細ｇａ明したように、この発明の方法によれば、
メタル配置ＩＭｔ、スリットにより複数の細い線状に細
分化して形成することＫよシ、サイドヒロックの発生を
防止でき、該サイドヒロックによるメタル配線１ｓｉｊ
のショートを解決でき、歩留シの向上を期待できる。ま
九、サイドヒロックによるショートがなくなれば、配線
間隔をよシ狭くすることができ、高密度化に有利となる
。
メタル配置ＩＭｔ、スリットにより複数の細い線状に細
分化して形成することＫよシ、サイドヒロックの発生を
防止でき、該サイドヒロックによるメタル配線１ｓｉｊ
のショートを解決でき、歩留シの向上を期待できる。ま
九、サイドヒロックによるショートがなくなれば、配線
間隔をよシ狭くすることができ、高密度化に有利となる
。
第１図はこの発明の半導体装置の製造方法の一実施例に
よるメタル配線の平面図、第２図は配線幅とサイドヒロ
ック発生量との関係を示す特性図、第３図は従来のメタ
ル配線の形成方法を示す工程断面図、第４図はサイドヒ
ロックによるメタル配線間のショートを示す平面図であ
る。 １１・・・メタル配線、１２・・・コンタクト部、１３
・・・スリット、１４・・・ＭＢｍ部。 特許出願人 沖電気工業株式会社 １ｌｌｌ （￥ シ １１４図 ｐ面図 泣
よるメタル配線の平面図、第２図は配線幅とサイドヒロ
ック発生量との関係を示す特性図、第３図は従来のメタ
ル配線の形成方法を示す工程断面図、第４図はサイドヒ
ロックによるメタル配線間のショートを示す平面図であ
る。 １１・・・メタル配線、１２・・・コンタクト部、１３
・・・スリット、１４・・・ＭＢｍ部。 特許出願人 沖電気工業株式会社 １ｌｌｌ （￥ シ １１４図 ｐ面図 泣
Claims (1)
- 【特許請求の範囲】 半導体基板上にメタル配線を形成するようにした半導体
装置の製造方法において、 メタル配線は、素子へのコンタクト部を除く部分を、ス
リットにより複数の細い線状に細分化して形成すること
を特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28429186A JPS63138752A (ja) | 1986-12-01 | 1986-12-01 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28429186A JPS63138752A (ja) | 1986-12-01 | 1986-12-01 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63138752A true JPS63138752A (ja) | 1988-06-10 |
Family
ID=17676626
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28429186A Pending JPS63138752A (ja) | 1986-12-01 | 1986-12-01 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63138752A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326528B1 (ko) * | 1995-04-14 | 2002-07-03 | 야마자끼 순페이 | 표시장치의제조방법 |
| JP2007180110A (ja) * | 2005-12-27 | 2007-07-12 | Nec Corp | 半導体装置 |
-
1986
- 1986-12-01 JP JP28429186A patent/JPS63138752A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100326528B1 (ko) * | 1995-04-14 | 2002-07-03 | 야마자끼 순페이 | 표시장치의제조방법 |
| JP2007180110A (ja) * | 2005-12-27 | 2007-07-12 | Nec Corp | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR950004455A (ko) | 반도체 장치 및 그 제조방법 | |
| JPS63318141A (ja) | 半導体装置 | |
| JPS63138752A (ja) | 半導体装置の製造方法 | |
| JPH05243193A (ja) | 半導体集積回路における内部接点を露出させる複数のコンタクトホールを形成する方法 | |
| KR0143037B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| EP0845808A2 (en) | Multilayer wiring structure including via holes | |
| JPH03191536A (ja) | 集積回路に小さな電極を製造する方法 | |
| JPH0629286A (ja) | 半導体装置 | |
| JPH01295443A (ja) | 微細パターン形成方法 | |
| KR0121559B1 (ko) | 반도체 제조 방법 | |
| JPH0293081A (ja) | 多層膜のエッチング法 | |
| KR920002026B1 (ko) | 다층사진공정을 이용한 금속층 연결방법 | |
| JPH0338832A (ja) | 半導体装置の配線構造 | |
| JP2924085B2 (ja) | 電極ラインの製造方法 | |
| JPH02156537A (ja) | 半導体装置の製造方法 | |
| JPH0289319A (ja) | 半導体装置の製造方法 | |
| JPS61100950A (ja) | 半導体素子の製造方法 | |
| JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPH03171735A (ja) | 半導体装置の製造方法 | |
| JPH03239331A (ja) | 半導体装置の製造方法 | |
| JPH0453131A (ja) | 半導体装置の製造方法 | |
| JPS6278855A (ja) | 半導体装置 | |
| JPH0770528B2 (ja) | 半導体装置の製造方法 | |
| KR19980048790A (ko) | 반도체 소자의 메탈콘택 및 라인 형성방법 |