JPH03171735A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH03171735A JPH03171735A JP31119689A JP31119689A JPH03171735A JP H03171735 A JPH03171735 A JP H03171735A JP 31119689 A JP31119689 A JP 31119689A JP 31119689 A JP31119689 A JP 31119689A JP H03171735 A JPH03171735 A JP H03171735A
- Authority
- JP
- Japan
- Prior art keywords
- aluminum
- pattern
- wiring pattern
- corrosion
- dummy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 20
- 238000004519 manufacturing process Methods 0.000 title claims description 12
- 229910052751 metal Inorganic materials 0.000 claims description 18
- 239000002184 metal Substances 0.000 claims description 18
- 238000000034 method Methods 0.000 claims description 10
- 239000000758 substrate Substances 0.000 claims description 7
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 229910052782 aluminium Inorganic materials 0.000 abstract description 36
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 36
- 238000005260 corrosion Methods 0.000 abstract description 26
- 230000007797 corrosion Effects 0.000 abstract description 26
- 238000009792 diffusion process Methods 0.000 abstract description 9
- 230000015572 biosynthetic process Effects 0.000 abstract description 2
- 239000010410 layer Substances 0.000 description 8
- 238000004140 cleaning Methods 0.000 description 5
- 238000001312 dry etching Methods 0.000 description 5
- 239000010949 copper Substances 0.000 description 4
- 239000000460 chlorine Substances 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 210000001015 abdomen Anatomy 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、半導体回路の金属配線パターン形成の際、金
属配線パターンの腐食を防止する半導体装置の製造方法
に関するものである。
属配線パターンの腐食を防止する半導体装置の製造方法
に関するものである。
従来の技術
近年、半導体装置の製造方法は、パターンの微細化に伴
い、アルミニウム(A!), シリコン(Si)に、銅
(Cu)等のアルミニウム(Ai’)以外の金属を添加
した材料を用いて、ドライエッチングにより、金属配線
パターンが形成されている。
い、アルミニウム(A!), シリコン(Si)に、銅
(Cu)等のアルミニウム(Ai’)以外の金属を添加
した材料を用いて、ドライエッチングにより、金属配線
パターンが形成されている。
以下、従来の半導体装置の製造方法におけるアルミ配線
パターン形成工程について、説明する。
パターン形成工程について、説明する。
まず、半導体基板上に、Ai’−Si−Cu膜を蒸着し
、フォトリソ工程により所望のレジストパターンを形戊
する。次にドライエッチ工程において、レジストをマス
クとして、kl−Si−Cu膜をエッチングする。次に
、アッシングにより、レジストを灰化し、続いて発煙硝
酸等によるウエットクリーニング処理を行い、アルミ配
線パターンを形成する。
、フォトリソ工程により所望のレジストパターンを形戊
する。次にドライエッチ工程において、レジストをマス
クとして、kl−Si−Cu膜をエッチングする。次に
、アッシングにより、レジストを灰化し、続いて発煙硝
酸等によるウエットクリーニング処理を行い、アルミ配
線パターンを形成する。
発明が解決しようとする課題
以上述べたような従来の半導体装置の製造方法では、ウ
エットクリー二冫グ工程において、ウエットクリーニン
グ液中の負イオンにより、アルミ配線パターンの中のア
ルミニウム(Aj7)がイオンとなって溶解し、腐食が
発生する場合がある。
エットクリー二冫グ工程において、ウエットクリーニン
グ液中の負イオンにより、アルミ配線パターンの中のア
ルミニウム(Aj7)がイオンとなって溶解し、腐食が
発生する場合がある。
第4図は、従来の半導体装置の製造方法において、腐食
が発生した時のアルミ配線パターンの一部を示すもので
ある。11はアルミ配線パターンで、12は腐食である
。この腐食12の発生には、ドライエッチング工程にお
いて、アルミ配線パターン11の側壁に入り込んだ塩素
(Cl)やアルミ配線パターン11中の銅(C u)が
関与していると考えられている。
が発生した時のアルミ配線パターンの一部を示すもので
ある。11はアルミ配線パターンで、12は腐食である
。この腐食12の発生には、ドライエッチング工程にお
いて、アルミ配線パターン11の側壁に入り込んだ塩素
(Cl)やアルミ配線パターン11中の銅(C u)が
関与していると考えられている。
このように、上記従来の方法では、アルミ配線パターン
に腐食が発生するため、アルミ配線の信頼性が低下する
という問題があった。
に腐食が発生するため、アルミ配線の信頼性が低下する
という問題があった。
本発明は上記従来の問題点を解決するもので、腐食の発
生しない、高信頼性の配線パターンを形成することがで
きる半導体装置の製造方法を提供することを目的とする
。
生しない、高信頼性の配線パターンを形成することがで
きる半導体装置の製造方法を提供することを目的とする
。
課題を解決するための手段
この目的を達成するために、本発明の半導体装置の製造
方法は、金属膜による配線パターンの形戊時に、配線パ
ターンの他に所定の条件で配置されたダミーパターンを
形戒することを特徴としている。
方法は、金属膜による配線パターンの形戊時に、配線パ
ターンの他に所定の条件で配置されたダミーパターンを
形戒することを特徴としている。
作用
この方法によって、ダミーパターンに、腐食を集中発生
させて、配線パターンの腐食を防止するため、高信頼性
の配線パターンを形成することができる。
させて、配線パターンの腐食を防止するため、高信頼性
の配線パターンを形成することができる。
実施例
以下、本発明の一実施例について、図面を参照しながら
説明する。
説明する。
第1〜3図はそれぞれ本発明の一実施例における半導体
装置の製造方法によるダミーパターンの配置を示す平面
図、断面構造を示す断面図、および腐食発生時の状況を
示す平面図である。第1図において、1はアルミ配線パ
ターン領域、2はアルミダミーパターン、3はコンタク
ト穴である。第2図において、4はP型半導体基板、5
はLOCOS,6はP+拡散層、7は層間絶縁膜である
。第3図において、8は腐食である。
装置の製造方法によるダミーパターンの配置を示す平面
図、断面構造を示す断面図、および腐食発生時の状況を
示す平面図である。第1図において、1はアルミ配線パ
ターン領域、2はアルミダミーパターン、3はコンタク
ト穴である。第2図において、4はP型半導体基板、5
はLOCOS,6はP+拡散層、7は層間絶縁膜である
。第3図において、8は腐食である。
以上のように構成された半導体装置の製造方法について
、以下、詳細に説明する。
、以下、詳細に説明する。
まず第1図に示すように、アルミ配線パターン領域1の
周辺にアルミ配線パターンlとの間隔を3μm以上あけ
、配線幅2μm以上のアルミダミーパターン2を配置す
る。アルミダミーパターン2はコンタクト穴3により、
P型拡散層と接続している。
周辺にアルミ配線パターンlとの間隔を3μm以上あけ
、配線幅2μm以上のアルミダミーパターン2を配置す
る。アルミダミーパターン2はコンタクト穴3により、
P型拡散層と接続している。
このようなダミーパターンの条件は発明者の研究によっ
て見出されたものであって、金属パターンの幅,間隔,
拡散層との接続状態と、金属腐食の発生頻度の関係を調
べた結果、前述の条件を満たす金属パターンに集中して
腐食が発生することがわかったのである。
て見出されたものであって、金属パターンの幅,間隔,
拡散層との接続状態と、金属腐食の発生頻度の関係を調
べた結果、前述の条件を満たす金属パターンに集中して
腐食が発生することがわかったのである。
これは金属パターンの幅が2μm以上で、隣接する他の
パターンとの間隔が3μm以上のときにはドライエッチ
ング工程において、マスクとなっているレジストが金属
パターンの側壁に再付着しにくいため金属パターンの側
壁が露出しやすく、腐食性の塩素の影響を受けやすいた
めだと考えられる。また、P型拡散層に接続することに
よって金属パターンが相対的に正電位となり、ウエット
クリーニング工程で腐食に関与する負イオンを引きつけ
やすいためだと考えられる。第2図は第1図のアルミダ
ミーパターン2の直線AB部の断面構造を示している。
パターンとの間隔が3μm以上のときにはドライエッチ
ング工程において、マスクとなっているレジストが金属
パターンの側壁に再付着しにくいため金属パターンの側
壁が露出しやすく、腐食性の塩素の影響を受けやすいた
めだと考えられる。また、P型拡散層に接続することに
よって金属パターンが相対的に正電位となり、ウエット
クリーニング工程で腐食に関与する負イオンを引きつけ
やすいためだと考えられる。第2図は第1図のアルミダ
ミーパターン2の直線AB部の断面構造を示している。
P型半導体基板4の表面に、LOCOS5,P十拡散層
6,層間絶縁膜7を形成し、コンタクト穴形成後、アル
ミ配線ダミーパターン2を形成する。アルミダミーパタ
ーン2は、P+拡散層6を経て、P型半導体基板4に接
続している。第3図において、ドライエッチ,アッシン
グ.ウエットクリーニング後、腐食8が発生した場合の
アルミ配線パターンを示している。腐食8は、アルミダ
ミーパターン2にのみ、発生している。
6,層間絶縁膜7を形成し、コンタクト穴形成後、アル
ミ配線ダミーパターン2を形成する。アルミダミーパタ
ーン2は、P+拡散層6を経て、P型半導体基板4に接
続している。第3図において、ドライエッチ,アッシン
グ.ウエットクリーニング後、腐食8が発生した場合の
アルミ配線パターンを示している。腐食8は、アルミダ
ミーパターン2にのみ、発生している。
これは、前述の条件を備えたダミーパターンと、同条件
を満たさない配線パターンが共存する場合、すでに述べ
たメカニズムによってタミーパターンに腐食が集中する
傾向があることに加えて、腐食に関与すると考えられて
いる負イオンがダミーパターンの腐食時に多量に消費さ
れるため、配線パターンではほとんど腐食が発生しなく
なるためである。
を満たさない配線パターンが共存する場合、すでに述べ
たメカニズムによってタミーパターンに腐食が集中する
傾向があることに加えて、腐食に関与すると考えられて
いる負イオンがダミーパターンの腐食時に多量に消費さ
れるため、配線パターンではほとんど腐食が発生しなく
なるためである。
なお本実施例ではアルミ配線パターン領域1の周辺にア
ルミダミーパターンを1列だけ設けたが、これは複数列
のアルミダミーパターンでもよい。その場合にはアルミ
ダミーパターンの各列の間隔を3μm以上とっておけば
よい。
ルミダミーパターンを1列だけ設けたが、これは複数列
のアルミダミーパターンでもよい。その場合にはアルミ
ダミーパターンの各列の間隔を3μm以上とっておけば
よい。
また、本実施例においては、金属膜としてアルミを用い
たが、タングステン(W)等の高融点金属など、配線と
して利用できる材料であればよい。
たが、タングステン(W)等の高融点金属など、配線と
して利用できる材料であればよい。
発明の効果
以上のように本発明は、P型拡散層に接続した金属ダミ
ーパターンを所定の配置で設けることにより腐食の発生
をダミーパターンに集中させ、高信頼性の金属配線を形
成することができる優れた半導体装置の製造方法を実現
できるものである。
ーパターンを所定の配置で設けることにより腐食の発生
をダミーパターンに集中させ、高信頼性の金属配線を形
成することができる優れた半導体装置の製造方法を実現
できるものである。
第1図は本発明の実施例におけるアルミダミ−パターン
の配置図、第2図は前記アルミダミーパターンのコンタ
クト穴付近の断面図、第3図は腐食発生時の状況を示し
た図であり、第4図は従来の腐食発生時のアルミ配線パ
ターンの一部を示した図である。 1・・・・・・アルミ配線パターン、2・・・・・・ア
ルミ配線ダミーパターン、3・・・・・・コンタクト穴
、4・・・・・・P型半導体基板、6・・・・・・P゛
拡散層。
の配置図、第2図は前記アルミダミーパターンのコンタ
クト穴付近の断面図、第3図は腐食発生時の状況を示し
た図であり、第4図は従来の腐食発生時のアルミ配線パ
ターンの一部を示した図である。 1・・・・・・アルミ配線パターン、2・・・・・・ア
ルミ配線ダミーパターン、3・・・・・・コンタクト穴
、4・・・・・・P型半導体基板、6・・・・・・P゛
拡散層。
Claims (1)
- P型領域を有する半導体基板上に金属膜を被着し、前記
金属膜の一部をエッチングして所望の配線パターンを形
成する工程において、前記配線パターンの他に、前記金
属膜の一部で前記P型領域に接続するダミーパターンが
形成され、前記ダミーパターンは線幅が2μm以上に選
定され、さらに隣接する前記配線パターンと3μm以上
離して設けられることを特徴とする半導体装置の製造方
法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31119689A JPH03171735A (ja) | 1989-11-30 | 1989-11-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP31119689A JPH03171735A (ja) | 1989-11-30 | 1989-11-30 | 半導体装置の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH03171735A true JPH03171735A (ja) | 1991-07-25 |
Family
ID=18014254
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP31119689A Pending JPH03171735A (ja) | 1989-11-30 | 1989-11-30 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH03171735A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100284104B1 (ko) * | 1996-07-15 | 2001-04-02 | 니시무로 타이죠 | 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터 |
KR100422571B1 (ko) * | 2000-12-22 | 2004-03-12 | 주식회사 하이닉스반도체 | 알루미늄의 화학적 기계적 연마공정에서의 부식을 방지하는 방법 |
-
1989
- 1989-11-30 JP JP31119689A patent/JPH03171735A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100284104B1 (ko) * | 1996-07-15 | 2001-04-02 | 니시무로 타이죠 | 반도체장치및그제조방법,로직셀라이브러리및그제조방법,반도체집적회로및폴리데이터 |
KR100422571B1 (ko) * | 2000-12-22 | 2004-03-12 | 주식회사 하이닉스반도체 | 알루미늄의 화학적 기계적 연마공정에서의 부식을 방지하는 방법 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4172004A (en) | Method for forming dense dry etched multi-level metallurgy with non-overlapped vias | |
US4289834A (en) | Dense dry etched multi-level metallurgy with non-overlapped vias | |
US4321284A (en) | Manufacturing method for semiconductor device | |
JPH03171735A (ja) | 半導体装置の製造方法 | |
KR0143037B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
JP2001068513A (ja) | 半導体装置 | |
JPH05275549A (ja) | 半導体装置の製造方法 | |
JPS6066435A (ja) | 薄膜形成方法 | |
JPH03101229A (ja) | 半導体集積回路装置の製造方法 | |
JPS58197748A (ja) | 半導体装置の製造方法 | |
JPS61242018A (ja) | 半導体装置の製造方法 | |
JPS5827664B2 (ja) | 平坦表面を有する装置の製造方法 | |
KR0167243B1 (ko) | 반도체 소자 및 그 제조방법 | |
JPS61114536A (ja) | 半導体装置の製造方法 | |
JPS63138752A (ja) | 半導体装置の製造方法 | |
JPS61129847A (ja) | 半導体装置の金属配線パタ−ン形成方法 | |
JPH11186224A (ja) | 半導体装置の製造方法 | |
JPS59113645A (ja) | 配線パタ−ンの形成方法 | |
JPS60180144A (ja) | 半導体素子製造方法 | |
JPH06295888A (ja) | 半導体装置の製造方法 | |
JPS6362352A (ja) | 半導体装置の製造方法 | |
JP2001023987A (ja) | 半導体装置の製造方法 | |
JPS6343893B2 (ja) | ||
JPS6278855A (ja) | 半導体装置 | |
JPS62140432A (ja) | 半導体装置の製造方法 |