JP2001023987A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JP2001023987A JP2001023987A JP11197182A JP19718299A JP2001023987A JP 2001023987 A JP2001023987 A JP 2001023987A JP 11197182 A JP11197182 A JP 11197182A JP 19718299 A JP19718299 A JP 19718299A JP 2001023987 A JP2001023987 A JP 2001023987A
- Authority
- JP
- Japan
- Prior art keywords
- barrier metal
- metal layer
- copper
- layer
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Chemically Coating (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】配線間ショートなどの不良を発生するおそれが
ない半導体装置の製造方法を提供すること。 【解決手段】表面保護膜１２上に、配線パターンに応じ
たバリアメタル層１４が形成された後、その表面にサイ
ドウォール用膜１６が成膜される。その後、サイドウォ
ール用膜１６がエッチバックされて、バリアメタル層１
４の周囲にサイドウォール１６Ａが形成される。次い
で、パラジウムを酸に溶かしてなる溶液中に半導体基板
１１が浸漬されることにより、バリアメタル層１４の露
出した表面にパラジウム層１７が形成される。そして、
銅の成長を抑制するための成長抑制剤を含むめっき液を
用いた銅の無電解めっきが行われることにより、パラジ
ウム層１７が形成されたバリアメタル層１４上に銅が選
択的に析出させられ、銅配線１３がバリアメタル層１４
上に隆起した状態に形成される。
ない半導体装置の製造方法を提供すること。 【解決手段】表面保護膜１２上に、配線パターンに応じ
たバリアメタル層１４が形成された後、その表面にサイ
ドウォール用膜１６が成膜される。その後、サイドウォ
ール用膜１６がエッチバックされて、バリアメタル層１
４の周囲にサイドウォール１６Ａが形成される。次い
で、パラジウムを酸に溶かしてなる溶液中に半導体基板
１１が浸漬されることにより、バリアメタル層１４の露
出した表面にパラジウム層１７が形成される。そして、
銅の成長を抑制するための成長抑制剤を含むめっき液を
用いた銅の無電解めっきが行われることにより、パラジ
ウム層１７が形成されたバリアメタル層１４上に銅が選
択的に析出させられ、銅配線１３がバリアメタル層１４
上に隆起した状態に形成される。
Description
【０００１】
【発明の属する技術分野】この発明は、たとえばＬＳＩ
（大規模集積回路）などの半導体装置の製造方法に関す
る。特に、半導体基板上に形成された絶縁膜の表面に銅
配線を配設するための方法に関する。
（大規模集積回路）などの半導体装置の製造方法に関す
る。特に、半導体基板上に形成された絶縁膜の表面に銅
配線を配設するための方法に関する。
【０００２】
【従来の技術】半導体装置の高集積化に伴い、配線のさ
らなる微細化が要求されてきており、この配線の微細化
による配線抵抗の増大を抑えるため、配線材料として、
従来から適用されてきたアルミニウムに代えて、より導
電性の高い銅を適用することが検討されている。
らなる微細化が要求されてきており、この配線の微細化
による配線抵抗の増大を抑えるため、配線材料として、
従来から適用されてきたアルミニウムに代えて、より導
電性の高い銅を適用することが検討されている。
【０００３】銅配線は、銅がドライエッチングなどによ
る微細なパターニングが困難であることから、いわゆる
ダマシン法によって形成される。このダマシン法では、
絶縁膜に配線パターンに対応した微細な溝が形成され、
この溝が形成された絶縁膜上に、窒化チタンなどからな
るバリアメタル層および銅のシード層が積層される。そ
して、その積層されたシード膜上に、たとえば電解めっ
き法によって銅層が形成される。その後、ＣＭＰ（Chem
ical Mechanical Polishing：化学的機械的研磨）法に
よる表面の平坦化処理が行われることにより、溝外の銅
層、シード層およびバリアメタル層が除去されて、溝内
に埋設された微細な銅配線パターンが得られる。
る微細なパターニングが困難であることから、いわゆる
ダマシン法によって形成される。このダマシン法では、
絶縁膜に配線パターンに対応した微細な溝が形成され、
この溝が形成された絶縁膜上に、窒化チタンなどからな
るバリアメタル層および銅のシード層が積層される。そ
して、その積層されたシード膜上に、たとえば電解めっ
き法によって銅層が形成される。その後、ＣＭＰ（Chem
ical Mechanical Polishing：化学的機械的研磨）法に
よる表面の平坦化処理が行われることにより、溝外の銅
層、シード層およびバリアメタル層が除去されて、溝内
に埋設された微細な銅配線パターンが得られる。
【０００４】
【発明が解決しようとする課題】ＣＭＰ法による平坦化
処理における銅の研磨レートは、バリアメタル層の研磨
レートよりも大きいため、溝外のバリアメタル層を除去
する過程で、溝内の銅の研磨が進み、その結果、ディッ
シングやエロージョンといった不良が生じる。また、Ｃ
ＭＰ法による平坦化処理は、プロセスコストが高価であ
るといった問題もある。
処理における銅の研磨レートは、バリアメタル層の研磨
レートよりも大きいため、溝外のバリアメタル層を除去
する過程で、溝内の銅の研磨が進み、その結果、ディッ
シングやエロージョンといった不良が生じる。また、Ｃ
ＭＰ法による平坦化処理は、プロセスコストが高価であ
るといった問題もある。
【０００５】このような問題を解消するため、本願発明
者は、ダマシン法ではなく、無電解めっき法を利用する
ことにより、絶縁膜の表面上に突出した状態に銅配線パ
ターンを形成する方法を考えた。すなわち、図２(a)に
示すように、半導体基板１上に形成された絶縁膜２の表
面に、たとえばスパッタ法によって、窒化チタンなどか
らなるバリアメタル層３を形成する。次いで、図２(b)
に示すように、バリアメタル層３の表面にレジスト膜４
をパターン形成した後、このレジスト膜４をマスクとし
てエッチングを行う。これにより、図２(c)に示すよう
に、配線パターンに対応したバリアメタル層３のパター
ンが得られる。そして、パラジウムなどの触媒核とフッ
酸などの酸性溶液との混合溶液中に浸漬させることによ
り、図２(c)に「×」を付して示すように、バリアメタ
ル層３の表面に触媒核を付着させる。その後、この半導
体基板１を銅イオンを含むめっき液に浸漬させて、バリ
アメタル層３上に銅を選択的に成長させることにより、
銅配線パターン５を得ることができる。
者は、ダマシン法ではなく、無電解めっき法を利用する
ことにより、絶縁膜の表面上に突出した状態に銅配線パ
ターンを形成する方法を考えた。すなわち、図２(a)に
示すように、半導体基板１上に形成された絶縁膜２の表
面に、たとえばスパッタ法によって、窒化チタンなどか
らなるバリアメタル層３を形成する。次いで、図２(b)
に示すように、バリアメタル層３の表面にレジスト膜４
をパターン形成した後、このレジスト膜４をマスクとし
てエッチングを行う。これにより、図２(c)に示すよう
に、配線パターンに対応したバリアメタル層３のパター
ンが得られる。そして、パラジウムなどの触媒核とフッ
酸などの酸性溶液との混合溶液中に浸漬させることによ
り、図２(c)に「×」を付して示すように、バリアメタ
ル層３の表面に触媒核を付着させる。その後、この半導
体基板１を銅イオンを含むめっき液に浸漬させて、バリ
アメタル層３上に銅を選択的に成長させることにより、
銅配線パターン５を得ることができる。
【０００６】しかしながら、上記の方法では、パターニ
ングされたバリアメタル層３の側面にも触媒核が付着す
るため、図２(d)に示すように、バリアメタル層３の側
方にも銅が成長してしまう。そのため、隣接して形成さ
れた配線が互いに接触して、配線間ショートを生じるお
それがある。そこで、この発明の目的は、上述の技術的
課題を解決し、配線間ショートなどの不良を発生するお
それがない半導体装置の製造方法を提供することであ
る。
ングされたバリアメタル層３の側面にも触媒核が付着す
るため、図２(d)に示すように、バリアメタル層３の側
方にも銅が成長してしまう。そのため、隣接して形成さ
れた配線が互いに接触して、配線間ショートを生じるお
それがある。そこで、この発明の目的は、上述の技術的
課題を解決し、配線間ショートなどの不良を発生するお
それがない半導体装置の製造方法を提供することであ
る。
【０００７】
【課題を解決するための手段および発明の効果】上記の
目的を達成するための請求項１記載の発明は、半導体基
板上の絶縁膜の表面に無電解めっきにより銅配線を形成
して半導体装置を製造するための方法であって、上記絶
縁膜の表面に配線パターンに対応したバリアメタル層を
選択的に形成する工程と、このバリアメタル層の表面
に、無電解めっきにおける銅析出反応の触媒となる材料
からなる触媒層を形成する工程と、この触媒層の形成後
に、上記バリアメタル層のエッジ部分における銅の成長
を抑制するための成長抑制剤が添加されためっき液を用
いた無電解めっきを行うことにより、上記バリアメタル
層の表面に銅配線を形成する工程とを含むことを特徴と
する半導体装置の製造方法である。
目的を達成するための請求項１記載の発明は、半導体基
板上の絶縁膜の表面に無電解めっきにより銅配線を形成
して半導体装置を製造するための方法であって、上記絶
縁膜の表面に配線パターンに対応したバリアメタル層を
選択的に形成する工程と、このバリアメタル層の表面
に、無電解めっきにおける銅析出反応の触媒となる材料
からなる触媒層を形成する工程と、この触媒層の形成後
に、上記バリアメタル層のエッジ部分における銅の成長
を抑制するための成長抑制剤が添加されためっき液を用
いた無電解めっきを行うことにより、上記バリアメタル
層の表面に銅配線を形成する工程とを含むことを特徴と
する半導体装置の製造方法である。
【０００８】この発明によれば、銅配線を形成するため
の無電解めっきで用いられるめっき液には、バリアメタ
ル層のエッジ部分における銅の成長を抑制するための成
長抑制剤が添加されている。したがって、めっき液中に
添加された成長抑制剤の働きにより、バリアメタル層の
エッジ部分における銅の成長が進みすぎることを防止で
き、銅配線がバリアメタル層上から側方にはみ出して形
成されることを防止できる。これにより、隣接する銅配
線同士の接触による配線ショートが生じるおそれをなく
すことができる。
の無電解めっきで用いられるめっき液には、バリアメタ
ル層のエッジ部分における銅の成長を抑制するための成
長抑制剤が添加されている。したがって、めっき液中に
添加された成長抑制剤の働きにより、バリアメタル層の
エッジ部分における銅の成長が進みすぎることを防止で
き、銅配線がバリアメタル層上から側方にはみ出して形
成されることを防止できる。これにより、隣接する銅配
線同士の接触による配線ショートが生じるおそれをなく
すことができる。
【０００９】なお、上記触媒となる材料は、パラジウ
ム、銀、プラチナ、銅または金のいずれかであってもよ
い。また、請求項２のように、上記成長抑制剤は、上記
バリアメタル層に吸着可能な高分子材料であってもよ
く、特に、分子量が１０００以上である高分子材料であ
るポリエチレングリコールまたは2,2'-ビピリジルがあ
る。
ム、銀、プラチナ、銅または金のいずれかであってもよ
い。また、請求項２のように、上記成長抑制剤は、上記
バリアメタル層に吸着可能な高分子材料であってもよ
く、特に、分子量が１０００以上である高分子材料であ
るポリエチレングリコールまたは2,2'-ビピリジルがあ
る。
【００１０】請求項３記載の発明は、上記銅配線を形成
する工程の前に、上記バリアメタル層の側面を覆うサイ
ドウォールを形成する工程をさらに含むことを特徴とす
る請求項１または２記載の半導体装置の製造方法であ
る。この発明によれば、銅配線の形成に先立って、バリ
アメタル層の周囲にサイドウォールが形成される。これ
により、バリアメタル層の側面に銅が析出することを防
止できるから、バリアメタル層の側方に銅が成長するこ
とを防止できる。したがって、隣接する銅配線同士の接
触による配線ショートの発生を一層防止することができ
る。
する工程の前に、上記バリアメタル層の側面を覆うサイ
ドウォールを形成する工程をさらに含むことを特徴とす
る請求項１または２記載の半導体装置の製造方法であ
る。この発明によれば、銅配線の形成に先立って、バリ
アメタル層の周囲にサイドウォールが形成される。これ
により、バリアメタル層の側面に銅が析出することを防
止できるから、バリアメタル層の側方に銅が成長するこ
とを防止できる。したがって、隣接する銅配線同士の接
触による配線ショートの発生を一層防止することができ
る。
【００１１】また、バリアメタル層上からはみ出ること
なく、所望する寸法通りに銅配線を形成できるから、半
導体装置の高集積化に伴う配線の微細化の要求に応える
ことができる。なお、上記サイドウォールを形成する工
程は、上記バリアメタル層およびこのバリアメタル層が
形成された絶縁膜の表面にサイドウォール用膜を成膜す
る工程と、その成膜したサイドウォール用膜を平坦化す
る工程とを含むことが好ましい。
なく、所望する寸法通りに銅配線を形成できるから、半
導体装置の高集積化に伴う配線の微細化の要求に応える
ことができる。なお、上記サイドウォールを形成する工
程は、上記バリアメタル層およびこのバリアメタル層が
形成された絶縁膜の表面にサイドウォール用膜を成膜す
る工程と、その成膜したサイドウォール用膜を平坦化す
る工程とを含むことが好ましい。
【００１２】また、上記サイドウォールを形成する工程
は、上記触媒層を形成する工程の前に行われることが好
ましい。この場合、バリアメタル層の側面に触媒層が形
成されることを防止でき、バリアメタル層の側面に銅が
析出することをより確実に防止できる。さらに、上記サ
イドウォール膜は、上記絶縁膜と同じ材料で形成されて
いることが好ましい。こうすることにより、無電解めっ
き時において、サイドウォールがめっき液による溶解な
どのダメージを受けるおそれをなくすことができる。
は、上記触媒層を形成する工程の前に行われることが好
ましい。この場合、バリアメタル層の側面に触媒層が形
成されることを防止でき、バリアメタル層の側面に銅が
析出することをより確実に防止できる。さらに、上記サ
イドウォール膜は、上記絶縁膜と同じ材料で形成されて
いることが好ましい。こうすることにより、無電解めっ
き時において、サイドウォールがめっき液による溶解な
どのダメージを受けるおそれをなくすことができる。
【００１３】
【発明の実施の形態】以下では、この発明の実施の形態
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す断面図である。この図１に示す製造方法は、シリ
コン基板などの半導体基板１１上に形成された表面保護
膜１２上に銅配線１３をパターン形成するための方法で
ある。
を、添付図面を参照して詳細に説明する。図１は、この
発明の一実施形態に係る半導体装置の製造方法を工程順
に示す断面図である。この図１に示す製造方法は、シリ
コン基板などの半導体基板１１上に形成された表面保護
膜１２上に銅配線１３をパターン形成するための方法で
ある。
【００１４】まず、図１(a)に示すように、たとえば酸
化シリコンなどからなる表面保護膜１２の表面に、たと
えばスパッタ法によって、窒化チタンなどからなるバリ
アメタル層１４が形成される。このバリアメタル層１４
は、銅配線１３の材料である銅が表面保護膜１２中に拡
散するのを防ぐためのものであり、上記した窒化チタン
の他にも、たとえば窒化タンタルや窒化タングステンで
構成されてもよい。
化シリコンなどからなる表面保護膜１２の表面に、たと
えばスパッタ法によって、窒化チタンなどからなるバリ
アメタル層１４が形成される。このバリアメタル層１４
は、銅配線１３の材料である銅が表面保護膜１２中に拡
散するのを防ぐためのものであり、上記した窒化チタン
の他にも、たとえば窒化タンタルや窒化タングステンで
構成されてもよい。
【００１５】次いで、図１(b)に示すように、フォトリ
ソグラフィ技術により、バリアメタル層１４の表面に、
配線パターンに対応したレジスト膜１５がパターン形成
される。そして、その形成されたレジスト膜１５をマス
クとしてバリアメタル層１４のエッチングが行われ、配
線パターンに対応したバリアメタル層１４のパターンが
形成される。
ソグラフィ技術により、バリアメタル層１４の表面に、
配線パターンに対応したレジスト膜１５がパターン形成
される。そして、その形成されたレジスト膜１５をマス
クとしてバリアメタル層１４のエッチングが行われ、配
線パターンに対応したバリアメタル層１４のパターンが
形成される。
【００１６】こうしてバリアメタル層１４がパターン形
成されると、バリアメタル層１４上に残留しているレジ
スト膜１５が除去される。その後、図１(c)に示すよう
に、露出した表面保護膜１２およびバリアメタル層１４
の表面に、サイドウォール用膜１６がたとえばＣＶＤ
（Chemical Vapor Deposition：化学的気相成長）法に
より成膜される。サイドウォール用膜１６は、たとえば
酸化シリコンなど、表面保護膜１２と同じ材料からなる
ことが好ましい。
成されると、バリアメタル層１４上に残留しているレジ
スト膜１５が除去される。その後、図１(c)に示すよう
に、露出した表面保護膜１２およびバリアメタル層１４
の表面に、サイドウォール用膜１６がたとえばＣＶＤ
（Chemical Vapor Deposition：化学的気相成長）法に
より成膜される。サイドウォール用膜１６は、たとえば
酸化シリコンなど、表面保護膜１２と同じ材料からなる
ことが好ましい。
【００１７】次に、図１(d)に示すように、サイドウォ
ール用膜１６をエッチバックして、表面保護膜１２およ
びバリアメタル層１４の表面を露出させる。このエッチ
バックでは、サイドウォール用膜１６がほぼ均一なエッ
チングレートで削り取られていく。このため、表面保護
膜１２およびバリアメタル層１４の表面が露出した時点
で、バリアメタル層１４の周囲には、サイドウォール用
膜１６の一部が残留し、これによりサイドウォール１６
Ａが形成される。
ール用膜１６をエッチバックして、表面保護膜１２およ
びバリアメタル層１４の表面を露出させる。このエッチ
バックでは、サイドウォール用膜１６がほぼ均一なエッ
チングレートで削り取られていく。このため、表面保護
膜１２およびバリアメタル層１４の表面が露出した時点
で、バリアメタル層１４の周囲には、サイドウォール用
膜１６の一部が残留し、これによりサイドウォール１６
Ａが形成される。
【００１８】その後、触媒核としてのパラジウムを酸に
溶かしてなる溶液中に半導体基板１１が浸漬されること
により、図１(d)に「×」を付して示すように、バリア
メタル層１４の露出した表面にパラジウム層１７が形成
される。すなわち、バリアメタル層１４の側面はサイド
ウォール１６Ａで覆われているから、このバリアメタル
層１４の側面にはパラジウム層１７は形成されず、バリ
アメタル層１４の上面のみにパラジウム層１７が形成さ
れる。
溶かしてなる溶液中に半導体基板１１が浸漬されること
により、図１(d)に「×」を付して示すように、バリア
メタル層１４の露出した表面にパラジウム層１７が形成
される。すなわち、バリアメタル層１４の側面はサイド
ウォール１６Ａで覆われているから、このバリアメタル
層１４の側面にはパラジウム層１７は形成されず、バリ
アメタル層１４の上面のみにパラジウム層１７が形成さ
れる。
【００１９】なお、パラジウムを溶かしている酸は、バ
リアメタル層１４の材料を溶かす（イオン化する）こと
ができ、かつ、表面保護膜１２を溶かすことができない
性質を有するものであり、表面保護膜１２が酸化シリコ
ンからなり、バリアメタル層１４が窒化チタンからなる
場合には、たとえば硝酸（ＨＮＯ3）、フッ化アンモニ
ウム（ＮＨ4Ｆ）、塩酸（ＨＣｌ）を用いることができ
る。
リアメタル層１４の材料を溶かす（イオン化する）こと
ができ、かつ、表面保護膜１２を溶かすことができない
性質を有するものであり、表面保護膜１２が酸化シリコ
ンからなり、バリアメタル層１４が窒化チタンからなる
場合には、たとえば硝酸（ＨＮＯ3）、フッ化アンモニ
ウム（ＮＨ4Ｆ）、塩酸（ＨＣｌ）を用いることができ
る。
【００２０】次いで、パラジウム層１７が形成された半
導体基板１１を銅イオンを含むめっき液中に浸漬させた
り、半導体基板１１にめっき液をスプレーしたりするこ
とにより、パラジウム層１７を反応開始層とする銅の無
電解めっきが行われ、パラジウム層１７が形成されたバ
リアメタル層１４上に銅が選択的に析出させられる。こ
れにより、図１(e)に示すように、銅配線１３がバリア
メタル層１４上に隆起した状態に形成される。
導体基板１１を銅イオンを含むめっき液中に浸漬させた
り、半導体基板１１にめっき液をスプレーしたりするこ
とにより、パラジウム層１７を反応開始層とする銅の無
電解めっきが行われ、パラジウム層１７が形成されたバ
リアメタル層１４上に銅が選択的に析出させられる。こ
れにより、図１(e)に示すように、銅配線１３がバリア
メタル層１４上に隆起した状態に形成される。
【００２１】めっき液中に半導体基板１１を浸漬させて
無電解めっきを行うと、バリアメタル層１４（パラジウ
ム層１７）のエッジ部分に銅イオンが多く集まるため、
バリアメタル層１４の中央部上における銅の成長よりも
エッジ部分上における銅の成長が速くなり、バリアメタ
ル層１４上に銅配線１３がマッシュルーム状に形成され
るおそれがある。銅配線１３がマッシュルーム状に形成
されると、隣接する銅配線１３が互いに接触して、配線
間ショートを生じるおそれがある。
無電解めっきを行うと、バリアメタル層１４（パラジウ
ム層１７）のエッジ部分に銅イオンが多く集まるため、
バリアメタル層１４の中央部上における銅の成長よりも
エッジ部分上における銅の成長が速くなり、バリアメタ
ル層１４上に銅配線１３がマッシュルーム状に形成され
るおそれがある。銅配線１３がマッシュルーム状に形成
されると、隣接する銅配線１３が互いに接触して、配線
間ショートを生じるおそれがある。
【００２２】そこで、この実施形態では、無電解めっき
に用いられるめっき液中に、バリアメタル層１４（パラ
ジウム層１７）の表面に吸着して、バリアメタル層１４
上における銅の成長を抑制することができる成長抑制剤
が添加されている。これにより、バリアメタル層１４の
エッジ部分における銅の成長を制御することができ、銅
配線１３がマッシュルーム状に形成されるおそれをなく
すことができる。
に用いられるめっき液中に、バリアメタル層１４（パラ
ジウム層１７）の表面に吸着して、バリアメタル層１４
上における銅の成長を抑制することができる成長抑制剤
が添加されている。これにより、バリアメタル層１４の
エッジ部分における銅の成長を制御することができ、銅
配線１３がマッシュルーム状に形成されるおそれをなく
すことができる。
【００２３】なお、成長抑制剤には、たとえば分子量が
１０００以上である高分子材料を用いることができ、こ
の高分子材料としては、たとえばポリエチレングリコー
ルや2,2'-ビピリジルなどを例示することができる。以
上のようにこの実施形態に係る半導体装置の製造方法で
は、めっき液中に添加された成長抑制剤の働きにより、
バリアメタル層１４のエッジ部分における銅の成長が進
みすぎることを防止でき、銅配線１３がマッシュルーム
状に形成されることを防止できる。これにより、隣接す
る銅配線同士の接触による配線ショートが生じるおそれ
をなくすことができる。
１０００以上である高分子材料を用いることができ、こ
の高分子材料としては、たとえばポリエチレングリコー
ルや2,2'-ビピリジルなどを例示することができる。以
上のようにこの実施形態に係る半導体装置の製造方法で
は、めっき液中に添加された成長抑制剤の働きにより、
バリアメタル層１４のエッジ部分における銅の成長が進
みすぎることを防止でき、銅配線１３がマッシュルーム
状に形成されることを防止できる。これにより、隣接す
る銅配線同士の接触による配線ショートが生じるおそれ
をなくすことができる。
【００２４】また、銅配線１３の形成のための無電解め
っきに先立って、バリアメタル層１４の周囲にサイドウ
ォール１６Ａが形成される。これにより、バリアメタル
層１４の側面にパラジウム層１７が形成されることがな
いから、無電解めっき工程でバリアメタル層１４の側方
に銅が成長することを防止できる。したがって、隣接す
る銅配線同士の接触による配線ショートの発生を一層防
止することができる。
っきに先立って、バリアメタル層１４の周囲にサイドウ
ォール１６Ａが形成される。これにより、バリアメタル
層１４の側面にパラジウム層１７が形成されることがな
いから、無電解めっき工程でバリアメタル層１４の側方
に銅が成長することを防止できる。したがって、隣接す
る銅配線同士の接触による配線ショートの発生を一層防
止することができる。
【００２５】さらには、バリアメタル層１４上からはみ
出ることなく、所望する寸法通りに銅配線１３を形成で
きるから、半導体装置の高集積化に伴う配線の微細化の
要求に応えることができる。この発明の一実施形態の説
明は以上のとおりであるが、この発明は、上述の一実施
形態に限定されるものではない。たとえば、上述の実施
形態では、無電解めっきにおける触媒核としてパラジウ
ムを例示したが、パラジウム以外にも、銀、プラチナ、
銅、金などを触媒核として用いることができる。
出ることなく、所望する寸法通りに銅配線１３を形成で
きるから、半導体装置の高集積化に伴う配線の微細化の
要求に応えることができる。この発明の一実施形態の説
明は以上のとおりであるが、この発明は、上述の一実施
形態に限定されるものではない。たとえば、上述の実施
形態では、無電解めっきにおける触媒核としてパラジウ
ムを例示したが、パラジウム以外にも、銀、プラチナ、
銅、金などを触媒核として用いることができる。
【００２６】その他、特許請求の範囲に記載された事項
の範囲内で種々の設計変更を施すことができる。
の範囲内で種々の設計変更を施すことができる。
【図１】この発明の一実施形態に係る半導体装置の製造
方法を工程順に示す断面図である。
方法を工程順に示す断面図である。
【図２】無電解めっき法による銅配線の形成方法の一例
を工程順に示す断面図である。
を工程順に示す断面図である。
１１ 半導体基板 １２ 表面保護膜（絶縁膜） １３ 銅配線 １４ バリアメタル層 １６ サイドウォール用膜 １６Ａ サイドウォール １７ パラジウム層（触媒層）
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 4K022 AA02 AA42 BA08 CA06 CA08 CA19 CA20 CA21 DA01 4M104 BB04 BB30 BB32 BB33 DD47 DD53 FF18 HH20 5F033 HH11 HH32 HH33 HH34 MM05 PP15 PP28 QQ08 QQ09 QQ31 RR04 SS11 TT08
Claims (3)
- 【請求項１】半導体基板上の絶縁膜の表面に無電解めっ
きにより銅配線を形成して半導体装置を製造するための
方法であって、 上記絶縁膜の表面に配線パターンに対応したバリアメタ
ル層を選択的に形成する工程と、 このバリアメタル層の表面に、無電解めっきにおける銅
析出反応の触媒となる材料からなる触媒層を形成する工
程と、 この触媒層の形成後に、上記バリアメタル層のエッジ部
分における銅の成長を抑制するための成長抑制剤が添加
されためっき液を用いた無電解めっきを行うことによ
り、上記バリアメタル層の表面に銅配線を形成する工程
とを含むことを特徴とする半導体装置の製造方法。 - 【請求項２】上記成長抑制剤は、上記バリアメタル層に
吸着可能な高分子材料であることを特徴とする請求項１
記載の半導体装置の製造方法。 - 【請求項３】上記銅配線を形成する工程の前に、上記バ
リアメタル層の側面を覆うサイドウォールを形成する工
程をさらに含むことを特徴とする請求項１または２記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19718299A JP4128698B2 (ja) | 1999-07-12 | 1999-07-12 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19718299A JP4128698B2 (ja) | 1999-07-12 | 1999-07-12 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001023987A true JP2001023987A (ja) | 2001-01-26 |
| JP4128698B2 JP4128698B2 (ja) | 2008-07-30 |
Family
ID=16370178
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19718299A Expired - Lifetime JP4128698B2 (ja) | 1999-07-12 | 1999-07-12 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4128698B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018079055A1 (ja) * | 2016-10-27 | 2018-05-03 | 東京エレクトロン株式会社 | めっき処理方法、めっき処理装置及び記憶媒体 |
-
1999
- 1999-07-12 JP JP19718299A patent/JP4128698B2/ja not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2018079055A1 (ja) * | 2016-10-27 | 2018-05-03 | 東京エレクトロン株式会社 | めっき処理方法、めっき処理装置及び記憶媒体 |
| JPWO2018079055A1 (ja) * | 2016-10-27 | 2019-09-12 | 東京エレクトロン株式会社 | めっき処理方法、めっき処理装置及び記憶媒体 |
| US11230767B2 (en) | 2016-10-27 | 2022-01-25 | Tokyo Electron Limited | Plating method, plating apparatus and recording medium |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4128698B2 (ja) | 2008-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6153521A (en) | Metallized interconnection structure and method of making the same | |
| US6020266A (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| US6803323B2 (en) | Method of forming a component overlying a semiconductor substrate | |
| US20090104767A1 (en) | Methods for fabricating residue-free contact openings | |
| EP1530226A2 (en) | Inductor and method for manufacturing the same | |
| JPH0831456B2 (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| JP2001023987A (ja) | 半導体装置の製造方法 | |
| JP3521200B2 (ja) | 配線構造およびその形成方法 | |
| US20030203553A1 (en) | Method of cleaning damascene structure of semiconductor wafer during fabrication of semiconductor device | |
| US7452802B2 (en) | Method of forming metal wiring for high voltage element | |
| KR100327580B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| KR100458594B1 (ko) | 반도체 소자 제조 방법 | |
| JP4077987B2 (ja) | 半導体装置の製造方法 | |
| KR100545196B1 (ko) | 반도체 소자의 금속 배선 형성 방법 | |
| KR0172042B1 (ko) | 반도체 소자의 텅스텐 플러그 제조 방법 | |
| JP5125743B2 (ja) | 半導体装置の製造方法 | |
| JP2001345324A (ja) | 半導体装置の製造方法 | |
| US20230123307A1 (en) | Electronic device having chemically coated bump bonds | |
| JP3198561B2 (ja) | 多層配線の製造方法 | |
| KR100628217B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2000315727A (ja) | 半導体装置の製造方法 | |
| JPH04255250A (ja) | 多層配線の形成方法 | |
| KR100638976B1 (ko) | 반도체 소자의 구리배선 형성방법 | |
| KR100295668B1 (ko) | 반도체장치의범프제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040316 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050401 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070710 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070906 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071009 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071210 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080129 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080227 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080507 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080515 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 4128698 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
| EXPY | Cancellation because of completion of term |