KR100295668B1 - 반도체장치의범프제조방법 - Google Patents
반도체장치의범프제조방법 Download PDFInfo
- Publication number
- KR100295668B1 KR100295668B1 KR1019980050976A KR19980050976A KR100295668B1 KR 100295668 B1 KR100295668 B1 KR 100295668B1 KR 1019980050976 A KR1019980050976 A KR 1019980050976A KR 19980050976 A KR19980050976 A KR 19980050976A KR 100295668 B1 KR100295668 B1 KR 100295668B1
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- aluminum pad
- bumps
- exposed
- tiw
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 24
- 238000000034 method Methods 0.000 title claims abstract description 22
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 39
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 39
- 229910052751 metal Inorganic materials 0.000 claims abstract description 17
- 239000002184 metal Substances 0.000 claims abstract description 17
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 14
- 230000004888 barrier function Effects 0.000 claims abstract description 11
- 238000000151 deposition Methods 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005530 etching Methods 0.000 claims abstract description 8
- 238000009713 electroplating Methods 0.000 claims abstract description 7
- 238000000059 patterning Methods 0.000 claims abstract description 7
- 238000009792 diffusion process Methods 0.000 claims abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 13
- 238000007747 plating Methods 0.000 abstract description 5
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 7
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 5
- 150000004767 nitrides Chemical class 0.000 description 5
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 229910017604 nitric acid Inorganic materials 0.000 description 1
- 238000001771 vacuum deposition Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
- H01L2224/1146—Plating
- H01L2224/11462—Electroplating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
- H01L2224/116—Manufacturing methods by patterning a pre-deposited material
- H01L2224/1161—Physical or chemical etching
- H01L2224/11614—Physical or chemical etching by chemical means only
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
본 발명은 반도체장치의 범프 제조방법에 관한 것으로, 종래에는 Au범프가 도금공정 또는 기타공정의 문제로 인하여 재작업이 요구될 경우에 알루미늄 패드의 손상이 발생됨에 따라 재작업이 불가능한 문제점이 있었다. 따라서, 본 발명은 소자가 제조된 반도체기판의 상부에 알루미늄 패드를 증착 및 패터닝한 후, 상기 반도체기판의 상부전면에 절연막을 증착 및 패터닝하여 상기 알루미늄 패드를 노출시키는 공정과; 상기 노출된 알루미늄 패드 및 절연막의 상부에 후속 공정에 의해 형성되는 Au범프의 Au가 알루미늄 패드로 확산되는 것을 방지하며, 후속 배리어 금속층의 식각용액에 영향을 받지 않는 확산저지 금속층으로 Ag층을 진공증착하는 공정과; 상기 Ag층의 상부에 배리어 금속층으로 TiW층과 씨드 금속층으로 Au층을 진공증착하는 공정과; 상기 알루미늄 패드 상의 Au층이 노출되도록 Au층의 상부에 감광막 패턴을 형성하는 공정과; 상기 노출된 Au층의 상부에 전기도금을 실시하여 Au범프를 형성하고 상기 감광막 패턴을 제거하는 공정과; 상기 감광막 패턴의 제거로 노출된 Au층과 TiW층 및 Ag층을 순차적으로 식각하는 공정으로 이루어지는 반도체장치의 범프 제조방법에 의해 Au범프의 재작업이 요구될 경우에 Ag층을 통해 알루미늄 패드의 손상없이 TiW층을 제거하여 Au범프를 떼어냄으로써, 시간소요를 크게 줄이면서 계속적인 재작업이 가능해져 생산성을 크게 향상시킬 수 있는 효과가 있다.
Description
본 발명은 반도체장치의 범프(bump) 제조방법에 관한 것으로, 특히 반도체소자의 제조가 완료된 반도체 칩의 알루미늄 패드(pad) 상에 형성되는 범프의 불량이 발생되었을 때, 재작업이 가능하도록 한 반도체장치의 범프 제조방법에 관한 것이다.
종래 반도체장치의 범프 제조방법을 도1a 내지 도1e의 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도1a에 도시한 바와같이 반도체소자(도면 미도시)의 제조가 완료되면, 반도체기판(1)의 상부에 알루미늄 패드(2)를 증착 및 패터닝한 후, 상기 반도체기판(1)의 상부전면에 질화막(3)을 증착 및 패터닝하여 상기 알루미늄 패드(2)가 노출되도록 함으로써, 후속 본딩(bonding)을 위한 준비를 하게 된다.
상기한 바와같이 본딩준비가 되면, 도1b에 도시한 바와같이 노출된 알루미늄 패드(2) 및 질화막(3)의 상부에 순차적으로 배리어(barrier) 금속층으로 TiW층(4)과 씨드(seed) 금속층으로 Au층(5)을 진공증착(sputter) 한다. 이때, TiW층(4)을 증착하는 이유는 상기 알루미늄 패드(2)와 후속 공정을 통해 형성되는 Au범프(6)의 접착력이 약하고, 또한 접착시 형성되는 이물질로 인해 접촉저항이 증가하는 등의 문제를 효과적으로 방지하기 위해서이고, 상기 Au층(5)을 증착하는 이유는 Au층(5)을 형성하여 전류를 흐르게 함으로써, 전기도금(plating)에 의해 Au범프(6)의 형성이 가능하도록 하기 위해서이다.
그리고, 도1c에 도시한 바와같이 상기 Au층(5)의 상부에 감광막을 도포한 후, 노광 및 현상하여 상기 알루미늄 패드(2) 상의 Au층(5)이 노출되도록 감광막 패턴(PR1)을 형성한다. 이때, Au층(5)이 노출되는 단면상의 폭은 40㎛∼80㎛가 되도록 한다.
그리고, 도1d에 도시한 바와같이 상기 노출된 Au층(5)의 상부에 전기도금을 실시하여 Au범프(6)를 18㎛∼25㎛의 두께로 형성하고 상기 감광막 패턴(PR1)을 제거한다.
그리고, 도1e에 도시한 바와같이 상기 감광막 패턴(PR1)의 제거로 노출된 Au층(5)과 TiW층(4)을 순차적으로 식각한다. 이때, 상기 Au층(5)은 왕수(王水:질산, 염산, DI water의 혼합액)를 통해 식각하며, TiW층(4)은 과산화수소(H2O2)를 통해 식각하는데, 상기 왕수는 Au 뿐만 아니라 알루미늄도 식각하는 식각액이다.
따라서, 상기한 바와같이 제조된 Au범프(6)가 도금공정 또는 기타공정의 문제로 인하여 재작업이 요구될 경우에 Au범프(6)의 제거를 위해서는 상당한 시간이 소요될뿐 아니라 TiW층(4)의 격자구조가 치밀하지 못하므로, Au의 식각용액인 왕수가 상기 TiW층(4)과 알루미늄 패드(2)의 취약한 영역(도1e의 A)에 침투하여 손상을 유발하게 된다.
또한, TiW층(4)을 직접 제거하는 경우에는 알루미늄 패드(2)의 표면이 손상되어 TiW층(4)이 제거된 후에 TiW를 다시 진공증착하게 되면 알루미늄 패드(2)와 새롭게 증착된 TiW층 계면의 접착불량이 발생한다.
상기한 바와같이 종래 반도체장치의 범프 제조방법은 제조가 완료된 Au범프가 도금공정 또는 기타공정의 문제로 인하여 재작업이 요구되어 Au범프 또는 TiW층을 제거할 경우에 알루미늄 패드의 손상이 발생됨에 따라 재작업이 불가능한 문제점이 있었다.
본 발명은 상기한 바와같은 종래의 문제점을 해결하기 위하여 창안한 것으로, 본 발명의 목적은 반도체 칩의 알루미늄 패드 상에 형성되는 범프의 불량이 발생되었을 때, 재작업이 가능한 반도체장치의 범프 제조방법을 제공하는데 있다.
도1은 종래 반도체장치의 범프 제조방법을 보인 수순단면도.
도2는 본 발명의 일 실시예를 보인 수순단면도.
도3은 본 발명의 일 실시예에 따른 재작업시 Au층과 TiW층을 제거한 단면도.
***도면의 주요 부분에 대한 부호의 설명***
11:반도체기판 12:알루미늄 패드
13:질화막 14:Ag층
15:TiW층 16:Au층
17:Au범프 PR11:감광막 패턴
상기한 바와같은 본 발명의 목적을 달성하기 위한 범프 제조방법의 바람직한 일 실시예는 소자가 제조된 반도체기판의 상부에 알루미늄 패드를 증착 및 패터닝한 후, 상기 반도체기판의 상부전면에 절연막을 증착 및 패터닝하여 상기 알루미늄 패드를 노출시키는 공정과; 상기 노출된 알루미늄 패드 및 절연막의 상부에 후속 공정에 의해 형성되는 Au범프의 Au가 알루미늄 패드로 확산되는 것을 방지하며, 후속 배리어 금속층의 식각용액에 영향을 받지 않는 확산저지 금속층으로 Ag층을 진공증착하는 공정과; 상기 Ag층의 상부에 배리어 금속층으로 TiW층과 씨드 금속층으로 Au층을 진공증착하는 공정과; 상기 알루미늄 패드 상의 Au층이 노출되도록 Au층의 상부에 감광막 패턴을 형성하는 공정과; 상기 노출된 Au층의 상부에 전기도금을 실시하여 Au범프를 형성하고 상기 감광막 패턴을 제거하는 공정과; 상기 감광막 패턴의 제거로 노출된 Au층과 TiW층 및 Ag층을 순차적으로 식각하는 공정을 구비하여 이루어짐을 특징으로 한다.
상기한 바와같은 본 발명에 의한 범프 제조방법의 바람직한 일 실시예를 도2a 내지 도2e에 도시한 수순단면도를 참조하여 상세히 설명하면 다음과 같다.
먼저, 도2a는 종래의 도1a와 마찬가지로 소자가 제조된 후, 후속 본딩을 위한 준비를 하기 위하여 반도체기판(11)의 상부에 알루미늄 패드(12)를 증착 및 패터닝한 후, 상기 반도체기판(11)의 상부전면에 질화막(13)을 증착 및 패터닝하여 상기 알루미늄 패드(12)가 노출되도록 한다.
그리고, 도2b에 도시한 바와같이 노출된 알루미늄 패드(12) 및 질화막(13)의 상부에 순차적으로 배리어 금속층으로 Ag층(14) 및 TiW층(15)과 씨드 금속층으로 Au층(16)을 진공증착 한다. 이때, TiW층(15)과 Au층(16)은 종래와 동일하게 알루미늄 패드(12)와 후속 Au범프(17)의 접착특성을 향상시키고, 전기도금이 가능하도록 하기 위해 증착한다. 한편, 상기 Ag층(14)은 후속 Au범프(17)의 Au가 알루미늄 패드(12)로 확산되는 것을 방지하고, 상기 TiW층(15)의 식각용액에 영향을 받지 않는 확산저지 금속층으로서 형성한다.
그리고, 도2c에 도시한 바와같이 상기 Au층(16)의 상부에 감광막을 도포한 후, 노광 및 현상하여 상기 알루미늄 패드(12) 상의 Au층(16)이 노출되도록 감광막 패턴(PR11)을 형성한다.
그리고, 도2d에 도시한 바와같이 상기 노출된 Au층(16)의 상부에 전기도금을 실시하여 Au범프(17)를 형성하고 상기 감광막 패턴(PR11)을 제거한다.
그리고, 도2e에 도시한 바와같이 상기 감광막 패턴(PR11)의 제거로 노출된 Au층(16)과 TiW층(15) 및 Ag층(14)을 순차적으로 식각한다. 이때, 상기 Au층(16)과 TiW층(15)은 종래와 동일하게 왕수와 과산화수소를 통해 식각하는데, 상기 Ag층(14)은 TiW층(15)의 제거를 위한 과산화수소에 영향을 받지 않는다.
따라서, 상기한 바와같이 제조된 Au범프(17)가 도금공정 또는 기타공정의 문제로 인하여 재작업이 요구될 경우에 Au범프(17)를 제거하지 않고, 도3에 도시한 바와같이 Ag층(14)을 통해 알루미늄 패드(12)의 손상을 방지하면서 Au층(16)과 TiW층(15)을 각각 왕수와 과산화수소에 제거하여 Au범프(17)를 떼어낼(rip-off) 수 있게 되므로 재작업이 가능해진다.
상기한 바와같은 본 발명에 의한 반도체장치의 범프 제조방법은 Au범프의 재작업이 요구될 경우에 Ag층을 통해 알루미늄 패드의 손상없이 Au층과 TiW층을 제거하여 Au범프를 떼어냄으로써, 시간소요를 크게 줄이면서 계속적인 재작업이 가능하게 되어 생산성을 크게 향상시킬 수 있는 효과가 있다.
Claims (1)
- 소자가 제조된 반도체기판의 상부에 알루미늄 패드를 증착 및 패터닝한 후, 상기 반도체기판의 상부전면에 절연막을 증착 및 패터닝하여 상기 알루미늄 패드를 노출시키는 공정과; 상기 노출된 알루미늄 패드 및 절연막의 상부에 후속 공정에 의해 형성되는 Au범프의 Au가 알루미늄 패드로 확산되는 것을 방지하며, 후속 배리어 금속층의 식각용액에 영향을 받지 않는 확산저지 금속층으로 Ag층을 진공증착하는 공정과; 상기 Ag층의 상부에 배리어 금속층으로 TiW층과 씨드 금속층으로 Au층을 진공증착하는 공정과; 상기 알루미늄 패드 상의 Au층이 노출되도록 Au층의 상부에 감광막 패턴을 형성하는 공정과; 상기 노출된 Au층의 상부에 전기도금을 실시하여 Au범프를 형성하고 상기 감광막 패턴을 제거하는 공정과; 상기 감광막 패턴의 제거로 노출된 Au층과 TiW층 및 Ag층을 순차적으로 식각하는 공정을 구비하여 이루어지는 것을 특징으로 하는 반도체장치의 범프 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050976A KR100295668B1 (ko) | 1998-11-26 | 1998-11-26 | 반도체장치의범프제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980050976A KR100295668B1 (ko) | 1998-11-26 | 1998-11-26 | 반도체장치의범프제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20000033910A KR20000033910A (ko) | 2000-06-15 |
| KR100295668B1 true KR100295668B1 (ko) | 2001-10-20 |
Family
ID=19559857
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980050976A KR100295668B1 (ko) | 1998-11-26 | 1998-11-26 | 반도체장치의범프제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100295668B1 (ko) |
-
1998
- 1998-11-26 KR KR1019980050976A patent/KR100295668B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20000033910A (ko) | 2000-06-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5242861A (en) | Method for manufacturing semiconductor device having a multilayer wiring structure | |
| US5508229A (en) | Method for forming solder bumps in semiconductor devices | |
| US4652336A (en) | Method of producing copper platforms for integrated circuits | |
| US6384481B1 (en) | Single step electroplating process for interconnect via fill and metal line patterning | |
| JPH04290232A (ja) | 溝埋込み配線形成方法 | |
| KR100295668B1 (ko) | 반도체장치의범프제조방법 | |
| JP2720023B2 (ja) | 半導体装置の製造方法 | |
| CN101308829B (zh) | 半导体器件和用于制造boac/coa的方法 | |
| JP2003218151A (ja) | 無電解メッキバンプの形成方法、半導体装置及びその製造方法 | |
| JPH04217324A (ja) | 半導体装置の製造方法 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| KR100247700B1 (ko) | 반도체장치의 제조방법 | |
| KR100417126B1 (ko) | 고밀도 및 고종횡비를 갖는 배선용 범프 형성 방법 | |
| KR0172467B1 (ko) | 금속배선 마스크의 얼라인먼트 키 형성을 위한 반도체소자 제조방법 | |
| KR100220796B1 (ko) | 반도체 기판의 범프 에어리어 형성방법 | |
| JPH0621432A (ja) | 半導体装置の製造方法 | |
| KR100192553B1 (ko) | 다층배선 형성방법 | |
| CN1205114A (zh) | 用于单掩膜c4焊料凸点制造的方法 | |
| KR19980048796A (ko) | 반도체 소자의 콘택 스탭커버리지 향상방법 | |
| KR20040060310A (ko) | 반도체소자의 형성방법 | |
| JPH0794514A (ja) | 半導体装置およびその製造方法 | |
| KR100406741B1 (ko) | 반도체 소자 제조 방법 | |
| JPH04307737A (ja) | 半導体装置の製造方法 | |
| KR100212496B1 (ko) | 플립칩용 반도체 장치의 제조방법 | |
| JP2001023987A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20050422 Year of fee payment: 5 |
|
| LAPS | Lapse due to unpaid annual fee |