JPH0147036B2 - - Google Patents

Info

Publication number
JPH0147036B2
JPH0147036B2 JP55083195A JP8319580A JPH0147036B2 JP H0147036 B2 JPH0147036 B2 JP H0147036B2 JP 55083195 A JP55083195 A JP 55083195A JP 8319580 A JP8319580 A JP 8319580A JP H0147036 B2 JPH0147036 B2 JP H0147036B2
Authority
JP
Japan
Prior art keywords
layer
conductor
insulating layer
thick film
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP55083195A
Other languages
English (en)
Other versions
JPS578175A (en
Inventor
Mikio Sakamoto
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP8319580A priority Critical patent/JPS578175A/ja
Publication of JPS578175A publication Critical patent/JPS578175A/ja
Publication of JPH0147036B2 publication Critical patent/JPH0147036B2/ja
Granted legal-status Critical Current

Links

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B41PRINTING; LINING MACHINES; TYPEWRITERS; STAMPS
    • B41JTYPEWRITERS; SELECTIVE PRINTING MECHANISMS, i.e. MECHANISMS PRINTING OTHERWISE THAN FROM A FORME; CORRECTION OF TYPOGRAPHICAL ERRORS
    • B41J2/00Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed
    • B41J2/315Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material
    • B41J2/32Typewriters or selective printing mechanisms characterised by the printing or marking process for which they are designed characterised by selective application of heat to a heat sensitive printing or impression-transfer material using thermal heads
    • B41J2/335Structure of thermal heads

Landscapes

  • Electronic Switches (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】 本発明は、サーマルヘツドにおけるクロスオー
バ用多層配線の製造方法に関する。
一般に、感熱記録は、ライン状に配列された微
小サイズの複数個の発熱抵抗体にある情報に応じ
て選択的に通電して記録するものである。
通常、このような感熱記録を行なうためのサー
マルヘツドにおいては、高速駆動を可能にするた
めに基板上に設置した各機能素子をマトリクス構
成にするための多層配線部と設置するのが普通で
ある。この多層配線部は、従来第1図に示すよう
な基板1上に設けられた複数個の第1導体層2と
これを覆うように設けられ、かつ部分的に複数個
の開口部を設けて形成された絶縁層3と、この開
口部を介してのみ電気的に第1導体層2と接続さ
れかつ絶縁層3上に形成された複数個の第2導体
層4とから少くとも構成される。
ところで、サーマルヘツドにおいては、主に高
印字品質、高速記録性、高密度化の点で薄膜型、
量産性の点では厚膜型にその特徴がある。そこで
この両方の特徴を生かすために発熱抵抗体に接続
され、かつ、その延長が第2導体層として構成さ
れた導体を薄膜で、絶縁層と第1導体層は厚膜で
構成する方法がある。このように構成した場合、
例えば、第1図に示すように通常、膜厚20μm以
上で作られている絶縁層3の開口部の角の部分で
膜厚1μm程度の薄膜第2導体層4は、スパツタ蒸
着等の膜形成時、あるいはそのフオトエツチング
時に断線を生じかねない。さらに、前記複数個の
発熱抵抗体や第2導体層等をフオトエツチング技
術により得るために、例えば、フツ酸、硝酸等の
強酸を用いたエツチング液を使用する場合、発熱
体部分に設けた誘電体グレーズ層や前記絶縁層に
はガラス系の材料を使用しているため、これが同
時にエツチングされ、微細パターンを損なう結果
になる。したがつて通常は、これらの悪影響を最
小限になるように、これらガラス系材料の表面に
は薄い耐エツチ層を設置するが、実際には開口部
に露出している第1導体層上だけを除いて選択的
にこの耐エツチング層を形成することは困難であ
り、通常前記絶縁層全面にこれを被着形成した後
前記第1導体層上だけエツチングしている。
しかし、このような方法による耐エツチング層
の形成は前記絶縁層表面を浸す同様な悪影響があ
り新らたな段差が発生することによる第2導体層
の断線が起こり、また第1導体層を厚膜で形成し
た場合等、開口部分の第1導体層自身もエツチン
グされ、接続不良となる信頼性の乏しい接続機構
となる。本発明の目的は、かかる欠点を取り除き
前記開口部に平担性を持たせ、かつ、耐エツチン
グ層を設けたことによつて生じた接続の問題点を
解決し、しかも、その製造方法が簡単なクロスオ
ーバ用多層配線の製造方法を提供することにあ
る。
本発明によれば誘電体基板上に直接あるいはグ
レーズ層が施された基板上に複数個の第1導体層
を設置する工程と、さらに前記第1導体層上に部
分的に複数個の開口部のある絶縁層を形成する工
程と、前記誘電体基板上に直接あるいはグレーズ
層が施された基板上と、前記絶縁層と該絶縁層に
設けた前記開口部から露出した第1導体層上に
Ta、TiあるいはCrの薄膜金属層を形成する工程
と、少なくとも前記開口部分に選択的に厚膜導体
ペーストを印刷、乾燥する工程と、前記薄膜金属
層を誘電体に変化させるための酸化と、前記厚膜
導体ペーストを焼成するための加熱とを同時に行
なう工程と、さらに前記開口部分に設けられた前
記厚膜導体を介して前記第1導体層と接続され、
かつ少なくとも前記絶縁層上に設けられた複数個
の第2導体層を設置する工程とからなることを特
徴とするクロスオーバ用多層配線の製造方法が得
られる。
以下、図面を用いて本発明を説明する。
第2図a,bは、本発明の実施例を示す図で、
aはサーマルヘツドの断面図で、bはa図におけ
る開口部の拡大断面図である。同図において、例
えば、結晶化ガラスからなる誘電体グレーズ層1
02を施した、例えば、アルミナ磁器からなる誘
電体基板101上に、例えばAuを主成分とする
ペースト材料を印刷、焼成してなる複数個の第1
導体層106を、通常のスクリーン印刷技術を用
いて形成し、さらに複数個の第1導体層を覆うよ
うにして。例えば、絶縁性の良好なガラス材料を
用いて多層配線用の絶縁層107を形成する。こ
の絶縁層107は、複数個の第1導体層106と
複数個の第2導体層104を接続するために発熱
抵抗体103と同数の開口部を持つている。次
に、絶縁層107上、これに覆われていない誘電
体グレーズ層102上および絶縁層107に設け
た前記開口部から露出した第1導体層106上全
面に、例えば、蒸着およびスパツタにより薄膜金
属層、(例えば、Ta)を酸化した薄膜金属酸化物
層(例えば、Ta2O5)よりなる耐エツチング層1
08を設ける。ただし、この時点において耐エツ
チング層108は、前記薄膜金属層であつて酸化
は行なつていない。ここで第1導体層106形成
と同様の方法により、例えば、Auを主成分とす
るペースト材料を用いて絶縁層107に設けた前
記開口部の薄膜金属層上に選択的に厚膜半導体電
極109を形成する。ただし、このとき絶縁層1
07面が、ほぼ平担になるように前記開口部に印
刷、乾燥しその後、前記薄膜金属層を誘電体に変
化させるための酸化と同時に、この厚膜導体電極
109の焼成を行なう。このとき前記開口部の下
にある薄膜金属層は、厚膜導体電極109に覆わ
れているので酸化が進まず、そのまま金属層とし
て残るために第1導体層106と厚膜導体電極1
09とは完全に接続がとれる。このようにして第
2導体層104を除いた多層配線部を構成した
後、例えば、Ta2N、Td−Si等よりなる複数個の
発熱抵抗体103を設ける。この発熱抵抗体10
3に接続され、その延長部が複数個の第2導体層
104となるが、この複数個の第2導体層104
は、厚膜導体電極109を介して第1導体層10
8と選択的に接続されるように絶縁層107上
に、例えば蒸着およびスパツタとフオトエツチン
グにより形成される。その後、発熱抵抗体103
全面を覆うように、例えば、Ta2O5やSiC等から
成る耐摩耕層105が被着形成する。
このようなクロスオーバ用多層配線の製造方法
は、絶縁層107面の平担性が出たことによつて
前記開口部での段差が無くなり、この上に形成し
た薄膜第2導体層104の微細加工が容易にな
り、また、第1導体層と第2導体層の接属が断線
の無い安定な状態で可能になる。また、耐エツチ
ング層108を設置したことにより絶縁層107
と第2導体層104との密着性の向上が計られ、
サーマルヘツドの耐還境性を向上させることにも
寄与することになる。
以上、誘電体グレーズ層を設けた基板を用い発
熱体および多層配線部を一体化した構造のサーマ
ルヘツドを用いて本発明のクロスオーバ用多層配
線の製造方法について説明したが、これに限定さ
れることなく、発熱体部基板と多層配線部基板と
が分離された場合にでも有効である。この場合、
多層配線部基板には誘電体グレーズ層を必要とし
ないので、低価格化が実現され、より高温処理も
可能となるため、第1導体層、絶縁層の基板との
密着性が一段と向上する。また、開口部に設けた
厚膜導体電極の平担性が増し、接触抵抗の低減が
計られるため、より一層の微細パターン化高性能
化が実現される。
【図面の簡単な説明】
第1図は従来のクロスオーバ用多層配線の構成
例の断面図で、1は誘電体基板、2は第1導体層
3は絶縁層、4は第2導体層を示す。 第2図a,bは、本発明の一実施例を示し、同
図aは、サーマルヘツドの断面図、bはa図にお
ける開口部cの拡大断面図である。図において、
101は基板、102は誘電体グレーズ層、10
3は発熱抵抗体、104は第2導体層、105は
耐摩耕層、106は第1導体層、107は絶縁
層、108は耐エツチング層、109は厚膜導体
電極を示す。

Claims (1)

    【特許請求の範囲】
  1. 1 誘電体基板上に直接あるいはグレーズ層が施
    された基板上に複数個の第1導体層を設置する工
    程と、さらに前記第1導体層上に部分的に複数個
    の開口部のある絶縁層を形成する工程と、前記誘
    電体基板上に直接あるいはグレーズ層が施された
    基板上と、前記絶縁層と該絶縁層に設けた前記開
    口部から露出した第1導体層上にTa、Tiあるい
    はCrの薄膜金属層を形成する工程と、少なくと
    も前記開口部分に選択的に厚膜導体ペーストを印
    刷、乾燥する工程と、前記薄膜金属層を誘電体に
    変化させるための酸化と、前記厚膜導体ペースト
    を焼成するための加熱とを同時に行なう工程と、
    さらに前記開口部分に設けられた前記厚膜導体を
    介して前記第1導体層と接続され、かつ少なくと
    も前記絶縁層上に設けられた複数個の第2導体層
    を設置する工程とからなることを特徴とするクロ
    スオーバ用多層配線の製造方法。
JP8319580A 1980-06-19 1980-06-19 Multilayer interconnection structure for crossover and manufacture thereof Granted JPS578175A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8319580A JPS578175A (en) 1980-06-19 1980-06-19 Multilayer interconnection structure for crossover and manufacture thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8319580A JPS578175A (en) 1980-06-19 1980-06-19 Multilayer interconnection structure for crossover and manufacture thereof

Publications (2)

Publication Number Publication Date
JPS578175A JPS578175A (en) 1982-01-16
JPH0147036B2 true JPH0147036B2 (ja) 1989-10-12

Family

ID=13795542

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8319580A Granted JPS578175A (en) 1980-06-19 1980-06-19 Multilayer interconnection structure for crossover and manufacture thereof

Country Status (1)

Country Link
JP (1) JPS578175A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0255072B1 (en) * 1986-07-29 1993-04-21 TDK Corporation Semiconductive ceramic composition and semiconductive ceramic capacitor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5053863A (ja) * 1973-09-12 1975-05-13
JPS5422576A (en) * 1977-07-21 1979-02-20 Nippon Electric Co Method of manufacturing substrate for integrated circuit
JPS5456163A (en) * 1977-10-11 1979-05-04 Fujitsu Ltd Preparation of ceramic multilayer circuit substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5053863A (ja) * 1973-09-12 1975-05-13
JPS5422576A (en) * 1977-07-21 1979-02-20 Nippon Electric Co Method of manufacturing substrate for integrated circuit
JPS5456163A (en) * 1977-10-11 1979-05-04 Fujitsu Ltd Preparation of ceramic multilayer circuit substrate

Also Published As

Publication number Publication date
JPS578175A (en) 1982-01-16

Similar Documents

Publication Publication Date Title
US4259564A (en) Integrated thermal printing head and method of manufacturing the same
US4241103A (en) Method of manufacturing an integrated thermal printing head
US4689638A (en) Thermal recording head and process for manufacturing wiring substrate therefor
US4734563A (en) Inversely processed resistance heater
JPH0147036B2 (ja)
JPS6260662A (ja) サ−マルヘツドの製造方法
JP3124870B2 (ja) サーマルヘッドおよびその製造方法
JP3172623B2 (ja) サーマルヘッド
JP3144596B2 (ja) 薄膜電子部品及びその製造方法
JPS6024965A (ja) 端面型サ−マルヘツドの製造方法
JP2584332B2 (ja) 薄膜磁気ヘッド
JPS6230114B2 (ja)
JP2580633Y2 (ja) サーマルヘッド
JP2550327B2 (ja) サ−マルヘツドの製造方法
EP0113950B1 (en) Method of making a resistance heater
JPS607180Y2 (ja) サ−マルヘツド
JPH0712694B2 (ja) サ−マルヘツド
JPS5835482Y2 (ja) 集積化サ−マルヘッド
JPH0825669A (ja) サーマルヘッドおよびその製造方法
JP2575554B2 (ja) 端面型サーマルヘッド
JPS6242858A (ja) サ−マルヘツドの製造方法
JPH0834132A (ja) サーマルヘッドの製造方法
JPH03142256A (ja) サーマルヘッドの製造方法
JPH0280262A (ja) サーマルヘッド
JP2001158120A (ja) サーマルヘッドおよびその製造方法