JPS6348200B2 - - Google Patents

Info

Publication number
JPS6348200B2
JPS6348200B2 JP20550783A JP20550783A JPS6348200B2 JP S6348200 B2 JPS6348200 B2 JP S6348200B2 JP 20550783 A JP20550783 A JP 20550783A JP 20550783 A JP20550783 A JP 20550783A JP S6348200 B2 JPS6348200 B2 JP S6348200B2
Authority
JP
Japan
Prior art keywords
thin film
pattern
thick film
film
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired
Application number
JP20550783A
Other languages
English (en)
Other versions
JPS6097691A (ja
Inventor
Kozo Hosogai
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujifilm Business Innovation Corp
Original Assignee
Fuji Xerox Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fuji Xerox Co Ltd filed Critical Fuji Xerox Co Ltd
Priority to JP20550783A priority Critical patent/JPS6097691A/ja
Publication of JPS6097691A publication Critical patent/JPS6097691A/ja
Publication of JPS6348200B2 publication Critical patent/JPS6348200B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、厚膜薄膜配線基板の製造方法に係
り、特に、基板上にあらかじめ形成された厚膜パ
ターン上に、寸法精度の良好な薄膜パターンを形
成するための方法に関する。
〔従来技術〕 基板上への配線パターンの形成方法としては、
厚膜テクノロジーを用いる方法と薄膜テクノロジ
ーを用いる方法とに大別される。
厚膜テクノロジーは、生産作業性が良く、製造
コストが低いこと、膜としての強度が大で高温に
対する耐性が大であること等の長所を有する反
面、パターンの寸法精度に限界があり、パターン
の高密度化が不可能であるという短所を有してい
る。
一方、薄膜テクノロジーは、微細パターンを寸
法精度良く形成することができ、高密度パターン
の形成が可能であるという長所を有する反面、製
造コストが高いこと、膜の強度が厚膜に比べて劣
ること等の短所を有している。
以上のような理由により、最近、同一基板上に
厚膜テクノロジーと薄膜テクノロジーの両方を駆
使してパターン形成を行う併用法の使用が増えて
おり、特に、画像読み取り装置においては、16
本/mmというような高密度配線を必要とする電極
部にのみ薄膜テクノロジーを使用し、他の部分は
厚膜テクノロジーを用いるというふうに、両者の
長所が巧みに利用されている。
通常、このような厚膜薄膜併用型基板において
は、厚膜テクノロジーには、焼成という高温プロ
セスが必要なことから、厚膜パターンの形成後
に、薄膜パターンの形成を行うという方法がとら
れている。
ところで、このような併用型基板1において
は、第1図に平面図、第2図にそのa−a断面を
示す如く当然、厚膜配線層2と、薄膜配線層3と
の接続を行なわなければならず、厚膜および薄膜
の重ね合わせ領域Cが存在することになる。ま
た、厚膜配線層2と薄膜配線層3との間に層間絶
縁膜4が介在している領域もある。
すなわち、平面的には、第2図に示すように、
厚膜配線層のみからなる厚膜パターン領域Aと、
薄膜配線層のみからなる薄膜パターン領域Bと、
厚膜パターン上に薄膜パターンが重ねられた重ね
合わせ領域Cとが存在するわけである。
従来、このような併用型基板は、以下のように
して形成されていた。
まず、基板1上に、スクリーン印刷法により、
例えば、銅パターンを形成した後、焼成工程を経
て、厚膜回路パターン2を形成する。
次いで、蒸着法等によつて基板表面全体に、例
えば、クロム等の金属薄膜を形成した後、フオト
リソ、エツチング法により、不要部の金属パター
ンをエツチング除去するエツチング工程を経て薄
膜回路パターン3が形成される。
この場合、前記エツチング工程において、前記
重ね合わせ部Bに接続されたパターン領域におけ
る薄膜のエツチング速度が、前記重ね合わせ部B
に接続されていないパターン領域における薄膜の
エツチング速度よりも異常に大きくなり、パター
ンの寸法精度にばらつきが生じるという不都合が
しばしば発生していた。
これはエツチングに際して、銅−クロムという
エツチング液に対する標準電極電位の異なる異種
金属の接触により、電池作用が起るためと考えら
れる。
すなわち、エツチングに際して、銅の厚膜パタ
ーンが、エツチング液中に露呈し、エツチングす
べきクロム薄膜との間で電池作用が働くわけであ
る。
〔発明の目的〕
本発明は、前記実情に鑑みてなされたもので、
厚膜パターン上に異種金属の薄膜パターンを形成
するにあたり、異種金属接続による電池作用によ
つて起るエツチング速度の部分的な変化を防止
し、寸法精度の良好な厚膜薄膜併用型基板を形成
することを目的とする。
〔発明の構成〕
上記目的を達成するため、本発明の方法では、
厚膜パターンのみで形成される厚膜領域と、主と
して厚膜パターン上に薄膜パターンが重ねられて
形成される重ね合わせ領域と、薄膜パターンのみ
で形成される薄膜領域とよりなる配線基板を形成
するに際し、薄膜パターンを形成するためのエツ
チング工程を、前記厚膜領域上の薄膜を除去する
工程と、前記厚膜領域上を覆うような形状で、前
記重ね合わせ領域および前記薄膜領域上のパター
ン形成のためのレジストパターンを形成し、この
レジストパターンをマスクとして不要な薄膜を除
去し、前記重ね合わせ領域および前記薄膜領域の
薄膜パターン形成を行う工程とに分けるようにし
ている。
例えば、まず厚膜パターンのみで形成される厚
膜領域上の薄膜をエツチング除去しておき、薄膜
パターン形成のための第2のエツチング工程にお
いては、この厚膜領域をもレジスト被覆しておく
ことにより、厚膜が、エツチング液中に露出する
ことを極力防ぐようにし、前述したような電池作
用の発生を抑え、エツチングの寸法精度を良好に
しようとするものである。
〔実施例〕
以下、本発明実施例の厚膜薄膜配線基板の製造
方法について、図面を参照しつつ説明する。
まず、第3図に示す如く、絶縁性のセラミツク
基板上に、インクとして銅を主成分とする銅ペー
ストを使用し、スクリーン印刷法によつて所定の
パターンを形成した後、焼成を行ない、銅と主成
分とする厚膜配線層12を形成する。
続いて、第4図に示すごとく、前記この厚膜配
線層12の上層の所定の領域に、層間絶縁膜13
のパターンを形成する。
更に、第5図に示すごとく、この上層に、蒸着
法により、クロム薄膜を着膜する。
この後、第6図に示すごとく、厚膜パターンの
みで形成される厚膜領域上のクロム薄膜のみが露
出するように、第1のレジストパターン15を形
成する。そして、これをマスクとして、硝酸第2
セリウムアンモニウム+過塩素酸+水とよりなる
エツチング液に浸漬し、第1のエツチングを行
う。
続いて、前記第1のレジストパターン15を除
去した後、第7図に示すごとく、基板表面全体に
フオトレジストを塗布し、フオトリソ工程によ
り、前記厚膜パターンのみで形成される領域上を
覆いかつ、薄膜領域、重ね合わせ領域の薄膜を除
去すべき領域のみが露呈するような形状の第2の
レジストパターン16を形成する。
最後に、このようにして形成された第2のレジ
ストパターン16をマスクとして、硝酸第2セリ
ウムアンモニウム+過塩素酸+純水とよりなるエ
ツチング液に浸漬し、レジストパターン16から
露出している部分のクロム薄膜をエツチング除去
した後、第8図に示すごとく、レジストパターン
16を除去し、クロムの薄膜パターン17を形成
する。
かかる方法によれば、クロムの薄膜パターン形
成のためのエツチング工程において、異種金属で
ある銅パターンが露出しないため、電池作用が発
生することもなく、エツチングは均一に進行す
る。従つて、エツチングの寸法精度も良好であ
り、従来、最高10μm程度もあつたサンドエツチ
が、せいぜいクロム薄膜の膜厚(0.2〜0.3μm)
かその倍程度の0.4〜0.6μmまでに抑えられ、優
れた微細パターンを得ることができる。
なお、実施例においては、厚膜配線層が銅から
構成されていると共に、薄膜配線層がクロムから
構成されており、この銅とクロムの標準電極電位
の差によつて電池作用が発生し、異常エツチング
が生じる場合について述べたが、必ずしも、この
組合わせに限定されるものではなく、厚膜配線層
を構成する金属と、薄膜配線層を構成する金属と
が、薄膜パターン形成のためのエツチング工程で
用いられるエツチング液における標準電極電位を
異にする場合であれば、いかなる金属の組合わせ
においても、本発明の方法は有効である。
また、厚膜パターン上に、層間絶縁膜を介して
薄膜パターンが形成されるような領域について
は、薄膜のパターニングのためのエツチング工程
に際して露出するのは厚膜パターンではなく、層
間絶縁膜であるから、薄膜領域と同様の扱いで問
題はないが、厚膜パターン上に直接薄膜パターン
が形成される領域については、厚膜パターンの露
出を極力抑えるようなパターン設計を行うことが
望ましい。
加えて、前記厚膜領域、重ね合わせ領域、薄膜
領域は、必ずしも、厳密に区分される必要はな
く、パターン構成上、異なる領域をわずかに含む
場合にも有効であることは言うまでもない。
上記実施例においては、厚膜領域上の薄膜を除
去した後に、重ね合わせ領域および薄膜領域の薄
膜パターンを形成するようにしたが、これらの工
程の順序を逆、すなわち重ね合わせ領域および薄
膜領域の薄膜パターンを形成した後に、これら重
ね合わせ領域および薄膜領域上をレジスト被覆
し、厚膜領域上の薄膜を除去するようにしてもよ
い。
〔発明の効果〕
以上、説明してきたように、本発明の方法によ
れば、厚膜配線層の形成された基板上に、薄膜パ
ターンを形成し、厚膜薄膜併用型の配線基板を形
成するにあたり、薄膜パターン形成のためのエツ
チング工程を厚膜パターンのみで形成される領域
上に形成された薄膜を除去するための第1のエツ
チング工程と、該厚膜パターンのみで形成される
領域をレジスト被覆し、厚膜パターンの露出をで
きる限り少なくしつつ、厚膜・薄膜の重ね合わせ
領域および薄膜領域のパターン形成を行う第2の
エツチング工程とからなる2段階のエツチング工
程とすることにより、薄膜パターンの形成のため
のエツチング工程においては厚膜パターンの露出
をできる限り少なくし、異種金属の接触作用によ
るエツチング異常を抑制し、寸法精度の良好な配
線パターンの形成を可能とするものである。
【図面の簡単な説明】
第1図は、厚膜薄膜併用型基板の構成例を示す
図、第2図は第1図のa−a断面図、第3図乃至
第8図は本発明実施例の厚膜薄膜併用型基板の製
造工程を示す図である。 1……基板、2……厚膜配線層、3……薄膜配
線層、4……層間絶縁膜、A……厚膜パターン領
域、B……薄膜パターン領域、C……重ね合わせ
領域、11……セラミツク基板、12……厚膜配
線層、13……層間絶縁膜、14……クロム薄
膜、15……第1のレジストパターン、16……
第2のレジストパターン、17……薄膜パター
ン。

Claims (1)

  1. 【特許請求の範囲】 1 厚膜パターンのみで形成される厚膜領域と、
    主として厚膜パターン上に薄膜パターンが重ねら
    れて形成される重ね合わせ領域と、薄膜パターン
    のみで形成される薄膜領域とよりなる配線基板を
    形成するための方法であつて、 まず、基板上に厚膜パターンを形成する厚膜パ
    ターン形成工程と、 次いで、薄膜を形成した後、フオトエツチング
    法を用いて所定形状の薄膜パターンを形成するエ
    ツチング工程とよりなり、 前記エツチング工程を、 前記厚膜領域上の薄膜を除去する工程と、 前記厚膜領域上を覆うような形状で、前記重ね
    合わせ領域および前記薄膜領域上のパターン形成
    のためのレジストパターンを形成し、このレジス
    トパターンをマスクとして不要な薄膜を除去し、
    前記重ね合わせ領域および前記薄膜領域の薄膜パ
    ターン形成を行う工程とに分けたことを特徴とす
    る厚膜薄膜配線基板の形成方法。
JP20550783A 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法 Granted JPS6097691A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP20550783A JPS6097691A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP20550783A JPS6097691A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Publications (2)

Publication Number Publication Date
JPS6097691A JPS6097691A (ja) 1985-05-31
JPS6348200B2 true JPS6348200B2 (ja) 1988-09-28

Family

ID=16508004

Family Applications (1)

Application Number Title Priority Date Filing Date
JP20550783A Granted JPS6097691A (ja) 1983-11-01 1983-11-01 厚膜薄膜配線基板の製造方法

Country Status (1)

Country Link
JP (1) JPS6097691A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363900U (ja) * 1989-10-26 1991-06-21

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6312256B2 (ja) * 2014-12-09 2018-04-18 Ngkエレクトロデバイス株式会社 電子部品収納用パッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0363900U (ja) * 1989-10-26 1991-06-21

Also Published As

Publication number Publication date
JPS6097691A (ja) 1985-05-31

Similar Documents

Publication Publication Date Title
US4045594A (en) Planar insulation of conductive patterns by chemical vapor deposition and sputtering
US4040891A (en) Etching process utilizing the same positive photoresist layer for two etching steps
US4451554A (en) Method of forming thin-film pattern
US3890177A (en) Technique for the fabrication of air-isolated crossovers
JPS6348200B2 (ja)
JP2931523B2 (ja) 薄膜磁気ヘッドの製造方法
JP2573912B2 (ja) 異なった厚さの金属層を形成する方法
US4035206A (en) Method of manufacturing a semiconductor device having a pattern of conductors
JPS6323680B2 (ja)
JP3126862B2 (ja) 金属パターンの形成方法
JP2559768B2 (ja) クロム膜のテーパーエッチング方法
JPH0293081A (ja) 多層膜のエッチング法
US4157284A (en) Process to obtain conductive and resistive elements in microwave microcircuits
JPS58210168A (ja) 二層膜のエツチング方法
JPH0837233A (ja) 半導体装置の製造方法
JPS58197849A (ja) 電極配線の形成方法
JPH0657454B2 (ja) サ−マルヘツドの製造方法
JPH05251443A (ja) 半導体装置の製造方法
JPS6156879B2 (ja)
JPS59107769A (ja) 半田流れ防止域の形成方法
KR920002026B1 (ko) 다층사진공정을 이용한 금속층 연결방법
JPS6077979A (ja) 金属薄膜のパタ−ニング方法
JPS6325519B2 (ja)
JPH05308182A (ja) 膜回路基板の製造方法
JPH0770638B2 (ja) マイクロ波ic基板の製造方法