JPS60173899A - 微細導体パタ−ンの形成法 - Google Patents

微細導体パタ−ンの形成法

Info

Publication number
JPS60173899A
JPS60173899A JP2873984A JP2873984A JPS60173899A JP S60173899 A JPS60173899 A JP S60173899A JP 2873984 A JP2873984 A JP 2873984A JP 2873984 A JP2873984 A JP 2873984A JP S60173899 A JPS60173899 A JP S60173899A
Authority
JP
Japan
Prior art keywords
etching
copper
etched
conductor
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2873984A
Other languages
English (en)
Inventor
尾島 信行
中村 恒
米本 克弥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2873984A priority Critical patent/JPS60173899A/ja
Publication of JPS60173899A publication Critical patent/JPS60173899A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Manufacturing Of Printed Circuit Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 (産業上の利用分野) 本発明は、プリント回路基板の々I休体路形成において
、高密度,微細な導体・ぐターンの形成方法に関するも
のである。
(従来例の構成と問題点) 近年、プリント回路基板の導体回路形成において、その
多くは銅張絶縁基板を用い、銅箔を配線・Pターン状に
化学エツチングすることにより導体回路を形成している
。しかるに、昨今、基板上の高密度実装が要望されるに
至り、それにともなって基板自体の導体回路パターンも
導体幅,心体間隔共に狭い微細・ぐターンの形成が強く
望丑れるようになってきた。しかしながら、従来の化学
エツチングでば、前記の要望に応ぐーるに1は限界があ
った。以下に、図面を参照しながら、従来例について説
明する。
第1図は、銅張シ絶縁基板を示す断面図であり、1は絶
縁基板、2は銅箔、3は耐工,チング性のレジスト層で
ある。又第2図は、第J・図の銅箔2を化学エツチング
した時の状1態を示す断面図であり、/Iはエツチング
部分を示す。本来、レノスト層3のない部分の銅箔2が
、その銅箔面に対して垂直な方向のみにエツチングされ
ることが望ましいが、化学エツチングの場合、通常、銅
箔ii’iiに灯してモ行方向(1Cもエツチングが進
む。この現象は、いわゆるサイドエツチングと呼ばれて
おり、このシーイト゛エノチンダ速度は垂直方向のエツ
チング速度と、はぼ等しい速度で進む。従って、銅箔が
厚い程、サイドエツチングの量も大きく、その結果、導
体・ヤターンはやせ細ると同時に、導体間隔が広がるた
め、特に厚い銅箔を用いた回路基板では、導体間隔が狭
く導体をやせ細らせずに、高密度で微卸jな・ぐターン
を形成するには、おのずと、限度があった。
(発明の目的) 本発明の目的は、微#l)す体・やターンを高密度に形
成することができる微卸1導体パターンの形成法を提供
することにある□ (発明のす11ν成) 本発明の微細導体・ぐターンの形成法は、まず、被蝕刻
「イ・である銅箔巻曲(・τフォトレノスト所望の回路
パターンを形成したのち、その開口部を通して銅箔を所
定の深さ寸で化学エツチングする。次に、フォトマスク
を蒸着マスクとして、銅・以外の異1−I■金属を蒸着
し、エツチングで形成された四部のサイドエツチング部
分を除く底面部に金属蒸着層を形成する。続いて、サイ
ドエツチングされた部分の銅箔に、テトランアノキノジ
メタンのアセトニトリル浴液を作用させて、銅111体
を選択的に形成した後、その銅錯体をiiijエツチン
グ性のレジス[・として再O・エツチングを行い、るン
属蒸着層及0・その下の銅箔部分を溶解除去すること特
徴とするものである。このような2段階方式を採用する
ことにより、サイドエツチングの拡大が防市され、微細
かつ高密度の導体・ぐターンを形成することが可能とな
る。
サイドエツチングきれた部分の911i1表面(Cのみ
、耐エツチング性の銅錯体を形成するには、先ず、フォ
I・レノストを蒸着マスクとして、例えば、Ni。
Fe, Zn, Atのような、テトランアノキノジメ
タンと容易に耐酸性の41キ体を形成せず、しかも酸エ
ツチングが可能な金属を蒸着し、サイドエツチングされ
た部分を除いて凹部の底面部に金属膜を形成し、しかる
後に、01〜20%のテトランアノキノジメタンのアセ
トニトリル浴液を作用させると、サイドエツチングされ
た部分の銅表面に銅錯体を選択的に形成させることがで
きる。
(実施例の説明) 以下に本発明の実施例について、図面を参照しながら説
明する。第3図〜第7図は、本発明の一実施例の一連の
製造工程を示したものであり、5は絶縁基板、6は導体
、7は劇エツチング性のフォトレジスト層、8はエツチ
ングされた部分、9は蒸着金属層、10は銅錯体である
次に、製造方法を順を追って説明する。先ず、第3図に
示したように、絶縁基板5上に、全面に形成されている
銅箔6があり、さらに、その上に酬エツチング性のフォ
トレジスト層7を形成する。
このフォトレノスト層7ば、例えば、液状でQ」いネガ
タイツ0のイソノ0レンゴム系のコグ、り社のKMR 
− 7 5 2 、環化月?リプタジエン系の14不合
成((朱)7)SBR − M9 0 ]あるいは感光
1生のドライフィルム等が用いられるが、耐エツチング
性に優れたものであれは、その種類は限定されるもので
ハ/1い。次に、第4図して示したように、フォトレジ
スト層7をマスクとして@il箔6を、例えば塩化第2
鉄液を用いてその光面より半分程度の深さ丑でエツチン
グするとサイドエツチング部分が形成される。次に第5
図に示したように、フォトレジスト層7を蒸着マスクと
して、N1を真空蒸着すると、サイドエツチング部分を
除いて四部の底面部に金属蒸着層9が形成される。次い
で、得られた基板を、銅にのみ選択的に作用するテトラ
シアノキノジメタンのアセトニトリル溶液で処理すると
、ツ”イドエツチング部分に選択的に銅錯体10が形成
される。尚、この時、溶液濃度が01〜20饅内のもの
を用いる。溶液濃度が0.1%以下になると緻密で面」
酸性の銅錯体10が形成されに<<、又、20%jン、
上になるとエツチング部分全体を銅ii′74体10で
ふさいでし甘うので適当でない。次に−1このようにし
て形成された銅錯体]0を耐エツチング性のレノストと
じて、再び、塩化第2鉄液を用いてエツチングすると、
第7図に示したように、金属蒸着層9とともに、その下
の鋳]箔6がエツチングされ、サイドエツチングの小さ
い導体パターンが得られる。
(発明の効果) 以上の説明から明らかなように、本発明の微細・ぐター
ンの形成法によれば、先ず、銅箔厚みの半分程度をエツ
チングしたのち、サイドエツチングされた部分に耐エツ
チング性の銅錯体を形成し、再び残りの部分の銅箔をエ
ツチングするという2段階方法を採用しているので、−
挙にエツチングする従来の方法と較べて、サイドエツチ
ング部分が拡大されるのを防[l二することができ、比
較的導体厚みの太きいものでも、導体幅、導体間隔共に
狭い高密度の微細導体パターンを形成することができる
。例えば、従来、導体厚み70μmで、設計樽体:l腸
1. (、) 0 /#71、’j”+’導体間隔 0
 trmのパターンを一挙(・コニ、チングした1混合
、サイドエツチングのため?j′1一体幅がやせ細って
50 lQ++、 :程度となり、逆に導体間隔は」−
00μ7771で広かつてい/ζ。これに対し本発明に
よれは、サイドエツチング部分の拡大が防止され、導体
幅9011m、W体間隔6011mのものか得られ、微
細導体・ぐターンを高密度に形成することができる。
【図面の簡単な説明】
201図および第2図は、従来の化学エツチング法によ
る導体パターンの形成方法を示す1頂面図、第3図〜第
7図は、本発明の一実M11例の一連のQi、7潰工程
を示す断面図である。 5・・・絶縁基板、6・・・銅箔、7・・・)Aトレソ
スト、8・・・エツチングされた部うγ、9・・・ぐ1
〉成魚Aへ層、1 0 ・・・ 9同企ハ 体 。 −:、−’、を 第1図 /3 第2図 第3図 /7

Claims (1)

    【特許請求の範囲】
  1. 鋼箔表面にフォトレノストにより所望の回路・やターン
    を形成する工程と、前記フォトレノスト開口部を通して
    前記銅箔を所定の深さ寸で化学エツチングする工程と、
    前記フォトレノストマスクとして、銅以外の異1手金属
    を蒸着し、エツチングにより形成された凹ill≦のザ
    イドエ,チング部分を除く底面部に金属蒸着層を形成す
    る工程と、前記リーイドエッチングされた部分の!AI
    ′J箔にテトランアノキノジメタンのアセトニトリルを
    答液を作用させて銅錯体を選択的に形成する工Sと、前
    記銅錯体を旧エツチング性レノストとして丙度エツチン
    グし、前記金属蒸着層及びその下の銅箔部分を溶解除去
    する工程とを含むことを特徴とする微細導体・やターン
    の形成法。
JP2873984A 1984-02-20 1984-02-20 微細導体パタ−ンの形成法 Pending JPS60173899A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2873984A JPS60173899A (ja) 1984-02-20 1984-02-20 微細導体パタ−ンの形成法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2873984A JPS60173899A (ja) 1984-02-20 1984-02-20 微細導体パタ−ンの形成法

Publications (1)

Publication Number Publication Date
JPS60173899A true JPS60173899A (ja) 1985-09-07

Family

ID=12256789

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2873984A Pending JPS60173899A (ja) 1984-02-20 1984-02-20 微細導体パタ−ンの形成法

Country Status (1)

Country Link
JP (1) JPS60173899A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284749A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd プリント配線板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001284749A (ja) * 2000-03-29 2001-10-12 Matsushita Electric Ind Co Ltd プリント配線板

Similar Documents

Publication Publication Date Title
CN100508699C (zh) 制造具有无连接盘导通孔的印刷电路板的方法
US4312897A (en) Buried resist technique for the fabrication of printed wiring
JPH0681172A (ja) 微細パターンの形成方法
US5733468A (en) Pattern plating method for fabricating printed circuit boards
JPS60173899A (ja) 微細導体パタ−ンの形成法
JPH0243356B2 (ja)
JPH06169145A (ja) プリント配線板の製造方法
JPH02105596A (ja) 印刷配線板の製造方法
JP2790884B2 (ja) 導体パターンの形成方法
JPS6094789A (ja) 微細導体パタ−ンの形成法
JP3052620B2 (ja) 回路パターンの形成方法
JPS63283098A (ja) パタ−ン形成法
JPS6369290A (ja) プリント配線板の製造方法
JPS5846698A (ja) プリント配線板の製造方法
JPH03225894A (ja) プリント配線板の製造方法
JPS613494A (ja) プリント板製造方法
JPS63187694A (ja) スル−ホ−ル基板の形成方法
JPH0338086A (ja) フレキシブルプリント配線板における導体パターンの形成方法
JPS6014453A (ja) 金属層パタ−ンの形成方法
JPS6167289A (ja) プリント配線板の製造方法
JPS60142592A (ja) プリント回路板の製造法
JP2003298208A (ja) 回路基板の製造法
JPS60107889A (ja) 配線パタ−ンの形成方法
JPS601889A (ja) 回路基板製造方法
JPH04294594A (ja) プリント回路基板の配線パターン形成方法