CN100508699C - 制造具有无连接盘导通孔的印刷电路板的方法 - Google Patents

制造具有无连接盘导通孔的印刷电路板的方法 Download PDF

Info

Publication number
CN100508699C
CN100508699C CNB2006101452374A CN200610145237A CN100508699C CN 100508699 C CN100508699 C CN 100508699C CN B2006101452374 A CNB2006101452374 A CN B2006101452374A CN 200610145237 A CN200610145237 A CN 200610145237A CN 100508699 C CN100508699 C CN 100508699C
Authority
CN
China
Prior art keywords
circuit pattern
hole
photoresist
copper
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101452374A
Other languages
English (en)
Other versions
CN1984536A (zh
Inventor
姜明杉
冈部修一
朴定现
郑会枸
金智恩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN1984536A publication Critical patent/CN1984536A/zh
Application granted granted Critical
Publication of CN100508699C publication Critical patent/CN100508699C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0094—Filling or covering plated through-holes or blind plated vias, e.g. for masking or for mechanical reinforcement
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/425—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern
    • H05K3/428—Plated through-holes or plated via connections characterised by the sequence of steps for plating the through-holes or via connections in relation to the conductive pattern initial plating of through-holes in substrates having a metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09509—Blind vias, i.e. vias having one side closed
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09545—Plated through-holes or blind vias without lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/0959—Plated through-holes or plated blind vias filled with insulating material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0384—Etch stop layer, i.e. a buried barrier layer for preventing etching of layers under the etch stop layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/0542—Continuous temporary metal layer over metal pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/421—Blind plated via connections
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49126—Assembling bases
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49128—Assembling formed circuit to base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49133—Assembling to base an electrical component, e.g., capacitor, etc. with component orienting
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49165—Manufacturing circuit on or in base by forming conductive walled aperture in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Manufacturing Of Printed Circuit Boards (AREA)

Abstract

本发明公开了一种制造具有无连接盘导通孔的印刷电路板的方法。具体地，本发明提供了一种使用装填到通孔中的光刻胶(P-LPR)来制造具有无连接盘导通孔(即不具有导通孔的上连接盘)的印刷电路板的方法。因此，在本发明中，由于仅使用覆铜箔层压板的铜来形成电路图案，所以其宽度可以最小，从而容易实现精细电路图案。此外，无连接盘导通孔结构的采用产生了高密度电路图案。

Description

制造具有无连接盘导通孔的印刷电路板的方法
相关申请交叉参考
本申请要求2005年12月14日提交的题为“具有无连接盘导通孔的印刷电路板的制造方法”的韩国专利申请第10-2005-0123206号的优先权，其全部内容结合于此作为参考。
技术领域
本发明涉及一种制造具有无连接盘导通孔的印刷电路板(PCB)的方法，具体地说，涉及一种利用装填到导通孔中的光刻胶(P-LPR)来制造具有无连接盘导通孔(即不具有导通孔的上连接盘(land))的印刷电路板的方法。
背景技术
随着电子行业的发展，越来越需要增加电子元件的功能性并减小其尺寸。为了满足这种需求，PCB也需要高密度的电路图案，因此已经设计并应用了实现精密电路图案的各种方法。
在形成精密电路图案的方法中，本发明采用了通过去除导通孔(via hole)的上连接盘而实现具有无连接盘导通孔的高密度电路图案的方法。
图1是示意性地示出了具有无连接盘导通孔的传统PCB 100的透视图，其在美国专利第5,510,580号(于1996年4月23日授权)中公布。
如图1所示，通过在具有内层电路40的基板10的表面中形成盲通孔12以将其连接至基板10的内层电路40，在盲通孔12的内壁上形成导电层32，并将导电层32直接连接至基板表面上的电路图案22，使得传统PCB 100具有无上连接盘的导通孔结构。
下面，将参照图2的流程简要描述制造图1的PCB的方法。
如图1和图2所示，提供具有内层电路40的底基板10(S10)，并在底基板10的表面上加工盲孔12，以便可以连接至底基板10的内层电路40(S12)。随后，在包括盲孔12的底基板的表面上形成导电层(S14)。
然后，在盲孔12中形成光刻胶(S16)。同样，光刻胶以正性液态光刻胶(P-LPR)作为实例。将光刻胶应用在底基板的整个表面上，固化，并在对应于盲孔的其部分作为掩模的状态下曝光，从而光刻胶仅保留在盲孔中。
之后，去除形成于底基板10表面上的导电层。在这种情况下，存在于盲孔中的导电层被遗留的光刻胶保护(S18)。然后，去除保留在盲孔中的光刻胶(S20)。
随后，实施附加的光刻工艺，这样在底基板10的表面上形成电路图案22(S22)，从而形成具有无连接盘导通孔的PCB 200。同样，电路图案22的特征在于在盲孔12的周围不形成上连接盘。
这种传统PCB的优点在于不需要形成上连接盘。但是，由于在盲孔中形成导电层以及在底基板的表面上形成电路图案的过程中，需要重复进行系列的曝光和显影工艺，所以制造工艺复杂，因此增加了成本和处理时间周期。
发明内容
因此，本发明的目的在于提供一种具有无连接盘导通孔的PCB。
本发明的另一目的在于通过实现没有上连接盘的导通孔结构而提供一种高密度电路图案。
本发明的再一目的在于提供一种制造具有无连接盘导通孔的PCB的方法。
为了实现上述目的，根据本发明的第一实施例，提供了一种制造具有无连接盘导通孔的PCB的方法，该方法包括：(A)提供包括覆铜箔层压板(CCL)的底基板；(B)对CCL的铜箔的部分进行蚀刻，从而形成包括通孔的电路图案；(C)在具有电路图案的底基板的整个表面上以及所述通孔中顺序形成晶种层(seed layer)、耐蚀性强于铜的第二金属层、和镀铜层；(D)用光刻胶填充通孔；(E)顺序去除镀铜层、第二金属层、和晶种层；以及(F)从通孔中去除光刻胶；其中，电路图案具有对应于铜箔厚度的预定厚度。
在本发明的第一实施例中，电路图案的预定厚度可以为约12～18μm，并且其宽度可以为约20μm。
在本发明的第一实施例中，步骤(D)可以包括：(D-1)在底基板的整个表面上且在通孔中应用光刻胶；以及(D-2)对光刻胶曝光至对应于其厚度的深度，并进行显影，从而从底基板的表面上去除光刻胶。
在本发明的第一实施例中，光刻胶的曝光可以通过控制曝光量而进行，从而使光刻胶曝光至对应于其厚度的深度。
在本发明的第一实施例中，第二金属层可以是镍层。
此外，根据本发明的第二实施例，提供了一种制造具有无连接盘导通孔的PCB的方法，该方法包括：(A)提供包括内层电路并由CCL构成的底基板；(B)在底基板的表面上形成具有盲孔的电路图案，该盲孔连接至底基板的内层电路；(C)在具有电路图案的底基板的整个表面上以及所述通孔中顺序形成晶种层、耐蚀刻性强于铜的第二金属层、和镀铜层；(D)用光刻胶填充盲孔；(E)顺序去除镀铜层、第二金属层、和晶种层；以及(F)从盲孔中去除光刻胶；其中，电路图案具有对应于CCL的铜箔厚度的预定厚度。
在本发明的第二实施例中，电路图案的预定厚度可以为约12～18μm，并且其宽度可以为约20μm。
在本发明的第二实施例中，步骤(D)可以包括：(D-1)在底基板的整个表面上且在盲孔中应用光刻胶；以及(D-2)对光刻胶曝光至对应于其厚度的深度，并进行显影，从而从底基板的表面上去除光刻胶。
在本发明的第二实施例中，光刻胶的曝光可以通过控制曝光量而进行，从而使光刻胶曝光至对应于其厚度的深度。
在本发明的第二实施例中，第二金属层可以是镍层。
附图说明
图1是示意性地示出了具有导通孔的传统PCB的透视图；
图2是示意性地示出了制造图1的PCB的过程的流程图；
图3是示意性地示出了根据本发明第一实施例的制造PCB的过程的流程图；
图4A至图4H是顺序示出了制造图3的PCB的过程的视图；
图5是示意性地示出了根据本发明第二实施例的盲型(blindtype)无连接盘导通孔结构的透视图；以及
图6是示意性地示出了制造具有图5的盲通结构(blind viastructure)的PCB的过程的流程图。
具体实施方式
以下，将参照附图给出本发明的详细描述。
图3是示出了根据本发明第一实施例的制造PCB的过程的流程图，而图4A至图4H是按步骤示出了制造过程的详细视图。下面，将参照以上附图描述根据本发明第一实施例的制造PCB的方法。
如图4A所示，提供底基板110(S110)，其中，底基板110由包括绝缘层120以及在绝缘层两表面上的铜箔130的覆铜箔层压板(CCL)组成，并在基板的预定位置中形成通孔112。
如图4B所示，通过蚀刻铜箔130的部分形成具有通孔112的电路图案132。在这种情况下，由于铜箔130厚约12～18μm，所得到的电路图案可以具有约20μm的宽度(S112)。
如图4C所示，在包括通孔112的底基板110的整个表面上顺序形成晶种层140、第二金属层150、和镀铜层160(S114)。
提供晶种层140，以不仅在底基板110的表面上而且在通孔112中通过电镀形成第二金属层150，并且第二金属层由诸如镍(Ni)的金属形成，镍具有不同于用于形成电路图案的铜(Cu)的蚀刻条件。即，第二金属层150可以由在铜的蚀刻条件下不被蚀刻的任何金属形成(即，使用不同于铜蚀刻溶液的第二金属层蚀刻溶液而被蚀刻)。而且，考虑到随后的去除过程，应该注意到第二金属层不应该形成得太厚。
如图4D所示，将光刻胶170应用在镀铜层上，以使得通孔112也充满光刻胶，之后使用掩模(未示出)进行曝光过程。所应用的光刻胶170以P-LPR为例，其特征在于其以液体状态被应用、固化、曝光以改变所露出部分、并显影以使用显影溶液去除所改变的部分。在该实例中，控制曝光量，从而应用在镀铜层上的光刻胶170被露出至对应于其厚度的深度。
这样，通过曝光量的控制，如图4E所示，光刻胶170的由于曝光而改变的一部分通过使用显影溶液显影而被去除，其另一部分174以装填于通孔112中的状态被保留(S116)。
如图4F所示，使用遗留的光刻胶174作为掩模，镀铜层160、第二金属层150、和晶种层140被顺序地去除。由于镀铜层160和第二金属层150在互不相同的条件下被蚀刻，去除过程实际上进行了三次。在各去除过程期间，电路图案132被确定为电连接至通孔112中的镀铜层164、第二金属层154、和晶种层144(S118)。
尽管在图4F中未示出电路图案132处于直接连接的状态，但是由于相应的部分164、154、144被遗留在通孔112中的光刻胶174保护，所以必须理解，电路图案132电连接至通孔中的镀铜层等。
最后，如图4G所示，去除遗留在通孔112中的光刻胶，从而形成没有上连接盘的无连接盘导通孔结构(S120)。所得到的无连接盘导通孔结构在图4H中示出。
在具有这种无连接盘导通孔结构的PCB中，由于外层电路图案仅使用CCL的铜箔而形成，因此电路图案可以精细地形成到具有约20μm宽度的程度。而且，在电路图案电连接至形成在通孔中的镀铜层的情况下，其宽度可以保持精细。
因此，在本发明中，具有精细宽度的电路图案得以保持，并且没有上连接盘的无连接盘导通孔结构得以实现。最后，本发明的PCB可以具有密度高于传统PCB密度的可靠的电路图案。例如，在传统情况中，由于形成在通孔中的镀铜层的厚度通常应用于电路图案，所以电路图案本身的宽度不合需要地增加。然而，根据本发明的方法，仅使用铜箔本身形成电路图案，而且镀铜层与其无关地形成在通孔中，因此可以有效地实现精细电路图案。
尽管本发明的第一实施例基于通孔，但本发明不限于此。例如，根据下面的本发明的第二实施例，本发明的制造方法可以应用于盲通孔。
图5示意性地示出了盲型无连接盘导通孔结构，其类似于图4H的通孔结构。参照图5，不像上面的第一实施例，形成盲孔112′，并且在盲孔112′的内壁上形成镀铜层164′、第二金属层154′、和晶种层144′，从而它们与电路图案132电连接。此外，盲孔112′的底表面连接至内层电路(或导通连接盘)180，从而电路图案132可以通过盲孔内壁上的镀铜层164′连接至内层电路180。
下面参照图6的流程图简要描述制造具有这种无连接盘导通孔结构的PCB的方法。
如图6所示，根据本发明第二实施例，制造PCB的方法包括：提供包括内层电路并由CCL构成的底基板(S140)；形成包括其底表面连接至内层电路的盲孔的电路图案(S142)；顺序形成晶种层、第二金属层、和镀铜层(S144)；用光刻胶填充盲孔(S146)；在使用光刻胶保护镀铜层、第二金属层、和晶种层的部分的同时，顺序去除镀铜层、第二金属层、和晶种层(S148)；以及去除遗留在盲孔中的光刻胶(S150)。
具有内层电路的底基板表示多层基板，其中预定的内层电路包括在底基板中，或者可以设置在形成有多个内层电路的结构中。
此外，第二实施例中使用的光刻胶具有与上述光刻胶相同的特性。在电路图案的形成过程中，光刻胶保留在盲孔中，以便起到保护盲孔中的镀铜层等的作用。最后，去除剩余的光刻胶，从而完成PCB。
如上所述，根据本发明，制造PCB的方法的特征在于，制造出具有无连接盘导通孔的PCB。为此，该方法包括：仅使用铜箔来形成电路图案；在电路图案上顺序形成晶种层、第二金属层、和镀铜层；用诸如光刻胶的填充剂填充通孔(或盲孔)；以及顺序去除这些层，从而在实现具有无上连接盘的结构的同时使电路图案的宽度最小。此外，形成于通孔(或盲孔)中的导电层(镀铜层、第二金属层、和晶种层)可以防止被损坏，从而即使在没有上连接盘的无连接盘导通孔结构中，也可以确保外层电路图案与通孔中的镀铜层之间的电可靠性。
而且，不像传统方法，在根据本发明的制造PCB的方法中，由于通孔中的镀铜层是独立于基板表面上的电路图案形成的，所以可以避免电路图案尺寸上的增加，从而有助于实现精细电路图案。同时，可以实现没有上连接盘的无连接盘导通孔结构，从而实现高密度电路图案。
如以上所述，本发明提供了一种制造具有无连接盘导通孔的PCB的方法。根据本发明的制造具有无连接盘导通孔的PCB的方法，由于仅使用CCL的铜箔来形成电路图案，所以电路图案的宽度可以最小化，因此容易形成精细电路图案。此外，由于实现了无连接盘导通孔结构，所以可以获得高密度电路图案。
尽管为了说明目的已经公开了本发明的优选实施例，但是本领域技术人员将可以认识到，在不背离所附权利要求所公布的本发明范围和精神的前提下，各种修正、添加和替换是可能的。

Claims (8)

1.一种制造具有无连接盘导通孔的印刷电路板的方法，包括：
(A)提供包括覆铜箔层压板的底基板；
(B)对所述覆铜箔层压板的铜箔的部分进行蚀刻，从而形成包括通孔的电路图案；
(C)在具有所述电路图案的所述底基板的整个表面上以及所述通孔中顺序形成晶种层、耐蚀刻性强于铜的第二金属层、和镀铜层；
(D)用光刻胶填充所述通孔；
(E)顺序去除所述镀铜层、所述第二金属层、和所述晶种层；以及
(F)从所述通孔中去除所述光刻胶；
其中，所述电路图案具有对应于所述铜箔厚度的预定厚度。
2.根据权利要求1所述的方法，其中，所述电路图案的所述预定厚度为约12～18μm。
3.根据权利要求2所述的方法，其中，所述电路图案具有约20μm的宽度。
4.根据权利要求1所述的方法，其中，所述步骤(D)包括：(D-1)在所述底基板的整个表面上且在所述通孔中应用所述光刻胶；以及
(D-2)对所述光刻胶曝光至对应于其厚度的深度，并进行显影，从而从所述底基板的表面上去除所述光刻胶。
5.根据权利要求4所述的方法，其中，所述光刻胶的曝光通过控制曝光量而进行，从而使所述光刻胶曝光至对应于其厚度的深度。
6.根据权利要求1所述的方法，其中，所述第二金属层是镍层。
7.一种制造具有无连接盘导通孔的印刷电路板的方法，包括：
(A)提供包括内层电路并由覆铜箔层压板构成的底基板；
(B)在所述底基板的表面上形成具有盲孔的电路图案，所述盲孔连接至所述内层电路；
(C)在具有所述电路图案的所述底基板的整个表面上以及所述盲孔中顺序形成晶种层、耐蚀刻性强于铜的第二金属层、和镀铜层；
(D)用光刻胶填充所述盲孔；
(E)顺序去除所述镀铜层、所述第二金属层、和所述晶种层；以及
(F)从所述盲孔中去除所述光刻胶；
其中，所述电路图案具有对应于所述覆铜箔层压板的所述铜箔厚度的预定厚度。
8.根据权利要求7所述的方法，其中，所述电路图案的所述预定厚度为约12～18μm。
CNB2006101452374A 2005-12-14 2006-11-24 制造具有无连接盘导通孔的印刷电路板的方法 Expired - Fee Related CN100508699C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050123206 2005-12-14
KR1020050123206A KR100688701B1 (ko) 2005-12-14 2005-12-14 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
CN1984536A CN1984536A (zh) 2007-06-20
CN100508699C true CN100508699C (zh) 2009-07-01

Family

ID=38102214

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101452374A Expired - Fee Related CN100508699C (zh) 2005-12-14 2006-11-24 制造具有无连接盘导通孔的印刷电路板的方法

Country Status (5)

Country Link
US (1) US7516545B2 (zh)
JP (1) JP4242416B2 (zh)
KR (1) KR100688701B1 (zh)
CN (1) CN100508699C (zh)
DE (1) DE102006050890B4 (zh)

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
JP2010103435A (ja) * 2008-10-27 2010-05-06 Shinko Electric Ind Co Ltd 配線基板及びその製造方法
KR101041130B1 (ko) * 2008-10-31 2011-06-13 주식회사 심텍 니켈 도금을 이용한 인쇄회로기판 제조방법
US9793199B2 (en) * 2009-12-18 2017-10-17 Ati Technologies Ulc Circuit board with via trace connection and method of making the same
TWI414223B (zh) * 2010-01-21 2013-11-01 Advanced Semiconductor Eng 多引線通孔之形成方法
CN102196672B (zh) * 2010-03-12 2013-08-28 富葵精密组件(深圳)有限公司 电路板制作方法
JP5565950B2 (ja) * 2010-08-23 2014-08-06 京セラＳｌｃテクノロジー株式会社 配線基板の製造方法
JP5547615B2 (ja) 2010-11-15 2014-07-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
CN103369867B (zh) * 2012-04-01 2016-06-01 北大方正集团有限公司 印刷电路板（pcb）的制作方法以及pcb
CN102970833B (zh) * 2012-11-05 2016-08-03 杭州华三通信技术有限公司 一种pcb板插孔的加工方法及其插孔结构
KR102356809B1 (ko) * 2014-12-26 2022-01-28 삼성전기주식회사 인쇄회로기판 및 그 제조방법
US10356906B2 (en) * 2016-06-21 2019-07-16 Abb Schweiz Ag Method of manufacturing a PCB including a thick-wall via
TWI589200B (zh) * 2016-12-19 2017-06-21 Combinatorial system and manufacturing method thereof
US10815389B2 (en) * 2017-03-13 2020-10-27 Microcosm Technology Co., Ltd Photosensitive and via-forming circuit board
US11342256B2 (en) * 2019-01-24 2022-05-24 Applied Materials, Inc. Method of fine redistribution interconnect formation for advanced packaging applications
IT201900006736A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di fabbricazione di package
IT201900006740A1 (it) 2019-05-10 2020-11-10 Applied Materials Inc Procedimenti di strutturazione di substrati
US11931855B2 (en) 2019-06-17 2024-03-19 Applied Materials, Inc. Planarization methods for packaging substrates
US11862546B2 (en) 2019-11-27 2024-01-02 Applied Materials, Inc. Package core assembly and fabrication methods
TWI711355B (zh) * 2019-12-10 2020-11-21 欣興電子股份有限公司 電路板及其製造方法
CN112969297A (zh) * 2019-12-12 2021-06-15 欣兴电子股份有限公司 电路板及其制造方法
US11257790B2 (en) 2020-03-10 2022-02-22 Applied Materials, Inc. High connectivity device stacking
US11454884B2 (en) 2020-04-15 2022-09-27 Applied Materials, Inc. Fluoropolymer stamp fabrication method
US11400545B2 (en) 2020-05-11 2022-08-02 Applied Materials, Inc. Laser ablation for package fabrication
US11232951B1 (en) 2020-07-14 2022-01-25 Applied Materials, Inc. Method and apparatus for laser drilling blind vias
US11676832B2 (en) 2020-07-24 2023-06-13 Applied Materials, Inc. Laser ablation system for package fabrication
US11521937B2 (en) 2020-11-16 2022-12-06 Applied Materials, Inc. Package structures with built-in EMI shielding
US11404318B2 (en) 2020-11-20 2022-08-02 Applied Materials, Inc. Methods of forming through-silicon vias in substrates for advanced packaging
CN113286413A (zh) * 2021-04-01 2021-08-20 珠海精路电子有限公司 散热电路板及其制造工艺
US11705365B2 (en) 2021-05-18 2023-07-18 Applied Materials, Inc. Methods of micro-via formation for advanced packaging

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3799802A (en) * 1966-06-28 1974-03-26 F Schneble Plated through hole printed circuit boards
US4704791A (en) * 1986-03-05 1987-11-10 International Business Machines Corporation Process for providing a landless through-hole connection
JP2502902B2 (ja) 1992-12-28 1996-05-29 インターナショナル・ビジネス・マシーンズ・コーポレイション プリント配線板およびその製造方法
US5284548A (en) * 1993-03-03 1994-02-08 Microelectronics And Computer Technology Corporation Process for producing electrical circuits with precision surface features
US5510580A (en) * 1993-12-07 1996-04-23 International Business Machines Corporation Printed circuit board with landless blind hole for connecting an upper wiring pattern to a lower wiring pattern
JPH10173337A (ja) 1996-12-06 1998-06-26 Fujitsu Ltd プリント基板の製造方法
JP2002076633A (ja) 2000-08-25 2002-03-15 Toshiba Corp 多層配線基板の製造方法及びめっき方法
JP4875253B2 (ja) 2001-06-01 2012-02-15 互応化学工業株式会社 プリント配線板の製造方法
JP4060629B2 (ja) * 2002-04-15 2008-03-12 デンカＡｇｓｐ株式会社 メッキスルーホールの形成方法、及び多層配線基板の製造方法
JP2003309367A (ja) 2002-04-18 2003-10-31 Fujikura Ltd 多層配線用基材、多層配線板、及びその製造方法
JP4606018B2 (ja) * 2003-09-25 2011-01-05 富士機工電子株式会社 プリント配線板の製造方法
KR100688701B1 (ko) * 2005-12-14 2007-03-02 삼성전기주식회사 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법

Also Published As

Publication number Publication date
JP4242416B2 (ja) 2009-03-25
JP2007165879A (ja) 2007-06-28
CN1984536A (zh) 2007-06-20
DE102006050890A1 (de) 2007-06-28
US7516545B2 (en) 2009-04-14
US20070130761A1 (en) 2007-06-14
DE102006050890B4 (de) 2013-08-29
KR100688701B1 (ko) 2007-03-02

Similar Documents

Publication Publication Date Title
CN100508699C (zh) 制造具有无连接盘导通孔的印刷电路板的方法
JP3666955B2 (ja) 可撓性回路基板の製造法
US6440318B1 (en) Printed circuit board with a multilayer integral thin-film metal resistor and method therefor
CN101170875B (zh) 电路板及其制造方法
US20050284657A1 (en) Double-sided printed circuit board without via holes and method of fabricating the same
WO2017216640A1 (en) Array type discrete decoupling under bga grid
US6369334B1 (en) Printed circuit board with wire adds and component adds having 7-shaped and semicircular terminations
KR100688702B1 (ko) 랜드리스 비아홀을 구비한 인쇄회로기판의 제조방법
JP2002324962A (ja) インダクタ内蔵のプリント配線板及びその製造方法
KR100351923B1 (ko) 인쇄회로기판 제조방법
JPS60257585A (ja) プリント配線基板およびその製法
US8222534B2 (en) Printed circuit board and manufacturing method thereof
JPS63142889A (ja) 印刷配線板
JPH08107263A (ja) プリント配線板の製造方法
US20050062587A1 (en) Method and structure of a substrate with built-in via hole resistors
JP3198484B2 (ja) プリント基板の製造方法
JP4626282B2 (ja) 抵抗素子内蔵基板の製造方法
JP2007053237A (ja) 配線基板の製造方法
JPH0219990B2 (zh)
KR102435125B1 (ko) 인쇄회로기판 및 그 제조방법
JP3794064B2 (ja) プリント配線板およびその製造方法
JPS60173899A (ja) 微細導体パタ−ンの形成法
JPS5943745Y2 (ja) 印刷配線板
JPH04261098A (ja) 多層プリント基板およびその製造方法
JP2005210022A (ja) プリント配線板およびその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090701

Termination date: 20141124

EXPY Termination of patent right or utility model