JPS6140004A - 抵抗器のパタ−ン形成方法 - Google Patents

抵抗器のパタ−ン形成方法

Info

Publication number
JPS6140004A
JPS6140004A JP16075384A JP16075384A JPS6140004A JP S6140004 A JPS6140004 A JP S6140004A JP 16075384 A JP16075384 A JP 16075384A JP 16075384 A JP16075384 A JP 16075384A JP S6140004 A JPS6140004 A JP S6140004A
Authority
JP
Japan
Prior art keywords
resistor
positive resist
resist layer
layer
conductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP16075384A
Other languages
English (en)
Inventor
東夫 反町
松崎 壽夫
清 佐藤
工 鈴木
椙井 武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP16075384A priority Critical patent/JPS6140004A/ja
Publication of JPS6140004A publication Critical patent/JPS6140004A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はチーマルヘッド等において基板上に設けられる
抵抗器のパターン形成方法に関するものである。
この抵抗器は、抵抗体の上(二、該抵抗体の一部が露出
するように導体を接続、形成して構成されている。
〔従来の技術〕
この種の抵抗器の従来のパターン形成工程を第2図に示
す。
パターン形成に際しては、まず第2図(α)1:示すよ
うに、基板1上にTa、N等の抵抗体層2.N1Cr−
Aμ等の導体層6をスパッタ法あるいは蒸着法により順
次形成し、次ζ二その上にレジストヲ塗布し露光現像を
行って所定のパターンのレジスト層4を形成する。第2
図(a′2はこの状態の平面図を示し、第2図(α)は
第2図(α′)のA−A断面図に相当する。
次に、第2図(II) に示すように、レジスト層4を
マスクとしてエツチングを行って導体層3の露出部分を
除去する。第2図(b′)はこの状態の平面図である。
そして、更にエツチングを続けて第2図(6)に示すよ
うに抵抗体層2の露出部分を除去す゛る。
第2図(C′)はこの状態の平面図である。
これから後の工程には次の■、■の2通りである。
■ レジスト層4を剥離し、新たにレジストを塗布し露
光現像を行って第2図fl)に示すようにレジスト層5
を形成する。第2図(d′)はこの状態の平面図で、残
っている導体層の内の一部導体5α(周辺に斜線を記入
した部分)が露出している。
次にこのレジスト層5をマスクとしてエツチングを行っ
て第2図(−)に示すように露出している。
一部導体3αを除去する。これにより一部導体3αの下
の抵抗体2αが露出する。第2図(e′)はこの状態の
平面図である。
■ 最初のレジスト層4をポジレジストで形成しておき
、これC−再度露光、現像を行って第2図いに示すパタ
ーンのレジスト層6を形成する。
第一0図(/’−)はこの状態の平面図である。その後
、第2図(!11に示すようにこのレジスト層6をマス
クとしてエツチングを行って露出している一部−導体3
hを除去しその下の抵抗体2bを露出させる。第2図(
g′)はこの状態の平面図である。
この■、■の何れの場合も、最後にレジスト層5゜6を
除去することによって、第3図に示す抵抗器7を得るこ
とができる。抵抗器7は、H型の抵抗体8の両端部上に
導体9.9を接続形成した形状を有しており、抵抗体8
の中間部は導体9.9の間で露出している。
〔発明が解決しようとする問題点〕
これらの従来のパターン形成方法は次の欠点を有してい
る。
すなわち、■の場合はレジストを2回塗布する必要があ
るので工程的に不利である。これに対し、■の場合はレ
ジスト、塗布が1回ですむので安くできるが、前段のエ
ツチングでレジストが浸されない場合のみ適用で門るも
のである。しかし、抵抗体膜はTa系、Cr−8i系等
エツチングが困難なものが多く、これらに対してはドラ
イエツチングが有効であるが、ドライエツチングを行う
とレジストが変質するので、■の方法には問題がある。
〔問題点を解決するための手段〕
本発明は上述の問題点を解決できる抵抗器のパターン形
成方法を提出することを目的としたもので、そのための
手段として、基板上に抵抗体層。
導体層、ポジレジスト層な順次形成し、該ポジレジスト
層の一部を露光、現像により除去して第1回目のパター
ニングを行い、該パターニングされたポジレジスト層を
マスクとして該ポジレジスト層を変質させないウエツ・
トエツテングを行って前記導体層の露出部分を除去し、
次亀二前記ポジレジスト層の一部を露光、現像により除
去してs2回目のパターニングを行い、該パターニング
されたポジレジスト層をマスクとしてドライエツチング
を行って露出する導体の厚さの一部及び露出する抵抗体
を除去し、さらに再びウェットエツチング1に行って残
りの露出導体を除去し、最後に前記ポジレジスト層を除
去する工程を採用している。
〔作用〕
前段の導体エツチング(第1回目のパターニングにより
形成されたポジレジストマスクによるエツチング)は該
ポジレジストを変質させないウェットエツチングにより
行われるため、このエツチングによりレジストが侵され
ることはなく、このレジストを利用して第2回目のパタ
ーニングを行って抵抗体をドライエツチングにより効果
的に除去することができる。この後段のドライエツチン
グの際に、導体層の一部の露出部分は完全に除去されな
い(導体層の膜厚が厚いため)が、これはウェットエツ
チングにより除去できる。
〔実施例〕
以下、第1図に関連して本発明の詳細な説明する。
第1図は本発明に係る抵抗器のパターン形成方法による
サーマルヘッドの抵抗器製造工程図である。
抵抗器のパターン形成に際しては、まず第1図(α)(
=示すように、グレーズドアルミナ基板11上に窒化タ
ンタル(Ta、N)をスパッタ法により1ooo lの
厚さに付着させて抵抗体層12を形成し、その上にアル
ミニウム(At)を蒸着法により0.5μの厚さに付着
させて導体層16を形成し、さらにその上にポジレジス
)Y塗布し露光現像により第1回目のパターニングを行
ってポジレジスト層14ヲ形成する。第1図(α′)は
この状態の平面図で、第1図(W)は第1図(α′)の
B−B断面図に相当する。
次に第1図(b)に示すように、ポジレジスト層14を
マスクとしてエツチングを行って導体層16の露出部分
な除去する。このエツチングは、りん酸。
硝酸、酢酸混合液で行われるクエットエッテングであり
、エツチングによりポジレジストがイ受されることはな
い。第1図(b′)はこの状態の平面図である。ここま
での工程は、レジストにボジレジス)Y用いる点を除け
ば従来と同様である。
次に、ポジレジスト層14の一部に露光し現像を行って
第2回目のパターニングを行う。その結果、第1図(C
)に示すポジレジスト層15 、15が得られる。第1
図(α′)はこの状態の平面図である。
次に、このポジレジスト層15をマスクとしてドライエ
ツチングを行って第1図(d)に示すように抵抗体層1
2の露出部分を除去する。このドライエツチングは、リ
アクティブイオンエツチング装置を用い、CF、+0.
ガスにて行う。この際ポジレジスト層15は変質するが
、この後は該ポジレジスト層15のパターニングが行わ
れないため、支障をきたすことはない、第1図(d′)
はこの状態の平面内である。
この工程では、露出導体13αもエツチングされるが、
通常導体の方が膜厚が厚いため(抵抗体1000Aに対
し導体が0.5μ)、露出導体13αは第1図(dlに
示すように全部は除去されず厚さが減るだけである。
次(二第1図(−)に示すようI:、この露出導体13
αをクエットエッチングにより除去する。第1図(α′
)はこの状態の平面図である。
最後にポジレジスト膜15を除去すれば、83図と同形
状の抵抗器が得られる。
〔発明の効果〕
本発明は以上のように構成されているので、次の各種の
優れた効果を奏することが可能である。
、(1)  抵抗体の不要部分の除去はドライエツチン
グにより高精度に行われる。
(2)  レジストにポジレジストを用い、第1回目の
パターニング後の前段のエツチングをクエットエツテン
グとしているため、このエツチングによりレジストが変
質せず、再び第2回目のパターニングを行うことが可能
である。すなわち、レジスト塗布を1回ですませられる
ので、(1)項と関連してコストを低減することが可能
である。
【図面の簡単な説明】
第1図(α)〜(−′)は本発明に係る抵抗器のパター
ン形成方法の実施例を示す抵抗器製造工程図、第2図(
α)〜(d′)は従来の抵抗器製造工程図、第3図は抵
抗器の正面図である。 図中、7は抵抗器、8は抵抗体、9は導体、11は基板
、12は抵抗体層、13は導体層、16αは露出導体、
14 、 isはポジレジスト層をそれぞれ示す。

Claims (1)

  1. 【特許請求の範囲】 基板上に抵抗体層、導体層、ポジレジス ト層を順次形成し、該ポジレジスト層の一部を露光、現
    像により除去して第1回目のパターニングを行い、該パ
    ターニングされたポジレジスト層をマスクとして該ポジ
    レジスト層を変質させないウェットエッチングを行つて
    前記導体層の露出部分を除去し、次に前記ポジレジスト
    層の一部を露光、現像により除去して第2回目のパター
    ニングを行い、該パターニングされたポジレジスト層を
    マスクとしてドライエッチングを行って露出導体の厚さ
    の一部及び露出抵抗体を除去し、さらに再びウェットエ
    ッチングを行つて残りの露出導体を除去し、最後に前記
    ポジレジスト層を除去することを特徴とする抵抗器のパ
    ターン形成方法。
JP16075384A 1984-07-31 1984-07-31 抵抗器のパタ−ン形成方法 Pending JPS6140004A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP16075384A JPS6140004A (ja) 1984-07-31 1984-07-31 抵抗器のパタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP16075384A JPS6140004A (ja) 1984-07-31 1984-07-31 抵抗器のパタ−ン形成方法

Publications (1)

Publication Number Publication Date
JPS6140004A true JPS6140004A (ja) 1986-02-26

Family

ID=15721714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP16075384A Pending JPS6140004A (ja) 1984-07-31 1984-07-31 抵抗器のパタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS6140004A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61130061A (ja) * 1984-11-29 1986-06-17 Pentel Kk サ−マルヘツドの製造方法
JP2002225325A (ja) * 2001-01-31 2002-08-14 Kyocera Corp サーマルヘッドの製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61130061A (ja) * 1984-11-29 1986-06-17 Pentel Kk サ−マルヘツドの製造方法
JP2002225325A (ja) * 2001-01-31 2002-08-14 Kyocera Corp サーマルヘッドの製造方法

Similar Documents

Publication Publication Date Title
US4218532A (en) Photolithographic technique for depositing thin films
US4430365A (en) Method for forming conductive lines and vias
JPS61171131A (ja) 半導体上にパタ−ン化された導電層を形成する方法
US4451554A (en) Method of forming thin-film pattern
JPH07120647B2 (ja) 基板上に配線を形成する方法およびリフトオフ膜
JPS6140004A (ja) 抵抗器のパタ−ン形成方法
JP2946102B2 (ja) パターン形成方法
JPS59926A (ja) アルミニウム膜の選択エツチング法
JPS6097691A (ja) 厚膜薄膜配線基板の製造方法
JPS61295643A (ja) 高密度配線層の形成方法
JPS6261334A (ja) パタ−ンの形成方法
JPH05308182A (ja) 膜回路基板の製造方法
JPS58123739A (ja) 半導体装置の製造方法
JPS63288020A (ja) 電極作成方法
JPH021125A (ja) 半導体装置の製造方法
JPS58197849A (ja) 電極配線の形成方法
JPH03239331A (ja) 半導体装置の製造方法
JPH01128528A (ja) 配線パターンの形成方法
JPS6325519B2 (ja)
JPS60111441A (ja) 半導体装置のコンタクトホ−ルの形成方法
JPS61129854A (ja) 薄膜導体の製造方法
JPH0462956A (ja) エアブリッジ配線の製造方法
JPH0587038B2 (ja)
JPS5897879A (ja) ジヨセフソン素子作製用基板
JPS6217031B2 (ja)