KR830002578B1 - 후막파인 패턴도전체(厚膜 fine patterned 導電體)의 제조 방법 - Google Patents

Abstract

내용 없음.

Description

후막파인 패턴도전체(厚膜 FINE PATTERNED 導電體)의 제조 방법

제1a도 내지 제1e도는 본 발명의 1실시예에 의한 후막파인 패턴도 전체의 제조단계를 나타낸 공정도.

제2a도 내지 제2e도는 본 발명의 다른 실시예에 의한 제조단계를 나타낸 공정도.

제3a도 내지 제3e도는 본 발명의 또 다른 실시예에 의한 제조단계를 나타낸 공정도.

제4도는 전기도금방법에 의한 필름두께와 도전체너비의 관계를 나타낸 특성도.

제5도는 코일 도전체회로에 본 발명을 응용한 평면도이다.

본 발명은 높은 배선밀도(circuit density)와 높은 신뢰성을 가진 후막 파인 패턴 도전체의 제조방법에 관한 것이다.

이 후막파인패턴 도전체는 소형코일, 높은 패키지(package)밀도를 가진 콘넥터(connector) 및 높은 전류를 사용하고 있는 고회로밀도의 배선분야에서 필요로 하고 있다.

코일제작에 있어서 권선방법을 보통 사용하나 본 방법에 의해 소형 코일을 제작하기가 기술적으로 어렵고 또 본 방법에 의한 소형코일의 권선은 권선 작업에 있어서 하나의 가변성(Variance)을 가진다. 두께 35㎛의 동박(銅箔)이 식각(飾刻)되는 프린트코일(printed coil)은 그 식각막의 두께의 2배정도 측면으로 식각이 되므로 파인패턴을 구성할 수 없으며, 대부분 배선밀도 2-3lines/mm의 패턴(pattern)을 구성한다.

따라서, 본 방법에 의해 소형코일을 제작한다는 것은 어렵다.

이와 같은 기술은 한예로서 미국특허 제 3,269,861호에 기재되어 있다.

박막의 파인패턴도 전체는 극히 엷은 동박을 광식각(photoetching)시키거나 또는 광형성(photoforming)에 의한 추가방법으로 제작할 수 있다.

그러나, 이 도전체를 비전기 도금방법 또는 전기도금 방법에 의해 두껍게 할 경우, 측면이 두껍게 되어 단락이 일어나 후막의 파인패턴도 전체를 제조할 수 없다.

반면에, 측면으로 두껍게 되는 것을 방지하기 위하여 벽(walls)으로 처리하는 후막도금방법에 제안되었으나 그 파인패턴 도전체상에 후막벽의 형성이 용이하지 않았다.

이와같은 예로는 일본 공개특허 소 53-139175호 및 소 53-140577호에 기술되어 있다.

그러나, 카세트 테이프레코더 또는 VTR 등에 사용되는 소형모터가 개발됨에 따라 후막파인패턴 10-20lines/mm을 가진 미세한 코일의 개발이 필요하게 되었다.

반면에, 5lines/mm 또는 그 이상의 배선밀도와 35㎛ 또는 그 이상의 막(film) 두께를 가진 후막파인 패턴도전체를 자주 필요로 하게 되었으나 아직도 적응가능한 특성을 가진 제품이 개발되고 있지 않다.

따라서, 본 발명의 목적은 높은 배선밀도를 가진 후막의 파인패턴도전체의 제조방법을 제공하며, 또 높은 신뢰성과 낮은 저항을 가진 후막파인패턴 도전체의 제조방법을 제공한다.

이에 또, 본 발명의 목적은 높은 성능과 신뢰성이 큰 마이크로코일(micro-coil)의 제조방법을 제공하는데 있다.

본 발명자들은 고도전체가 측면상에서 후막(厚膜)에 의한 단락을 제거시켜 높은 배선밀도와 높은 신뢰성이 있는 후막파인패턴도전체를 제조해 낼 수 있음을 발견하였는 바, 이와같은 도전체는 절연기체(基體)상에 0.1-10㎛의 막두께를 가진 박막의 도전체를 우선 형성시킨 다음 5A/dm²이상의 음극전류밀도로 패턴에 전기도금을 처리함으로써 도전체를 후막으로 제조할 수 있다.

따라서, 본 발명은 절연기체상에 0.1-10㎛의 두께를 가진 박막의 패턴 또는 비패턴도전체층을 형성하는 공정과 5A/dm²이상의 음극전류밀도에서 도전성을 가진 박막의 파인패턴도전체층 표면을 두께 34.9-190㎛로 전기도금을 처리하되 박막의 도전체층이 패턴이 될 경우 직접 실시하며, 박막의 도전체층이 패턴이 되지 않을 경우 도금레지스트(plating resist)로 전기도금을 하는 공정을 구성하는 후막의 파인패턴도전체의 제조방법을 제공한다.

도금시간은 막두께와 음극전류밀도에 따라 결정된다.

위에서 언급한 바와 같이, 본 발명의 목적, 특성 및 잇점은 첨부도면에 의해 다음의 구체적 설명에서 명백하다.

제1a도 내지 제1e도에서 본 발명의 1실시예에 의한 후막의 파인패턴도전체를 제조하는 방법을 설명한다.

제1a도에서와 같이 박막도 전체층(2)을 절연기층(1)상에 구성시키고, 도금레지스트(plating resist)(3)을 회로패턴(circuit pattern)의 랜드 에이리어(land area)보다 다른 에이리어에 붙여(제1b도 참조) 전기도금한 도전체층(4)을 랜드에이리어에 형성시키고(제1c도 참조), 도금레이스트(3)을 제거하며(제1d도 참조), 이 랜드 에이리어보다 다른 에이리어상의 박막도전체층을 식각(飾刻)하여 제거시킨다(제1e도 참조).

또, 제2a도 내지 제2e도에서 본 발명의 또 다른 실시예에 의한 제조방법을 설명한다.

제2a도에서와 같이, 박막의 도전체층(2)을 절연기층(1)상에 구성시키고, 도금레지스트(3)를 회로패턴의 랜드 에이리어에 붙여(제2b도 참조), 랜드에이리어보다 다른 에이리어를 식각 제거시키고(제2c도 참조), 레지스트(3)를 제거하여(제2d도 참조), 전기도금된 도전층(4)을 랜드 에이리어(제2e도 참조)에 형성시킨다.

제3a도 내지 제3e도에서 본 발명의 또 다른 하나의 실시예에 의하여 제조방법의 일반적인 공정단계를 설명한다.

제3a도에서와 같이, 비전기 도금용 활성층(5)을 절연기층(1)상에 형성시키고 레지스트(3)을 회로패턴의 랜드 에이리어보다 다른 에이리어에 붙여(제3b도 참조), 박막의 비전기 도금 도전체층(2)을 랜드 에이리어상에 형성하고(제3c도 참조), 전기 도금 도전체층(4)을 이 층상에 형성하며(제3d도 참조), 그 다음 필요하다면 레지스트(3)을 제거시켜 제조를 완성한다(제3e도 참조).

위에서 언급한 각 실시예에 있어서, 랜드에이리어가 소요의 두께, 즉 34.9-190㎛로 후막의 파인패턴도전체(5lines/mm 이상의 배선밀도와 35㎛이상의 막두께)에 비전기도금으로 두께를 두껍게 할 경우 도금되는 기체에 관계없는 막두께로, 너비방향으로 후막이 발생되어 그 결과, 파인패턴 도전체를 제조할 수 없다.

전기도금방법을 3A/dm²이하인 일반전류밀도로 막을 두껍게 하는데 사용할 경우 너비방향의 후막이 막두께 이상으로 발생하여 도금 두께가 불균일하게 되어 그 결과 파인패턴 도전체를 제조하기가 어렵다. 위와 같이 기술적인 곤란성을 극복, 해결하기 위하여 본 발명자들은 광범위하게 연구하여 전기도금에 사용되는 음극전류 밀도의 조절이 중요한 요인이 됨을 발견하였다.

바람직한 음극 전류밀도는 3A/dm²이상이며, 더 바람직한 밀도는 6A/dm²이상이고, 가장 바람직한 밀도는 8A/dm²이상이다. 그러나, 그 구체적인 이유는 규명되고 있지 않으나, 위에서 열거한 음극전류밀도로 하여 너비방향의 후막이 도금될 기체에 관계없이 감소된다. 음극전류밀도가 3A/dm²또는 그 이하일 경우 너비방향의 후막화가 이어나 도금막의 두께가 불균일하게 된다.

음극전류밀도는 가급적 높게 할 수 있다.

연속적인 전류의 흐름에 대한 도금으로 흑화(blackening)가 발생될 겨우 도금용으로 펄스전류를 사용할 수 있다.

도전체 두께와 도전체 공간의 비가 음극전류밀도로서 1.4, 특히 2.0을 초과할 경우 너비방향의 후막에서 포화가 일어나며 도금은 두께방향으로만 선택적으로 일어난다.

즉, 두께대 공간비와 도금의 측면 후막 사이에는 상관관계가 있다.

제4도는 음극전류밀도의 변수로서 막두께대 도전체 너비의 관계를 나타낸 특성곡선을 도시한 것이다.

이와같은 현상은 음극전류밀도가 낮을 경우 일어나지 않으나 음극전류밀도가 위해서 정한 값보다 높을 경우에 일어난다.

도금공정에서 패턴의 인접랜드(lands) 사이의 위치차(potential difference)를 제거시킴으로써 너비방향의 후막억제를 하는 것이 바람직하다. 그 패턴은 위치차를 제거시켜 설계할 수 있으며 또는 위치차를 유발하지 않는 제조공정을 사용할 수 있다.

특히, 그 패턴은 각 부분이 도금전극에서 동일한 저항을 갖도록 설계하는 것이 바람직하다.

위에서 언급한 바와 같이, 도전체의 두께와 도전체의 공간의 비가 1.4 이상 되도록 높은 음극전류밀도로 도금하여 그 패턴을 설계함으로써 종래에는 달성이 불가능하였던 막두께 35㎛ 이상과 배선밀도 5lines/mm이상의 파인패턴 도전체를 구성할 수 있다.

본 발명이 프린트회로판에 응용될 경우, 후막 파인 패턴 도전체는 절연기체의 일측면에만 형성할 수 있으며, 또 필요에 따라 그 양측면에 형성할 수도 있다.

도전체가 기체의 양측에 형성될 경우 절연기체는 천공되어야 하며 통공접속이 되어야 한다. 다수의 패턴이 하나의 절연기체에 형성될 경우 절연기체의 양측면에 패턴을 형성하여 이들 패턴을 통공접속에 의해 접속시키는 것이 더 용이하고 더 바람직하다.

본 발명에 사용되는 절연기체는 도자기, 초자, 페라이트(feerite), 적층판, 금속판에 피복된 필름 또는 절연체이며, 필름이 특히 바람직하다. 이 필름은 적층구조에 사용할 경우 와이어의 패키지 밀도는 증가하며, 이 구조는 유연성을 가진다. 따라서, 이것은 각종 공간에 장착할 수 있다.

이 필름에는 폴리에스테르필름, 에폭시필름, 폴리이미드필름, 폴리파라반산(polyparabanic acid) 필름 또는 트리아진필름 등이 있다.

폴리이미드필름, 폴리파라반산필름과 트리아진필름은 그 유연성 및 열저항성에 있어서 더 바람직하다. 필름기체의 두께는 높은 패키지밀도라는 관점에서 볼 때 가급적 엷은 것이 바람직하나 너무 엷은 필름의 기체는 작업성을 위태롭게 한다.

바람직한 범위는 5-50㎛이며, 더 바람직하게는 10-25㎛이다.

필요에 따라 절연기체와 도전체층의 결합을 높이기 위하여 접착제층을 절연기층에 형성할 수 있으며, 도전성 박막을 여기에 적재할 수 있다.

접착제로는 높은 열저항성, 내습성 및 접착성을 가진 폴리에스테르-이소시아네이트수지, 페놀수지-부티랄, 페놀수지-니트릴러버, 에폭시-나이론 또는 에폭시-니트릴러버를 들 수 있다.

에폭시-니트릴러버와 페놀수지-니트릴러버는 특히 바람직하다.

접착제의 바람직한 두께의 범위는 높은 패키지밀도와 높은 접착력이라는 관점에서 볼때 1-20㎛, 더 바람직하게는 2-10㎛이다.

본 발명에서 사용되는 도전체는 어떠한 도전체라도 가능하다.

바람직한 도전체는 은, 금, 동, 니켈 및 주석이며, 동은 전도성과 경제적이라는 관점에서 볼때 가장 바람직하다.

본 발명에서 두께 0.1-10㎛의 박막도전체를 형성하는 방법은 수증기 증착방법, 스퍼터링방법(sputtering), 이온도금방법, 비전기도금방법 또는 동필름사용방법 등이 있다.

박막도전체층은 전기도금을 하기 전에 파이패턴으로 미리 패턴화하거나 또는 광레지스트마스크를 패턴이 되지 않은 박막도전체층상에 형성할 수 있고 파인패턴을 전기도금한 다음 이 파인패턴의 랜드 에이리어보다 다른 박막도전체층의 에이리어를 식각(etching)에 의해 제거할 수 있다.

이 경우 막의 두께는 0.1-10㎛이며 측면식각은 미량이므로 무시할 수 있다.

하부에 있는 박막의 도전체층의 두께가 0.1㎛또는 그 이하일 경우 균일한 전기도금은 달성하기가 어렵고 10㎛ 또는 그 이상일 경우 파인패턴구조를 제조하기가 어렵다.

따라서, 바람직한 범위는 0.1-10㎛이며, 더 바람직한 범위는 0.2-5㎛이고, 가장 바람직하게는 1-5㎛이다.

전기도금재는 은, 금, 동, 니켈 또는 주석과 같은 도전체이다.

동은 전도성과 경제성이라는 관점에서 바람직하다. 동도금방법은 시안화동(copper cyanide) 도금, 피로(pyro) 인산구리도금, 황산동도금 또는 동보로플루오라이드(borofluoride) 도금방법이 있다.

피로인산도금이나 황산동도금방법이 특히 바람직하며, 동피로인산도금방법이 가장 바람직하다. 파인패턴랜드가 전기도금될 경우 도금에 의한 측면 후막을 방지하는 중요한 요인은 다음과 같다.

이들 요인중 (가) 및 (나)가 중요하다.

이들의 인자는 위에서 열거한 값에서 선택하여야 한다.

본 발명의 가장 바람직한 제조방법에 따라

(가) 비전기도금으로 절연기체를 활성화하는 단계,

(나) 랜드 에이리어보다 다른 에이리어에 레지스트를 가하는 단계,

(다) 비전그도금에 의해 란드 에이리어상에 두께 1-10㎛의 도전체패턴을 형성하는 단계,

(라) 5A/dm²이상의 음극전류밀도에서 박막의 도전체 패턴상에 도전성 재료를 전기도금하는 단계로 구성하는 후막의 파인 패턴도전체를 제조하는 방법을 제공한다.

본 발명의 또 다른 방법으로,

(가) 절연기체의 전면에 50A°-1㎛의 두께를 가진 금속층을 구성시키는 단계,

(나) 랜드 에이리어보다 다른 에이리어에 레지스트를 가하는 단계,

(다) 비전기도금에 의하여 랜드 에이리어상에 1-10㎛의 두께를 가진 도전체층을 형성하는 단계,

(라) 레지스트를 제거시키는 단계,

(마) 랜드 에이리어보다 다른 노출금속층을 식각 제거하는 단계,

(바) 5A/dm²이상의 음극전류밀도에서 도전체층을 전기도금시키는 공정을 구성하여서 된 후막파인 패턴도전체의 제조방법을 제공한다.

이 방법에서 비전기도금층의 결합력과 균일성을 높일 수 있도록 건조과정에서 도금의 활성단계를 유효하게 한다.

본 발명의 또 다른 하나의 방법으로

(가) 랜드 에이리어보다 다른 절연기체의 에이리어에 레지스트를 가하는 단계,

(나) 절연기체의 전면에 50A°-1㎛의 두께를 가진 금속층을 형성시키는 단계,

(다) 레지스트와 레지스트상의 금속층을 제거시키는 단계,

(라) 비전기도금에 의하여 잔류 금속층상에 도전층을 형성시키는 단계,

(마) 5A/dm²이상의 음극전류밀도에서 도전성 재료로 1-10㎛의 두께를 가진 박막의 패턴을 전기도금시키는 단계를 구성하는 후막의 파인패턴 도전체를 제조하는 방법을 제공한다.

이 방법에서는 전(前) 방법의 식각단계를 생략할 수 있다.

이에 또, 신뢰성에 있어서 랜드 에이리어의 결합은 전기도금단계를 거친 다음 열처리공정에 의해 높힐 수 있으며, 또 폴리머의 보호층은 필요에 따라 형성할 수 있다.

따라서, 위에서 언급한 본 발명은 종래에는 달성하기가 불가능하다고 생각되었던 35-200㎛의 막두께, 5lines/mm 이상의 배선밀도를 가진 후막의 파인패턴전체를 구비할 수 있다.

본 발명은 도전체대 도전체공간 0.5-100㎛, 바람직하게는 1-50㎛, 더 바람직하게는 1-10㎛을 가진 도전체를 구비하는데 특히 유리하다.

본 발명의 후막파인패턴도전체는 비교적 높은 전류 용량을 필요로 하는 소형 코일, 높은 패키지밀도를 가진 콘넥터 및 고밀도회로분야에 유용하다.

제5도에서, 나사선도 전체회로(6)가 양측의 전류방향이 동일한 극성으로 절연평면기체(1)의 양측에 형성되어 있고, 양측의 회로는 전기적으로 통공접속(7)에 의해 서로 접속되어 단자(8)에 접속되어 있다.

코일의 특성은 암페어-회전, 즉 회전수와 전류의 크기에 따라 결정된다.

평면기층을 사용하는 평면 코일에 있어서 나사선 코일의 배선밀도, 도전체의 너비 및 막두께가 중요한 인자가 된다.

원통상 기체는 응용에 따라 사용될 수 있다.

소형코일을 구성하기 위하여 배선밀도를 증가시키는 것이 필요하며, 이와 같은 요건에서 도전체의 너비와 막두께를 증가시킬 필요가 있다.

나사형으로 본 발명의 후막파인 패턴도 전체를 구성함으로써 높은 성능을 가진 소형코일을 구비할 수 있다.

본 발명의 실시예를 좀 더 명백하게 하기 위하여 다음, 실시예를 열거하나 이들의 실시예에 한정되어 있지 않으며, 여러 가지로 변형할 수 있다.

[실시예 1]

기체로서 "캡톤"(kapton)(두께 25㎛, 크기 5cm×5cm)(Dupont 폴리이미드필름)을 사용하여 이것을 10% 가성소다용액에 침지(dip)하고, 염화주석의 염산용액으로 처리한 다음 염화백금의 염산용액으로 처리하여 건조시켰다.

그 다음, 이스트만코닥(Eastman Kodak) 음포토레지스트(negative photoresist) "microresist 752"를 사용하여 막두께 5㎛를 건조시키고, 회로패턴 마스크(pattern mask)를 통하여 고전압수은 등에 노출시켜 현상액으로 현상하여 현상액을 세척하고 건조 및 예열처리를 하여 랜드 에이리어보다 다른 에이리어에 레지스트를 형성시켰다.

그 다음, 미국 쉽플리(Shipley)회사가 제작한 비전기동도금조(bath)를 사용하여 5㎛의 두께로 랜드 에이리어에 동을 비전기도금으로 도금시켰다. 그 결과 얻어진 패턴박막은 하르소-무라타(Harshaw-Murata)의 피로인산 동도금조를 사용하여 55℃, pH 8.4-9.0, 음극전류밀도 14A/dm²에서 전기도기을 함으로써 동으로 도금되었다.

이때 도금시간을 조절하여 50㎛의 도금두께를 얻었다.

이와 같이하여 얻어진 후막의 파인패턴도 전체는 ±5%의 오차를 가진 균일한 두께(즉, 막의 두께가 50±2.5㎛, 이었다), 도전체대 도전체공간 15㎛, 도전체너비 52㎛, 배선밀도 15lines/mm이었고, 이때 도금시간은 15분이었다.

[실시예 2]

에소화학(Esso chemical)의 폴리파라반산필름인 "트라드론"(Tradron) (두께 25㎛, 크기 5cm×5cm)의 양면에 보스틱(Bostik) 일본회사제 "XA-564-4"(페놀레진-니트릴러버 접착제)를 가하여 각면의 5㎛의 두께를 건조하고, 30분간 180℃에서 가열하였다.

그 다음, 통공을 천공하여 기체를 염화주석의 염산용액과 염화백금의 염산용액으로 처리한 후 건조하였다.

그리고, 이스트만코닥 음포토레지스트 "Microresist 752"를 가하여 각면에 3㎛의 막두께를 건조하여 예열처리하고, 회로패턴마스크를 통하여 고전압수은 등에 노출시키고, 현상액으로 현상하여 현상액을 세척, 건조, 예열처리하고 랜드 에이리어보다 다른 에이리어에 레지스트를 형성시켰다.

그 다음, 무로마치(Muromachi) 화학(주)의 비전기동도금조 "MK400"을 사용하여 3㎛의 두께로 랜드 에이리어에 동을 비전기도금으로 도금시켰다. 이렇게하여 얻어진 패턴박막은 하르소-무라타의 피로인산 동도금조를 사용하여 7A/dm²의 음극전류 밀도에서 35㎛의 두께로, 구리로 전기도금을 하였다.

이상과 같이 처리하여 그 결과 양면에 회로패턴을 가지며, 통공접속으로 서로 접속된 후막의 파인패턴도전체는 ±5% 오차의 균일한 막의두께, 도전체대도 전체공간 20㎛, 배선밀도 15lines/mm이었다. 스트립패턴(striped pattern)을 사용하여 위치차를 제거시켰다.

[실시예 3]

보스틱(Bostik)의 페놀수지-니트릴러버 접착제 "XA-564-4"을 Dupoint의 폴리이미드필름인 "캡톤"(Kapton)(크기 5cm×5cm, 두께 25㎛)에 5㎛의 두께(필름두께를 건조)로 가하여 180℃에서 30분간 가열하였다.

그 다음, 이스트만 코닥음포로레지스트 "Microresist 752"를 가하여 3㎛의 건조필름 두께를 얻어 예열처리하고 회로패턴을 통하여 고전압수은 등에 노출시켜 현상액으로 현상하고, 이액을 세척하여 건조, 후열처리하여 랜드 에이리어보다 다른 에이리어에 레지스트를 형성시켰다.

그 다음, 은을 50A°의 두께로 증기증착시키고 그 레지스트를 현상액 제거에 의해 제거시키고 그레지스트에 수증기 증착된 수은을 동시에 제거하였다. 동은 쉽플리(Shippley)사의 비전기동도금조 "CP-70"을 사용하여 5㎛의 두께로 수증기 증착된 잔류수은에 비전기도금으로 도금시켰다.

그 결과 패턴박막은 하르소-무라타의 피로인산동도금조를 사용하여 음극전류밀도 14A/dm²에서 60㎛의 두께로 동으로 전기도금을 하였다. 그 결과 얻어진 후막의 파인패턴도 전체는 균일한 필름두께(±5%이내), 도전체대 도전체공간 20㎛, 배선밀도 12lines/mm이었다.

3층(Ag-Cu-Cu)스트립 패턴도 전체는 이와 같은 방법으로 형성되었다.

[실시예 4]

에소화학(Esso cheical)의 폴리파라반산필름인 "Tradron" (크기 크기 5cm×5cm, 두께 25㎛)의 양면에 보스틱(Bostik)의 페놀수지-니트릴러버 접착제 "XA-564-4"를 가하여 각면에 5㎛의 두께를 건조시켜, 180℃에서 30분간 가열하였다.

그 다음, 이스트만코닥음포토레지스트 "Microresist 752"를 가하여 각면에 3㎛의 필름두께를 건조시키고 예열처리하여, 회로패턴마스크를 통하여 고전압수은 등에 노출시키고, 현상액으로 현상하였다. 그리고 그현상액을 세척, 건조하고, 후열 처리하여 랜드에이리어보다 다른 에이리어에 레지스트를 형성시켰다.

그 다음, 구리를 양면에 수증기 증착시키고 그레지스트를 현상액 제거로 제거시켰다.

또, 그 레지스트, 수증기증착된 구리를 동시에 제거시켰다.

그리고, 무로마치화학(주)의 비전기동도금조 "MK 400"을 사용하여 3㎛의 두께로 수증기 증착된 잔류구리에 구리를 비전기도금으로 도금시켰다.

그 결과, 패턴박막을 하르소-무라타의 피로인산 구리 도금조를 써서 음극전류밀도 10A/dm²에서 50㎛의 두께로, 구리를 전기도금을 하였다.

이 결과, 양면에 회로패턴을 가지며 통공접속으로 서로 접속된 후막의 파인패턴도 전체는 ±5%오차의 균일한 필름두께, 도전체대 도전체공간 30㎛, 배선밀도 12lines/mm를 가지게 되었다.

Cu-Cu-Cu의 다층 스트립 패턴도 전체를 형성하였다.

[실시예 5]

보스틱(Bostik)의 페놀수지-니트릴러버 접착제 "XA-564-4"를 5㎛의 두께(필름 두께를 건조함)로 Dupont의 폴를이미드 필름 "Kapton"에 가하여 30분간 180℃로 가열하였다.

그 다음, 구리를 500A°의 두께로 수증기 증착을 시켜 이스트만 코닥 음포토레지스트 "Microresist 752"를 가하고 5㎛의 건조된 필름두께를 얻어 예열 처리하고 회로패턴 마스크를 통하여 고전압수은 등에 노출시켜 현상액으로 현상하고 그 현상액을 세척, 건조, 후열처리하여 랜드 에이리어보다 다른 에이리어에 레지스트를 형성시켰다.

그 다음, 쉽플리(Shipley)의 비전기구리도금조 "Cp-70"을 사용하여 5㎛의 두께로 그 랜드 에이리어에 구리를 비전도금으로 도금시켰다.

이 레지스트는 현상액 제거로 제거하였다.

수증기 증착된 노출구리는 염화철의 염산용액에 의해 삭각제거시켰다.

그 결과, 패턴박막을 하르소-무라타의 피로염산 구리도금조를 써서 14A/dm²의 음극전류밀도에서 120㎛의 두께로, 구리로 전기도금을 하였다. 이렇게 하여 얻어진 후막의 파인스트립-패턴전도체는 균일한 필름두께, 두전체대 도전체공간 7㎛, 배선밀도 8lines/mm를 가지게 되었다.

[실시예 6]

에소화학(Esso cheical)의 폴리파라반산필름, "Tradron" (크기 5cm×5cm, 두께 25㎛)의 양면에 보스틱(Bostik)의 페놀수지-니트릴러버 접착제 "XA-564-4"를 가하여 각면에 5㎛의 건조두께를 갖도록하고 10분간 180℃에서 가열하였다.

그 다음, 통공을 천공하였다.

그리고 0.3㎛의 두께로 양면에 구리로 수증기 증착을 시켰다.

코닥음포토레지스트 "Microresist 752"를 가하여 각면에 건조된 3㎛의 필름두께를 얻어 예열 처리하고, 회로패턴 마스크를 통하여 고전압 수은등에 노출시켜 건조하고 후열처리하여 랜드에이리어보다 다른 에이리어에 레지스트를 얻었다.

그 다음 무로마치화학(주)의 비전구리 도금조 "MK 400"을 써서 3㎛의 두께로 랜드 에이리어에 비전기 도금으로 도금시켰다.

그 레지스트는 이때 현상액제거로 제거되었고, 수증기 증착된 노출구리가 염화철의 염산용액에 의해 식각제거되었다.

그 결과 패턴박막은 하르소-무라타의 피로인산 구리도금조를 써서 10A/dm²의 음극전류밀도에서 100㎛의 두께로 구리로서 전기도금이 되었다.

그 결과, 양면에 회로패턴을 가지며, 통공접속에 의해 서로 접속된 후막의 파인패턴도 전체는 ±5%의 균일한 필름두께, 도전체대도 전체공간 8㎛, 배선밀도 10lines/mm를 가지게 되었다.

다층 스트립패턴 도전체를 형성하였다.

이 도전체는 높은 패키지 배선판에 유용하다.

[실시예 7]

Dupont의 폴리이미드필름, "Kapton"(크기 5cm×5cm, 두께 25㎛)을 실시예 1에서와 같은 방법으로 표면처리를 하고 여기에 비전기구리도금(필름두께 5㎛)을 형성시키며 5㎛의 필름 두께를 가진 박막의 스트립패턴도 전체를 형성시켰다.

그리고, 하르소-무라타의 피로인산 도금조를 써서 25A/dm²의 음극전류밀도에서 120㎛의 두께로, 구리로서 펄스(pulse)도금을 하였다.

그 결과, 후막의 스트립패턴 전도체는 ±5%의 균일한 필름두께, 전도체대 전도체공간 29㎛, 배선밀도 10 lines/mm을 가지게 되었다.

[실시예 8]

에소화학(Esso cheical)의 폴리파라반산필름, "Tradron" (크기 5cm×5cm, 두께 25㎛)의 양면에 보스틱(Bostik)의 페놀수지-니트릴러버 접착제 "XA-564-4"를 가하여 각면에 5㎛의 건조된 두께를 갖도록하고, 천공하여 여기에 니켈로 수증기증착을 하였다.

그 결과, 0.3㎛의 필름두께의 박막도전체를 랜드에이리어를 제외하고 포토레지스트(5㎛의 필름두께를 가짐)로 차폐(mask)하였다.

그 다음, 하르소-무라타의 피로인산 구리도금조를 써서 30A/dm²의 음극전류밀도에서 170㎛의 두께로, 구리로서 펄스도금을 하였다.

그 랜드에이리어보다 다른 에이리어의 니켈박막은 이때 식각되어 제거되었다.

그 결과, 파인스트립패턴도 전체는 ±3%의 균일한 필름두께, 도전체대 도전체공간 10㎛, 배선밀도 10lines/mm를 가지게 되었다.

[실시예 9]

황산니켈 도금조에 의해 전기도금처리 공정과 비전기니켈 도금처리 공정을 제외하고는 실시예 7과 동일한 방법으로 실시하였다.

그 결과, 후막의 파인패턴 도전체는 실시예 7의 도전체와 유사한 특징을 가졌다.

[실시예 10]

음극전류밀도 15A/dm²에서 황산주석 도금조를 사용하며 실시예 7서와 같은 처리방법으로 실시하였다.

그 결과, 후막의 파인패턴 도전체는 실시예 7의 전도체와 유사한 특징을 가졌다.

[실시예 11]

본 실시예는 도전체 사이의 위치차를 제거하도록 한 제조방번에 관한 것이다.

Dupont의 폴리이미드필름 "Kapton"(필름두께 25㎛)을 실시예 1에서와 같은 방법으로 표면처리하여 비전기도금으로 도금하여(두께 5㎛로) 필름두께 5㎛의 박막도 전체를 형성하였다.

그 다음, 실시예 1과 같이 레지스트를 나사선 랜드 에이리어보다 다른 에이리어에 가하고, 하르소-무라타의 피로인산구리도금조를 써서 음극전류밀도 14A/dm²에서 70㎛의 두께로 구리를 나사형으로 도금하였다.

그리고, 그 레지스트는 현상액제거에 의해 제거하였고, 나사선 랜드 에이리어보다 다른 에이리어상의 박막도전체층이 20wt%의 과황산 암모늄에 의해 식각되어 제거되었다.

이것을 이때 30분간 150℃로 가열하였다.

그 결과, 후막의 파인스파이럴(fine sprial) 패턴 도전체는 도전체너비 85㎛, 도전체대 도전체공간 15㎛, 도전체두께 65㎛, ±3%의 균일한 필름두께를 가졌다.

[비교 실시예 1]

음극전류 밀도를 1A/dm²로 하여 실시예 1에서와 같은 방법으로 실시하였다.

단락이 발생되어 파인패턴 도전체가 제조되지 않았다.

[비교실시예 2]

비전기도금의 필름두께를 20㎛으로 하여 실시예 1에서와 같이 실시하였다.

단락이 발생되어 파인패턴 도전체가 제조되지 않았다.

실시예 1의 임계필름두께(critical film thickness)는 13.5㎛이었다.

Claims (1)

1. 절연기체(insulating substrate)상에 필름두께 0.1-10㎛의 박막도전체층을 형성시켜, 배선밀도 5lines/mm 이상의 패턴의 위 박막도전체층에 음극전류 밀도 5A/dm²이상에서 두께 34.9㎛-190, 로 도전체층을 전기도금시킴을 특징으로 하는 후막파인패턴도 전체의 제조방법.

Images