JPS6080232A - Ｌｓｉチツプ実装用カ−ド - Google Patents

Ｌｓｉチツプ実装用カ−ド

Info

Publication number
JPS6080232A
JPS6080232A JP58188369A JP18836983A JPS6080232A JP S6080232 A JPS6080232 A JP S6080232A JP 58188369 A JP58188369 A JP 58188369A JP 18836983 A JP18836983 A JP 18836983A JP S6080232 A JPS6080232 A JP S6080232A
Authority
JP
Japan
Prior art keywords
chip
card
chips
lsi
lsi chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP58188369A
Other languages
English (en)
Inventor
Norifumi Sato
憲史 佐藤
Kenichi Kuroda
研一 黒田
Isamu Odaka
勇 小高
Katsuhiko Aoki
青木　克彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP58188369A priority Critical patent/JPS6080232A/ja
Publication of JPS6080232A publication Critical patent/JPS6080232A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06K—GRAPHICAL DATA READING; PRESENTATION OF DATA; RECORD CARRIERS; HANDLING RECORD CARRIERS
    • G06K19/00—Record carriers for use with machines and with at least a part designed to carry digital markings
    • G06K19/06—Record carriers for use with machines and with at least a part designed to carry digital markings characterised by the kind of the digital marking, e.g. shape, nature, code
    • G06K19/067—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components
    • G06K19/07—Record carriers with conductive marks, printed circuits or semiconductor circuit elements, e.g. credit or identity cards also with resonating or responding marks without active components with integrated circuit chips
    • G06K19/077—Constructional details, e.g. mounting of circuits in the carrier
    • G06K19/07745—Mounting details of integrated circuit chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06513—Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は、ＬＳＩチップをフリップチップボンディング
を用いて高密度にカードに実装する構造に関するもので
ある。
近年、計算機の高性能化に伴い、チップの高密度実装法
として、フリップチップボンディングが注目されている
。これは、第１図に示すように、金属バンプｌを用いて
カード２上にチップ３を回路面を下にするフェースダウ
ンでボンディングするものである。この構造により、チ
ップのカード上への高密度実装が可能となった。しかし
、計算機の高速化のために同一カードに実装されるチッ
プ数を増加させるとカードの面積も増加し、チップ−チ
ップ間の距離が増大する結果としてチップ−チップ間の
信号伝搬時間が増大するだめ、計算機の高速化の制限と
なる。まだ、多数のカード間を接続するためには、コネ
クタ部品が必要となるが、カードの実装密度が制限され
るだめ、一枚のカード上のチップの密度がさらに高いこ
とがめられている。
これを解決するために、ＬＳＩチップを立体化し同一チ
ップにＬＳＩを何層か重ねた構造が考えられているが、
製作の困難さから歩留り低下が予想される。また、縦方
向に重なり合った素子間の接続構造も問題である。
本発明はこれらの問題を解決するため、カードに穴を設
けることにより、同一面積で２枚のチップを実装するこ
とを可能にしたＬＳＩチップ実装用カードを提供するも
のである。
以下図面により本発明の詳細な説明する。
第２図は本発明の一実施例であって、第１図に示すよう
な従来の構造でフリップチップボンディングによりフェ
ースダウンでチップ３が実装されたカード２上に、チッ
プ３の真下でチップ１とカード２間の金属バンプｌの内
側に穴４が設けられ、チップ３より金属バンプｌの面積
だけ小さいチップ５がチップ３に７リツプチノプボンデ
イングで実装されていることを示す。この構造により、
同一面積に２枚のチップの実装が可能となる。また、チ
ンブーチップ間は金属バンプ１で接続されているので、
従来の同一カードに２枚のチップが別々にボンディング
され１゛ヒ場に比べ伝搬経路が短く高速動作可能な接続
となっている。
例えば、金属バンプの高さが３０μｍ、バンプのピッチ
が２００μｍの高密度なフリップチップボンディングを
用いた場合、接続部分の浮遊インダクタンスけ６０　ｐ
Ｈ程度であり、立ち上り５０　ｐｓの高速な信号に対し
て波形歪が５％以下、遅延は５ｐＳ以下という高品質な
信号伝送特性がンミュレーションにより確認された。
チップ５けカード上の穴４に入っておりカード２下への
チップの突起はないため、カードとカード、を並べた場
合に間隔を短縮でき、高密度の実装が可能である。
また、カード２とチップ５を固定する台を設け、その上
にチップ３を別の固定台で誘導し通常のフリップチップ
ボンディングでチップ３をボンディングすることにより
第２図の構造が容易に実現できる。
第３図は本発明の他の実施例であって、第２図で実現さ
れたカードを２枚貼り合せることにより、カードの両面
にチップを実装したことを示す。この構造をとれば、同
一面積に４枚のチップの実装が可能となる。
また、このような実装構造をとれば、チップの立体化に
より多重化されたＬＳＩチップに比べ製造が容易でチッ
プの高密度化、高速化という点では同様な効果が得られ
る。
以上説明したように、本発明によるＬＳＩチップ実装用
カードｄ、カード上の同一面積に２枚、あるいｉｉ　４
枚のチップの実装が可能であり、ＬＳＩチップの高密度
実装化に貢献するところ大である。
【図面の簡単な説明】
第１図は従来のノリツブチップボンディングによるチッ
プのカード上への実装構造を説明する断面１ネ１、シ′
４２図は本発明の実施例を示す断面図、第３図は本発明
の他の実施例を示す断面図である。 ｌ・・・金属バンプ、２・・・カード、３・・・チップ
、４・・・カード上穴、５・・・チップ３よりやや小さ
いチップ。 特許出願人　日本電信電話公社 代　理　人　白　水　常　雄 性１名 蛸１図 帛２図 剤３図

Claims (1)

    【特許請求の範囲】
  1. ＬＳＩチップをフリップチップボンディングを用いてカ
    ードに実装するために、第一のチップが前記カードの第
    一の面にフリップチップボンディングにより実装され、
    さらに該第−のチップ下の前記カードの面に前記第一の
    チップ実装用の金属バンプの内側に穴が設けられ、該穴
    に入るように第二のチップが前記第一のチップ上にフリ
    ップチップボンディングにより実装されていることを特
    徴とするＬＳＩチップ実装用カード。
JP58188369A 1983-10-11 1983-10-11 Ｌｓｉチツプ実装用カ−ド Pending JPS6080232A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58188369A JPS6080232A (ja) 1983-10-11 1983-10-11 Ｌｓｉチツプ実装用カ−ド

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58188369A JPS6080232A (ja) 1983-10-11 1983-10-11 Ｌｓｉチツプ実装用カ−ド

Publications (1)

Publication Number Publication Date
JPS6080232A true JPS6080232A (ja) 1985-05-08

Family

ID=16222403

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58188369A Pending JPS6080232A (ja) 1983-10-11 1983-10-11 Ｌｓｉチツプ実装用カ−ド

Country Status (1)

Country Link
JP (1) JPS6080232A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259533A (ja) * 1985-05-13 1986-11-17 Mitsubishi Electric Corp 半導体装置
JPH028977U (ja) * 1988-06-29 1990-01-19
US5313367A (en) * 1990-06-26 1994-05-17 Seiko Epson Corporation Semiconductor device having a multilayer interconnection structure
US5801438A (en) * 1995-06-16 1998-09-01 Nec Corporation Semiconductor device mounting and multi-chip module
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
JP2002083925A (ja) * 2000-09-11 2002-03-22 Rohm Co Ltd 集積回路装置
US6422473B1 (en) * 1996-12-27 2002-07-23 Rohm Co., Ltd. Circuit chip mounted card and circuit chip module
US7002254B2 (en) * 2002-07-18 2006-02-21 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
US7592689B2 (en) 2006-01-12 2009-09-22 Infineon Technologies Ag Semiconductor module comprising semiconductor chips and method for producing the same
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5337383A (en) * 1976-09-20 1978-04-06 Hitachi Ltd Semiconductor integrated circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5337383A (en) * 1976-09-20 1978-04-06 Hitachi Ltd Semiconductor integrated circuit

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61259533A (ja) * 1985-05-13 1986-11-17 Mitsubishi Electric Corp 半導体装置
JPH028977U (ja) * 1988-06-29 1990-01-19
US5313367A (en) * 1990-06-26 1994-05-17 Seiko Epson Corporation Semiconductor device having a multilayer interconnection structure
US5801438A (en) * 1995-06-16 1998-09-01 Nec Corporation Semiconductor device mounting and multi-chip module
US6422473B1 (en) * 1996-12-27 2002-07-23 Rohm Co., Ltd. Circuit chip mounted card and circuit chip module
US6154371A (en) * 1998-09-30 2000-11-28 Cisco Technology, Inc. Printed circuit board assembly and method
KR100559664B1 (ko) * 2000-03-25 2006-03-10 앰코 테크놀로지 코리아 주식회사 반도체패키지
JP2002083925A (ja) * 2000-09-11 2002-03-22 Rohm Co Ltd 集積回路装置
US7002254B2 (en) * 2002-07-18 2006-02-21 Hewlett-Packard Development Company, L.P. Integrated circuit package employing flip-chip technology and method of assembly
US7592689B2 (en) 2006-01-12 2009-09-22 Infineon Technologies Ag Semiconductor module comprising semiconductor chips and method for producing the same
US8748229B2 (en) 2008-06-11 2014-06-10 Fujitsu Semiconductor Limited Manufacturing method including deformation of supporting board to accommodate semiconductor device

Similar Documents

Publication Publication Date Title
US6461895B1 (en) Process for making active interposer for high performance packaging applications
JP5259059B2 (ja) 半導体装置
US6362529B1 (en) Stacked semiconductor device
CN101517737B (zh) 通过芯片通孔的倒装片互连
US11398465B2 (en) Proximity coupling interconnect packaging systems and methods
JPS61501357A (ja) 集積回路チップアセンブリ
JPS6080232A (ja) Ｌｓｉチツプ実装用カ−ド
KR20040080912A (ko) 반도체장치
JPH0513665A (ja) Ｔａｂチツプ実装方法
US20020084107A1 (en) High frequency semiconductor chip package and substrate
JPS61274333A (ja) 半導体装置
JPH06112401A (ja) マルチチップ実装回路
JPH10163411A (ja) Ｌｓｉモジュールとその製造方法
CN110265384B (zh) 封装结构
JP2005101186A (ja) 積層型半導体集積回路
TW441059B (en) Semiconductor package substrate structure
KR20000076967A (ko) 적층화 칩 반도체 장치
JPS6079763A (ja) 半導体装置
JP3101000B2 (ja) 接合用バンプ形成方法
JPS613497A (ja) 異種複合プリント板の電気接続構造
JPH03273673A (ja) 半導体装置
JPS5873142A (ja) マルチチツプｌｓｉパツケ−ジ
JPH04283939A (ja) フリップチップ型半導体装置
JPS58184735A (ja) 集積回路チツプ
JPH05259374A (ja) 高密度実装配線基板およびその高密度実装方法