CN109388195A - 电脑系统及其主板 - Google Patents

电脑系统及其主板 Download PDF

Info

Publication number
CN109388195A
CN109388195A CN201710655972.8A CN201710655972A CN109388195A CN 109388195 A CN109388195 A CN 109388195A CN 201710655972 A CN201710655972 A CN 201710655972A CN 109388195 A CN109388195 A CN 109388195A
Authority
CN
China
Prior art keywords
mentioned
memory bank
wiring layer
processing unit
central processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710655972.8A
Other languages
English (en)
Inventor
万立谦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asustek Computer Inc
Original Assignee
Asustek Computer Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asustek Computer Inc filed Critical Asustek Computer Inc
Priority to CN201710655972.8A priority Critical patent/CN109388195A/zh
Priority to EP18186806.8A priority patent/EP3439439A1/en
Priority to US16/054,134 priority patent/US10740279B2/en
Publication of CN109388195A publication Critical patent/CN109388195A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/76—Architectures of general purpose stored program computers
    • G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
    • G06F15/7803—System on board, i.e. computer system on one or more PCB, e.g. motherboards, daughterboards or blades
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/18—Packaging or power distribution
    • G06F1/183—Internal mounting support structures, e.g. for printed circuit boards, internal connecting means
    • G06F1/184—Mounting of motherboards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0243—Printed circuits associated with mounted high frequency components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/113—Via provided in pad; Pad over filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09227—Layout details of a plurality of traces, e.g. escape layout for Ball Grid Array [BGA] mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09772—Conductors directly under a component but not electrically connected to the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10159—Memory
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10189—Non-printed connector

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • Power Engineering (AREA)
  • Human Computer Interaction (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

一种主板，包括一多层电路板、一中央处理单元插槽、至少一第一内存插槽、至少一第二内存插槽、多个第一走线与多个第二走线。中央处理单元插槽、第一内存插槽与第二内存插槽设置于多层电路板的第一布线层上，并且，第二内存插槽位于第一内存插槽与中央处理单元插槽之间。第一走线位于多层电路板的第一布线层。中央处理单元插槽通过第一走线电性连接第一内存插槽。第二走线位于多层电路板不同于前述第一布线层的一第二布线层。中央处理单元插槽通过这些第二走线电性连接第二内存插槽。

Description

电脑系统及其主板
技术领域
本发明关于一种电脑系统及其主板，尤其是一种具有多层电路板的电脑系统及其主板。
背景技术
主板(main board)是构成复杂电子系统，例如电脑，的一个主要元件。印刷电路板(Printed circuit board,PCB)则是主板的一个重要电子部件，用以承载主板上各个电子元件。如图1所示，传统的主板10上设置有一中央处理单元(CPU)插槽12、一芯片组14、至少一内存插槽(图中以双通道，每个通道具有两个内存插槽为例)16A,16B与至少一扩充插槽(例如PCI-E插槽)18。
因应电子装置及设备功能及设计的不同，印刷电路板可分为单面板、双面板及多层板。目前，大部分的主板大多使用四到八层的多层板以提供足够的布线面积。图2是一典型四层印刷电路板的剖面示意图。如图中所示，此四层电路板20由上而下具有四个导电层，按序为顶层布线层22、电源层24、接地层26与底层布线层28。各个导电层间是以基板或胶层分隔。顶层布线层22与底层布线层28之间则是利用贯穿电路板的导孔(via)(图未示)连接，以达到传递信号的目的。
一般而言，主板上的信号传递容易受到传输距离与信号换层产生的接面(例如各层布线与导孔的接面)的影响而产生噪声(noise)，进而导致错误发生。这个问题对于高频信号(例如中央处理单元与内存插槽间的信号传递)而言特别明显。
发明内容
本发明提供一种主板，此主板包括一多层电路板、一中央处理单元插槽、至少一第一内存插槽、至少一第二内存插槽、多个第一走线与多个第二走线。
其中，中央处理单元插槽设置于多层电路板的一第一布线层上。第一内存插槽与第二内存插槽亦设置于多层电路板的第一布线层上，并且，第二内存插槽位于第一内存插槽与中央处理单元插槽之间。
第一走线位于前述多层电路板的第一布线层。中央处理单元插槽通过这些第一走线电性连接第一内存插槽。第二走线位于前述多层电路板的一第二布线层。此第二布线层不同于前述第一布线层。中央处理单元插槽通过这些第二走线电性连接第二内存插槽。
本发明亦提供一种电脑系统。此电脑系统包括一中央处理单元、至少一内存与一主板。
其中，主板包括一多层电路板、一中央处理单元插槽、至少一第一内存插槽、至少一第二内存插槽、多个第一走线与多个第二走线。
中央处理单元插槽设置于多层电路板的一第一布线层上，用以装设中央处理单元。第一内存插槽与第二内存插槽亦设置于多层电路板的第一布线层上，用以装设内存，并且，第二内存插槽位于第一内存插槽与中央处理单元插槽之间。第一走线位于前述多层电路板的第一布线层。
中央处理单元插槽通过这些第一走线电性连接第一内存插槽。第二走线位于前述多层电路板的一第二布线层。此第二布线层不同于前述第一布线层。中央处理单元插槽通过这些第二走线电性连接第二内存插槽。
本发明所采用的具体实施例，将通过以下实施例及附图作进一步说明。
附图说明
图1是一传统主板的方块示意图；
图2是一传统四层电路板的剖面示意图；
图3A、3B与3C是本发明主板一实施例的俯视示意图，剖面示意图与底面示意图；以及
图4是本发明电脑系统一实施例的方块示意图。
具体实施方式
下面将结合示意图对本发明的具体实施方式进行更详细的描述。根据下列描述和权利要求，本发明的优点和特征将更清楚。需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
图3A是本发明主板100一实施例的俯视示意图，图3B是对应于图3A中走线位置的剖面示意图，图3C则是此主板100的底面示意图。图3A中将主板上的插槽移除，以显示位于插槽下方的接点与走线(routing)。
如图中所示，主板包括一多层电路板200(图中以一四层电路板为例)、一中央处理单元插槽210、一第一内存插槽220A、一第二内存插槽220B、多个第一走线230与多个第二走线240。
虽然图中仅显示一个第一内存插槽220A与一个第二内存插槽220B，不过，本发明并不限于此。举例来说，此主板可采双通道(dual channel)或单通道(single channel)内存配置，而各个通道可采单插槽(1dpc)或双插槽(2dpc)设计。就一双通道双插槽配置的主板而言，可以设置两个第一内存插槽220A与两个第二内存插槽220B，分别对应不同的通道。
中央处理单元插槽210设置于多层电路板200的第一布线层202上。第一内存插槽220A与第二内存插槽220B亦设置于多层电路板200的第一布线层202上，并且，第二内存插槽220B位于第一内存插槽220A与中央处理单元插槽210之间。
举例来说，前述第一内存插槽220A与第二内存插槽220B可以采用DDR4的内存插槽。不过，本发明并不限于此。第一内存插槽220A与第二内存插槽220B亦可采用其它类型的内存插槽，并且，第一内存插槽220A与第二内存插槽220B亦可采用不同类型的内存插槽。
第一走线230位于前述多层电路板200的第一布线层202。中央处理单元插槽210通过这些第一走线230电性连接第一内存插槽220A。第二走线240位于前述多层电路板200的第二布线层204。此第二布线层204不同于前述第一布线层202。
中央处理单元插槽210通过这些第二走线240电性连接第二内存插槽220B。就一实施例而言，第一布线层202即为此多层电路板200的最上方布线层，第二布线层204即为此多层电路板200的最下方布线层。不过，本发明并不限于此。对于六层或八层的多层电路板而言，前述第二布线层204可以是位于最下方的布线层，亦可以是位于多层电路板200中间的布线层。
具体来说，如图3B与图3C所示，位于多层电路板200的第二布线层204的多个第二走线240的两端通过多个贯穿多层电路板200的导孔(via)250a、250b分别电性连接位于多层电路板200的第一布线层202上的中央处理单元插槽210与第二内存插槽220B。也就是说，由中央处理单元插槽210延伸至第二内存插槽202的走线会经过两次换层过程。其次，本实施例直接利用导孔250b连接第二内存插槽220B，也就是直接利用导孔250b连接插入第二内存插槽220B的内存元件，而未经过其它位于第一布线层202的走线。
另外，在本实施例中，导孔250a并非直接连接中央处理单元插槽210，而是通过一段位于第一布线层202的走线延伸连接中央处理单元插槽210。不过，本发明并不限于此。前述用以连接第二内存插槽220B的导孔250b亦可通过一段位于第一布线层202的走线连接至第二内存插槽220B，而前述用以连接中央处理单元插槽210的导孔250a亦可以直接连接中央处理单元插槽210，而不经过一段位于第一布线层202的走线。
相较之下，如图3A与3B所示，位于多层电路板200的第一布线层202的多个第一走线230则是直接延伸至第一内存插槽220A，而未经过任何换层过程，也不会经过任何导孔。其次，在此实施例中，第一走线230是直接穿过第二内存插槽220B的下方延伸至第一内存插槽220A，以缩短走线距离。不过，本发明并不限于此，若是配置上需要或是主板上布线空间的限制，第一走线230亦可以绕过第二内存插槽220B延伸至第一内存插槽220A。
另外，图3A与3B的示意图并非以实际比例绘制。在实际情况中，多层电路板200的厚度(在本实施例中即相当于导孔的长度)远小于中央处理器插槽210与内存插槽220A、220B间的距离，举例来说，四层电路板的厚度大致仅有1至2mm。因此，走线的换层过程并不会明显拉长信号传输距离。
一般而言，主板上的信号容易受到信号换层的接面影响而产生噪声(noise)，进而导致错误发生。对于使用多层电路板的主板而言，信号换层的情况(尤其是中央处理单元与内存间的信号传递)是无法避免的。通过本发明的实施例所提供的主板100，可避免换层信号(即沿着第二走线240传输的信号)因为传输距离拉长使噪声放大而导致错误发生，进而影响内存的兼容性。另外，本发明的主板虽然需要拉长某些不换层信号(即沿着第一走线230传输的信号)的传输距离，不过，这些不换层信号较不容易产生噪声，也比较不会产生兼容性的问题。
请参照图4，利用前述实施例所提供的主板，本发明的另一实施例提供一种电脑系统。此电脑系统包括一中央处理单元300、至少一内存元件400(图中呈现两个内存元件400分别对应第一内存插槽220A与第二内存插槽220B)与前述主板100。中央处理单元300设置于中央处理单元插槽210，内存元件400，即内存插卡，设置于第一内存插槽220A与第二内存插槽220B内，以提供所需的运算。
虽然本发明已以实施例公开如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的构思和范围内，当可作些许变动与润饰，因此本发明的保护范围当视权利要求书所界定为准。

Claims (10)

1.一种主板，其特征是，包括：
多层电路板；
中央处理单元插槽，设置于上述多层电路板的第一布线层上；
至少一个第一内存插槽，设置于上述多层电路板的上述第一布线层上；
至少一个第二内存插槽，设置于上述多层电路板的上述第一布线层上，上述第二内存插槽位于上述第一内存插槽与上述中央处理单元插槽之间；
多个第一走线，位于上述多层电路板的上述第一布线层，上述中央处理单元插槽通过上述多个第一走线电性连接上述第一内存插槽；以及
多个第二走线，位于上述多层电路板的第二布线层，上述第二布线层不同于上述第一布线层，上述中央处理单元插槽通过上述多个第二走线电性连接上述第二内存插槽。
2.如权利要求1所述的主板，其特征是，上述多个第二走线通过多个导孔电性连接上述中央处理单元插槽与上述第二内存插槽。
3.如权利要求1所述的主板，其特征是，上述第一布线层是上述电路板的顶层，上述第二布线层是上述电路板的底层。
4.如权利要求1所述的主板，上述第一内存插槽与上述第二内存插槽属于不同通道。
5.如权利要求1所述的主板，其特征是，上述第一走线由上述中央处理单元插槽穿过上述第二内存插槽延伸至上述第一内存插槽。
6.一种电脑系统，其特征是，包括：
中央处理单元；
至少一个内存；以及
主板，包括：
多层电路板；
中央处理单元插槽，设置于上述多层电路板的第一布线层上，用以装设上述中央处理单元；
至少一个第一内存插槽与至少一个第二内存插槽，设置于上述多层电路板的上述第一布线层上，用以装设上述至少一个内存，并且，上述第二内存插槽位于上述第一内存插槽与上述中央处理单元插槽之间；
多个第一走线，位于上述多层电路板的上述第一布线层，上述中央处理单元插槽通过上述多个第一走线电性连接上述第一内存插槽；以及
多个第二走线，位于上述多层电路板的第二布线层，上述第二布线层不同于上述第一布线层，上述中央处理单元插槽通过上述多个第二走线电性连接上述第二内存插槽。
7.如权利要求6所述的电脑系统，其特征是，上述多个第二走线通过多个导孔电性连接上述中央处理单元插槽与上述第二内存插槽。
8.如权利要求6所述的电脑系统，其特征是，上述第一布线层是上述电路板的顶层，上述第二布线层是上述电路板的底层。
9.如权利要求6所述的电脑系统，上述第一内存插槽与上述第二内存插槽属于不同通道。
10.如权利要求6所述的电脑系统，其特征是，上述第一走线由上述中央处理单元插槽穿过上述第二内存插槽延伸至上述第一内存插槽。
CN201710655972.8A 2017-08-03 2017-08-03 电脑系统及其主板 Pending CN109388195A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201710655972.8A CN109388195A (zh) 2017-08-03 2017-08-03 电脑系统及其主板
EP18186806.8A EP3439439A1 (en) 2017-08-03 2018-08-01 Computer system and motherboard thereof
US16/054,134 US10740279B2 (en) 2017-08-03 2018-08-03 Computer system and motherboard thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710655972.8A CN109388195A (zh) 2017-08-03 2017-08-03 电脑系统及其主板

Publications (1)

Publication Number Publication Date
CN109388195A true CN109388195A (zh) 2019-02-26

Family

ID=63259390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710655972.8A Pending CN109388195A (zh) 2017-08-03 2017-08-03 电脑系统及其主板

Country Status (3)

Country Link
US (1) US10740279B2 (zh)
EP (1) EP3439439A1 (zh)
CN (1) CN109388195A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112910738A (zh) * 2021-02-05 2021-06-04 四川天邑康和通信股份有限公司 一种基于路由器、pon的网口面板对接的线序分类方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221106A1 (en) * 2001-02-28 2004-11-04 Perego Richard E. Upgradable memory system with reconfigurable interconnect
US20070128896A1 (en) * 2005-12-07 2007-06-07 Dan Willis Electrical interface for memory connector
CN102243513A (zh) * 2010-05-10 2011-11-16 鸿富锦精密工业（深圳）有限公司 电脑主板
TW201304651A (zh) * 2011-07-15 2013-01-16 Hon Hai Prec Ind Co Ltd 電腦主板

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5303121A (en) * 1992-12-28 1994-04-12 Ncr Corporation Multi-chip module board
US6072699A (en) * 1998-07-21 2000-06-06 Intel Corporation Method and apparatus for matching trace lengths of signal lines making 90°/180° turns
CN1214492C (zh) * 2000-07-31 2005-08-10 皇家菲利浦电子有限公司 包括至少两个印刷电路板的系统
US6900992B2 (en) * 2001-09-18 2005-05-31 Intel Corporation Printed circuit board routing and power delivery for high frequency integrated circuits
JP2004165200A (ja) * 2002-11-08 2004-06-10 Mitsubishi Electric Corp プリント基板
US20110119425A1 (en) * 2007-08-28 2011-05-19 Rambus Inc. Detachable interconnect for configurable width memory system
TW201214082A (en) * 2010-09-17 2012-04-01 Hon Hai Prec Ind Co Ltd Mother board
US9380704B2 (en) * 2011-03-30 2016-06-28 Nec Corporation Transmission system and method for constructing backplane system

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040221106A1 (en) * 2001-02-28 2004-11-04 Perego Richard E. Upgradable memory system with reconfigurable interconnect
US20070128896A1 (en) * 2005-12-07 2007-06-07 Dan Willis Electrical interface for memory connector
CN102243513A (zh) * 2010-05-10 2011-11-16 鸿富锦精密工业（深圳）有限公司 电脑主板
TW201304651A (zh) * 2011-07-15 2013-01-16 Hon Hai Prec Ind Co Ltd 電腦主板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112910738A (zh) * 2021-02-05 2021-06-04 四川天邑康和通信股份有限公司 一种基于路由器、pon的网口面板对接的线序分类方法

Also Published As

Publication number Publication date
US20190042531A1 (en) 2019-02-07
EP3439439A1 (en) 2019-02-06
US10740279B2 (en) 2020-08-11

Similar Documents

Publication Publication Date Title
KR102287653B1 (ko) 다수의 PCIe 커넥터를 가진 PCIe 카드
CN106855847B (zh) 多插槽的插入式卡
US7217889B1 (en) System and method for reducing crosstalk between vias in a printed circuit board
CN103687290B (zh) 刚挠结合板及其信号传输线布线方法和装置
US20210212207A1 (en) Flexible printed circuit and manufacture method thereof, electronic device module and electronic device
US20110291978A1 (en) Touch Display Panel and Manufacturing Method Thereof
CN101360394A (zh) 印刷电路板结构以及电子设备
US10039192B1 (en) Ultra-thin dual-channel flexible circuit bridge connector
US9936577B1 (en) Dual-channel flexible circuit bridge connector and dual graphics card system using the same
CN208044474U (zh) 主机板及计算机装置
US20070156938A1 (en) Interconnect structure between HyperTransport bus interface boards
WO2018171001A1 (zh) 差分信号传输电路及应用其的显示装置
CN109388195A (zh) 电脑系统及其主板
US8131903B2 (en) Multi-channel memory connection system and method
US6477060B1 (en) Dual channel bus routing using asymmetric striplines
TWI619302B (zh) 傳輸線的阻抗匹配架構
CN110611990A (zh) 印刷电路板组合及应用所述印刷电路板组合的电子装置
US10716210B2 (en) Printed circuit board including through-hole vias
US7947910B2 (en) Printed circuit board with reduced crosstalk effect between transmission lines therein
EP4009751A1 (en) Circuit board and communication device
TWM551764U (zh) 雙通道柔性電路橋接線及其連結的雙顯卡系統
US10701800B2 (en) Printed circuit boards
KR20160067571A (ko) 인쇄회로기판
CN106463854B (zh) 接地布线设备和方法
CN212278534U (zh) 一种防镂空的多层电路板结构

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination