JP2006269627A - プリント配線基板のヴィア構造 - Google Patents
プリント配線基板のヴィア構造 Download PDFInfo
- Publication number
- JP2006269627A JP2006269627A JP2005083802A JP2005083802A JP2006269627A JP 2006269627 A JP2006269627 A JP 2006269627A JP 2005083802 A JP2005083802 A JP 2005083802A JP 2005083802 A JP2005083802 A JP 2005083802A JP 2006269627 A JP2006269627 A JP 2006269627A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- printed wiring
- wiring board
- signal
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】高速信号伝送に悪影響を及ぼす貫通ヴィア部分のインピーダンスコントロールを可能にし、伝送線路の特性インピーダンスにマッチングさせることができるプリント配線基板のヴィア構造を提供する。
【解決手段】プリント配線基板1に設けた信号ヴィア2と、信号ヴィア2の円筒の中央に挿入するグランドピン3と、グランドピン3の一端を接続するプリント配線基板1のグランドパッド5と、信号ヴィア2とグランドピン3との隙間を充填する誘電性樹脂4とを設ける。
【選択図】 図1
【解決手段】プリント配線基板1に設けた信号ヴィア2と、信号ヴィア2の円筒の中央に挿入するグランドピン3と、グランドピン3の一端を接続するプリント配線基板1のグランドパッド5と、信号ヴィア2とグランドピン3との隙間を充填する誘電性樹脂4とを設ける。
【選択図】 図1
Description
本発明は、プリント配線基板のヴィア構造に関し、特に、高速信号伝送に悪影響を及ぼす貫通ヴィア部分のインピーダンスコントロールを可能にし、伝送線路の特性インピーダンスにマッチングさせることができるプリント配線基板のヴィア構造に関する。
コンピュータ装置等の情報処理機器においては、LSIチップの動作速度の高速化が著しいが、単にLSIチップ内部の高速化だけでは装置としての性能が実現できなくなってきており、例えばコンピュータ装置では、CPU〜メモリ間といったLSIチップとLSIチップを結ぶインターフェース間の高速化が重要になってきている。昨今ではシリアル・インターフェースを採用し、プリント配線基板上にGHzレベルの高速信号を伝送する動きも顕著である。このような背景から、LSIとLSIを結ぶプリント配線基板上の高速伝送回路技術が非常に重要になってきている。
高速信号を伝送する際には、伝送線路全体を特性インピーダンス値にマッチングさせることが基本である。そのため、プリント配線基板内の配線は、ストリップライン構造やマイクロストリップ構造といった技術により、インピーダンスをコントロールし、所望の特性インピーダンスにマッチングさせることが可能である。しかし、一般のプリント配線基板が有する貫通ヴィアの部分においては、インピーダンスをコントロールすることができず、伝送線路の特性インピーダンスから外れてしまう。このようなインピーダンスの不連続点が存在すると、そこで反射波が発生し、その影響を受け信号波形が歪むことになる。
また高速信号になればなるほど、ノイズマージンも少なくなっており、微弱なノイズでも影響を受けやすくなる。
よって、数GHzレベルの高速信号を伝送するためには、プリント配線基板のヴィア部分のインピーダンスを伝送線路の特性インピーダンスにマッチングさせ、反射波の発生を防ぐことが重要である。
プリント配線基板におけるヴィアのインピーダンスコントロールに関しては、従来より多くの発明が提案されており、そのうち代表的と思えるものを挙げると、例えば、特許文献1、特許文献2の技術がある(図5)。
図5を参照すると、プリント配線基板22の信号ヴィア23に対し、信号ヴィア23の周囲にグランドヴィア24を設け、その信号ヴィア23とグランドヴィア24との位置関係により、信号ヴィア23のインピーダンスをコントロールしようというものである。しかしこの場合、信号ヴィア23の周囲にグランドヴィア24を設けるエリアが必須であり、グランドヴィア24を設けた分、他の部品を接近して配置できなかったり、他の信号配線を阻害することにもなり、高密度実装・高密度配線という面において不利である。
また、BGA(Ball Grid Array)直下等のヴィアが密集した箇所においては、信号ヴィア23の周りに余分なグランドヴィア24を設けるエリアはなく、この発明は適用することは困難と思われる。
別の例として、特許文献3のように、2重構造のヴィアを有するプリント配線基板25を製造し、内側のヴィア26を信号に、外側のヴィア27をグランドヴィア27にアサインすることで、同軸ケーブル同等の同軸構造を実現するという技術もある(図6)。
これは信号ヴィア26のインピーダンスをコントロールでき、なおかつ外部からのノイズを遮断することができる面で効果があるが、ヴィアを二重化するため、製造が困難、プリント配線基板の層数が2層増える(=コストアップに繋がる)、表面から裏面へ通り抜ける信号にしか適用できない(外層と内層、および内層同士の接続ができない)といった面で課題が残る。
上述の特許文献1、特許文献2の技術は、信号ヴィアの周囲にグランドヴィアを設けるエリアが必須であり、グランドヴィアを設けた分、他の部品を接近して配置できなかったり、他の信号配線を阻害することにもなり、高密度実装・高密度配線という面において不利になる。また、ヴィアが密集した箇所においては、信号ヴィアの周りに余分なグランドヴィアを設けるエリアはなく、適用することは困難であるという課題がある。
特許文献3の技術は、ヴィアを二重化するため、製造が困難であり、プリント配線基板の層数が2層増えコストアップに繋がり、表面から裏面へ通り抜ける信号にしか適用できないという課題がある。
本発明の目的は、このような課題を解決できるプリント配線基板のヴィア構造を提供することにある。
本発明のプリント配線基板のヴィア構造は、プリント配線基板に設けた信号ヴィアと、信号ヴィアの円筒の中央に挿入するグランドピンと、グランドピンの一端をプリント配線基板のグランド部と接続する手段と、信号ヴィアとグランドピンとの隙間を充填する誘電性樹脂とを有することを特徴とする。
グランド部は、グランドパッドまたはグランドヴィアを有することを特徴とする。
グランドピンは、グランドパッドと半田付接続するかまたはグランドヴィアとプレスフィットピン接続することを特徴とする。
信号ヴィアのキャパシタンスは、信号ヴィアの直径と、グランドピンの直径と、誘電性樹脂の材質とにより調節を行うことを特徴とする。
本発明のプリント配線基板のヴィア構造は、信号線のヴィアの内部にグランドピンを有する構造にすることで、ヴィアのインピーダンスコントロールが可能になる。ヴィアのインピーダンスを伝送線路の特性インピーダンスにマッチングさせることで、ヴィアの部分による反射波の発生を防ぐことができ、伝送波形の品質を向上できるという効果がある。
また、信号ヴィアの周囲にグランドヴィアを設ける必要もなく、ヴィアのインピーダンスをコントロールするために必要となるエリアが小さくて済む。従って、他の信号配線を阻害したり、他の部品配置の邪魔になることがなく、高密度部品実装、および高密度配線の面でも有利となる効果がある。
次に、本発明を実施するための最良の形態について図面を参照して詳細に説明する。
本発明のプリント配線基板のヴィア構造を図1に示す。
プリント配線基板1には、一般的な製造工程で製造された信号ヴィア2が存在し、信号ヴィア2はプリント配線基板1の任意の層で接続がなされている。信号ヴィア2の円筒の中央にはグランドピン3が挿入されており、グランドピン3はプリント配線基板1の外部にて、近傍のグランドパッド5に半田付け等の方法により接続されている。
さらに、信号ヴィア2とグランドピン3の隙間は、誘電体(誘電性樹脂)4で満たされている。
ここで、信号ヴィア2とグランドピン3との対向面積をS、信号ヴィア2とグランドピン3の対向距離(=絶縁性樹脂4の厚み)、絶縁性樹脂4の誘電率をεと定義すると、信号ヴィア2でのキャパシタンスCは、C=f(S,d,ε)となる。f(x)は変数xの関数の意味で表現できる。
よって信号ヴィア2のインダクタンスをLとすると、信号ヴィア2のインピーダンスZは、Z=√(L/C)で示されることになる。ここでCは、パラメータS、d、εの関数であるため、これらのパラメータ値を変更することにより、キャパシタンスCを値をコントロールすることが可能になる。具体的には、信号ヴィア2の直径およびグランドピン3の直径を調節したり、絶縁性樹脂4の材質を変更することにより信号ヴィア2のキャパシタンスCを調節することになる。
信号ヴィア2のインピーダンスZを伝送線路の特性インピーダンスZoにマッチングさせることが可能になる。
グランドピンを外部でグランドに接続する方法にはいくつか考えられ、図1のように、グランドピン3を180度折り曲げ、近傍のグランドパッド5に半田付けするもの、また図2ー1のように、同じく180度折り曲げたグランドピン8を近傍のグランドヴィア7に挿入し半田付けしたものが考えられる。さらに図2ー2のように、バネ性を有するグランドピン10のプレスフィットピン10で接続(無半田接続)する方法も考えられる。
ただし、多ピンのBGAの直下のようなヴィアが密集した場所においては、個々のヴィア毎に1ピンずつ半田付け、およびプレスフィット接続していくのは製造面で非常に工数がかかるため、他の実施例として図3ー1、図3ー2に示す方法を提案する。
これは、平板状のグランドプレート15上に、グランドプレート15に対して垂直に複数のグランドピン16を設けた部品を準備し、その剣山状のグランドプレート15をBGA14が実装されいてる反対面からグランドピン16を挿入し、プリント配線基板11の信号ヴィア12に対しては絶縁性樹脂で樹脂埋めし、グランドヴィア13に対しては半田付け、またはプレスフィット接続で固定することで、グランドプレート15およびグランドピン16にグランドの電位を持たせる構造である。
この剣山状のグランドプレート(15と16)により、複数の信号ヴィア12に対して一括で本発明のヴィア構造を実現できるようになり製造面の課題も解決できる。
グランドプレート15は、銅板等の金属材料が考えられるが、金属は熱容量が大きく、グランドピン16を半田付けする際に熱放散による半田付け不良が懸念される場合は、グランドプレート自体をプリント配線基板にする構造も考えれらる。
プリント配線基板17によるグランドプレート構造例を図4に示す。例えば2層のプリント基板で片面はピン18を半田付けするためのパッド21を設け、もう片面には一面グランドベタ19を設けておき、ヴィア20により両面を接続することで、各ピン18にグランド電位を持たせることが可能である。グランドヴィア20とグランドベタ19の接続は、一般のプリント配線基板の熱対策で使われているのと同様のサーマル接続にすることで熱放散を抑えることができ、半田付け品質も向上する。
1、11 プリント配線基板
2 信号ヴィア
3、8 グランドピン
4 誘電性樹脂
5 グランドパッド
7 グランドヴィア
10 プレスフィットピン
12 信号ヴィア
13 グランドヴィア
14 BGA
15 グランドプレート
16 グランドピン
17 プリント配線基板
18 ピン
19 グランドベタ
20 ヴィア
22、25 プリント配線基板
23、26 信号ヴィア
24、27 グランドヴィア
2 信号ヴィア
3、8 グランドピン
4 誘電性樹脂
5 グランドパッド
7 グランドヴィア
10 プレスフィットピン
12 信号ヴィア
13 グランドヴィア
14 BGA
15 グランドプレート
16 グランドピン
17 プリント配線基板
18 ピン
19 グランドベタ
20 ヴィア
22、25 プリント配線基板
23、26 信号ヴィア
24、27 グランドヴィア
Claims (4)
- プリント配線基板に設けた信号ヴィアと、前記信号ヴィアの円筒の中央に挿入するグランドピンと、前記グランドピンの一端を前記プリント配線基板のグランド部と接続する手段と、前記信号ヴィアと前記グランドピンとの隙間を充填する誘電性樹脂とを有することを特徴とするプリント配線基板のヴィア構造。
- 前記グランド部は、グランドパッドまたはグランドヴィアを有することを特徴とする請求項1記載のプリント配線基板のヴィア構造。
- 前記グランドピンは、前記グランドパッドと半田付接続するかまたは前記グランドヴィアとプレスフィットピン接続することを特徴とする請求項2記載のプリント配線基板のヴィア構造。
- 前記信号ヴィアのキャパシタンスは、前記信号ヴィアの直径と、前記グランドピンの直径と、前記誘電性樹脂の材質とにより調節を行うことを特徴とする請求項1記載のプリント配線基板のヴィア構造。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083802A JP2006269627A (ja) | 2005-03-23 | 2005-03-23 | プリント配線基板のヴィア構造 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005083802A JP2006269627A (ja) | 2005-03-23 | 2005-03-23 | プリント配線基板のヴィア構造 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006269627A true JP2006269627A (ja) | 2006-10-05 |
Family
ID=37205288
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005083802A Withdrawn JP2006269627A (ja) | 2005-03-23 | 2005-03-23 | プリント配線基板のヴィア構造 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006269627A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8253029B2 (en) | 2007-04-12 | 2012-08-28 | Nec Corporation | Filter circuit element and electronic circuit device |
JP2016507738A (ja) * | 2013-01-18 | 2016-03-10 | ウーテーアー・エス・アー・マニファクチュール・オロロジェール・スイス | 時計センサ用の支持要素 |
-
2005
- 2005-03-23 JP JP2005083802A patent/JP2006269627A/ja not_active Withdrawn
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8253029B2 (en) | 2007-04-12 | 2012-08-28 | Nec Corporation | Filter circuit element and electronic circuit device |
JP2016507738A (ja) * | 2013-01-18 | 2016-03-10 | ウーテーアー・エス・アー・マニファクチュール・オロロジェール・スイス | 時計センサ用の支持要素 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7732913B2 (en) | Semiconductor package substrate | |
US7277298B2 (en) | Multi-terminal device and printed wiring board | |
US6236572B1 (en) | Controlled impedance bus and method for a computer system | |
US6037547A (en) | Via configuration with decreased pitch and/or increased routing space | |
JP5242605B2 (ja) | 配線構造 | |
US20060243481A1 (en) | Apertures for signal shaping using ground and signal PTH back-drilling | |
US6750403B2 (en) | Reconfigurable multilayer printed circuit board | |
JP2005191518A (ja) | 斜行バイアが形成された印刷回路基板およびパッケージ | |
JP2008513998A (ja) | 多層基板アッセンブリにおいて容量結合を低減するための同心スペーサー | |
US20070080465A1 (en) | Printed board, electronic board and electronic device | |
EP1444733B1 (en) | Electronic device carrier adapted for transmitting high frequency signals | |
US20070194434A1 (en) | Differential signal transmission structure, wiring board, and chip package | |
JP4830539B2 (ja) | 多層プリント回路基板 | |
JP4963051B2 (ja) | 信号伝送ケーブルのコネクタ | |
JP2006269627A (ja) | プリント配線基板のヴィア構造 | |
US20080142248A1 (en) | Printed circuit board having coplanar lc balance | |
JP2002271101A (ja) | 半導体装置 | |
CN113678574B (zh) | 一种共模抑制的封装装置和印制电路板 | |
US8063481B2 (en) | High-speed memory package | |
JP4816274B2 (ja) | Lsiのシールド装置、lsiのシールド方法、lsiパッケージ | |
JP2010118592A (ja) | 半導体装置 | |
JP5739363B2 (ja) | 配線基板 | |
JP2004304134A (ja) | 配線基板及びその製造方法 | |
JP2004207609A (ja) | グリッドアレイパッケージ、及びグリッドアレイパッケージを搭載するプリント回路板 | |
JP2006066507A (ja) | プリント配線板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20080603 |