JP2014039162A - プリント回路板 - Google Patents

Abstract

【課題】コモンモード電流に対して第１及び第２コンデンサ素子の実行インダクタンスを低減し、放射ノイズを抑制する。
【解決手段】フィルタ回路１０３が、コンデンサ素子１２１，１２２を有する。コンデンサ素子１２１は、半導体素子１０２の信号出力端子１１１から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させる。コンデンサ素子１２２は、半導体素子１０２の信号出力端子１１２から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させる。コンデンサ素子１２１，１２２は、コモンモード電流に対して、コンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとによる相互インダクタンスが負の値となるように配置されている。
【選択図】図１

Description

本発明は、電子機器に設けられ、差動信号伝送方式のデータ伝送に用いられるプリント回路板に関するものである。

複写機やデジタルカメラなどに代表される電子機器では、印刷高速化や画質高精細化を実現するために、電子機器内でのデータ伝送の高速化が図られている。これに対応するため、データ伝送レートを増やす必要があり、そのためには信号伝送の周波数の増加や信号伝送に用いるデバイスのスイッチング速度の増加が必須である。その結果、従来のシングルエンド方式での信号伝送のままでは、放射ノイズを規制値以内に収めることが困難となり、差動信号伝送方式への切り替えが実施されるようになった。

差動信号伝送方式は、一対の差動信号伝送線路に互いに逆位相で電流を流すため、磁界が互いに打ち消し合うことで放射ノイズ低減に対して有利であることから広く普及している。しかしながら、差動信号伝送方式であっても、実際には放射ノイズがなくなるわけではない。

一般に、差動信号伝送方式では、一対の差動信号伝送線路の電気的特性を同じに設計したとしても放射ノイズが発生する。その原因は、差動信号を送信する半導体素子の内部で発生する差動信号同士の同位相の電流成分であることが知られている。

同位相の電流成分（同相電流）、即ちコモンモード電流は、差動信号を送信する半導体素子の内部での差動信号同士のスイッチングタイミングのずれや、信号波形の立ち上り及び立ち下り特性の差などを原因として発生する。このコモンモード電流が差動信号伝送方式において特有の放射ノイズ発生の主要因である。

逆位相の電流成分（逆相電流）、即ちディファレンシャルモード電流は、互いに発生する磁界を打ち消し合うため、放射ノイズを抑制する効果があるが、コモンモード電流は、互いに発生する磁界を強め合うため、放射ノイズを増大させるように働く。

また、コモンモード電流は、その発生源である差動信号送信用の半導体素子へ帰還するルートが確保されない場合、電子機器の内部に存在する様々な導電体を迷走しながら、プリント配線板の持つ浮遊容量等を介して半導体素子へ帰還するという状態になる。この迷走するコモンモード電流が作る電磁界が大きな放射ノイズとして観測されてしまう。

従来、特許文献１に記載されているフィルタ回路によれば、コモンモード電流を素早く半導体素子へ帰還させることができ、放射ノイズを抑制することができるとしている。特許文献１で提案されているフィルタ回路を簡略化したものを図１５に示す。

図１５において、送信用の半導体素子１と、受信用の半導体素子２１との間には、フィルタ回路１０が設けられている。フィルタ回路１０は、半導体素子１の第１信号出力端子２とグラウンド端子４との間に電気的に接続されたコンデンサ素子７と、半導体素子１の第２信号出力端子３とグラウンド端子４との間に電気的に接続されたコンデンサ素子８とを有している。これらコンデンサ素子７，８により、コモンモード電流を図１５の矢印で示す経路でグラウンド端子４に帰還させて、差動信号伝送線路であるケーブル１８，１９からの放射ノイズを抑制している。

この図１５では、フィルタ回路１０は、更にインダクタ素子１３，１４と、コンデンサ素子１５とを有して、ディファレンシャルモード電流の高調波成分を減衰させて、信号の品質を保つようにしている。また、ケーブル１８，１９の出力側には、終端抵抗２０が設けられている。図１５に示したフィルタ回路１０において、コンデンサ素子７，８として、高周波特性の優れたチップ形のコンデンサ素子を使用するとよい。

特開平４−３７２２１３号公報

図１５に示すフィルタ回路に用いられるような一般的なコンデンサ素子には、電極構造に起因する寄生インダクタによるインダクタンスがわずかに存在する。この寄生インダクタによるインダクタンスは、数ｎＨ以下という非常に小さな値であるので、これまで問題となることはなかった。

しかしながら、近年の電子機器の駆動周波数の高周波化に伴い、放射ノイズで問題となる帯域が高周波帯域へと拡張されてきており、コンデンサ素子のわずかなインダクタンスによっても、フィルタ回路のフィルタ特性が劣化する問題が生じるようになってきた。また、プリント回路板における実装高密度化もフィルタ回路のフィルタ特性の劣化を増長させる一因となっていた。

そこで、本発明は、第１及び第２コンデンサ素子を流れるコモンモード電流に対して第１及び第２コンデンサ素子の実行インダクタンスを低減し、放射ノイズを抑制するプリント回路板を提供することを目的とするものである。

本発明のプリント回路板は、プリント配線板と、グラウンド端子、並びに差動信号を出力する第１信号出力端子及び第２信号出力端子を有し、前記プリント配線板に実装された半導体素子と、前記プリント配線板に実装されたフィルタ回路と、を備え、前記フィルタ回路は、前記半導体素子の第１信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第１コンデンサ素子と、前記半導体素子の第２信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第２コンデンサ素子と、を有し、前記第１コンデンサ素子及び前記第２コンデンサ素子は、前記第１コンデンサ素子及び前記第２コンデンサ素子を流れるコモンモード電流に対して、前記第１コンデンサ素子の寄生インダクタと前記第２コンデンサ素子の寄生インダクタとによる相互インダクタンスが負の値となるように配置されていることを特徴とする。

本発明によれば、コモンモード電流を半導体素子のグラウンド端子に帰還させる第１コンデンサ素子及び第２コンデンサ素子において、コモンモード電流に対する実効インダクタンスが低減するので、放射ノイズを抑制することが可能となる。

第１実施形態に係るプリント回路板の概略構成を示す説明図である。 第１実施形態の差動伝送回路の動作を説明するための図である。 第１コンデンサ素子と第２コンデンサ素子との関係を示す図である。 第２実施形態に係るプリント回路板の概略構成を示す平面図である。 第２実施形態の差動伝送回路の動作を説明するための図である。 第３実施形態に係るプリント回路板の概略構成を示す平面図である。 第３実施形態の差動伝送回路の動作を説明するための図である。 第４実施形態に係るプリント回路板の概略構成を示す説明図である。 第４実施形態の差動伝送回路の動作を説明するための図である。 第５実施形態に係るプリント回路板の概略構成を示す平面図である。 第５実施形態の差動伝送回路の動作を説明するための図である。 参考例におけるコンデンサ素子に寄生インダクタがない理想の状態のフィルタ回路のフィルタ特性を示すグラフである。 比較例のプリント回路板の概略構成を示す説明図である。 比較例の差動伝送回路の動作を説明するための図である。 従来の簡略化したフィルタ回路を有する差動伝送回路の回路図である。

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。

［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。図１（ａ）は、プリント回路板を示す平面図であり、図１（ｂ）は、プリント配線板に実装された半導体素子及びフィルタ回路を含む差動伝送回路を示す回路図である。

図１（ａ）において、プリント回路板１００は、プリント配線板１０１と、プリント配線板１０１に実装された半導体素子１０２と、プリント配線板１０１に実装されたフィルタ回路１０３と、を備えている。プリント配線板１０１は、多層のプリント配線板であり、半導体素子１０２及びフィルタ回路１０３は、プリント配線板１０１の表層に実装され、プリント配線板１０１の表層とは異なる層である内層には、ベタグラウンドパターン１０４が配置されている。

半導体素子１０２は、第１信号出力端子である信号出力端子１１１と、第２信号出力端子である信号出力端子１１２と、グラウンド端子１１３と、を有し、信号出力端子１１１，１１２から互いに逆位相の信号である差動信号を出力する。図１（ａ）では、逆相電流（ディファレンシャルモード電流）を破線矢印で示し、同相電流（コモンモード電流）を実線矢印で示している。

フィルタ回路１０３は、コンデンサ素子（第１コンデンサ素子）１２１と、コンデンサ素子（第２コンデンサ素子）１２２とを有している。コンデンサ素子１２１，１２２は、例えばチップ型のコンデンサ素子である。コンデンサ素子１２１は、半導体素子１０２の信号出力端子１１１から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させるものである。また、コンデンサ素子１２２は、半導体素子１０２の信号出力端子１１２から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させるものである。

コンデンサ素子１２１は、第１端子である端子１４１と、第２端子である端子１４２とを有している。コンデンサ素子１２２は、第３端子である端子１４３と、第４端子である端子１４４とを有している。

また、フィルタ回路１０３は、インダクタ素子（第１インダクタ素子）１３１と、インダクタ素子（第２インダクタ素子）１３２と、コンデンサ素子１２３（第３コンデンサ素子）とを有している。インダクタ素子１３１，１３２は、例えばチップ型のインダクタ素子であり、コンデンサ素子１２３は、例えばチップ型のコンデンサ素子である。本第１実施形態では、フィルタ回路１０３が半導体素子１０２の各端子１１１，１１２に接続されたπ型のローパスフィルタとして機能する。したがって、コンデンサ素子１２１，１２２がインダクタ素子１３１，１３２に対する信号入力側コンデンサ素子であり、コンデンサ素子１２３がインダクタ素子１３１，１３２に対する信号出力側コンデンサ素子である。このπ型のローパスフィルタであるフィルタ回路１０３により、差動信号（ディファレンシャル電流）の高調波成分を減衰させている。

インダクタ素子１３１は、第５端子である端子１４５と、第６端子である端子１４６とを有している。インダクタ素子１３２は、第７端子である端子１４７と、第８端子である端子１４８とを有している。コンデンサ素子１２３は、第９端子である端子１４９と、第１０端子である端子１５０とを有している。

プリント配線板１０１は、半導体素子１０２の信号出力端子１１１とコンデンサ素子１２１の端子１４１とを電気的に接続する導体で形成された配線パターン（第１信号配線パターン）１６１を有している。また、プリント配線板１０１は、コンデンサ素子１２１の端子１４１とインダクタ素子１３１の端子１４５とを電気的に接続する導体で形成された配線パターン１６２を有している。また、プリント配線板１０１は、インダクタ素子１３１の端子１４６とコンデンサ素子１２３の端子１４９とを電気的に接続する導体で形成された配線パターン１６３を有している。また、プリント配線板１０１は、コンデンサ素子１２３の端子１４９と不図示のコネクタ端子とを電気的に接続する導体で形成された配線パターン１６４を有している。

更に、プリント配線板１０１は、半導体素子１０２の信号出力端子１１２とコンデンサ素子１２１の端子１４３とを電気的に接続する導体で形成された配線パターン（第２信号配線パターン）１７１を有している。また、プリント配線板１０１は、コンデンサ素子１２２の端子１４３とインダクタ素子１３２の端子１４７とを電気的に接続する導体で形成された配線パターン１７２を有している。また、プリント配線板１０１は、インダクタ素子１３２の端子１４８とコンデンサ素子１２３の端子１５０とを電気的に接続する導体で形成された配線パターン１７３を有している。また、プリント配線板１０１は、コンデンサ素子１２３の端子１５０と不図示のコネクタ端子とを電気的に接続する導体で形成された配線パターン１７４を有している。

これら配線パターン１６１〜１６４により、差動信号配線パターン１８１（第１差動信号配線パターン）が構成され、配線パターン１７１〜１７４により差動信号配線パターン１８２（第２差動信号配線パターン）が構成されている。差動信号配線パターン１８１と差動信号配線パターン１８２とは線対称となるように形成されている。差動信号配線パターン１８１，１８２は、プリント配線板１０１の表層に配置されている。

本第１実施形態では、差動信号配線パターン１８１と差動信号配線パターン１８２とが線対称に形成されることにより、配線パターン１６１と配線パターン１７１とが同一の長さに設定されている。したがって、配線パターン１６１，１７１のインピーダンス（特にインダクタンス）が互いに同一となる。

なお、プリント配線板１０１の不図示のコネクタ端子は、図１（ｂ）に示す一対の差動信号伝送線路であるケーブル１０５，１０６を介して差動信号を受信する半導体素子１０７に電気的に接続されている。これにより、半導体素子１０２から出力された差動信号は、ケーブル１０５，１０６を介して半導体素子１０７に送信される。なお、ケーブル１０５，１０６と半導体素子１０７との間には、終端抵抗１０８が設けられている。

本第１実施形態では、コンデンサ素子１２１，１２２は、差動信号配線パターン１８１，１８２の間に配置されている。これにより、コンデンサ素子１２１とコンデンサ素子１２２とは互いに近接している。

プリント配線板１０１は、表層に配置され、コンデンサ素子１２１の端子１４２とコンデンサ素子１２２の端子１４４とを電気的に接続するグラウンド配線パターン１９１を有する。グラウンド配線パターン１９１は、ヴィア１９２でベタグラウンドパターン１０４に電気的に接続されている。

また、プリント配線板１０１は、表層に配置され、半導体素子１０２のグラウンド端子１１３に電気的に接続されたグラウンド配線パターン１９３を有する。グラウンド配線パターン１９３は、ヴィア１９４でベタグラウンドパターン１０４に電気的に接続されている。

以上の構成により、コンデンサ素子１２２の端子１４１は、半導体素子１０２の信号出力端子１１１に電気的に接続され、端子１４２は、半導体素子１０２のグラウンド端子１１３に電気的に接続されている。また、コンデンサ素子１２２の端子１４３は、半導体素子１０２の信号出力端子１１２に電気的に接続され、端子１４４は、半導体素子１０２のグラウンド端子１１３に電気的に接続されている。したがって、コンデンサ素子１２１は、半導体素子１０２の信号出力端子１１１から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させることができる。また、コンデンサ素子１２２は、半導体素子１０２の信号出力端子１１２から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させることができる。

ここで、コンデンサ素子１２１，１２２には、キャパシタンス成分のほか、寄生インダクタによるインダクタンス成分が存在する。そこで、コンデンサ素子１２１，１２２を、各コンデンサ素子１２１，１２２を流れるコモンモード電流に対して、コンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとによる相互インダクタンスが負の値となるように配置している。

本第１実施形態では、コンデンサ素子１２１，１２２は、コンデンサ素子１２１の端子１４１とコンデンサ素子１２２の端子１４４とが向かい合い、コンデンサ素子１２１の端子１４２とコンデンサ素子１２２の端子１４３とが向かい合うように配置されている。

これにより、実線矢印で示すコモンモード電流に対するコンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとによる相互インダクタンスが負の値であるので、コモンモード電流に対する合成インダクタンスが低くなる。したがって、コモンモード電流は、各コンデンサ素子１２１，１２２を介して半導体素子１０２のグラウンド端子１１３に帰還しやすくなり、差動信号配線パターン１８１，１８２やケーブル１０５，１０６からの放射ノイズを抑制することができる。

図１２は、参考例として、コンデンサ素子１２１，１２２に寄生インダクタがない理想の状態のフィルタ回路のフィルタ特性を示すグラフである。なお、参考例のフィルタ回路としては、カットオフ周波数を５００ＭＨｚとしたときの３次ベッセルフィルタとしている。各素子の定数は、コンデンサ素子１２１，１２２を１４ｐＦとし、コンデンサ素子１２３を１ｐＦとし、インダクタ素子１３１，１３２を１５．５ｎＨとした。ＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施しフィルタ特性を算出した。

図１２において、実線は３次ベッセルフィルタによるＳｄｄ２１特性、即ち逆相成分の透過特性を示し、点線はＳｃｃ２１特性、即ち同相成分の透過特性を示している。透過特性が小さいほどフィルタ回路としての減衰特性に優れているといえる。Ｓｄｄ２１特性を見るとわかるように、逆相成分に対しては、受信側の半導体素子１０７での信号再生に必要でない高周波成分による符号間干渉が起こらないように、データスペクトラムの通過帯域をカットオフ周波数５００ＭＨｚ以下の帯域に制限するように働く。すなわち、５００ＭＨｚ以上の不要な周波数帯域では３ｄＢ以上の減衰量を確保するような設計になっている。また、Ｓｃｃ２１特性を見るとわかるように、受信側の半導体素子１０７での信号再生に必要でない成分であり、かつ放射ノイズの原因となる同相成分に対しても、高周波を減衰させる特性を有していることがわかる。

図１３は、比較例のプリント回路板の概略構成を示す説明図である。なお、本第１実施形態の構成と同じ部分については同一符号を付与して説明を省略する。

比較例のプリント回路板において、コンデンサ素子１２１，１２２の配置が本第１実施形態と逆である。図１３において、コンデンサ素子１２１，１２２は、コンデンサ素子１２１の端子１４１とコンデンサ素子１２２の端子１４３とが向かい合い、コンデンサ素子１２１の端子１４２とコンデンサ素子１２２の端子１４４とが向かい合うように配置されている。

図１４は、比較例の差動伝送回路の動作を説明するための図であり、図１４（ａ）は、比較例の差動伝送回路において実効インダクタンスＬ_ｅｆｆを考慮した等価回路図である。図１４（ｂ）は、比較例の差動伝送回路のフィルタ回路のフィルタ特性（Ｓｃｃ２１特性、即ち同相成分の減衰特性）を示すグラフであり、ＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施して算出した。

コンデンサ素子１２１とコンデンサ素子１２２とは互いに近接する配置となる。そのため、コモンモード電流に対するコンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとの相互インダクタンスが正の値の＋Ｍとなる。実効インダクタンスＬ_ｅｆｆは、コンデンサ素子１２１の寄生インダクタのインダクタンスＬ_１及びコンデンサ素子１２２の寄生インダクタのインダクタンスＬ_２に正の値の相互インダクタンス＋Ｍが付加されてさらに大きくなる。実効インダクタンスＬ_ｅｆｆは以下の式１で表される。
Ｌ_ｅｆｆ＝Ｌ_１＋Ｌ_２＋２Ｍ （式１）

各素子の定数は、コンデンサ素子１２１，１２２を１４ｐＦとし、コンデンサ素子１２３を１ｐＦとし、インダクタ素子１３１，１３２を１５．５ｎＨとした。チップ型のコンデンサ素子１２１，１２２に１６０８サイズの部品を用い、それらの実装間隔を０．５ｍｍとした場合の実効インダクタンスＬ_ｅｆｆを算出すると０．２５ｎＨであった。

この例では、図１４（ｂ）に示すように、２ＧＨｚ以上の周波数帯域において、寄生インダクタのインダクタンス成分の影響によって減衰特性が劣化している。特に２．８ＧＨｚ以上の帯域ではインダクタンス成分を考慮しない理想的な状態に比べて、大きく劣化することが分かる。

図２は、第１実施形態の差動伝送回路の動作を説明するための図であり、図２（ａ）は、第１実施形態の差動伝送回路において実効インダクタンスＬ_ｅｆｆを考慮した等価回路図である。図２（ｂ）は、第１実施形態の差動伝送回路のフィルタ回路のフィルタ特性（Ｓｃｃ２１特性、即ち同相成分の減衰特性）を示すグラフである。

本第１実施形態では、図１（ａ）の破線矢印で示したディファレンシャルモード電流に対しては、コンデンサ素子１２１，１２２は電流の向きが同じ方向になるため、相互インダクタンスは正の値の＋Ｍとなって、実効インダクタンスＬ_ｅｆｆを増大させる。その結果、コンデンサ素子１２１，１２２へのディファレンシャルモード電流は流れにくくなり、本来、伝送すべき信号波形への影響を小さく抑えられる。

逆に、図１（ａ）の実線矢印で示したコモンモード電流に対しては、コンデンサ素子１２１，１２２は電流の向きが互いに逆方向になり、相互インダクタンスが負の値の−Ｍとなって実効インダクタンスＬ_ｅｆｆを減らすように働く。その結果、コンデンサ素子１２１，１２２へのコモンモード電流が流れやすくなり、放射ノイズの原因となるコモンモード電流がケーブル１０５，１０６へ伝搬するのを低減してグラウンド経由で半導体素子１０２のグラウンド端子１１３へ帰還させることができる。

すなわち、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆは以下の式２で表される。
Ｌ_ｅｆｆ＝Ｌ_１＋Ｌ_２−２Ｍ （式２）

ここで、グラウンド配線パターン１９１及びヴィア１９２を避けてコンデンサ素子１２１，１２２を１ｍｍ間隔で配置した場合を例に算出した実効インダクタンスＬ_ｅｆｆは０．２１７ｎＨとなる。なお、図２（ａ）に示すフィルタ回路１０３としては、カットオフ周波数を５００ＭＨｚとしたときの３次ベッセルフィルタとしている。各素子の定数は、コンデンサ素子１２１，１２２を１４ｐＦとし、コンデンサ素子１２３を１ｐＦとし、インダクタ素子１３１，１３２を１５．５ｎＨとした。ＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施し、図２（ｂ）に示すフィルタ特性を算出した。図２（ｂ）には、比較のため、比較例である図１４（ｂ）のフィルタ特性も合わせて記載してある。図２（ｂ）を見てわかるように、例えば２ＧＨｚ以上の帯域において３ｄＢ程度、フィルタ特性が改善している。

ここで、並行して配置したコンデンサ素子１２１とコンデンサ素子１２２とのなす角度について説明する。図３は、第１コンデンサ素子であるコンデンサ素子１２１と第２コンデンサ素子であるコンデンサ素子１２２との関係を示す図である。

図３（ａ）は、コンデンサ素子１２１とコンデンサ素子１２２とのなす角度θを図示しており、この角度θを０°から１５°まで５°ずつ変化させたときのフィルタ特性の変化を図３（ｂ）に示す。なお、比較のために、比較例である図１４（ｂ）の結果も記載している。

角度θ＝０°のとき、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆが最も小さくなり、最も効果的に放射ノイズを抑制できる。角度θを増加させるに連れ、相互インダクタンスの大きさＭが減少するため、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆが大きくなる。図３（ｂ）を見ると、比較例に対して、角度θ＝１０°までで透過特性の減衰量が１ｄＢ以上確保できる。したがって、角度θが０°以上１０°以下を並行配置するコンデンサ素子１２１，１２２のなす角度の許容範囲として定めるのが好ましい。

以上、本第１実施形態によれば、コモンモード電流に対して、コンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとによる相互インダクタンスが負の値となるように配置されている。これにより、差動信号配線パターン１８１，１８２及びケーブル１０５，１０６からの放射ノイズを抑制することができる。

また、コンデンサ素子１２１の端子１４１とコンデンサ素子１２２の端子１４４とが向かい合い、コンデンサ素子１２１の端子１４２とコンデンサ素子１２２の端子１４３とが向かい合っているので、高密度実装を実現しながら放射ノイズを抑制することができる。

また、配線パターン１６１と配線パターン１７１とが同一の長さに設定されているので、各配線パターン１６１，１７１のインピーダンスがバランスし、信号波形がより安定する。

このように、本第１実施形態によれば、高密度実装および対称配置配線を実現しつつ、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆを低減して高周波帯域におけるフィルタ特性の劣化を軽減し、放射ノイズ抑制が可能となる。

［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図４は、本発明の第２実施形態に係るプリント回路板の概略構成を示す平面図である。本第２実施形態では、コンデンサ素子１２１，１２２の端子１４２，１４４におけるベタグラウンドパターン１０４への接続方式が上記第１実施形態と異なるものである。その他の構成について、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。

本第２実施形態では、プリント回路板２００は、プリント配線板２０１と、プリント配線板に実装されたフィルタ回路１０３とを備えている。プリント配線板２０１は、多層のプリント配線板であり、半導体素子１０２及びフィルタ回路１０３は、プリント配線板２０１の表層に実装され、プリント配線板２０１の表層とは異なる層である内層には、ベタグラウンドパターン１０４が配置されている。

プリント配線板２０１は、コンデンサ素子１２１の端子１４２に電気的に接続され、コンデンサ素子１２２に対向する側に対して反対側に延びる第１グラウンド配線パターンとしてのグラウンド配線パターン１９５を有している。つまり、グラウンド配線パターン１９５は、コンデンサ素子１２１と差動信号配線パターン１８１の配線パターン１６１との間に配置されている。このグラウンド配線パターン１９５は、フィルタ回路１０３が実装された表層に配置されている。そして、グラウンド配線パターン１９５とベタグラウンドパターン１０４とが第１ヴィアであるヴィア１９６を介して電気的に接続されている。

また、プリント配線板２０１は、コンデンサ素子１２２の端子１４４に電気的に接続され、コンデンサ素子１２１に対向する側に対して反対側に延びる第２グラウンド配線パターンとしてのグラウンド配線パターン１９７を有している。つまり、グラウンド配線パターン１９７は、コンデンサ素子１２２と差動信号配線パターン１８２の配線パターン１７２との間に配置されている。このグラウンド配線パターン１９７は、フィルタ回路１０３が実装された表層に配置されている。そして、グラウンド配線パターン１９７とベタグラウンドパターン１０４とが第２ヴィアであるヴィア１９８を介して電気的に接続されている。

差動信号配線パターン１８１のうち、コンデンサ素子１２１の長手方向とほぼ平行な区間である配線パターン１６１には、コンデンサ素子１２１と逆方向にディファレンシャルモード電流が流れる。

他方、差動信号配線パターン１８２のうち、コンデンサ素子１２２の長手方向とほぼ平行な区間である配線パターン１７２には、コンデンサ素子１２２と同じ方向のディファレンシャルモード電流が流れる。

このように差動信号配線パターン１８１，１８２に流れるそれぞれのディファレンシャルモード電流に対して、コンデンサ素子１２１，１２２のそれぞれのディファレンシャルモード電流が異なる影響を与える。その結果、ディファレンシャルモード電流にアンバランスが生じてコモンモード電流が発生する。

本第２実施形態では、コンデンサ素子１２１と配線パターン１６１との間にグラウンド配線パターン１９５が存在する。また、コンデンサ素子１２２と配線パターン１７２との間にグラウンド配線パターン１９７が存在する。これらグラウンド配線パターン１９５，１９７が、ディファレンシャルモード電流同士の結合を弱めて、コモンモード電流の発生を抑制している。

さらに、コンデンサ素子１２１とコンデンサ素子１２２との間には、配線パターンやヴィア等の導体が存在しないため、コンデンサ素子同士を実装制約の範囲内で最も近づけることが可能となる。これによって、負の値−Ｍとなる相互インダクタンスの発生を増大させ、上記第１実施形態で述べたコモンモード電流に対する実効インダクタンスＬ_ｅｆｆを減らす効果をより高めることが可能となる。

ここで、コンデンサ素子１２１，１２２を０．５ｍｍ間隔で配置した場合を例に算出した実効インダクタンスＬ_ｅｆｆは０．１８ｎＨとなる。

図５は、第２実施形態の差動伝送回路の動作を説明するための図であり、図５（ａ）は、第２実施形態の差動伝送回路において実効インダクタンスＬ_ｅｆｆを考慮した等価回路図である。図５（ｂ）は、第２実施形態の差動伝送回路のフィルタ回路のフィルタ特性（Ｓｃｃ２１特性、即ち同相成分の減衰特性）を示すグラフである。なお、本第２実施形態のフィルタ回路１０３としては、カットオフ周波数を５００ＭＨｚとしたときの３次ベッセルフィルタとしている。各素子の定数は、コンデンサ素子１２１，１２２を１４ｐＦとし、コンデンサ素子１２３を１ｐＦとし、インダクタ素子１３１，１３２を１５．５ｎＨとした。図５（ａ）の等価回路をＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施しフィルタ特性を算出した。

図５（ｂ）には、比較のため、比較例である図１４（ｂ）のフィルタ特性も合わせて記載してある。図５（ｂ）を見てわかるように、例えば２ＧＨｚ以上の帯域において５ｄＢ程度、フィルタ特性が改善している。

以上、本第２実施形態によれば、更に、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆを低減して高周波帯域におけるフィルタ特性の劣化を軽減し、放射ノイズ抑制が可能となる。

［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図６は、本発明の第３実施形態に係るプリント回路板の概略構成を示す平面図である。本第３実施形態では、フィルタ回路の構成が上記第１実施形態と異なるものである。その他の構成について、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。

プリント回路板３００は、プリント配線板３０１と、プリント配線板３０１に実装された半導体素子１０２及びフィルタ回路３０３と、を備えている。プリント配線板３０１は、多層のプリント配線板であり、半導体素子１０２及びフィルタ回路３０３は、プリント配線板３０１の表層に実装され、プリント配線板３０１の表層とは異なる層である内層には、ベタグラウンドパターン１０４が配置されている。

本第３実施形態では、上記第１実施形態のコンデンサ素子１２３の代わりに、２つのコンデンサ素子３２４，３２５に置き換えたものである。即ち、フィルタ回路３０３は、上記第１実施形態と同様のコンデンサ素子１２１，１２２、インダクタ素子１３１，１３２の他、第４コンデンサ素子としてのコンデンサ素子３２４、及び第５コンデンサ素子としてのコンデンサ素子３２５を有している。コンデンサ素子３２４，３２５は、例えばチップ型のコンデンサ素子である。

本第３実施形態では、フィルタ回路３０３が半導体素子１０２の各端子１１１，１１２に接続されたπ型のローパスフィルタとして機能する。コンデンサ素子１２１，１２２がインダクタ素子１３１，１３２に対する信号入力側コンデンサ素子であり、コンデンサ素子３２４，３２５がインダクタ素子１３１，１３２に対する信号出力側コンデンサ素子である。このπ型のローパスフィルタであるフィルタ回路３０３により、差動信号（ディファレンシャル電流）の高調波成分を減衰させている。

コンデンサ素子３２４は、第１１端子としての端子３５１と、第１２端子としての端子３５２とを有している。また、コンデンサ素子３２５は、第１３端子としての端子３５３と、第１４端子としての端子３５４とを有している。

プリント配線板３０１は、半導体素子１０２の信号出力端子１１１とコンデンサ素子１２１の端子１４１とを電気的に接続する導体で形成された配線パターン（第１信号配線パターン）３６１を有している。また、プリント配線板３０１は、コンデンサ素子１２１の端子１４１とインダクタ素子１３１の端子１４５とを電気的に接続する導体で形成された配線パターン３６２を有している。また、プリント配線板３０１は、インダクタ素子１３１の端子１４６とコンデンサ素子３２４の端子３５１とを電気的に接続する導体で形成された配線パターン３６３を有している。また、プリント配線板３０１は、コンデンサ素子３２４の端子３５１と不図示のコネクタ端子とを電気的に接続する導体で形成された配線パターン３６４を有している。

更に、プリント配線板３０１は、半導体素子１０２の信号出力端子１１２とコンデンサ素子１２１の端子１４３とを電気的に接続する導体で形成された配線パターン（第２信号配線パターン）３７１を有している。また、プリント配線板３０１は、コンデンサ素子１２２の端子１４３とインダクタ素子１３２の端子１４７とを電気的に接続する導体で形成された配線パターン３７２を有している。また、プリント配線板３０１は、インダクタ素子１３２の端子１４８とコンデンサ素子３２５の端子３５３とを電気的に接続する導体で形成された配線パターン３７３を有している。また、プリント配線板３０１は、コンデンサ素子３２５の端子３５３と不図示のコネクタ端子とを電気的に接続する導体で形成された配線パターン３７４を有している。

これら配線パターン３６１〜３６４により、差動信号配線パターン３８１（第１差動信号配線パターン）が構成され、配線パターン３７１〜３７４により差動信号配線パターン３８２（第２差動信号配線パターン）が構成されている。差動信号配線パターン３８１と差動信号配線パターン３８２とは線対称となるように形成されている。差動信号配線パターン３８１，３８２は、プリント配線板３０１の表層に配置されている。

なお、プリント配線板３０１の不図示のコネクタ端子は、上記第１実施形態と同様、ケーブルを介して差動信号を受信する半導体素子に電気的に接続されている。これにより、半導体素子１０２から出力された差動信号は、ケーブルを介して受信側の半導体素子に送信される。

本第３実施形態では、コンデンサ素子３２４，３２５は、差動信号配線パターン３８１，３８２の間に配置されている。これにより、コンデンサ素子３２４とコンデンサ素子３２５とは互いに近接している。

プリント配線板３０１は、表層に配置され、コンデンサ素子３２４の端子３５２とコンデンサ素子３２５の端子３５４とを電気的に接続するグラウンド配線パターン３９１を有する。グラウンド配線パターン３９１は、ヴィア３９２でベタグラウンドパターン１０４に電気的に接続されている。

以上の構成により、コンデンサ素子３２４の端子３５１は、半導体素子１０２の信号出力端子１１１にインダクタ素子１３１を介して電気的に接続され、端子３５２は、半導体素子１０２のグラウンド端子１１３に電気的に接続されている。また、コンデンサ素子３２５の端子３５３は、半導体素子１０２の信号出力端子１１２にインダクタ素子１３２を介して電気的に接続され、端子３５４は、半導体素子１０２のグラウンド端子１１３に電気的に接続されている。したがって、コンデンサ素子３２４は、半導体素子１０２の信号出力端子１１１から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させることができる。また、コンデンサ素子３２５は、半導体素子１０２の信号出力端子１１２から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させることができる。

ここで、コンデンサ素子３２４，３２５には、キャパシタンス成分のほか、寄生インダクタによるインダクタンス成分が存在する。そこで、コンデンサ素子３２４，３２５を、各コンデンサ素子３２４，３２５を流れるコモンモード電流に対して、コンデンサ素子３２４の寄生インダクタとコンデンサ素子３２５の寄生インダクタとによる相互インダクタンスが負の値となるように配置している。

本第３実施形態では、コンデンサ素子３２４，３２５は、コンデンサ素子３２４の端子３５１とコンデンサ素子３２５の端子３５４とが向かい合い、コンデンサ素子３２４の端子３５２とコンデンサ素子３２５の端子３５３とが向かい合うように配置されている。

これにより、実線矢印で示すコモンモード電流に対するコンデンサ素子３２４の寄生インダクタとコンデンサ素子３２５の寄生インダクタとによる相互インダクタンスが負の値であるので、コモンモード電流に対する合成インダクタンスが低くなる。したがって、コモンモード電流は、各コンデンサ素子３２４，３２５を介して半導体素子１０２のグラウンド端子１１３に帰還しやすくなり、差動信号配線パターン３８１，３８２これに接続されたケーブルからの放射ノイズを抑制することができる。

つまり、図６において、ディファレンシャルモード電流、即ち信号波形に対するフィルタ特性は、上記第１実施形態と同等でありながら、コンデンサ素子３２４，３２５がコモンモード電流を半導体素子１０２のグラウンド端子１１３へ帰還させるように働く。そのため、本第３実施形態のフィルタ回路３０３は、更なるフィルタ特性の改善が実現できる。

ここで、コンデンサ素子１２１とコンデンサ素子１２２、及びコンデンサ素子３２４とコンデンサ素子３２５をそれぞれ１ｍｍ間隔で配置した場合を例に算出した実効インダクタンスＬ_ｅｆｆは０．２１７ｎＨとなる。

図７は、第３実施形態の差動伝送回路の動作を説明するための図であり、図７（ａ）は、第３実施形態の差動伝送回路において実効インダクタンスＬ_ｅｆｆを考慮した等価回路図である。図７（ｂ）は、第３実施形態の差動伝送回路のフィルタ回路のフィルタ特性（Ｓｃｃ２１特性、即ち同相成分の減衰特性）を示すグラフである。なお、本第３実施形態のフィルタ回路３０３としては、カットオフ周波数を５００ＭＨｚとしたときの３次ベッセルフィルタとしている。各素子の定数は、コンデンサ素子１２１，１２２を１４ｐＦとし、コンデンサ素子３２４，３２５を２ｐＦとし、インダクタ素子１３１，１３２を１５．５ｎＨとした。図７（ａ）の等価回路をＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施しフィルタ特性を算出した。

また、上記第１実施形態と同様、差動信号配線パターン３８１，３８２は、ケーブル１０５，１０６を介して差動信号を受信する半導体素子１０７に電気的に接続されている。これにより、半導体素子１０２から出力された差動信号は、ケーブル１０５，１０６を介して受信側の半導体素子１０７に送信される。

図７（ｂ）には、比較のため、比較例である図１４（ｂ）のフィルタ特性も合わせて記載してある。図７（ｂ）を見てわかるように、たとえば２ＧＨｚ以上の帯域において６ｄＢ以上、最大で３０ｄＢ程度、フィルタ特性が改善している。

なお、コンデンサ素子３２４，３２５のベタグラウンドパターン１０４への接続構造を、上記第２実施形態のコンデンサ素子１２１，１２２のベタグラウンドパターン１０４への接続構造と同様にしてもよい。

以上、本第３実施形態によれば、高密度実装および対称配置配線を実現しつつ、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆを低減して高周波帯域におけるフィルタ特性の劣化を軽減し、放射ノイズ抑制が可能となる。

そして、フィルタ回路３０３では、上記第１，第２実施形態のフィルタ回路３０３よりも、さらなる放射ノイズ抑制が可能となる。

［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。図８は、本発明の第４実施形態に係るプリント回路板の概略構成を示す説明図である。図８（ａ）は、プリント回路板を示す平面図であり、図８（ｂ）は、プリント配線板に実装された半導体素子及びフィルタ回路を含む差動伝送回路を示す回路図である。本第４実施形態では、フィルタ回路の構成が上記第１実施形態と異なるものである。その他の構成について、上記第１実施形態と同様の構成については、同一符号を付して説明を省略する。

図８（ａ）において、プリント回路板４００は、プリント配線板４０１と、プリント配線板４０１に実装された半導体素子１０２と、プリント配線板４０１に実装されたフィルタ回路４０３と、を備えている。プリント配線板４０１は、多層のプリント配線板であり、半導体素子１０２及びフィルタ回路４０３は、プリント配線板４０１の表層に実装され、プリント配線板４０１の表層とは異なる層である内層には、ベタグラウンドパターン１０４が配置されている。

上記第１〜第３実施形態では、フィルタ回路がπ型のローパスフィルタである場合について説明したが、フィルタ回路がＴ型のローパスフィルタの場合であってもよい。

本第４実施形態では、フィルタ回路４０３は、半導体素子１０２の各端子１１１，１１２に接続されたＴ型のローパスフィルタとして機能する。フィルタ回路４０３は、上記第１実施形態と同様、コンデンサ素子１２１，１２２を有している。更に、フィルタ回路４０３は、インダクタ素子（第３インダクタ素子）４３３と、インダクタ素子（第４インダクタ素子）４３４と、インダクタ素子（第５インダクタ素子）４３５と、インダクタ素子（第６インダクタ素子）４３６とを有している。インダクタ素子４３３〜４３６は、例えばチップ型のインダクタ素子である。本第４実施形態では、インダクタ素子４３３，４３４がコンデンサ素子１２１，１２２に対する信号入力側インダクタ素子であり、インダクタ素子４３５，４３６がコンデンサ素子１２１，１２２に対する信号出力側インダクタ素子である。このＴ型のローパスフィルタであるフィルタ回路４０３により、差動信号（ディファレンシャル電流）の高調波成分を減衰させている。

インダクタ素子４３３は、第１５端子である端子４４５と、第１６端子である端子４４６とを有する。インダクタ素子４３４は、第１７端子である端子４４７と、第１８端子である端子４４８とを有する。インダクタ素子４３５は、第１９端子である端子４４９と、第２０端子である端子４５０とを有する。インダクタ素子４３６は、第２１端子である端子４５１と、第２２端子である端子４５２とを有する。

プリント配線板４０１は、半導体素子１０２の信号出力端子１１１とインダクタ素子４３３の端子４４５とを電気的に接続する導体で形成された配線パターン４６１を有している。また、プリント配線板４０１は、インダクタ素子４３３の端子４４６とコンデンサ素子１２１の端子１４１とを電気的に接続する導体で形成された配線パターン（第１信号配線パターン）４６２を有している。また、プリント配線板４０１は、コンデンサ素子１２１の端子１４１とインダクタ素子４３５の端子４４９とを電気的に接続する導体で形成された配線パターン４６３を有している。また、プリント配線板４０１は、インダクタ素子４３５の端子４５０と不図示のコネクタ端子とを電気的に接続する導体で形成された配線パターン４６４を有している。

更に、プリント配線板４０１は、半導体素子１０２の信号出力端子１１２とインダクタ素子４３４の端子４４７とを電気的に接続する導体で形成された配線パターン４７１を有している。また、プリント配線板４０１は、インダクタ素子４３４の端子４４８とコンデンサ素子１２２の端子１４３とを電気的に接続する導体で形成された配線パターン（第２信号配線パターン）４７２を有している。また、プリント配線板４０１は、コンデンサ素子１２２の端子１４３とインダクタ素子４３６の端子４５１とを電気的に接続する導体で形成された配線パターン４７３を有している。また、プリント配線板４０１は、インダクタ素子４３６の端子４５２と不図示のコネクタ端子とを電気的に接続する導体で形成された配線パターン４７４を有している。

これら配線パターン４６１〜４６４により、差動信号配線パターン４８１（第１差動信号配線パターン）が構成され、配線パターン４７１〜４７４により差動信号配線パターン４８２（第２差動信号配線パターン）が構成されている。差動信号配線パターン４８１と差動信号配線パターン４８２とは線対称となるように形成されている。差動信号配線パターン４８１，４８２は、プリント配線板４０１の表層に配置されている。

本第４実施形態では、差動信号配線パターン４８１と差動信号配線パターン４８２とが線対称に形成されることにより、配線パターン４６２と配線パターン４７２とが同一の長さに設定されている。したがって、配線パターン４６２，４７２のインピーダンス（特にインダクタンス）が互いに同一となる。

なお、プリント配線板４０１の不図示のコネクタ端子は、図８（ｂ）に示す一対の差動信号伝送線路であるケーブル１０５，１０６を介して差動信号を受信する半導体素子１０７に電気的に接続されている。これにより、半導体素子１０２から出力された差動信号は、ケーブル１０５，１０６を介して半導体素子１０７に送信される。

本第４実施形態では、コンデンサ素子１２１，１２２は、差動信号配線パターン４８１，４８２の間に配置されている。これにより、コンデンサ素子１２１とコンデンサ素子１２２とは互いに近接している。

プリント配線板４０１は、表層に配置され、コンデンサ素子１２１の端子１４２とコンデンサ素子１２２の端子１４４とを電気的に接続するグラウンド配線パターン１９１を有する。グラウンド配線パターン１９１は、ヴィア１９２でベタグラウンドパターン１０４に電気的に接続されている。

つまり、コンデンサ素子１２２の端子１４１は、インダクタ素子４３３を介して半導体素子１０２の信号出力端子１１１に電気的に接続され、端子１４２は、半導体素子１０２のグラウンド端子１１３に電気的に接続されている。また、コンデンサ素子１２２の端子１４３は、インダクタ素子４３４を介して半導体素子１０２の信号出力端子１１２に電気的に接続され、端子１４４は、半導体素子１０２のグラウンド端子１１３に電気的に接続されている。したがって、コンデンサ素子１２１は、半導体素子１０２の信号出力端子１１１から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させることができる。また、コンデンサ素子１２２は、半導体素子１０２の信号出力端子１１２から出力される信号に含まれるコモンモード電流を半導体素子１０２のグラウンド端子１１３に帰還させることができる。

ここで、コンデンサ素子１２１，１２２には、キャパシタンス成分のほか、寄生インダクタによるインダクタンス成分が存在する。そこで、コンデンサ素子１２１，１２２を、各コンデンサ素子１２１，１２２を流れるコモンモード電流に対して、コンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとによる相互インダクタンスが負の値となるように配置している。

本第４実施形態では、コンデンサ素子１２１，１２２は、コンデンサ素子１２１の端子１４１とコンデンサ素子１２２の端子１４４とが向かい合い、コンデンサ素子１２１の端子１４２とコンデンサ素子１２２の端子１４３とが向かい合うように配置されている。

これにより、実線矢印で示すコモンモード電流に対するコンデンサ素子１２１の寄生インダクタとコンデンサ素子１２２の寄生インダクタとによる相互インダクタンスが負の値であるので、コモンモード電流に対する合成インダクタンスが低くなる。したがって、コモンモード電流は、各コンデンサ素子１２１，１２２を介して半導体素子１０２のグラウンド端子１１３に帰還しやすくなり、差動信号配線パターン４８１，４８２やケーブル１０５，１０６からの放射ノイズを抑制することができる。

ここで、上記第１実施形態と同様に、グラウンド配線パターン１９１及びヴィア１９２を避けてコンデンサ素子１２１とコンデンサ素子１２２とを１ｍｍ間隔で配置した場合を例に算出した実効インダクタンスＬ_ｅｆｆは０．２１７ｎＨとなる。

図９は、第４実施形態の差動伝送回路の動作を説明するための図であり、図９（ａ）は、第４実施形態の差動伝送回路において実効インダクタンスＬ_ｅｆｆを考慮した等価回路図である。図９（ｂ）は、第４実施形態の差動伝送回路のフィルタ回路のフィルタ特性（Ｓｃｃ２１特性、即ち同相成分の減衰特性）を示すグラフである。なお、本第４実施形態のフィルタ回路４０３としては、カットオフ周波数を５００ＭＨｚとしたときの３次ベッセルフィルタとしている。各素子の定数は、インダクタ素子４３３，４３４を３５ｎＨとし、コンデンサ素子１２１，１２２を６．２ｐＦとし、インダクタ素子４３５，４３６を５．４ｎＨとした。図９（ａ）の等価回路をＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施しフィルタ特性を算出した。

図９（ｂ）には、比較のため、上記第１実施形態の等価回路によるフィルタ特性も合わせて記載してある。図９（ｂ）を見てわかるように、たとえば２ＧＨｚ以上の帯域においてフィルタ特性がさらに改善している。

以上、本第４実施形態によれば、更に、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆを低減して高周波帯域におけるフィルタ特性の劣化を軽減し、放射ノイズ抑制が可能となる。

なお、コンデンサ素子１２１，１２２として用いる静電容量値の範囲は０．４ｐＦ〜７ｎＦとし、インダクタ素子４３３〜４３６として用いる自己インダクタンス値の範囲は１ｎＨ〜１８μＨとするのがよい。この範囲に定めた理由を説明する。まず、コンデンサ素子１２１，１２２並びにインダクタ素子４３３〜４３６の下限値の決定理由を説明する。より高いカットオフ周波数にするには、フィルタ回路４０３を構成する素子の定数を小さくせねばならないが、素子の定数が小さくなると、相対的に素子の寄生成分の影響が大きくなるため、所望の通過帯域特性が得られなくなる。すなわち、差動信号伝送波形に乱れが生じる。その乱れが発生しないカットオフ周波数の上限は２．５ＧＨｚを実現するために用いる各素子の値の最小値を下限として決定した。次に、コンデンサ素子１２１，１２２並びにインダクタ素子４３３〜４３６の上限値の決定理由を説明する。放射ノイズが問題となり、フィルタ回路４０３の適用が必要となる信号の周波数下限値は１ＭＨｚ程度である。このカットオフ周波数１ＭＨｚを実現するために用いる各素子の値の最大値を上限として決定した。なお、上記値の範囲は、フィルタ回路としてπ型およびＴ型の２種類の構成を考慮して決定したものである。以上のように各素子の定数を設定すると、より効果的に放射ノイズを抑制することができる。

［第５実施形態］
次に、本発明の第５実施形態に係るプリント回路板について説明する。図１０は、本発明の第５実施形態に係るプリント回路板の概略構成を示す平面図である。本第５実施形態では、コンデンサ素子１２１，１２２の端子１４２，１４４におけるベタグラウンドパターン１０４への接続方式が上記第４実施形態と異なるものである。その他の構成について、上記第４実施形態と同様の構成については、同一符号を付して説明を省略する。

本第５実施形態では、プリント回路板５００は、プリント配線板５０１と、プリント配線板に実装されたフィルタ回路４０３とを備えている。プリント配線板５０１は、多層のプリント配線板であり、半導体素子１０２及びフィルタ回路４０３は、プリント配線板５０１の表層に実装され、プリント配線板５０１の表層とは異なる層である内層には、ベタグラウンドパターン１０４が配置されている。

プリント配線板５０１は、コンデンサ素子１２１の端子１４２に電気的に接続され、コンデンサ素子１２２に対向する側に対して反対側に延びる第２グラウンド配線パターンとしてのグラウンド配線パターン５９５を有している。つまり、グラウンド配線パターン５９５は、コンデンサ素子１２１と差動信号配線パターン４８１の配線パターン４６２との間に配置されている。このグラウンド配線パターン５９５は、フィルタ回路４０３が実装された表層に配置されている。そして、グラウンド配線パターン５９５とベタグラウンドパターン１０４とが第１ヴィアであるヴィア５９６を介して電気的に接続されている。

また、プリント配線板５０１は、コンデンサ素子１２２の端子１４４に電気的に接続され、コンデンサ素子１２１に対向する側に対して反対側に延びる第２グラウンド配線パターンとしてのグラウンド配線パターン５９７を有している。つまり、グラウンド配線パターン５９７は、コンデンサ素子１２２と差動信号配線パターン４８２の配線パターン４７２との間に配置されている。このグラウンド配線パターン４９７は、フィルタ回路４０３が実装された表層に配置されている。そして、グラウンド配線パターン４９７とベタグラウンドパターン１０４とが第２ヴィアであるヴィア５９８を介して電気的に接続されている。

差動信号配線パターン４８１のうち、コンデンサ素子１２１の長手方向とほぼ平行な区間である配線パターン４６２には、コンデンサ素子１２１と逆方向にディファレンシャルモード電流が流れる。

他方、差動信号配線パターン４８２のうち、コンデンサ素子１２２の長手方向とほぼ平行な区間である配線パターン４７３には、コンデンサ素子１２２と同じ方向のディファレンシャルモード電流が流れる。

このように差動信号配線パターン４８１，４８２に流れるそれぞれのディファレンシャルモード電流に対して、コンデンサ素子１２１，１２２のそれぞれのディファレンシャルモード電流が異なる影響を与える。その結果、ディファレンシャルモード電流にアンバランスが生じてコモンモード電流が発生する。

本第５実施形態では、コンデンサ素子１２１と配線パターン４６２との間にグラウンド配線パターン５９５が存在する。また、コンデンサ素子１２２と配線パターン４７３との間にグラウンド配線パターン５９７が存在する。これらグラウンド配線パターン５９５，５９７が、ディファレンシャルモード電流同士の結合を弱めて、コモンモード電流の発生を抑制している。

さらに、コンデンサ素子１２１とコンデンサ素子１２２との間には、配線パターンやヴィア等の導体が存在しないため、コンデンサ素子同士を実装制約の範囲内で最も近づけることが可能となる。これによって、負の値−Ｍとなる相互インダクタンスの発生を増大させ、上記第４実施形態で述べたコモンモード電流に対する実効インダクタンスＬ_ｅｆｆを減らす効果をより高めることが可能となる。

ここで、上記第２実施形態と同様にコンデンサ素子１２１，１２２を０．５ｍｍ間隔で配置した場合を例に算出した実効インダクタンスＬ_ｅｆｆは０．１８ｎＨとなる。

図１１は、第５実施形態の差動伝送回路の動作を説明するための図であり、図１１（ａ）は、第５実施形態の差動伝送回路において実効インダクタンスＬ_ｅｆｆを考慮した等価回路図である。図１１（ｂ）は、第５実施形態の差動伝送回路のフィルタ回路のフィルタ特性（Ｓｃｃ２１特性、即ち同相成分の減衰特性）を示すグラフである。なお、本第５実施形態のフィルタ回路４０３としては、カットオフ周波数を５００ＭＨｚとしたときの３次ベッセルフィルタとしている。各素子の定数は、インダクタ素子４３３，４３４を３５ｎＨとし、コンデンサ素子１２１，１２２を６．２ｐＦとし、インダクタ素子４３５，４３６を５．４ｎＨとした。図１１（ａ）の等価回路をＡＮＳＹＳ社のＡｎｓｏｆｔＤｅｓｉｇｎｅｒを用いてシミュレーションを実施しフィルタ特性を算出した。

図１１（ｂ）には、比較のため、上記第２実施形態の等価回路によるフィルタ特性も合わせて記載してある。図１１（ｂ）を見てわかるように、たとえば２ＧＨｚ以上の帯域においてフィルタ特性がさらに改善している。

以上、本第５実施形態によれば、更に、コモンモード電流に対する実効インダクタンスＬ_ｅｆｆを低減して高周波帯域におけるフィルタ特性の劣化を軽減し、放射ノイズ抑制が可能となる。

なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。

上記第１〜第５実施形態では、コンデンサ素子１２１，１２２の端子同士が対向する場合について説明したが、これに限定するものではない。コンデンサ素子１２１，１２２の相互インダクタンスが負の値になる配置であれば、各コンデンサ素子１２１，１２２は、他の配置であっても構わない。

上記第１〜第５実施形態では、送信側の半導体素子１０２と受信側の半導体素子１０７とが互いに異なるプリント配線板に実装されてケーブル１０５，１０６で電気的に接続されている場合について説明したが、これに限定するものではない。半導体素子１０２と半導体素子１０７とが同一のプリント配線板に実装されている場合であっても同様の効果を奏するものである。この場合、プリント配線板と、プリント配線板に実装された半導体素子１０２，１０７及びフィルタ回路とを有してプリント回路板が構成される。

１００…プリント回路板、１０１…プリント配線板、１０２…半導体素子、１０３…フィルタ回路、１１１…信号出力端子（第１信号出力端子）、１１２…信号出力端子（第２信号出力端子）、１１３…グラウンド端子、１２１…コンデンサ素子（第１コンデンサ素子）、１２２…コンデンサ素子（第２コンデンサ素子）、１２３…コンデンサ素子（第３コンデンサ素子）、１３１…インダクタ素子（第１インダクタ素子）、１３２…インダクタ素子（第２インダクタ素子）

Claims (12)

1. プリント配線板と、
   グラウンド端子、並びに差動信号を出力する第１信号出力端子及び第２信号出力端子を有し、前記プリント配線板に実装された半導体素子と、
   前記プリント配線板に実装されたフィルタ回路と、を備え、
   前記フィルタ回路は、
   前記半導体素子の第１信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第１コンデンサ素子と、
   前記半導体素子の第２信号出力端子から出力される信号に含まれるコモンモード電流を前記半導体素子のグラウンド端子に帰還させる第２コンデンサ素子と、を有し、
   前記第１コンデンサ素子及び前記第２コンデンサ素子は、前記第１コンデンサ素子及び前記第２コンデンサ素子を流れるコモンモード電流に対して、前記第１コンデンサ素子の寄生インダクタと前記第２コンデンサ素子の寄生インダクタとによる相互インダクタンスが負の値となるように配置されていることを特徴とするプリント回路板。
2. 前記第１コンデンサ素子は、前記半導体素子の第１信号出力端子に電気的に接続された第１端子と、前記半導体素子のグラウンド端子に電気的に接続された第２端子とを有し、
   前記第２コンデンサ素子は、前記半導体素子の第２信号出力端子に電気的に接続された第３端子と、前記半導体素子のグラウンド端子に電気的に接続された第４端子とを有することを特徴とする請求項１に記載のプリント回路板。
3. 前記第１コンデンサ素子及び前記第２コンデンサ素子は、前記第１コンデンサ素子の第１端子と前記第２コンデンサ素子の第４端子とが向かい合い、前記第１コンデンサ素子の第２端子と前記第２コンデンサ素子の第３端子とが向かい合うように配置されていることを特徴とする請求項２に記載のプリント回路板。
4. 前記フィルタ回路は、
   第５端子及び第６端子を有する第１インダクタ素子と、
   第７端子及び第８端子を有する第２インダクタ素子と、
   第９端子及び第１０端子を有する第３コンデンサ素子と、を有し、
   前記第１コンデンサ素子の第１端子と前記第１インダクタ素子の第５端子とが電気的に接続され、
   前記第２コンデンサ素子の第３端子と前記第２インダクタ素子の第７端子とが電気的に接続され、
   前記第１インダクタ素子の第６端子と前記第３コンデンサ素子の第９端子とが電気的に接続され、
   前記第２インダクタ素子の第８端子と前記第３コンデンサ素子の第１０端子とが電気的に接続されていることを特徴とする請求項２又は３に記載のプリント回路板。
5. 前記フィルタ回路は、
   第５端子及び第６端子を有する第１インダクタ素子と、
   第７端子及び第８端子を有する第２インダクタ素子と、
   第１１端子及び第１２端子を有する第４コンデンサ素子と、
   第１３端子及び第１４端子を有する第５コンデンサ素子と、を有し、
   前記第１コンデンサ素子の第１端子と前記第１インダクタ素子の第５端子とが電気的に接続され、
   前記第２コンデンサ素子の第３端子と前記第２インダクタ素子の第７端子とが電気的に接続され、
   前記第１インダクタ素子の第６端子と前記第４コンデンサ素子の第１端子とが電気的に接続され、
   前記第２インダクタ素子の第８端子と前記第５コンデンサ素子の第１３端子とが電気的に接続され、
   前記第４コンデンサ素子の第１２端子と前記半導体素子のグラウンド端子とが電気的に接続され、
   前記第５コンデンサ素子の第１４端子と前記半導体素子のグラウンド端子とが電気的に接続されていることを特徴とする請求項２又は３に記載のプリント回路板。
6. 前記第４コンデンサ素子及び前記第５コンデンサ素子は、前記第４コンデンサ素子及び前記第５コンデンサ素子を流れるコモンモード電流に対して、前記第４コンデンサ素子の寄生インダクタと前記第５コンデンサ素子の寄生インダクタとによる相互インダクタンスが負の値となるように配置されていることを特徴とする請求項５に記載のプリント回路板。
7. 前記第４コンデンサ素子及び前記第５コンデンサ素子は、前記第４コンデンサ素子の第１１端子と前記第５コンデンサ素子の第１４端子とが向かい合い、前記第４コンデンサ素子の第１２端子と前記第５コンデンサ素子の第１３端子とが向かい合うように配置されていることを特徴とする請求項６に記載のプリント回路板。
8. 前記プリント配線板は、
   前記半導体素子の第１信号出力端子と前記第１コンデンサ素子の第１端子とを電気的に接続する第１信号配線パターンと、
   前記半導体素子の第２信号出力端子と前記第２コンデンサ素子の第３端子とを電気的に接続する第２信号配線パターンとを有し、
   前記第１信号配線パターンと前記第２信号配線パターンとは、同一の長さに設定されていることを特徴とする請求項２乃至７のいずれか１項に記載のプリント回路板。
9. 前記プリント配線板は、
   前記フィルタ回路が実装された層とは異なる層に配置され、前記半導体素子のグラウンド端子に電気的に接続されたベタグラウンドパターンと、
   前記フィルタ回路が実装された層であって、前記第１コンデンサ素子の第２端子に電気的に接続され、前記第２コンデンサ素子に対向する側に対して反対側に延びる第１グラウンド配線パターンと、
   前記フィルタ回路が実装された層であって、前記第２コンデンサ素子の第４端子に電気的に接続され、前記第１コンデンサ素子に対向する側に対して反対側に延びる第２グラウンド配線パターンと、を有し、
   前記第１グラウンド配線パターンと前記ベタグラウンドパターンとが第１ヴィアを介して電気的に接続され、
   前記第２グラウンド配線パターンと前記ベタグラウンドパターンとが第２ヴィアを介して電気的に接続されていることを特徴とする請求項８に記載のプリント回路板。
10. 前記フィルタ回路は、
    第１５端子及び第１６端子を有する第３インダクタ素子と、
    第１７端子及び第１８端子を有する第４インダクタ素子と、
    第１９端子及び第２０端子を有する第５インダクタ素子と、
    第２１端子及び第２２端子を有する第６インダクタ素子と、を有し、
    前記半導体素子の第１信号出力端子と前記第３インダクタ素子の第１５端子とが電気的に接続され、
    前記半導体素子の第２信号出力端子と前記第４インダクタ素子の第１７端子とが電気的に接続され、
    前記第３インダクタ素子の第１６端子と前記第１コンデンサ素子の第１端子とが電気的に接続され、
    前記第４インダクタ素子の第１８端子と前記第２コンデンサ素子の第３端子とが電気的に接続され、
    前記第１コンデンサ素子の第１端子と前記第５インダクタ素子の第１９端子とが電気的に接続され、
    前記第２コンデンサ素子の第３端子と前記第６インダクタ素子の第２１端子とが電気的に接続されていることを特徴とする請求項２又は３に記載のプリント回路板。
11. 前記プリント配線板は、
    前記第３インダクタ素子の第１６端子と前記第１コンデンサ素子の第１端子とを電気的に接続する第１信号配線パターンと、
    前記第４インダクタ素子の第１８端子と前記第２コンデンサ素子の第３端子とを電気的に接続する第２信号配線パターンとを有し、
    前記第１信号配線パターンと前記第２信号配線パターンとは、同一の長さに設定されていることを特徴とする請求項１０に記載のプリント回路板。
12. 前記プリント配線板は、
    前記フィルタ回路が実装された層とは異なる層に配置され、前記半導体素子のグラウンド端子に電気的に接続されたベタグラウンドパターンと、
    前記フィルタ回路が実装された層であって、前記第１コンデンサ素子の第２端子に電気的に接続され、前記第２コンデンサ素子に対向する側に対して反対側に延びる第１グラウンド配線パターンと、
    前記フィルタ回路が実装された層であって、前記第２コンデンサ素子の第４端子に電気的に接続され、前記第１コンデンサ素子に対向する側に対して反対側に延びる第２グラウンド配線パターンと、を有し、
    前記第１グラウンド配線パターンと前記ベタグラウンドパターンとが第１ヴィアを介して電気的に接続され、
    前記第２グラウンド配線パターンと前記ベタグラウンドパターンとが第２ヴィアを介して電気的に接続されていることを特徴とする請求項１１に記載のプリント回路板。

Images