WO2017110179A1 - 回路基板、フィルタ回路およびキャパシタンス素子 - Google Patents
回路基板、フィルタ回路およびキャパシタンス素子 Download PDFInfo
- Publication number
- WO2017110179A1 WO2017110179A1 PCT/JP2016/077791 JP2016077791W WO2017110179A1 WO 2017110179 A1 WO2017110179 A1 WO 2017110179A1 JP 2016077791 W JP2016077791 W JP 2016077791W WO 2017110179 A1 WO2017110179 A1 WO 2017110179A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- electrode
- capacitor
- inductor
- capacitance
- wiring
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/075—Ladder networks, e.g. electric wave filters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0115—Frequency selective two-port networks comprising only inductors and capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
- H03H7/01—Frequency selective two-port networks
- H03H7/0153—Electrical filters; Controlling thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H2001/0021—Constructional details
- H03H2001/0085—Multilayer, e.g. LTCC, HTCC, green sheets
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H2210/00—Indexing scheme relating to details of tunable filters
- H03H2210/02—Variable filter component
- H03H2210/025—Capacitor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Filters And Equalizers (AREA)
- Coils Or Transformers For Communication (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本発明は、コンデンサを実装する回路基板(2)である。回路基板(2)は、コンデンサ(C1)を接続するための電極(T1)と、電極(T1)と接続するインダクタ(L1)と、電極(T1)と接続するインダクタ(L2)と、インダクタ(L2)と接続される電極(T4)と、インダクタ(L1)と接続される電極(T3)と、電極(T3)との間で容量を形成する接地電極(GND)とを備えている。電極(T3)と接地電極(GND)とで形成される容量がコンデンサ(C1)の容量以上である。
Description
本発明は、回路基板、フィルタ回路およびキャパシタンス素子に関し、特に、キャパシタンス素子を実装する回路基板、キャパシタンス素子を実装したフィルタ回路およびキャパシタンス素子に関する。
電子機器のノイズ対策には、よくフィルタ回路が用いられる。このフィルタ回路には、例えばEMI(Electro-Magnetic Interference)除去フィルタなどがあり、導体を流れる電流のうち、必要な成分を通し、不要な成分を除去する。フィルタ回路の回路構成には、キャパシタンス素子であるコンデンサが使用される場合がある。コンデンサを使用したフィルタ回路では、当該コンデンサの寄生インダクタンスである等価直列インダクタンス(ESL:Equivalent Series Inductance)によりノイズ抑制効果が低下することが知られている。
一方、アンテナ装置において、インピーダンス変換回路の擬似的な負のインダクタンス成分を用いて、アンテナ素子の実効的なインダクタンス成分を抑制する構成が知られている(例えば、特許文献1)。
しかし、特許文献1で示したインピーダンス変換回路を用いて、コンデンサの寄生インダクタンスを打ち消す場合に、当該インピーダンス変換回路を単純にフィルタ回路に用いてもコンデンサの寄生インダクタンスを十分に打ち消すことができない場合があった。
また、フィルタ回路を用いて寄生インダクタンスをキャンセルしたコンデンサを、デカップリングコンデンサとして使用する場合がある。当該コンデンサをデカップリングコンデンサとして電子部品(例えば、ICなど)に接続した場合、電子部品に供給される電流が不足して電圧が低下しても、当該コンデンサの電荷を電子部品に供給することが可能である。しかし、コンデンサの寄生インダクタンスを打ち消すためにコイルを用いた場合、当該コンデンサから電子部品に供給する電荷は、コイルの影響を受けて供給が遅れる。電子部品に供給する電荷が遅れることで、当該コンデンサの電荷供給性能が低下し、電子部品の駆動が不安定になる問題があった。
そこで、本発明の目的は、キャパシタンス素子の寄生インダクタンスを打ち消すとともに、電子部品に対する電荷供給性能を維持することが可能な回路基板、フィルタ回路およびキャパシタンス素子を提供することである。
本発明の一形態に係る回路基板は、キャパシタンス素子を実装する回路基板であって、キャパシタンス素子の一方の端子を接続するための電極と、第1電極と接続する一端からキャパシタンス素子を実装する領域を横切り他端へと延びる第1配線を有する第1インダクタンス素子と、第1電極と接続する一端からキャパシタンス素子を実装する領域を第1配線とは反対側から横切り他端へと延びる第2配線を有する第2インダクタンス素子と、第2配線の他端と接続される入力端子と、第1配線の他端と接続される出力端子と、出力端子との間で容量を形成する第2電極とを備え、出力端子と第2電極とで形成される容量がキャパシタンス素子の容量以上である。
本発明の一形態に係るフィルタ回路は、上記の回路基板と、キャパシタンス素子として、回路基板に実装するコンデンサとを備える。
本発明の一形態に係るキャパシタンス素子は、複数の積層されたセラミック層からなり、互いに対向する1対の主面と主面間を結ぶ側面とを有する、セラミック素体と、セラミック素体の内部に配置された複数の内部電極と、セラミック素体の側面に配置され、複数の内部電極にそれぞれ電気的に接続された、複数の外部電極とを備え、複数の内部電極は、セラミック素体の第1の側面に配置された第1の内部電極と、第1の側面と対向するセラミック素体の第2の側面に配置された第2の内部電極と、第1の側面と対向しないセラミック素体の第3の側面に配置された第3の内部電極と、第3の側面と対向するセラミック素体の第4の側面に配置された第4の内部電極とを含み、セラミック素体は、互いに対向する1対の主面間を結ぶ高さ方向に沿うように第1の機能部と、第2の機能部と、第3の機能部が配置されており、第1の機能部は、第1の内部電極と接続する一端から第3の内部電極へと延びる第1配線を有する第1インダクタンス素子と、第1の内部電極と接続する一端から第4の内部電極へと延び、かつ第1配線と交差する第2配線を有する第2インダクタンス素子とを含み、第2の機能部は、第1の内部電極と接続する第1平面電極と、第2の内部電極と接続する第2平面電極とを含み、第3の機能部は、第2平面電極と、第3の内部電極と接続する第3平面電極とを含み、第3の機能部で形成される容量が第2の機能部で形成される容量以上である。
本発明によれば、第1インダクタンス素子および第2インダクタンス素子を備え、出力端子と第2電極とで形成される容量がキャパシタンス素子の容量以上であるので、キャパシタンス素子の寄生インダクタンスを打ち消すとともに、電子部品に対する電荷供給性能を維持することが可能である。
以下に、本発明の実施の形態に係る回路基板、フィルタ回路およびキャパシタ素子について説明する。
(実施の形態1)
以下に、本発明の実施の形態1に係る回路基板およびフィルタ回路について図面を参照しながら説明する。図1は、本発明の実施の形態1に係るフィルタ回路の平面図である。図2は、本発明の実施の形態1に係るフィルタ回路1の回路図である。
以下に、本発明の実施の形態1に係る回路基板およびフィルタ回路について図面を参照しながら説明する。図1は、本発明の実施の形態1に係るフィルタ回路の平面図である。図2は、本発明の実施の形態1に係るフィルタ回路1の回路図である。
フィルタ回路1は、例えば、EMI除去フィルタであり、5次のT型LCフィルタ回路である。なお、本実施の形態1では、フィルタ回路の構成として5次のT型LCフィルタ回路を用いて説明するが、3次のT型LCフィルタ回路や、より高次のT型LCフィルタ回路に対しても同様に適用することができる。まず、フィルタ回路1は、図2に示すように、コンデンサC1,C2、電極T1~T3、接地電極GND、インダクタL1~L3,L6を備えている。
コンデンサC1は、図2に示すように一方の端子を電極T1(第1電極)に接続し、他方の端子を接地電極GNDに接続している。コンデンサC1は、寄生インダクタンス(等価直列インダクタンス(ESL))としてインダクタL4、および寄生抵抗(等価直列抵抗(ESR))として抵抗R1とを有しており、インダクタL4および抵抗R1がキャパシタC1aに直列に接続された回路構成と等価である。電極T1には、コンデンサC1の他にインダクタL1およびインダクタL2が接続されている。インダクタL1とインダクタL2とは密結合しており、擬似的に負のインダクタンス成分が生じている。この負のインダクタンス成分は、コンデンサC1の寄生インダクタンス(インダクタL4)を打ち消すことができ、コンデンサC1のインダクタンス成分を見かけ上小さくすることができる。コンデンサC1、インダクタL1およびインダクタL2で構成される回路を3次のT型LCフィルタ回路と考えた場合、当該フィルタ回路は、インダクタL1とインダクタL2との負のインダクタンス成分により寄生インダクタンス(インダクタL4)を打ち消すことで、高周波帯のノイズ抑制効果を向上させる。
コンデンサC2は、一方の端子を電極T2に接続し、他方の端子を接地電極GNDに接続している。コンデンサC2は、寄生インダクタンスとしてインダクタL5、および寄生抵抗として抵抗R2とを有しており、インダクタL5および抵抗R2がキャパシタC2aに直列に接続された回路構成と等価である。電極T2には、コンデンサC2の他にインダクタL3およびインダクタL6が接続されている。インダクタL3とインダクタL6とは密結合しており、擬似的に負のインダクタンス成分が生じている。この負のインダクタンス成分は、コンデンサC2の寄生インダクタンス(インダクタL5)を打ち消すことができ、コンデンサC2のインダクタンス成分を見かけ上小さくすることができる。コンデンサC2、インダクタL3およびインダクタL6で構成される回路を3次のT型LCフィルタ回路と考えた場合、当該フィルタ回路は、インダクタL3とインダクタL6との負のインダクタンス成分により寄生インダクタンス(インダクタL5)を打ち消すことで、高周波帯のノイズ抑制効果を向上させる。
フィルタ回路1は、電極T3を出力端子としてIC等の電子部品に接続される。特に、フィルタ回路1に実装したコンデンサをデカップリングコンデンサとして使用する場合、電子部品に供給される電流が不足し電圧が低下したときでも、フィルタ回路1内のコンデンサを利用して電子部品に電荷を供給することができる。しかし、コンデンサC1の電荷を電子部品に供給した場合、インダクタL1を介して電子部品に電荷を供給することになり、電子部品に供給する電荷が遅れ、電荷供給性能が低下する。そこで、フィルタ回路1では、接地電極GND(第2電極)と電極T3との間でコンデンサC3を構成している。コンデンサC3は、寄生インダクタンスとしてインダクタL8、および寄生抵抗として抵抗R3とを有している。
インダクタL1を通らずに電極T3(出力端子)から電子部品に電荷を供給することが可能な、電極T3と接地電極GNDとの間に形成されるコンデンサC3を設けることで、フィルタ回路1は、電子部品に供給する電荷の遅れを抑制することができる。つまり、フィルタ回路1は、電荷供給性能を維持したまま、寄生インダクタンスをキャンセルして高周波帯のノイズ抑制効果を向上させることができる。
フィルタ回路1は、図1に示すように、回路基板2に対してコンデンサC1およびコンデンサC2が並列に実装されている。コンデンサC1およびコンデンサC2を実装する回路基板2に面に電極T1~電極T4が形成されている。
回路基板2は、ガラスエポキシ基板の多層基板であり、複数の層を有している。コンデンサC1およびコンデンサC2を実装する面である第1層目には、電極T1および電極T2が形成されている。その他、第1層目には、コンデンサC1およびコンデンサC2を実装する電極T1および電極T2とは別の電極が形成されている。第1層目の下層に位置する第2層目には、インダクタL1およびインダクタL6のコイル形状の配線パターンが形成されており、インダクタL1およびインダクタL6の一方の端子が接続する電極T3および電極T4が形成されている。図示していないが、電極T3は、出力端子として第1層目に電子部品と接続可能な電極を形成してあり、電極T4も、入力端子として第1層目に電極を形成してある。さらに下層の第3層目には、インダクタL2およびインダクタL3のコイル形状の配線パターンが形成されており、電極T3とコンデンサC3を構成する接地電極GNDが形成されている。
インダクタL1のコイル形状の配線パターンは、図1に示すように電極T1と接続し、コンデンサC1の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサC1を横切り電極T3に至る斜線部分の配線パターンとを含む。インダクタL2のコイル形状の配線パターンは、図1に示すように電極T1と接続し、コンデンサC1の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサC1をインダクタL1の配線パターンとは反対側から横切りコンデンサC2の方向に至る斜線部分の配線パターンとを含む。インダクタL1のコイル形状の配線パターンと、インダクタL2のコイル形状の配線パターンとは同じ形状であり、電極T1を挟んで線対称である。また、インダクタL1の斜線部分の配線パターンとインダクタL2の斜線部分の配線パターンとは、平面視においてコンデンサC1を実装する位置で交差し、インダクタL1の斜線部分の配線パターンとインダクタL2の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。つまり、インダクタL1の斜線部分の配線パターンとインダクタL2の斜線部分の配線パターンとは、直交しない。ここで、平面視とは、コンデンサC1,C2を実装する回路基板2の面の法線方向から見た視野のことである。
同様に、インダクタL6のコイル形状の配線パターンは、図1に示すように電極T2と接続し、コンデンサC2の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサC2を横切り電極T4に至る斜線部分の配線パターンとを含む。インダクタL3のコイル形状の配線パターンは、図1に示すように電極T2と接続し、コンデンサC2の長辺方向に沿って延びる直線部分の配線パターンと、コンデンサC2をインダクタL6の配線パターンとは反対側から横切りコンデンサC1の方向に至る斜線部分の配線パターンとを含む。インダクタL6のコイル形状の配線パターンと、インダクタL3コイル形状の配線パターンとは同じ形状であり、電極T2を挟んで線対称である。また、インダクタL6の斜線部分の配線パターンとインダクタL3の斜線部分の配線パターンとは、平面視においてコンデンサC2を実装する位置で交差し、インダクタL6の斜線部分の配線パターンとインダクタL3の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。つまり、インダクタL6の斜線部分の配線パターンとインダクタL3の斜線部分の配線パターンとは、直交しない。
インダクタL2およびインダクタL3のコイル形状の配線パターンは、図1に示すように、連続して形成されており、1つのインダクタンス素子と考えることができる。つまり、1つのインダクタンス素子の図面の左側半分がインダクタL2として機能し、1つのインダクタンス素子の図面の右側半分がインダクタL3として機能している。これにより、インダクタL2およびインダクタL3の製造コストを低減することができる。もちろん、インダクタL2およびインダクタL3を別々に形成してもよい。
インダクタL1の配線パターンは、巻き方向を一方の電極T3から電極T1へ反時計回りにしたコイル形状であり、インダクタL2の配線パターンは、巻き方向を電極T1からインダクタL3側へ反時計回りにしたコイル形状である。そのため、インダクタL1とインダクタL2とのコイルの巻き方向は、同じ反時計回りである。一方、インダクタL6の配線パターンは、巻き方向を電極T2から他方の電極T4へ時計回りにしたコイル形状であり、インダクタL3の配線パターンは、巻き方向をインダクタL2側から電極T2へ時計回りにしたコイル形状である。そのため、インダクタL3とインダクタL6とのコイルの巻き方向は、同じ時計回りである。そして、インダクタL1およびインダクタL2の巻き方向と、インダクタL3およびインダクタL6の巻き方向とは異なる方向となっている。
インダクタL1とインダクタL2とは、電極T1に設けた共通のビアによって電気的に接続されている。同様に、インダクタL3とインダクタL6とは、電極T2に設けた共通のビアによって電気的に接続されている。
電極T3と接地電極GNDとの間には、回路基板2の第2層目と第3層目との間のガラスエポキシ基板(回路基板2の一部)が配置されており、当該ガラスエポキシ基板を挟む電極T3と接地電極GNDとでコンデンサC3を構成している。コンデンサC3の容量は、出力端子に接続する電子部品に必要な電荷量により異なるが、少なくともコンデンサC1の容量以上であればよい。なお、電極T3と接地電極GNDとで構成するコンデンサC3について説明したが、電極T3と接地電極GNDとでコンデンサC3を構成せずに、直接キャパシタンス素子を接続してコンデンサC3を構成でもよい。また、回路基板2の上面と下面とに電極を形成して、両電極が回路基板2を介してコンデンサC3を構成でもよい。
次に、フィルタ回路1におけるコンデンサC1の容量とコンデンサC3の容量との関係について詳しく説明する。なお、以下で説明するフィルタ回路1は、説明を簡単にするため、コンデンサC1、およびインダクタL1,L2で構成される3次のT型LCフィルタ回路として説明する。図3は、本発明の実施の形態1に係るフィルタ回路1でコンデンサC1,C3の容量を変更した場合の回路図である。なお、図3では、コンデンサC1,C3内にある寄生抵抗を省略して説明する。
まず、図3(a)に示すフィルタ回路1aは、コンデンサC1の一方の電極T1にインダクタL1およびインダクタL2が接続されている。コンデンサC1は、キャパシタC1aに寄生インダクタンスであるインダクタL4が直列に接続された回路構成である。キャパシタC1aの容量は1μFで、インダクタL4のインダクタンス成分は0.3nHである。インダクタL1およびインダクタL2は、それぞれのインダクタンス成分が1.0nHで、結合係数Kが0.3であれば、コンデンサC1の寄生インダクタンス(インダクタL4)を打ち消すことができる。出力端子である電極T3と接地電極GNDとで構成されるコンデンサC3も、キャパシタC3aに寄生インダクタンスであるインダクタL8が直列に接続された回路構成である。キャパシタC3aの容量は1μFで、インダクタL8のインダクタンス成分は0.3nHである。つまり、フィルタ回路1aでは、コンデンサC3の容量とコンデンサC1の容量とが1対1の関係で同じ容量である。
図3(b)に示すフィルタ回路1bは、フィルタ回路1aのキャパシタC1a,C3aの容量が異なる以外、他の構成は同じである。そのため、フィルタ回路1bは、フィルタ回路1aと同じ構成について同じ符号を付して詳細な説明を省略する。フィルタ回路1bでは、キャパシタC3bの容量が1.4μF、キャパシタC1bの容量が0.6μFで、コンデンサC3の容量とコンデンサC1の容量とが7対3の関係である。
図3(c)に示すフィルタ回路1cは、フィルタ回路1aのキャパシタC1a,C3aの容量が異なる以外、他の構成は同じである。そのため、フィルタ回路1cは、フィルタ回路1aと同じ構成について同じ符号を付して詳細な説明を省略する。フィルタ回路1cでは、キャパシタC3cの容量が1.8μF、キャパシタC1cの容量が0.2μFで、コンデンサC3の容量とコンデンサC1の容量とが9対1の関係である。なお、図3(d)に示すフィルタ回路100は、フィルタ回路1a~1cとの比較対象として記載してある。フィルタ回路100は、フィルタ回路1cからインダクタL1およびインダクタL2を削除した構成であり、寄生インダクタンスを打ち消さない回路である。
図4は、本発明の実施の形態1に係るフィルタ回路1の周波数に対する伝送特性を示すグラフである。図3に示すフィルタ回路1a~1c,100に対して回路シミュレーションを行い、周波数に対する伝送特性を示した結果が図4に示すグラフである。図4に示すグラフは、横軸を周波数Freq(GHz)とし、縦軸を伝送特性S(dB)としている。なお、図4に示す結果は、インダクタであるコイルの抵抗を0.01Ω/nHとして回路シミュレーションを行った結果である。
まず、図4(a)に示すグラフは、フィルタ回路1aとフィルタ回路100とを比較した伝送特性を示すグラフである。インダクタL1およびインダクタL2を備えていないフィルタ回路100では、0.020GHz以上の周波数Freqにおいて伝送特性Sが急激に高くなり(図中(d)のグラフ)、高周波帯のノイズを抑制することができない。一方、フィルタ回路1aは、0.010GHz以上の周波数Freqにおいて伝送特性Sが十分に低下し(図中(a)のグラフ)、高周波帯のノイズ抑制効果を向上させることができる。しかし、コンデンサC1の容量とコンデンサC3の容量とが同じであるため、2つのコンデンサの自己共振周波数が一致して共振が生じる。図4(a)に示すグラフでは、0.004GHz~0.005GHzの間で共振が生じている。
次に、図4(b)に示すグラフは、フィルタ回路1bとフィルタ回路100とを比較した伝送特性を示すグラフである。フィルタ回路1bは、0.010GHz以上の周波数Freqにおいて伝送特性Sが十分に低下し(図中(b)のグラフ)、高周波帯のノイズ抑制効果を向上させることができる。さらに、コンデンサC1の容量とコンデンサC3の容量とが異なるため、2つのコンデンサの自己共振周波数も異なる。そのため、コンデンサC1の自己共振周波数とコンデンサC3の自己共振周波数との間で共振は生じるが、図4(a)に示すグラフのような0.004GHz~0.005GHzの間で伝送特性Sが高い共振は生じない。
次に、図4(c)に示すグラフは、フィルタ回路1cとフィルタ回路100とを比較した伝送特性を示すグラフである。フィルタ回路1cは、0.010GHz以上の周波数Freqにおいて伝送特性Sが十分に低下し(図中(c)のグラフ)、高周波帯のノイズ抑制効果を向上させることができる。さらに、コンデンサC1の容量とコンデンサC3の容量とが異なるため、2つのコンデンサの自己共振周波数も異なる。そのため、コンデンサC1の自己共振周波数とコンデンサC3の自己共振周波数との間で共振は生じるが、図4(a)に示すグラフのような0.004GHz~0.005GHzの間で伝送特性Sが高い共振は生じない。逆に、図4(b)に示すグラフでは、0.010GHz付近で伝送特性Sが高い共振が生じている。
このように、フィルタ回路1は、コンデンサC3の容量がコンデンサC1の容量以上であれば、電子部品に供給する電荷供給性能を維持しつつ、高い周波数において伝送特性が十分に低下させることができる。なお、2つのコンデンサの自己共振周波数が一致して伝送特性Sの高い共振を生じさせないためには、コンデンサC1の容量とコンデンサC3の容量とを異ならせる必要がある。特に、コンデンサC3の容量とコンデンサC1の容量とが7対3以上の関係であれば、0.004GHz~0.005GHzの間で伝送特性Sが高い共振は生じない。
以上のように、本発明の実施の形態に係るフィルタ回路1では、コンデンサC1一方の端子を接続する電極T1にインダクタL1およびインダクタL2を接続し、出力端子である電極T3との間で容量を形成する接地電極GND(第2電極)を備えるので、コンデンサC1の寄生インダクタンス(インダクタL4)を打ち消すとともに、電子部品に対する電荷供給性能を維持することが可能となる。
(変形例)
なお、本発明の実施の形態に係る回路基板2では、入力端子である電極T4との間で容量を形成する電極(第3電極)をさらに備え、電極T4と第3電極とでコンデンサを形成してもよい。これにより、回路基板2は、電極T4を出力端子、電極T3を入力端子に入れ替えても用いることが可能になる。また、電極T3と接地電極GND(第2電極)とで形成されるコンデンサC3と、電極T4と電極(第3電極)とで形成されるコンデンサとで容量を異ならせることで、電極T3を出力端子にするのか、電極T4を出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。
なお、本発明の実施の形態に係る回路基板2では、入力端子である電極T4との間で容量を形成する電極(第3電極)をさらに備え、電極T4と第3電極とでコンデンサを形成してもよい。これにより、回路基板2は、電極T4を出力端子、電極T3を入力端子に入れ替えても用いることが可能になる。また、電極T3と接地電極GND(第2電極)とで形成されるコンデンサC3と、電極T4と電極(第3電極)とで形成されるコンデンサとで容量を異ならせることで、電極T3を出力端子にするのか、電極T4を出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。
また、本発明の実施の形態に係る回路基板2では、図1に示すようにインダクタL1の斜線部分の配線パターンとインダクタL2の斜線部分の配線パターンとの成す角がいずれも直角以外の角度であるので、製造バラツキにより回路基板に積みズレが生じてもコンデンサC1,C2の寄生インダクタンスを打ち消すための負のインダクタンス成分への影響が小さい。
コンデンサC1,C2は、積層セラミックコンデンサであると説明したが、BaTiO3(チタン酸バリウム)を主成分とした積層セラミックコンデンサだけでなく、他の材料を主成分とした積層セラミックコンデンサでもよい。さらに、コンデンサC1,C2は、積層セラミックコンデンサに限定されるものではなく、例えばアルミ電解コンデンサなどの他の種類のコンデンサでもよい。
図1に示すように、コンデンサC1,C2のそれぞれに設けるインダクタL1,L2の大きさは同じである場合を説明したが、これに限定されるものではない。例えば、コンデンサC1,C2のそれぞれに対して打ち消す寄生インダクタンスが異なる場合、インダクタL1,L2を大きさや配線パターンの形状をそれぞれ異ならせてもよい。また、多層基板の第2層目にインダクタL1を形成し、第3層目にインダクタL2を形成すると記載したが、これに限定されるものではなく、例えば第2層目にインダクタL2を形成し、第3層目にインダクタL1を形成してもよい。
さらに、回路基板2は、ガラスエポキシ基板の多層基板であると説明したが、これに限定されるものではない。例えば、回路基板2は、単層基板であってもよく、電極T1および電極T2と、インダクタL1およびインダクタL6のコイル形状の配線パターンと、インダクタL2およびインダクタL3のコイル形状の配線パターンとが同じ平面上に形成されてもよい。なお、インダクタL1とインダクタL2との交差部12やインダクタL6とインダクタL3との交差部には、互いの配線パターンが電気的に接触しないように絶縁膜を形成する必要がある。
さらに、実施の形態1では、インダクタL1のコイル形状の配線パターンと、インダクタL2のコイル形状の配線パターンとは同じ形状であり、電極T1を挟んで線対称である場合について説明したが、これに限定されるものではない。
(実施の形態2)
本発明の実施の形態1では、図1に示すように回路基板2にインダクタL1~L3,L6、およびコンデンサC3を形成し、回路基板2にコンデンサC1,C2を実装するフィルタ回路1について説明した。しかし、回路基板2に形成したインダクタおよびコンデンサを、キャパシタンス素子の内部に形成してもよい。そこで、本発明の実施の形態2では、インダクタおよびコンデンサの部分を含むキャパシタンス素子について説明する。図5は、本発明の実施の形態2に係るコンデンサの斜視図である。
本発明の実施の形態1では、図1に示すように回路基板2にインダクタL1~L3,L6、およびコンデンサC3を形成し、回路基板2にコンデンサC1,C2を実装するフィルタ回路1について説明した。しかし、回路基板2に形成したインダクタおよびコンデンサを、キャパシタンス素子の内部に形成してもよい。そこで、本発明の実施の形態2では、インダクタおよびコンデンサの部分を含むキャパシタンス素子について説明する。図5は、本発明の実施の形態2に係るコンデンサの斜視図である。
図5に示すコンデンサC1Aは、積層セラミックコンデンサであり、静電容量を取得するための複数の内部電極と、誘電体セラミック層が交互に積層されている。積層する内部電極は、コンデンサC1Aの一方の端部と他方の端部とで交互に引き出されている。それぞれの端部に引き出された内部電極は、コンデンサC1Aのそれぞれの端部に設けられた外部電極4a,4bに接続されている。さらに、コンデンサC1Aは、寄生インダクタンスを打ち消すためにインダクタL1,L2を内部に形成し、電荷供給のためにコンデンサC3も内部に形成している。図6は、本発明の実施の形態2に係るコンデンサC1Aの等価回路を示す回路図である。図6に示す等価回路は、本来のコンデンサC1Aの容量であるコンデンサC1と、インダクタL1,L2と、電荷供給のコンデンサC3とで構成されている。コンデンサC1の一方が接続される外部電極4aには、インダクタL1,L2がそれぞれ接続されている。コンデンサC1の他方が接続される外部電極4bには、コンデンサC3の一方が接続されている。出力端子に対応する外部電極4cには、インダクタL1およびコンデンサC3の他方が接続されている。入力端子に対応する外部電極4dには、インダクタL2が接続されている。
インダクタL1,L2は、コンデンサC1Aの図中上層側に形成され、コンデンサC1が形成される誘電体セラミック層の上側に形成される。インダクタL1は、外部電極4a(図1に示す電極T1に対応)と接続し、外部電極4cに至る配線パターンである。インダクタL2は、インダクタL1と同じ外部電極4aと接続し、外部電極4dに至る配線パターンで、かつインダクタL1と交差する配線パターンである。外部電極4dは、インダクタL1と接続したコンデンサC1Aの外部電極4cと反対面に形成してある。なお、コンデンサC1Aには、後述するように図中下層側にコンデンサC3が形成され、コンデンサC1が形成される誘電体セラミック層の下側にコンデンサC3を形成している。
図7は、本発明の実施の形態2に係るコンデンサC1Aの構成を示す分解平面図である。図7に示すように、チタン酸バリウム系のセラミックグリーンシート(例えば、焼成後の厚みが3μmとなるようなセラミックグリーンシート(セラミック素体))3a~3fに、導電性ペースト(Niペースト)をスクリーン印刷法により印刷して電極パターンを形成する。図7(a)に示すセラミックグリーンシート3aには、外部電極4a~4dのそれぞれに接続する内部電極パターン4a1~4d1が形成されている。さらに、セラミックグリーンシート3aには、インダクタL1を構成するため、内部電極パターン4a1と内部電極パターン4c1を接続する配線形状の内部電極パターンが形成されている。
図7(b)に示すセラミックグリーンシート3bには、外部電極4a~4dのそれぞれに接続する内部電極パターン4a1~4d1が形成されている。さらに、セラミックグリーンシート3bには、インダクタL2を構成するため、内部電極パターン4a1と内部電極パターン4d1を接続する配線形状の内部電極パターンが形成されている。セラミックグリーンシート3a,3bでインダクタL1,L2の第1の機能部を構成している。
図7(c)に示すセラミックグリーンシート3cには、外部電極4a~4dのそれぞれに接続する内部電極パターン4a1~4d1が形成されている。さらに、セラミックグリーンシート3cには、コンデンサC1の一方の電極を構成するため、内部電極パターン4a1に接続された平面形状の平面電極パターン2aが形成されている。
図7(d)に示すセラミックグリーンシート3dには、外部電極4a~4dのそれぞれに接続する内部電極パターン4a1~4d1が形成されている。さらに、セラミックグリーンシート3dには、コンデンサC1の他方の電極を構成するため、内部電極パターン4b1に接続された平面形状の平面電極パターン2bが形成されている。セラミックグリーンシート3c、3dの単位で繰り返し積層(例えば100層)することで、コンデンサC1で必要な容量を確保する。セラミックグリーンシート3c、3dでコンデンサC1の第2の機能部を構成している。
図7(e)に示すセラミックグリーンシート3eには、外部電極4a~4dのそれぞれに接続する内部電極パターン4a1~4d1が形成されている。さらに、セラミックグリーンシート3eには、コンデンサC3の一方の電極を構成するため、内部電極パターン4c1に接続された平面形状の平面電極パターン2cが形成されている。
図7(f)に示すセラミックグリーンシート3fには、外部電極4a~4dのそれぞれに接続する内部電極パターン4a1~4d1が形成されている。さらに、セラミックグリーンシート3fには、コンデンサC3の他方の電極を構成するため、内部電極パターン4b1に接続された平面形状の平面電極パターン2bが形成されている。セラミックグリーンシート3e,3fの単位で繰り返し積層(例えば200層)することで、コンデンサC3で必要な容量を確保する。セラミックグリーンシート3e,3fでコンデンサC3の第3の機能部を構成している。なお、セラミックグリーンシート3fは、セラミックグリーンシート3dと電極パターンが共通である。
複数のセラミックグリーンシート3a~3fを積層するとともに、その上下両面側に内部電極パターンが印刷されていないセラミックグリーンシート(ダミー層)を複数層(例えば25層)ずつ積層する。ダミー層を含め複数のセラミックグリーンシート3を圧着することにより、未焼成の積層体を形成する。形成した積層体から、ダイシングなどの方法により多数個のコンデンサC1Aを分割する。分割した積層体を焼成し、焼成した積層体の外部に、内部電極パターン4a1,4b1と導通するように銅電極を焼き付けて外部電極4a,4bを形成し、側面部に内部電極パターン4c1,4d1と導通するように銅電極を焼き付けて外部電極4c,4dを形成する。
コンデンサC1の容量およびコンデンサC3の容量は、積層するセラミックグリーンシート3c~3fの枚数による調整することが可能であり、それぞれ同数枚積層することでコンデンサC1の容量とコンデンサC3の容量とは同じ容量となる。もちろん、実施の形態1で説明したようにコンデンサC3の容量とコンデンサC1の容量とが7対3以上の関係となるように、積層するセラミックグリーンシート3c~3fの枚数を調整することは可能である。なお、コンデンサC1Aでは、コンデンサC3の容量がコンデンサC1の容量以上になるように、積層するセラミックグリーンシート3c~3fの枚数を調整すればよい。
以上のように、本発明の実施の形態に係るコンデンサC1Aでは、第1の機能部と、第2の機能部と、第3の機能部とを含んでいる。第1の機能部は、内部電極パターン4a1と接続する一端から内部電極パターン4c1へと延びる第1配線を有するインダクタL1と、内部電極パターン4a1と接続する一端から内部電極パターン4d1へと延び、かつ第1配線と交差する第2配線を有するインダクタL2とを含む。第2の機能部は、内部電極パターン4a1と接続する平面電極パターン2aと、内部電極パターン4b1と接続する平面電極パターン2bとを含み、第3の機能部は、内部電極パターン4b1と接続する平面電極パターン2bと、内部電極パターン4c1と接続する平面電極パターン2cとを含む。そのため、本発明の実施の形態に係るコンデンサC1Aは、コンデンサC1の寄生インダクタンス(インダクタL4)を打ち消すとともに、電子部品に対する電荷供給性能を維持することが可能となる。
(変形例)
なお、本発明の実施の形態に係るコンデンサC1Aでは、入力端子である外部電極4dと外部電極4bとの間にコンデンサを形成してもよい。これにより、コンデンサC1Aは、外部電極4dを出力端子、外部電極4cを入力端子に入れ替えても用いることが可能になる。また、外部電極4cと外部電極4bとの間に形成されるコンデンサC3と、外部電極4dと外部電極4bとの間に形成されるコンデンサとで容量を異ならせることで、外部電極4cを出力端子にするのか、外部電極4dを出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。さらに、本発明の実施の形態に係るコンデンサC1Aでは、下層側にコンデンサC3が形成され、コンデンサC1が形成される誘電体セラミック層の下にコンデンサC3を形成している。そのため、コンデンサC3は、インダクタL1,L2の影響を受けにくく、出力端子に接続した電子機器に供給する電荷の遅延を抑制することができる。また、本発明の実施の形態に係るコンデンサC1Aでは、実施の形態1で説明したインダクタL1,L2と同様の構成を採用することができる。
なお、本発明の実施の形態に係るコンデンサC1Aでは、入力端子である外部電極4dと外部電極4bとの間にコンデンサを形成してもよい。これにより、コンデンサC1Aは、外部電極4dを出力端子、外部電極4cを入力端子に入れ替えても用いることが可能になる。また、外部電極4cと外部電極4bとの間に形成されるコンデンサC3と、外部電極4dと外部電極4bとの間に形成されるコンデンサとで容量を異ならせることで、外部電極4cを出力端子にするのか、外部電極4dを出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。さらに、本発明の実施の形態に係るコンデンサC1Aでは、下層側にコンデンサC3が形成され、コンデンサC1が形成される誘電体セラミック層の下にコンデンサC3を形成している。そのため、コンデンサC3は、インダクタL1,L2の影響を受けにくく、出力端子に接続した電子機器に供給する電荷の遅延を抑制することができる。また、本発明の実施の形態に係るコンデンサC1Aでは、実施の形態1で説明したインダクタL1,L2と同様の構成を採用することができる。
(実施の形態3)
本発明の実施の形態2では、図7に示すように異なる電極パターンを形成した3種類のセラミックグリーンシート3c~3dを積層することでコンデンサC1Aを形成している。本発明の実施の形態3では、形成する電極パターンの種類を減らし、異なる電極パターンを形成した2種類のセラミックグリーンシートを積層することでコンデンサを形成する。図8は、本発明の実施の形態3に係るコンデンサC1Bの構成を示す分解平面図である。図8に示すように、チタン酸バリウム系のセラミックグリーンシート3g~3kに、導電性ペースト(Niペースト)をスクリーン印刷法により印刷して電極パターンを形成する。なお、図8に示すコンデンサC1Bでは、実施の形態2に係るコンデンサC1Aと同じ構成について同じ符号を用いて詳しい説明を繰返さない。
本発明の実施の形態2では、図7に示すように異なる電極パターンを形成した3種類のセラミックグリーンシート3c~3dを積層することでコンデンサC1Aを形成している。本発明の実施の形態3では、形成する電極パターンの種類を減らし、異なる電極パターンを形成した2種類のセラミックグリーンシートを積層することでコンデンサを形成する。図8は、本発明の実施の形態3に係るコンデンサC1Bの構成を示す分解平面図である。図8に示すように、チタン酸バリウム系のセラミックグリーンシート3g~3kに、導電性ペースト(Niペースト)をスクリーン印刷法により印刷して電極パターンを形成する。なお、図8に示すコンデンサC1Bでは、実施の形態2に係るコンデンサC1Aと同じ構成について同じ符号を用いて詳しい説明を繰返さない。
図8(a)に示すセラミックグリーンシート3gに形成したインダクタL1の斜線部分の配線パターンと、図8(b)に示すセラミックグリーンシート3hに形成したインダクタL2の斜線部分の配線パターンとの成す角がいずれも直角以外の角度である。そのため、製造バラツキによりセラミックグリーンシート3に積みズレが生じてもコンデンサC1の寄生インダクタンスを打ち消すための負のインダクタンス成分への影響が小さい。なお、インダクタL1,L2を形成するために、図7に示したセラミックグリーンシート3a,3bを用いてもよい。
図8(c)に示すセラミックグリーンシート3iは、内部電極パターン4a1,4b1、内部電極パターン4c1,4d1などの電極パターンが形成されていない。つまり、セラミックグリーンシート3iは、インダクタL1,L2を形成する層と、コンデンサを形成する層との間をあけるためのダミー層を形成するための構成である。インダクタL1,L2とコンデンサの電極とが近い位置にあると、コンデンサの電極の影響を受けインダクタL1,L2のQ値が低下する。そこで、セラミックグリーンシート3iでダミー層を形成することでQ値の低下を抑制している。
図8(d)に示すセラミックグリーンシート3jには、外部電極4aに接続する内部電極パターン4a1、外部電極4c,4dのそれぞれに接続する内部電極パターン4c1,4d1が形成されている。さらに、セラミックグリーンシート3jには、コンデンサC3の一方の電極を構成するため、内部電極パターン4c1に接続された平面形状の平面電極パターン2dが形成され、コンデンサC1の一方の電極を構成するため、内部電極パターン4a1に接続された平面形状の平面電極パターン2eが形成されている。つまり、セラミックグリーンシート3jに形成した電極パターンは、図7に示すセラミックグリーンシート3cに形成した平面電極パターン2aと、セラミックグリーンシート3eに形成した平面電極パターン2cとが形成してある。1枚のセラミックグリーンシート3j内に領域を分けて2つの電極パターンを形成してある。
図8(e)に示すセラミックグリーンシート3kには、外部電極4bに接続する内部電極パターン4b1が形成されている。さらに、セラミックグリーンシート3kには、コンデンサC1,C3の他方の電極を構成するため、内部電極パターン4b1に接続された平面形状の平面電極パターン2bが形成されている。セラミックグリーンシート3j,3kの単位で繰り返し積層(例えば200層)することで、コンデンサC1,C3で必要な容量を確保する。
図8に示す複数のセラミックグリーンシート3g~3kを積層するとともに、その上下両面側に内部電極パターンが印刷されていないセラミックグリーンシート(ダミー層)を複数層(例えば25層)ずつ積層する。ダミー層を含め複数のセラミックグリーンシート3g~3kを圧着することにより、未焼成の積層体を形成する。形成した積層体から、ダイシングなどの方法により多数個のコンデンサC1Bを分割する。分割した積層体を焼成し、焼成した積層体の外部に、内部電極パターン4a1,4b1と導通するように銅電極を焼き付けて外部電極4a,4bを形成し、側面部に内部電極パターン4c1,4d1と導通するように銅電極を焼き付けて外部電極4c,4dを形成する。
コンデンサC1の容量およびコンデンサC3の容量は、1枚のセラミックグリーンシート3j内で形成する平面電極パターン2dと平面電極パターン2eとの面積比で調整することが可能であり、面積比を1対1にするとコンデンサC1の容量とコンデンサC3の容量とは同じ容量となる。もちろん、実施の形態1で説明したようにコンデンサC3の容量とコンデンサC1の容量とが7対3以上の関係となるように、平面電極パターン2dと平面電極パターン2eとの面積比を調整することは可能である。なお、コンデンサC1Bでは、コンデンサC3の容量がコンデンサC1の容量以上になるように、平面電極パターン2dと平面電極パターン2eとの面積比を調整すればよい。
以上のように、本発明の実施の形態に係るコンデンサC1Bでは、セラミックグリーンシート3に形成する電極パターンの種類を減らしても、コンデンサC1の寄生インダクタンス(インダクタL4)を打ち消すとともに、電子部品に対する電荷供給性能を維持することが可能となる。
(変形例)
なお、本発明の実施の形態に係るコンデンサC1Bでも、入力端子である外部電極4dと外部電極4bとの間にコンデンサを形成してもよい。また、外部電極4cと外部電極4bとの間に形成されるコンデンサC3と、外部電極4dと外部電極4bとの間に形成されるコンデンサとで容量を異ならせることで、外部電極4cを出力端子にするのか、外部電極4dを出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。さらに、本発明の実施の形態に係るコンデンサC1Bでも、実施の形態1で説明したインダクタL1,L2と同様の構成を採用することができる。
なお、本発明の実施の形態に係るコンデンサC1Bでも、入力端子である外部電極4dと外部電極4bとの間にコンデンサを形成してもよい。また、外部電極4cと外部電極4bとの間に形成されるコンデンサC3と、外部電極4dと外部電極4bとの間に形成されるコンデンサとで容量を異ならせることで、外部電極4cを出力端子にするのか、外部電極4dを出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。さらに、本発明の実施の形態に係るコンデンサC1Bでも、実施の形態1で説明したインダクタL1,L2と同様の構成を採用することができる。
(実施の形態4)
本発明の実施の形態2では、図5に示すように複数の誘電体セラミック層を図中垂直方向に積層したコンデンサC1Aについて説明した。しかし、誘電体セラミック層を積層する方向は垂直方向に限定されない。そこで、本発明の実施の形態4では、複数の誘電体セラミック層を水平方向に積層したコンデンサについて説明する。図9は、本発明の実施の形態4に係るコンデンサの斜視図である。
本発明の実施の形態2では、図5に示すように複数の誘電体セラミック層を図中垂直方向に積層したコンデンサC1Aについて説明した。しかし、誘電体セラミック層を積層する方向は垂直方向に限定されない。そこで、本発明の実施の形態4では、複数の誘電体セラミック層を水平方向に積層したコンデンサについて説明する。図9は、本発明の実施の形態4に係るコンデンサの斜視図である。
図9に示すコンデンサC1Cは、積層セラミックコンデンサであり、静電容量を取得するための複数の内部電極と、誘電体セラミック層が交互に図中水平方向に積層されている。積層する内部電極は、コンデンサC1Cの一方の端部と他方の端部とで交互に引き出されている。それぞれの端部に引き出された内部電極は、コンデンサC1Cのそれぞれの端部に設けられた外部電極4a,4bに接続されている。さらに、コンデンサC1Cは、寄生インダクタンスを打ち消すためにインダクタL1,L2を内部に形成し、電荷供給のためにコンデンサC3も内部に形成している。なお、図9に示すコンデンサC1Cでは、実施の形態2に係るコンデンサC1Aと同じ構成について同じ符号を用いて詳しい説明を繰返さない。また、コンデンサC1Cの等価回路は、図6に示す実施の形態2に係るコンデンサC1Aと同じであるため詳しい説明を繰返さない。
インダクタL1,L2は、コンデンサC1Cの図中左層側に形成され、コンデンサC1が形成される誘電体セラミック層の左側に形成される。インダクタL1は、外部電極4aと接続し、外部電極4cに至る配線パターンである。インダクタL2は、インダクタL1と同じ外部電極4aと接続し、外部電極4dに至る配線パターンで、かつインダクタL1と交差する配線パターンである。外部電極4dは、外部電極4cと同じコンデンサC1Cの図中下面に形成されているが、コンデンサC1Cの長手方向において外部電極4cと反対側に形成してある。また、外部電極4bは、外部電極4c,4dと同じコンデンサC1Cの図中下面に形成されているが、外部電極4cと外部電極4dとの間に形成してある。なお、コンデンサC1Cには、後述するように図中右層側にコンデンサC3が形成され、コンデンサC1が形成される誘電体セラミック層の右側にコンデンサC3を形成している。
図10は、本発明の実施の形態4に係るコンデンサC1Cの要部構成を示す分解斜視図である。図10に示すように、チタン酸バリウム系のセラミックグリーンシート3m~3rに、導電性ペースト(Niペースト)をスクリーン印刷法により印刷して電極パターンを形成する。図中左側から1枚目のセラミックグリーンシート3mには、外部電極4a,4cのそれぞれに接続する内部電極パターン4a1,4c1が形成されている。さらに、セラミックグリーンシート3mには、インダクタL1を構成するため、内部電極パターン4a1と内部電極パターン4c1を接続する配線形状の内部電極パターンが形成されている。
図中左側から2枚目のセラミックグリーンシート3nには、外部電極4a,4dのそれぞれに接続する内部電極パターン4a1,4d1が形成されている。さらに、セラミックグリーンシート3nには、インダクタL2を構成するため、内部電極パターン4a1と内部電極パターン4d1を接続する配線形状の内部電極パターンが形成されている。セラミックグリーンシート3m,3nでインダクタL1,L2の第1の機能部を構成している。
図中左側から3枚目のセラミックグリーンシート3oには、外部電極4aに接続する内部電極パターン4a1が形成されている。さらに、セラミックグリーンシート3oには、コンデンサC1の一方の電極を構成するため、内部電極パターン4a1に接続された平面形状の平面電極パターン2aが形成されている。
図中左側から4枚目のセラミックグリーンシート3pには、外部電極4bに接続する内部電極パターン4b1が形成されている。さらに、セラミックグリーンシート3pには、コンデンサC1の他方の電極を構成するため、内部電極パターン4b1に接続された平面形状の平面電極パターン2bが形成されている。セラミックグリーンシート3o,3pの単位で繰り返し積層(例えば100層)することで、コンデンサC1で必要な容量を確保する。セラミックグリーンシート3o,3pでコンデンサC1の第2の機能部を構成している。
図中左側から5枚目のセラミックグリーンシート3qには、外部電極4cに接続する内部電極パターン4c1が形成されている。さらに、セラミックグリーンシート3qには、コンデンサC3の一方の電極を構成するため、内部電極パターン4c1に接続された平面形状の平面電極パターン2cが形成されている。なお、図10では、内部電極パターン4c1が接続している外部電極4cを図示するため、他のセラミックグリーンシートと並んで図示されているセラミックグリーンシート3q以外に、引き出してセラミックグリーンシート3qを図示している。
図中左側から6枚目のセラミックグリーンシート3rには、外部電極4bに接続する内部電極パターン4b1が形成されている。さらに、セラミックグリーンシート3rには、コンデンサC3の他方の電極を構成するため、内部電極パターン4b1に接続された平面形状の平面電極パターン2bが形成されている。セラミックグリーンシート3q,3rの単位で繰り返し積層(例えば200層)することで、コンデンサC3で必要な容量を確保する。セラミックグリーンシート3q,3rでコンデンサC3の第3の機能部を構成している。
図10に示す複数のセラミックグリーンシート3m~3rを積層するとともに、その左右両面側に内部電極パターンが印刷されていないセラミックグリーンシート(ダミー層)を複数層(例えば25層)ずつ積層する。ダミー層を含め複数のセラミックグリーンシート3を圧着することにより、未焼成の積層体を形成する。形成した積層体から、ダイシングなどの方法により多数個のコンデンサC1Cを分割する。分割した積層体を焼成し、焼成した積層体の上面部に、内部電極パターン4a1と導通するように銅電極を焼き付けて外部電極4aを形成し、下面部に内部電極パターン4b1~4d1と導通するように銅電極を焼き付けて外部電極4b~4dを形成する。
コンデンサC1の容量およびコンデンサC3の容量は、水平方向に積層するセラミックグリーンシート3o~3rの枚数による調整することが可能であり、それぞれ同数枚積層するとコンデンサC1の容量とコンデンサC3の容量とは同じ容量となる。もちろん、実施の形態1で説明したようにコンデンサC3の容量とコンデンサC1の容量とが7対3以上の関係となるように、水平方向に積層するセラミックグリーンシート3o~3rの枚数による調整することは可能である。なお、コンデンサC1Cでは、コンデンサC3の容量がコンデンサC1の容量以上になるように、水平方向に積層するセラミックグリーンシート3o~3rの枚数を調整すればよい。
以上のように、本発明の実施の形態に係るコンデンサC1Cでは、複数の誘電体セラミック層を水平方向に積層したコンデンサであって、第1の機能部と、第2の機能部と、第3の機能部とを含んでいるので、コンデンサC1の寄生インダクタンス(インダクタL4)を打ち消すとともに、電子部品に対する電荷供給性能を維持することが可能となる。
(変形例)
なお、本発明の実施の形態に係るコンデンサC1Cでは、入力端子である外部電極4dと外部電極4bとの間にコンデンサを形成してもよい。また、外部電極4cと外部電極4bとの間に形成されるコンデンサC3と、外部電極4dと外部電極4bとの間に形成されるコンデンサとで容量を異ならせることで、外部電極4cを出力端子にするのか、外部電極4dを出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。さらに、本発明の実施の形態に係るコンデンサC1Cでは、左層側にインダクタL1,L2、右層側にコンデンサC3が形成されている。そのため、コンデンサC3は、インダクタL1,L2の影響を受けにくく、出力端子に接続した電子機器に供給する電荷の遅延を抑制することができる。また、本発明の実施の形態に係るコンデンサC1Cでは、実施の形態1で説明したインダクタL1,L2と同様の構成を採用することができる。さらに、本発明の実施の形態に係るコンデンサC1Cでは、実施の形態3に係るコンデンサC1Bのように、セラミックグリーンシート3o~3rに形成する電極パターンの種類を減らしてもよい。
なお、本発明の実施の形態に係るコンデンサC1Cでは、入力端子である外部電極4dと外部電極4bとの間にコンデンサを形成してもよい。また、外部電極4cと外部電極4bとの間に形成されるコンデンサC3と、外部電極4dと外部電極4bとの間に形成されるコンデンサとで容量を異ならせることで、外部電極4cを出力端子にするのか、外部電極4dを出力端子にするのかで電子部品に対する電荷供給性能を異ならせることができる。さらに、本発明の実施の形態に係るコンデンサC1Cでは、左層側にインダクタL1,L2、右層側にコンデンサC3が形成されている。そのため、コンデンサC3は、インダクタL1,L2の影響を受けにくく、出力端子に接続した電子機器に供給する電荷の遅延を抑制することができる。また、本発明の実施の形態に係るコンデンサC1Cでは、実施の形態1で説明したインダクタL1,L2と同様の構成を採用することができる。さらに、本発明の実施の形態に係るコンデンサC1Cでは、実施の形態3に係るコンデンサC1Bのように、セラミックグリーンシート3o~3rに形成する電極パターンの種類を減らしてもよい。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した説明ではなく、請求の範囲によって示され、請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
1 フィルタ回路、2 回路基板、C1,C2 コンデンサ、L1~L6 インダクタ、R1,R2 抵抗、T1~T4 電極。
Claims (7)
- キャパシタンス素子を実装する回路基板であって、
前記キャパシタンス素子の一方の端子を接続するための第1電極と、
前記第1電極と接続する一端から前記キャパシタンス素子を実装する領域を横切り他端へと延びる第1配線を有する第1インダクタンス素子と、
前記第1電極と接続する一端から前記キャパシタンス素子を実装する領域を前記第1配線とは反対側から横切り他端へと延びる第2配線を有する第2インダクタンス素子と、
前記第2配線の他端と接続される入力端子と、
前記第1配線の他端と接続される出力端子と、
前記出力端子との間で容量を形成する第2電極とを備え、
前記出力端子と前記第2電極とで形成される容量が前記キャパシタンス素子の容量以上である、回路基板。 - 前記第1インダクタンス素子の形状と前記第2インダクタンス素子の形状とは同じ形状であり、前記第1電極を挟んで線対称の形状である、請求項1に記載の回路基板。
- 平面視において前記第1配線と前記第2配線とが交差し、前記第1配線と前記第2配線との成す角がいずれも直角以外の角度である、請求項1または請求項2に記載の回路基板。
- 前記出力端子と前記第2電極とで形成される容量と前記キャパシタンス素子の容量との比が、7対3以上である、請求項1~請求項3のいずれか1項に記載の回路基板。
- 前記入力端子との間で容量を形成する第3電極をさらに備え、
前記入力端子と前記第3電極とで形成される容量は、前記出力端子と前記第2電極とで形成される容量と同じである、請求項1~請求項4のいずれか1項に記載の回路基板。 - 請求項1~請求項5のいずれか1項に記載の前記回路基板と、
前記キャパシタンス素子として、前記回路基板に実装するコンデンサとを備える、フィルタ回路。 - 複数の積層されたセラミック層からなり、互いに対向する1対の主面と前記主面間を結ぶ側面とを有する、セラミック素体と、
前記セラミック素体の内部に配置された複数の内部電極と、
前記セラミック素体の前記側面に配置され、前記複数の内部電極にそれぞれ電気的に接続された、複数の外部電極とを備え、
前記複数の内部電極は、
前記セラミック素体の第1の側面に配置された第1の内部電極と、
前記第1の側面と対向する前記セラミック素体の第2の側面に配置された第2の内部電極と、
前記第1の側面と対向しない前記セラミック素体の第3の側面に配置された第3の内部電極と、
前記第3の側面と対向する前記セラミック素体の第4の側面に配置された第4の内部電極とを含み、
前記セラミック素体は、互いに対向する1対の前記主面間を結ぶ高さ方向に沿うように第1の機能部と、第2の機能部と、第3の機能部が配置されており、
前記第1の機能部は、
前記第1の内部電極と接続する一端から前記第3の内部電極へと延びる第1配線を有する第1インダクタンス素子と、
前記第1の内部電極と接続する一端から前記第4の内部電極へと延び、かつ前記第1配線と交差する第2配線を有する第2インダクタンス素子とを含み、
前記第2の機能部は、
前記第1の内部電極と接続する第1平面電極と、
前記第2の内部電極と接続する第2平面電極とを含み、
前記第3の機能部は、
前記第2平面電極と、
前記第3の内部電極と接続する第3平面電極とを含み、
前記第3の機能部で形成される容量が前記第2の機能部で形成される容量以上である、キャパシタンス素子。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017557738A JP6575608B2 (ja) | 2015-12-24 | 2016-09-21 | フィルタ回路およびキャパシタンス素子 |
CN201680059280.0A CN108141190B (zh) | 2015-12-24 | 2016-09-21 | 电路基板、滤波器电路以及电容元件 |
CN202110508237.0A CN113114150B (zh) | 2015-12-24 | 2016-09-21 | 滤波器电路以及电容元件 |
US15/933,416 US10284164B2 (en) | 2015-12-24 | 2018-03-23 | Circuit substrate, filter circuit, and capacitance element |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015-251829 | 2015-12-24 | ||
JP2015251829 | 2015-12-24 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
US15/933,416 Continuation US10284164B2 (en) | 2015-12-24 | 2018-03-23 | Circuit substrate, filter circuit, and capacitance element |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2017110179A1 true WO2017110179A1 (ja) | 2017-06-29 |
Family
ID=59089989
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2016/077791 WO2017110179A1 (ja) | 2015-12-24 | 2016-09-21 | 回路基板、フィルタ回路およびキャパシタンス素子 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10284164B2 (ja) |
JP (1) | JP6575608B2 (ja) |
CN (2) | CN113114150B (ja) |
WO (1) | WO2017110179A1 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023153283A1 (ja) * | 2022-02-09 | 2023-08-17 | 株式会社村田製作所 | フィルタ装置、高周波モジュール、および通信装置 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20220135780A (ko) * | 2021-03-31 | 2022-10-07 | 삼성전자주식회사 | 무선 전력 수신, 무선 통신, 및 전기 자극을 수행하는 장치 및 방법 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217667A (ja) * | 2001-01-22 | 2002-08-02 | Sumitomo Metal Electronics Devices Inc | 積層lcフィルタ |
JP2013140952A (ja) * | 2011-12-08 | 2013-07-18 | Canon Inc | プリント回路板及びプリント配線板 |
JP2014039162A (ja) * | 2012-08-16 | 2014-02-27 | Canon Inc | プリント回路板 |
JP2015023134A (ja) * | 2013-07-18 | 2015-02-02 | キヤノン株式会社 | プリント回路板 |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000013167A (ja) | 1998-06-18 | 2000-01-14 | Matsushita Electric Ind Co Ltd | フィルタ |
CN1161880C (zh) * | 1999-09-21 | 2004-08-11 | 株式会社村田制作所 | 电感电容滤波器 |
JP2001160728A (ja) | 1999-09-21 | 2001-06-12 | Murata Mfg Co Ltd | Lcフィルタ |
JP2001210542A (ja) * | 2000-01-28 | 2001-08-03 | Tdk Corp | 積層型電子部品 |
JP3746989B2 (ja) * | 2001-12-03 | 2006-02-22 | Tdk株式会社 | 積層コンデンサ |
JP4354475B2 (ja) * | 2006-09-28 | 2009-10-28 | Tdk株式会社 | 積層コンデンサ |
JP2008271204A (ja) * | 2007-04-20 | 2008-11-06 | Toko Inc | 積層型電子部品 |
KR101244902B1 (ko) * | 2010-01-19 | 2013-03-18 | 가부시키가이샤 무라타 세이사쿠쇼 | 안테나 장치 및 통신단말장치 |
CN102457245B (zh) * | 2010-10-25 | 2015-04-22 | 乾坤科技股份有限公司 | 滤波器及其布局结构 |
JP5057001B2 (ja) * | 2011-02-16 | 2012-10-24 | 株式会社村田製作所 | 電子部品 |
CN103329434B (zh) * | 2011-03-07 | 2016-06-08 | 株式会社村田制作所 | 滤波器 |
JP5724804B2 (ja) | 2011-09-30 | 2015-05-27 | 株式会社村田製作所 | 回路モジュール |
CN204013427U (zh) * | 2012-02-14 | 2014-12-10 | 株式会社村田制作所 | 电子元器件 |
KR101580395B1 (ko) * | 2014-05-08 | 2015-12-23 | 삼성전기주식회사 | 적층 칩 전자부품 및 그 실장 기판 |
CN203968069U (zh) * | 2014-05-10 | 2014-11-26 | 陈敏 | 一种双滤波的vhf频段信号放大电路 |
CN204652320U (zh) * | 2015-04-22 | 2015-09-16 | 嘉兴佳利电子有限公司 | 一种小型化多层蓝牙带通滤波器 |
-
2016
- 2016-09-21 JP JP2017557738A patent/JP6575608B2/ja active Active
- 2016-09-21 CN CN202110508237.0A patent/CN113114150B/zh active Active
- 2016-09-21 WO PCT/JP2016/077791 patent/WO2017110179A1/ja active Application Filing
- 2016-09-21 CN CN201680059280.0A patent/CN108141190B/zh active Active
-
2018
- 2018-03-23 US US15/933,416 patent/US10284164B2/en active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002217667A (ja) * | 2001-01-22 | 2002-08-02 | Sumitomo Metal Electronics Devices Inc | 積層lcフィルタ |
JP2013140952A (ja) * | 2011-12-08 | 2013-07-18 | Canon Inc | プリント回路板及びプリント配線板 |
JP2014039162A (ja) * | 2012-08-16 | 2014-02-27 | Canon Inc | プリント回路板 |
JP2015023134A (ja) * | 2013-07-18 | 2015-02-02 | キヤノン株式会社 | プリント回路板 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023153283A1 (ja) * | 2022-02-09 | 2023-08-17 | 株式会社村田製作所 | フィルタ装置、高周波モジュール、および通信装置 |
Also Published As
Publication number | Publication date |
---|---|
US20180212583A1 (en) | 2018-07-26 |
CN108141190B (zh) | 2021-05-04 |
JPWO2017110179A1 (ja) | 2018-06-21 |
CN113114150B (zh) | 2024-01-16 |
CN113114150A (zh) | 2021-07-13 |
US10284164B2 (en) | 2019-05-07 |
JP6575608B2 (ja) | 2019-09-18 |
CN108141190A (zh) | 2018-06-08 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6801826B2 (ja) | フィルタ素子 | |
CN217590767U (zh) | 线圈部件及包含该线圈部件的滤波器电路 | |
CN212752225U (zh) | 线圈部件以及包括其的滤波器电路 | |
JP7318815B2 (ja) | フィルタ回路および、これを含む電源装置 | |
JP6575608B2 (ja) | フィルタ回路およびキャパシタンス素子 | |
US11264162B2 (en) | Coil component and filter circuit including the coil component | |
CN217588590U (zh) | 线圈部件以及包含该线圈部件的滤波器电路 | |
US20230198490A1 (en) | Coil component, filter circuit including the coil component, and electronic device | |
US10382000B2 (en) | Circuit board, filter circuit using the same, and capacitance element | |
WO2016170708A1 (ja) | 回路基板およびこれを用いたフィルタ回路 | |
WO2018070105A1 (ja) | 積層型lcフィルタアレイ | |
JP6981584B2 (ja) | 多層基板、回路装置、およびフィルタ回路基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 16878075 Country of ref document: EP Kind code of ref document: A1 |
|
ENP | Entry into the national phase |
Ref document number: 2017557738 Country of ref document: JP Kind code of ref document: A |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
122 | Ep: pct application non-entry in european phase |
Ref document number: 16878075 Country of ref document: EP Kind code of ref document: A1 |