JP2000013167A

JP2000013167A - フィルタ

Info

Publication number: JP2000013167A
Application number: JP10171051A
Authority: JP
Inventors: Kuniaki Kiyosue; 邦昭清末; Sumio Tate; 純生楯; Kenzo Isozaki; 賢蔵磯崎
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1998-06-18
Filing date: 1998-06-18
Publication date: 2000-01-14

Abstract

(57)【要約】【課題】本発明は、小型で、高周波に対応し、他の電
子部品の影響が少なく、損失が小さなフィルタを提供す
ることを目的としている。。【解決手段】基板１の上に、コンデンサ２，３とイン
ダクタンス素子４，５，６を実装し、各コンデンサと各
インダクタンス素子は導電パターン７，８，９，１０，
１１にて接合されている。そして少なくとも各インダク
タンス素子は、素子の両端に直接形成された端子部に
て、直接他の部品や配線と接合するチップ状部品とし
た。基板２０１上に、インダクタンス素子型共振器２０
２，２０３及び受動素子２０４，２０５，２０６を実装
することによって、フィルタを構成し、そして少なくと
も各インダクタンス素子型共振器２０２，２０３は、素
子の両端に直接形成された端子部にて、直接他の部品や
配線と接合するチップ状部品とした。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、移動体通信などの
電子機器に用いられ、特に高周波信号に対応したフィル
タに関するものである。

【０００２】

【従来の技術】近年、ギガ帯域の周波数を用いてデータ
信号や音声信号の送信や受信の少なくとも一方を行う電
子機器やその電子機器を用いたシステムが多数提案され
ている。

【０００３】その様な機器に用いられる信号のフィルタ
として、同軸共振器を用いたフィルタ，リード付ＬＣフ
ィルタ，積層ＬＣフィルタ及びストリップ電極を誘電体
中に埋設した平面フィルタなどが使用されている。

【０００４】上記同軸共振器としては、筒型の誘電体基
体の内周面及び外周面それぞれに内部導体及び外部導体
を設けるとともに、誘電体基体の短絡端面にその内部導
体と外部導体を短絡する短絡導体を設けた構成となって
おり、内部導体に中心導体を挿入する等して外部回路と
の電気的接合を行っている。

【０００５】

【発明が解決しようとする課題】しかしながら、同軸共
振器を用いたフィルタ，リード付ＬＣフィルタ及び積層
フィルタなどは、２ＧＨｚ以上の高周波信号のフィルタ
として用いた場合に、減衰帯域における減衰量が小さく
なり、不具合が生じる。また、平面フィルタは高周波域
における特性は良いものの、他の部品からの電磁波など
による影響を受けやすいので、平面フィルタと他の部品
のは所定の距離を離して基板上に設けなければならない
ので、回路基板が大きくなり、電子機器等の小型化を行
うのは困難であった。

【０００６】又、同軸共振器を用いた各種フィルタで
は、高周波信号に対応するように構成すると、同軸共振
器長が短くなり、高周波側の減衰領域のスプリアス特性
が悪くなるという問題点があった。

【０００７】本発明は、上記従来の課題を解決するもの
で、小型でかつ、搭載される電子機器の小型化を行うこ
とが可能なフィルタを得ることを目的とするものであ
る。

【０００８】また、高周波信号（２ＧＨｚ以上）に対す
る減衰特性などの緒特性を向上させることができるフィ
ルタを得ることを目的とするものである。

【０００９】更に、他の電子部品から放出される電磁波
等によって、特性の変化がないフィルタを得ることを目
的とするものである。

【００１０】加えて、信号の劣化が非常に小さなフィル
タを得ることを目的としている。また、高周波信号（２
ＧＨｚ以上）に対する高周波側の減衰領域のスプリアス
特性を向上させることができるフィルタを得ることを目
的とするものである。

【００１１】

【課題を解決するための手段】本発明は、インダクタン
ス素子とコンデンサを接続して得られるフィルタであっ
て、少なくともインダクタンス素子として基台の両端部
の上に直接端子部を備え前記端子部が他の部品かもしく
は他の配線に直接接続可能なチップ型部品とした。

【００１２】他の本発明は、容量とインダクタンスを並
列に接続した回路構成となる共振器と、前記共振器に電
気的に接続される受動素子とを有するフィルタであっ
て、共振器としてインダクタンス素子型共振器を用いる
とともに、前記インダクタンス素子型共振器は基台の両
端部の上に直接端子部を備え、前記端子部が受動素子か
回路配線に直接接続可能なチップ型部品とした。

【００１３】

【発明の実施の形態】請求項１記載の発明は、インダク
タンス素子とコンデンサを接続して得られるフィルタで
あって、少なくともインダクタンス素子として基台の両
端部の上に直接端子部を備え前記端子部が他の部品かも
しくは他の配線に直接接続可能なチップ型部品とした事
によって、フィルタ及びそのフィルタを搭載する電子機
器の小型化を行うことが出来る。更には、高周波信号に
対する減衰特性などの諸特性を向上させることができ、
他の部品からの影響による特性変動が無く、しかも損失
が低く抑えることができる。

【００１４】請求項２記載の発明は、請求項１におい
て、インダクタンス素子とコンデンサの双方をチップ型
部品とした事によって、更に小型化が可能になる。

【００１５】請求項３記載の発明は、請求項２におい
て、配線パターンを備えた基板上にインダクタンス素子
とコンデンサの双方を実装し、前記配線パターンよっ
て、前記インダクタンス素子及びコンデンサを電気的に
接続した事によって、フィルタをモジュール化すること
ができ、生産性や取付性を向上させることが出来る。

【００１６】請求項４記載の発明は、請求項３におい
て、複数のコンデンサを直列に接続し、前記複数のコン
デンサ間にインダクタンス素子の一方の端子部を接続
し、他方の端子部を基板上に設けられた接地用の導電パ
ターンに接続した事によって、ローパスフィルタを構成
することができる。

【００１７】請求項５記載の発明は、請求項３におい
て、複数のインダクタンス素子を直列に接続し、前記複
数のインダクタンス素子の間にコンデンサの一方の端子
部を接続し、他方の端子部を基板上に設けられた接地用
の導電パターンに接続した事によって、ハイパスフィル
タを構成することができる。

【００１８】請求項６記載の発明は、請求項３〜５にお
いて、基板上にカバーを設けた事によって、素子の保護
を行うことができるともに、カバーをシールド材料で構
成することによって、電磁シールド効果を更に向上させ
ることができる。

【００１９】請求項７記載の発明は、請求項６におい
て、カバーに表示部を設けた事によって、カバーを設け
ても中の素子の仕様等を確認できるし、どのような規格
に合格しているか等を直ぐ知ることができる。

【００２０】請求項８記載の発明は、請求項１におい
て、複数のコンデンサを前記複数のコンデンサの端子部
同士を直接当接させて直列に接続するとともに、前記複
数のコンデンサの端子部同士を接合した部分とインダク
タンス素子の一方の端子部を接合した事によって、基板
等の部品を削減でき、非常に小型で特性の良いローパス
フィルタを作製することができる。

【００２１】請求項９記載の発明は、請求項１におい
て、複数のインダクタンス素子を前記複数のインダクタ
ンス素子の端子部同士を直接当接させて直列に接続する
とともに、前記複数のインダクタンス素子の端子部同士
を接合した部分とコンデンサ素子の一方の端子部を接合
した事によって、基板等の部品を削減でき、非常に小型
で特性の良いハイパスフィルタを作製することができ
る。

【００２２】請求項１０記載の発明は、請求項８，９に
おいて、インダクタンス素子とコンデンサ素子の接合体
を一部の端子部を露出させるようにモールドするか、ケ
ース内に収納した事によって、耐候性や機械的強度を著
しく向上させることができる。

【００２３】請求項１１に記載の発明は、容量とインダ
クタンスを並列に接続した回路構成となる共振器と、前
記共振器に電気的に接続される受動素子とを有するフィ
ルタであって、共振器としてインダクタンス素子型共振
器を用いるとともに、前記インダクタンス素子型共振器
は基台の両端部の上に直接端子部を備え、前記端子部が
受動素子か回路配線に直接接続可能なチップ型部品とし
たによって、非常に小型で、しかも自己共振周波数を高
くすることができ、高周波領域のスプリアス特性を改善
することができ、しかも信号の劣化を非常に小さくする
ことができる。

【００２４】請求項１２に記載の発明は、請求項１１に
おいて、配線パターンを備えた基板上にインダクタンス
素子型共振器と受動素子の双方を実装し、前記配線パタ
ーンよって、前記インダクタンス素子型共振器及び受動
素子を電気的に接続した事によって、フィルタをモジュ
ール化することができ、生産性や取付性を向上させるこ
とが出来る。

【００２５】請求項１３に記載の発明は、請求項１２に
おいて、受動素子としてコンデンサ素子かインダクタン
ス素子の少なくとも一方を使用し、前記受動素子を直列
に複数接続するとともに、前記受動素子間にインダクタ
ンス素子型共振器の一方の端子部を接続するとともに、
前記インダクタンス素子の他の端子部を接地された導電
パターンに接続する事によって、受動素子を全てコンデ
ンサ素子かインダクタンス素子にすることで、バンドパ
スフィルタを構成することができる。

【００２６】請求項１４に記載の発明は、請求項１２に
おいて、受動素子として第１のコンデンサ素子かインダ
クタンス素子の少なくとも一方を使用し、前記受動素子
を直列に複数接続し、更に第２のコンデンサ素子とイン
ダクタンス素子型共振器を直列に接続し、前記受動素子
間に前記第２のコンデンサ素子の一方の端子部を接続す
るとともに、前記インダクタンス素子型共振器の一方の
端子部を接地された導電パターンに接続する事によっ
て、受動素子を全てコンデンサ素子かインダクタンス素
子にすることで、バンドエリミネーションフィルタを構
成することができる。

【００２７】請求項１５に記載の発明は、請求項１１〜
１４において、インダクタンス素子型共振器と並列に他
のコンデンサ素子を接続した事によって、並列の容量を
大きくすることができ、通過帯域を高周波側にシフトさ
せる事ができる。

【００２８】請求項１６に記載の発明は、請求項１２〜
１５において、基板上にカバーを設けた事によって、基
板上に実装された素子の保護を行うことができ、しかも
埃等によるショート等を防止できる。

【００２９】請求項１７に記載の発明は、請求項１６に
おいて、カバーに表示部を設けた事によって、カバーを
設けても中の素子の仕様等を確認できるし、どのような
規格に合格しているか等を直ぐ知ることができる。

【００３０】請求項１８に記載の発明は、請求項１６，
１７において、カバーを電磁波シールド材料で構成した
事によって、自ら放出した電磁波及び他の部品などから
放出された電磁波等を遮断することができるので、ノイ
ズ等の発生を防止することができる。

【００３１】請求項１９に記載の発明は、請求項１１〜
１８において、受動素子とインダクタンス型共振器の双
方をチップ型部品とした事によって、更に小型のフィル
タを構成でき、しかも面実装にてフィルタを製造する事
ができるので、生産性が向上する。

【００３２】請求項２０に記載の発明は、請求項１９に
おいて、受動素子とインダクタンス素子型共振器の双方
を断面四角形状の角柱形状とした事によって、実装性に
優れ、生産性を向上させることができる。

【００３３】請求項２１記載の発明は、請求項１〜２０
において、基台と、前記基台上に形成された導電膜と、
前記導電膜に設けられた溝と、前記基台の両端に設けら
れた端子部とを備え、長さＬ１，幅Ｌ２，高さＬ３を、Ｌ１＝０．５〜１．８ｍｍＬ２＝０．２〜１．０ｍｍＬ３＝０．２〜１．０ｍｍとしたインダクタンス素子を用いたことによって、非常
に小型のインダクタンス素子を用いるので、フィルタ自
体を非常に小型化に形成することができる。

【００３４】請求項２２記載の発明は、請求項２１にお
いて、導電膜を設けた基台に段落ち部を設け、その段落
ち部の深さＬ４を５μｍ〜５０μｍとしたことによっ
て、インダクタンス素子の強度を強くでき、しかも段落
ち部に保護材を設けることによって、耐候性が大きなイ
ンダクタンス素子とすることができるので、そのインダ
クタンス素子をフィルタに搭載することによって、素子
の破損や素子の腐食などによって、フィルタ特性が長期
間使用しても余り変化をすることはない。

【００３５】請求項２３記載の発明は、請求項２１にお
いて、基台の端子部に端子電極を設けるとともに、基台
の中央部にスパイラル状の溝を設けたことによって、溝
幅等を調整することによって、自己共振周波数の調整や
インダクタンスの調整を行うことができるので、フィル
タの特性調整を容易に行うことができる。

【００３６】請求項２４記載の発明は、請求項２１にお
いて、基台の両端部を多角形状としたことによって、基
板上に実装する場合には、素子の転がりなどを防止する
ことができ、実装性を向上させることができるので、フ
ィルタを製造する際に製造時間を短くすることができる
ので、生産性が向上する。また、素子同士を接合する際
には、端子部の平面同士を接合すれば良いので、接合が
行いやすくなり、生産性が向上する。

【００３７】請求項２５記載の発明は、請求項２１にお
いて、溝はレーザ加工によって形成されていることで、
レーザの直径や出力を調整することによって、インダク
タタンス特性を容易に調整可能とすることができるの
で、フィルタ特性も同様に容易に変化させることができ
る。

【００３８】請求項２６記載の発明は、請求項２１にお
いて、導電膜の表面粗さを１．０μｍ以下としたことに
よって、インダクタンス素子の損失を極めて小さくする
ことができるので、フィルタでの損失を小さくすること
ができる。

【００３９】請求項２７記載の発明は、請求項２１にお
いて、５０ｎＨ以下のインダクタンスを有し、８００Ｍ
Ｈｚ以上の周波数に対してＱ値が３０以上である導電膜
を有することによって、フィルタの特性を向上させるこ
とができる。

【００４０】請求項２８記載の発明は、請求項２１にお
いて、基台を、体積固有抵抗：１０¹³Ωｍ以上熱膨張係数：５×１０^-4／℃以下［２０℃〜５００℃に
おける熱膨張係数］比誘電率：１ＭＨｚにおいて１２以下曲げ強度：１３００ｋｇ／ｃｍ²以上密度：２〜５ｇ／ｃｍ³ となるように構成したことによって、特性劣化を防止で
き、自己共振周波数を向上させることができるので、フ
ィルタをより高周波対応にする事が可能で、特性劣化を
防止できる。

【００４１】請求項２９記載の発明は、請求項２８にお
いて、基台の構成材料としてアルミナを含むことによっ
て、非常に扱いやすく、しかも加工性や機械的強度の面
から非常に有利である。

【００４２】請求項３０記載の発明は、請求項２１にお
いて、基台の表面粗さを０．１５〜０．５μｍとしたこ
とによって、Ｑ値の高い素子を実現できるので、フィル
タを低ロス化することができるとともに、損失がちいさ
くなるので、フィルタでの信号劣化を防止できる。

【００４３】請求項３１記載の発明は、請求項３０にお
いて、基台の端部の表面粗さと前記基台の溝を設けた部
分及びその近傍の表面粗さを異ならせたことによって、
インダクタンス素子の剥がれ等を防止でき、フィルタ特
性の劣化を防止できる。

【００４４】請求項３２記載の発明は、請求項３１にお
いて、基台の両端部の高さをそれぞれＺ１，Ｚ２とした
ときに、｜Ｚ１−Ｚ２｜≦８０μｍとした事によって、素子立ち現象を防止でき、特にイン
ダクタンス素子を基板に実装する場合、作製不良を低減
できるので、フィルタの生産性の低下を防止できる。

【００４５】図１は本発明の一実施の形態におけるフィ
ルタを示す斜視図である。なお、図１に示すフィルタは
一例としてローパス型のフィルタを記載している。

【００４６】図１において、１は基板で、基板１の形状
としては、方形板状，円板状，楕円板状等が用いられ、
特に方形板状とすることによって、電子機器等の内部に
設けられた回路基板上へ位置決めが容易になる。

【００４７】基板１の構成材料としては、ガラスエポキ
シ樹脂などの樹脂材料やセラミック材料等を単体として
用いるか、それらの材料を積層したものが用いられる。
また、基板１として、金属多層基板を用いることもでき
る。

【００４８】２，３はチップ型のコンデンサで、コンデ
ンサ２，３は基板１上に実装されている。ここで定義さ
れているチップ型コンデンサとは、素子上に設けられた
端子部を設け、リード端子なしに半田などを介して端子
部を直接回路基板上のランド等に接合するいわゆる面実
装コンデンサを示すものである。コンデンサ２は両端に
端子部２ａ，２ｂが設けられ、この端子部２ａ，２ｂの
間で所定の容量が構成されている。コンデンサ３も同様
に両端に端子部３ａ，３ｂが設けられ、この端子部３
ａ，３ｂの間で所定の容量が構成されている。コンデン
サ２，３の具体的な一例を図２に示す。

【００４９】図２はコンデンサ２を用いて説明するがコ
ンデンサ３も同様の構成であるので説明を省略する。図
２において、２ｃは誘電材料で構成された基台で、基台
２ｃ上には導電膜２ｄが設けられており、しかも導電膜
２ｄを２分するように溝２ｅが設けられている。また、
この溝２ｅを覆うように保護材２ｆを設けることもでき
る。コンデンサ２の容量を調整するには溝２ｅの間隔や
溝の深さなどで決定される。

【００５０】なお、コンデンサ２，３の形態として図２
に示すような構成だけでなく、誘電体材料で構成された
基台の両端に端子を用いただけのものや、電極を誘電体
中に埋設した積層コンデンサなどを用いることができ
る。

【００５１】４，５，６はチップ型のインダクタンス素
子で、インダクタンス素子４，５，６は基板１上に実装
されている。ここで定義されているチップ型インダクタ
とは、素子上に直接端子部を設け、リード端子なしに半
田などを介して端子部を直接回路基板上のランド等や他
の部品等に接合するインダクタンス素子を示すものであ
る。

【００５２】インダクタンス素子４，５，６にはそれぞ
れ端子部４ａ，５ａ，６ａと端子部４ｂ，５ｂ，６ｂが
設けられている。このインダクタンス素子４，５，６は
２ＧＨｚ以上の高周波に対応可能であり、しかも他の電
子部品の影響が少なく、更に損失を低減できるキーデバ
イスであるので、構造については詳細に後述する。

【００５３】７，８は信号の入出力のいずれか一方を行
う導電パターンで、導電パターン７，８はそれぞれ端子
部４ａと端子部６ｂに接続されている。導電パターン
７，８は基板１の表面１ａから基板の側面１ｂまで延設
されており、外部回路等との電気的接続を可能にしてい
る。なお、外部回路との接続をより確実にするために
は、導電パターン７，８は基板の裏面１ｃまで延設して
も良い。導電パターン７を入力端子とした場合には、導
電パターン８は出力端子となり、逆の場合には、導電パ
ターン７を出力端子として導電パターン８を入力端子と
して使用される。

【００５４】なお、導電パターン７，８上には端子部４
ａ，６ａがそれぞれ半田などの接合材を介して直接接合
されている。

【００５５】９は基板１上に設けられた接地用の導電パ
ターンで、導電パターン９は端子部２ａ，３ａと接合さ
れている。導電パターン９は、基板の表面１ａから側面
１ｂに渡って延設され、より外部回路との接合性を向上
させるために裏面１ｃまで延設しても良い。なお、導電
パターン９が外部回路等に設けられた接地パターン等に
接続されることになる。なお、導電パターン９上には端
子部２ａ，３ａが半田等を介して直接接合されている。

【００５６】１０は基板１上に設けられた導電パターン
で、導電パターン１０は端子部２ｂと端子部４ｂと端子
部５ａをそれぞれ電気的に接続している。なお、導電パ
ターン１０上には端子部２ｂ，４ｂ，５ａが半田等を介
して直接接合されている。

【００５７】１１は基板１上に設けられた導電パターン
で、導電パターン１１は端子部３ｂと端子部５ｂと端子
部６ａをそれぞれ電気的に接続している。なお、導電パ
ターン１１上には端子部３ｂ，５ｂ，６ａが半田等を介
して直接接合されている。

【００５８】上記の導電パターン７〜１１はそれぞれ
金，銀，銅等の金属材料の良導体を印刷や焼き付けある
いはマスキングを施して蒸着などの薄膜形成技術によっ
て形成される。

【００５９】以上の様に構成されたフィルタの等価回路
は図３に示す様な、ローパスフィルタを構成する。

【００６０】なお、本実施の形態では、コンデンサ２，
３をチップ型の部品としたが、コンデンサ２，３は基板
１上にパターンで形成してもよい。

【００６１】本実施の形態の場合、少なくともインダク
タンス素子４，５，６をチップ型の部品とすることによ
って、フィルタの小型化を行うことができ、他の電子部
品からの影響を受けにくく、しかも高周波に対応でき、
しかも信号の出力損失を小さくすることができる。当然
の事ながら、コンデンサ２，３もチップ型部品とするこ
とによって、フィルタを構成する主要部品をチップ型部
品とすることによって、組立も容易になり、生産性が向
上し、更にコンデンサ２，３をチップ型部品とすると基
板１上にパターニングして容量を形成するよりも、容量
の大きさにバリエーションを持たせることができ、様々
な特性のフィルタを得ることができる。

【００６２】以上の様に構成されたフィルタは、図４に
示すように低い周波数の信号は通過させ、高い周波数の
信号は減衰させる特性を持つ。本実施の形態では、チッ
プ型でしかも自己共振点が非常に高いインダクタンス素
子４，５，６を用いたことによって、通過体域を高周波
側にシフトすることができ、高周波信号を取り扱う電子
機器やシステムに好適に用いられる。

【００６３】次に、ハイパス型のフィルタについて説明
する。図５は本発明の他の実施の形態におけるフィルタ
を示す斜視図である。

【００６４】図５において、１は基板、７，８，９，１
０，１１は導電パターンでこれらは図１に示すものと同
じである。

【００６５】１２，１３はインダクタンス素子であり、
インダクタンス素子１２，１３は図１に示すインダクタ
ンス素子４，５，６とほぼ同じ形状をしている。

【００６６】１４，１５，１６はコンデンサで、コンデ
ンサ１４，１５，１６は図１に示すコンデンサ２，３と
ほぼ同じ形状をしている。

【００６７】以上の様に構成されたフィルタの等価回路
は図６に示す様なハイパスフィルタを構成する。

【００６８】なお、本実施の形態では、コンデンサ１
４，１５，１６をチップ型の部品としたが、コンデンサ
１４，１５，１６は基板１上にパターンで形成してもよ
い。

【００６９】本実施の形態の場合、少なくともインダク
タンス素子１２，１３をチップ型の部品とすることによ
って、フィルタの小型化を行うことができ、他の電子部
品からの影響を受けにくく、しかも高周波に対応でき、
しかも信号の出力損失を小さくすることができる。当然
の事ながら、コンデンサ１４，１５，１６もチップ型部
品とすることによって、フィルタを構成する主要部品を
チップ型部品とすることによって、組立も容易になり、
生産性が向上し、更にコンデンサ１４，１５，１６をチ
ップ型部品とすると基板１上にパターニングして容量を
形成するよりも、容量の大きさにバリエーションを持た
せることができ、様々な特性のフィルタを得ることがで
きる。

【００７０】以上の様に構成されたフィルタは、図７に
示すように高い周波数の信号は通過させ、低い周波数の
信号は減衰させる特性を持つ。本実施の形態では、チッ
プ型でしかも自己共振点が非常に高いインダクタンス素
子１２，１３を用いたことによって、減衰帯域を高周波
側にシフトすることができ、高周波信号を取り扱う電子
機器やシステムに好適に用いられる。

【００７１】図１及び図５に示す回路構成の他にも、基
板１上に少なくともインダクタンス素子とコンデンサを
搭載し、少なくともインダクタンス素子がチップ部品で
ある回路構成と採用しても同様の効果を得ることはでき
る。当然のことながら、上述のように、コンデンサもチ
ップ状部品とすることによって、生産性が向上し、様々
な特性を有するフィルタを作製することができる。

【００７２】また、基板１上に搭載された電子部品など
を保護したり耐候性を向上させる場合には、図８に示す
様に基板上にカバー１７を搭載することが望ましい。カ
バー１７を設けることによって、基板１上に搭載された
電子部品が他の部材と接触することによって、損傷を受
けたり、脱落することを防止できる。なお、カバー１７
の上面には、製造会社，品番，特性，注意事項等の少な
くとも一つを表示させることもできる。表示の方法とし
ては、カバー１７に上記事項を記載したシールを貼付し
たり、カバー１７上に直接印刷で表示したり、カバー１
７にレーザなどによって文字等を彫り込んでも良い。

【００７３】なお、フィルタ自体に電磁シールドを持た
せたい場合には、このカバー１７を磁性材料などの電磁
シールド作用を有する材料で構成することが好ましい。

【００７４】又、カバー１７が導電性を有する場合に
は、カバー１７と基板１上の導電パターンとの接触が起
こらないように、カバー１７と外端部に切欠などを形成
してカバーと導電パターンを非接触にしたり、基板１に
スルーホールを設けたり、基板１の端部に切欠を設けた
りする必要がある。

【００７５】カバーの構成材料としては、加工性及びコ
スト面を考えると樹脂材料も使用することができる。

【００７６】図９は本発明の他の実施の形態におけるフ
ィルタを示す平面図である。図９に示すフィルタは図
１，図５に示すフィルタよりも更に小型化を目的として
構成されている。

【００７７】図９において、１８，１９，２０はインダ
クタンス素子で、インダクタンス素子１８，１９，２０
は図１に示すインダクタンス素子４，５，６と同様の構
成を有している。インダクタンス素子１８の端子部１８
ａは入力かもしくは出力の端子となり、端子部１８ｂは
インダクタンス素子１９の端子部１９ａと直接接合して
いる。端子部１９ｂはインダクタンス素子２０の端子部
２０ａと直接接合しており、端子部２０ｂは入力かもし
くは出力の端子となる。

【００７８】２１，２２はコンデンサで、コンデンサ２
１，２２は図１に示したコンデンサ２，３と同様の構成
を有している。コンデンサ２１の端子部２１ａは回路基
板等の接地部等に接続される端子となり、端子部２１ｂ
は端子部１８ｂ，１９ａ双方と直接接合されている。な
お、端子部２１ｂは端子部１８ｂ，１９ａの少なくとも
一方と接合すれば十分である。コンデンサ２２の端子部
２２ａは回路基板等の接地部等に接続される端子とな
り、端子部２２ｂは端子部１９ｂ，２０ａ双方と直接接
合されている。なお、端子部２２ｂは端子部１９ｂ，２
０ａの少なくとも一方と接合すれば十分である。この様
に構成されたフィルタの等価回路は、図３に示す通りで
ある。

【００７９】また、図６に示す等価回路を実現するため
には、図９において、インダクタンス素子１８，１９，
２０をチップ状のコンデンサに変更し、コンデンサ２
１，２２をインダクタンス素子に変更する。

【００８０】この様な構成によって、基板１を不要とす
ることができる事などによって、フィルタを極めて小型
化することができ、しかも部品点数を減らすことができ
るので、超小型でしかもコストや生産性の面で有利とな
る。

【００８１】なお、上述の様にチップ型の電子部品を直
接接合してフィルタを構成すると、どうしても外部から
の衝撃によって、部品の脱落等が発生しやすいので、例
えば、図９に示す点線で囲んだ領域をモールドする事に
よって、機械的強度を格段に増すことができる。なお、
モールド材として、エポキシ樹脂などの樹脂材料を用い
る事が好ましい。また、図９に示す点線で囲んだ領域に
相当するケースを作製し、そのケース内に前述のチップ
状部品を接合した複合体を収納し、機械的強度を増すこ
ともできる。

【００８２】図１０は本発明の一実施の形態におけるフ
ィルタを示す斜視図である。図１０において、２０１は
基板で、基板２０１の形状としては、方形板状，円板
状，楕円板状等等が用いられ、特に方形板状とすること
によって、電子機器等の内部に設けられた回路基板上へ
位置決めが容易になる。

【００８３】基板２０１の構成材料としては、ガラスエ
ポキシ樹脂などの樹脂材料やセラミック材料等を単体と
して用いるか、それらの材料を積層したものが用いられ
る。また、基板２０１として、金属多層基板を用いるこ
ともできる。

【００８４】２０２，２０３はチップ型のインダクタン
ス素子で、インダクタンス素子型共振器２０２，２０３
は基板２０１上に実装されているとともに、コンデンサ
とインダクタを並列回路とした共振器を構成している。
インダクタンス素子型共振器２０２，２０３の具体的構
成の一例は図１１に示す通りである。図１１はインダク
タンス素子型共振器２０２を用いて説明するが、インダ
クタンス素子型共振器２０３も同様の構成であるので、
インダクタンス素子型共振器２０３については説明を省
略する。なお、このインダクタンス素子型共振器２０
２，２０３は本実施の形態におけるフィルタのキーデバ
イスであるので、詳細な構造については後述する。

【００８５】図１１において、インダクタンス素子型共
振器２０２は、絶縁材料や誘電体材料で構成された基台
２０２ｃ上に導電膜２０２ｄを設け、導電膜２０２ｄに
スパイラル状の溝２０２ｅを設けてインダクタンス成分
が構成されている。インダクタンス素子型共振器２０２
の両端には基台２０２ｃ上に直接か或いは導電膜２０２
ｄ上に端子部２０２ａ，２０２ｂが設けられており、し
かも溝２０２ｅを覆うように保護材２０２ｆが設けられ
ている。ここで、溝２０２ｅを設けることによって、線
間容量Ｃが形成されるとともに、スパイラル状の溝２０
２ｅを設けることによって、スパイラル状の導電膜２０
２ｄが形成されることでインダクタンス成分が発生す
る。この線間容量Ｃとインダクタンス成分が並列回路を
構成し、インダクタンス素子型共振器２０２は共振器を
構成することになる。

【００８６】ここで定義されているチップ型インダクタ
ンス素子型共振器とは、素子上に設けられた端子部を設
け、リード端子なしに半田などを介して端子部を直接回
路基板上のランド等に接合するいわゆる面実装インダク
タンス素子型共振器を示すものである。インダクタンス
素子型共振器２０２は両端に端子部２０２ａ，２０２ｂ
が設けられ、この端子部２０２ａ，２０２ｂの間に共振
部（容量とインダクタンスの並列回路）が構成されてい
る。インダクタンス素子型共振器２０３も同様に両端に
端子部２０３ａ，２０３ｂが設けられ、この端子部２０
３ａ，２０３ｂの間で共振部（容量とインダクタンスの
並列回路）が構成されている。

【００８７】また、インダクタンス素子型共振器２０
２，２０３は、基板上などに実装しやすいように断面多
角形状に構成されており、特に断面四角形状の角柱状と
することが、位置決めや実装性の面で非常に好ましい。

【００８８】なお、インダクタンス素子型共振器２０
２，２０３の形態として図１１に示すような構成だけで
なく、コイル部を誘電体または絶縁体中に埋設した積層
インダクタなどを用いることができるが、自己共振周波
数ｆ０（２ＧＨｚ以上）を高くする事が可能な図１１に
示す様な構成のインダクタンス素子型共振器を用いる事
が好ましい。

【００８９】２０４，２０５，２０６はチップ型の受動
素子で、受動素子２０４，２０５，２０６は基板２０１
上に実装されている。ここで定義されているチップ型受
動素子とは、素子上に直接端子部を設け、リード端子な
しに半田などを介して端子部を直接回路基板上のランド
等や他の部品等に接合する受動素子を示すものである。
受動素子２０４，２０５，２０６を構成する素子として
は、コンデンサ，抵抗，インダクタンス素子の少なくと
も１つが用いられる。

【００９０】受動素子２０４，２０５，２０６にはそれ
ぞれ端子部２０４ａ，２０５ａ，２０６ａと端子部２０
４ｂ，２０５ｂ，２０６ｂが設けられている。

【００９１】２０７，２０８は信号の入出力のいずれか
一方を行う導電パターンで、導電パターン２０７，２０
８はそれぞれ端子部２０４ａと端子部２０６ｂに接続さ
れている。導電パターン２０７，２０８は基板２０１の
表面２０１ａから基板の側面２０１ｂまで延設されてお
り、外部回路等との電気的接続を可能にしている。な
お、外部回路との接続をより確実にするためには、導電
パターン２０７，２０８は基板の裏面２０１ｃまで延設
しても良い。導電パターン２０７を入力端子とした場合
には、導電パターン２０８は出力端子となり、逆の場合
には、導電パターン２０７を出力端子として導電パター
ン２０８を入力端子として使用される。

【００９２】なお、導電パターン２０７，２０８上には
端子部２０４ａ，２０６ａがそれぞれ半田などの接合材
を介して直接接合されている。

【００９３】２０９は基板２０１上に設けられた接地用
の導電パターンで、導電パターン２０９は端子部２０２
ａ，２０３ａと接合されている。導電パターン２０９
は、基板の表面２０１ａから側面２０１ｂに渡って延設
され、より外部回路との接合性を向上させるために裏面
２０１ｃまで延設しても良い。なお、導電パターン２０
９が外部回路等に設けられた接地パターン等に接続され
ることになる。なお、導電パターン２０９上には端子部
２０２ａ，２０３ａが半田等を介して直接接合されてい
る。

【００９４】２１０は基板２０１上に設けられた導電パ
ターンで、導電パターン２１０は端子部２０２ｂと端子
部２０４ｂと端子部２０５ａをそれぞれ電気的に接続し
ている。なお、導電パターン２１０上には端子部２０２
ｂ，２０４ｂ，２０５ａが半田等を介して直接接合され
ている。

【００９５】２１１は基板２０１上に設けられた導電パ
ターンで、導電パターン２１１は端子部２０３ｂと端子
部２０５ｂと端子部２０６ａをそれぞれ電気的に接続し
ている。なお、導電パターン２１１上には端子部２０３
ｂ，２０５ｂ，２０６ａが半田等を介して直接接合され
ている。

【００９６】上記の導電パターン２０７〜２１１はそれ
ぞれ金，銀，銅等の金属材料の良導体を印刷や焼き付け
あるいはマスキングを施して蒸着などの薄膜形成技術に
よって形成される。受動素子２０４，２０５，２０６全
てにコンデンサを用いた場合、フィルタの等価回路は図
１２に示す様な、バンドパスフィルタをフィルタを構成
する。また受動素子２０４，２０５，２０６全てにイン
ダクタンス素子を用いてもバンドパスフィルタを構成す
ることができる。

【００９７】本実施の形態の場合、少なくともインダク
タンス素子型共振器２０２，２０３をチップ型の部品と
することによって、フィルタの小型化を行うことがで
き、しかも高周波に対応でき、しかも信号の出力損失を
小さくすることができる。当然の事ながら、受動素子２
０４，２０５，２０６もチップ型部品とすることによっ
て、フィルタを構成する主要部品をチップ型部品とする
ことによって、組立も容易になり、生産性が向上する。

【００９８】また、受動素子２０４，２０５，２０６
は、断面多角形状とすることが好ましく、特に実装性や
位置決め等の面から断面四角形状の角柱状とすることが
好ましい。

【００９９】以上の様に構成されたフィルタは、高周波
領域の信号を通過させる際に、図１３に示すような特性
を示し、特に高周波側の減衰帯域のスプリアス抑制度
は、従来の同軸型共振器を用いたフィルタよりも大きく
なり、信号中にノイズ等が入り込むことが少なくなる。

【０１００】この様に、本実施の形態では、チップ型で
しかも自己共振点が非常に高いインダクタンス素子型共
振器２０２，２０３を用いたことによって、通過体域を
高周波側にシフトしても、高周波側のスプリアス抑制度
を大きくできるので、高周波信号を取り扱う電子機器や
システムに好適に用いられる。

【０１０１】なお、通過帯域は、インダクタンス素子型
共振器２０２，２０３の線間容量Ｃを調整することで、
変化させることが好ましく、この線間容量Ｃは、溝２０
２ｅの間隔を変化させる，保護材２０２ｆの誘電率を変
化させる，基台２０２ｃの誘電率を変化させる等の手段
がある。しかしながら、上記手段でも所望の通過帯域を
得られない場合には、図１４に示す様に、インダクタン
ス素子型共振器２０２，２０３それぞれに並列にコンデ
ンサ素子２１２，２１３を設ける事が好ましい。この様
な構成によって、インダクタンス素子型共振器２０２，
２０３線間容量成分を大きくさせる事ができるので、通
過帯域を高周波側にシフトさせる事ができる。また、本
実施の形態の場合、コンデンサ素子２１２，２１３の端
子部２１２ａ，２１３ａはそれぞれ導電パターン２１
０，２１１に電気的に接続されており、端子部２１２
ｂ，２１３ｂは導体パターン２０９にそれぞれ接続され
ている。

【０１０２】なお、このコンデンサ素子２１２，２１３
はチップ部品としたが、それぞれ基板１上にパターニン
グされたコンデンサ素子でもよい。

【０１０３】図１５は本発明の他の実施の形態における
フィルタを示す斜視図である。図１５において、２０１
は基板、２０７，２０８，２０９，２１０，２１１は導
電パターン、２０２，２０３はインダクタンス素子型共
振器、２０４，２０５，２０６は受動素子でこれらは図
１０に示すものと同じである。

【０１０４】２１４，２１５はチップ型のコンデンサ素
子であり、コンデンサ素子２１４，２１５はそれぞれイ
ンダクタンス素子型共振器２０２，２０３に直列に接続
されている。すなわち、コンデンサ素子２１４の端子部
２１４ａはインダクタンス素子型共振器２０２の端子部
２０２ｂと直接又は導体等を介して接合されており、端
子部２１４ｂは導電パターン２１０に接続されている。
又、コンデンサ素子２１５の端子部２１５ａはインダク
タンス素子型共振器２０３の端子部２０３ｂに接続され
ており、端子部２１５ｂは導電パターン２１１に接続さ
れている。

【０１０５】受動素子２０４，２０５，２０６を全てコ
ンデンサとした場合、図１６に示す様な等価回路とな
り、受動素子２０４，２０５，２０６を全てインダクタ
ンス素子とした場合に図１７に示す様な等価回路とな
り、従来の帯域素子フィルタ（バンドエリミネーション
フィルタ）と同じ回路になる。

【０１０６】以上の様な構成によって、インダクタンス
素子型共振器２０２，２０３を共振器として用いること
によって、高周波信号に対応でき、しかも減衰領域のス
プリアス抑制度を大きくする事ができるので、信号にノ
イズが入り込むことが少なくなる。また、インダクタン
ス素子型共振器２０２，２０３はＱ値を非常に高くする
ことができ、損失が小さいので、信号の劣化が少なく、
しかも小型化が可能なフィルタを構成することができ
る。

【０１０７】なお、通過帯域は、インダクタンス素子型
共振器２０２，２０３の線間容量Ｃを調整することで、
変化させることが好ましく、この線間容量Ｃは、溝２０
２ｅの間隔を変化させる，保護材２０２ｆの誘電率を変
化させる，基台２０２ｃの誘電率を変化させる等の手段
がある。しかしながら、上記手段でも所望の通過帯域を
得られない場合には、図１８に示す様に、インダクタン
ス素子型共振器２０２，２０３それぞれに並列にコンデ
ンサ素子２１６，２１７を設ける事が好ましい。この様
な構成によって、インダクタンス素子型共振器２０２，
２０３線間容量成分を大きくさせる事ができるので、通
過帯域を高周波側にシフトさせる事ができる。また、本
実施の形態の場合、コンデンサ素子２１６，２１７の端
子部２１６ｂ，２１７ｂはそれぞれコンデンサ素子２１
４，２１５の端子部２１６ｂ，２１７ｂに電気的に接続
されており、端子部２１６ａ，２１７ａは導体パターン
２０９にそれぞれ接続されている。

【０１０８】なお、このコンデンサ素子２１６，２１７
はチップ部品としたが、それぞれ基板２０１上にパター
ニングされたコンデンサ素子でもよい。

【０１０９】以上の図１０〜図１８に示したフィルタ
に、図示していないがカバーを取り付けても良い。カバ
ーは、基板２０１の各部品を実装した側に前記各部品の
少なくとも一部を覆うように設けられる。このときカバ
ーは基板２０１に接合材などによって取り付ける事が好
ましい。また、カバーにシールド材を設けることによっ
て、フィルタの構成部品から放出される電磁波を遮断し
たり、外部装置等から放出される電磁波によって、フィ
ルタの構成部品が影響を受けないように、遮断したりす
る作用を持たせることができる。

【０１１０】なお、カバーに表示部を設け、その表示部
に生産地，生産者，規格，品番，特性等の情報の少なく
とも１つを表示することによって、カバーでフィルタの
構成部品を覆っても、情報を外部から容易に目視する事
ができる。なお、情報とは、文字や図等の他にバーコー
ド等でも良い。

【０１１１】本発明の更なる特徴は、インダクタンス素
子として自己共振周波数が高く、しかも損失が小さく、
しかも小型なものを用いることである。

【０１１２】以下その最も好ましいインダクタンス素子
について詳細に説明する。図１９，図２０はそれぞれ本
発明の一実施の形態におけるインダクタンス素子を示す
斜視図及び側面図である。

【０１１３】図１９において、１１１は絶縁材料などを
プレス加工，押し出し法等を施して構成されている基
台、１１２は基台１１１の上に設けられている導電膜
で、導電膜１１２は、メッキ法やスパッタリング法等の
蒸着法等によって基台１１１上に形成される。１１３は
基台１１１及び導電膜１１２に設けられた溝で、溝１１
３は、レーザ光線等を導電膜１２に照射することによっ
て形成したり、導電膜１１２に砥石等を当てて機械的に
形成されている。１１４は基台１１１及び導電膜１１２
の溝１１３を設けた部分に塗布された保護材、１１５，
１１６はそれぞれ端子電極が形成された端子部で、端子
部１１５と端子部１１６の間には、溝１１３及び保護材
１１４が設けられている。なお、図２０は、保護材１１
４の一部を取り除いた図である。

【０１１４】また、本実施の形態のインダクタンス素子
は、実用周波数帯域が１〜６ＧＨｚと高周波数域に対応
するとともに、５０ｎＨ以下の微小インダクタンスを有
し、しかもインダクタンス素子の長さＬ１，幅Ｌ２，高
さＬ３は以下の通りとなっていることが好ましい。

【０１１５】Ｌ１＝０．５〜１．８ｍｍ（好ましくは
０．６〜１．０ｍｍ）Ｌ２＝０．２〜１．０ｍｍ（好ましくは０．３〜０．６
ｍｍ）Ｌ３＝０．２〜１．０ｍｍ（好ましくは０．３〜０．６
ｍｍ）Ｌ１が０．５ｍｍ以下であると、自己共振周波数ｆ０が
下がってしまうとともにＱ値が低下してしまい、良好な
特性を得ることができない。また、Ｌ１が１．８ｍｍを
超えてしまうと、素子自体が大きくなってしまい、電子
回路等が形成された基板など（以下回路基板等と略す）
回路基板等の小型化ができず、ひいてはその回路基板等
を搭載した電子機器等の小型化を行うことができない。
また、Ｌ２，Ｌ３それぞれが０．２ｍｍ以下であると、
素子自体の機械的強度が弱くなりすぎてしまい、実装装
置などで、回路基板等に実装する場合に、素子折れ等が
発生することがある。また、Ｌ２，Ｌ３が１．０ｍｍ以
上となると、素子が大きくなりすぎて、回路基板等の小
型化、ひいては装置の小型化を行うことができない。な
お、Ｌ４（段落ちの深さ）は５μｍ〜５０μｍ程度が好
ましく、５μｍ以下であれば、保護材１４の厚さ等を薄
くしなければならず、良好な保護特性等を得ることがで
きない。また、Ｌ４が５０μｍを超えると基台の機械的
強度が弱くなり、やはり素子折れ等が発生することがあ
る。なお、段落ちは必ずしも必要なものではない。

【０１１６】以上の様に構成されたインダクタンス素子
について、以下各部の詳細な説明をする。図２１は導電
膜を形成した基台の断面図、図２２（ａ）（ｂ）はそれ
ぞれ基台の側面図及び底面図である。

【０１１７】まず、基台１１１の形状について説明す
る。基台１１は、図２１及び図２２に示す様に、回路基
板等に実装しやすいように断面が四角形状の中央部１１
１ａと中央部１１１ａの両端に一体に設けられ、しかも
断面が四角形状の端部１１１ｂ，１１１ｃによって構成
されている。なお、端部１１１ｂ，１１１ｃ及び中央部
１１１ａは断面四角形状としたが、五角形状や六角形状
などの多角形状でも良い。中央部１１１ａは端部１１１
ｂ，１１１ｃから段落ちした構成となっている。本実施
の形態では、端部１１１ｂ，１１１ｃの断面形状を略正
四角状とすることによって、回路基板等へのインダクタ
ンス素子を装着性を良好にした。また、本実施の形態で
は中央部１１１ａに横向きに溝１１３を形成することに
よって、どのように回路基板等に実装しても方向性が無
いために、取り扱いが容易になる。また、中央部１１１
ａには素子部（溝１１３や保護材１１４）が形成される
こととなり、端部１１１ｂ，１１１ｃには端子部１１
５，１１６が形成される。

【０１１８】なお、本実施の形態では、中央部１１１ａ
及び端部１１１ｂ，１１１ｃをともに略正四角形状とし
たが、正五角形状等の正多角形状にしてもよい。さら
に、本実施の形態では、中央部１１１ａと端部１１１
ｃ，１１１ｂそれぞれの断面形状を正四角形というよう
に同一にしたが、異なっても良い。すなわち、端部１１
１ｂ、１１１ｃの断面形状を正多角形状とし、中央部１
１１ａの断面形状を他の多角形状としたり、円形状とし
ても良い。中央部１１１ａの断面形状を円形とすること
によって、良好に溝１１３を形成することができる。

【０１１９】さらに、本実施の形態では、中央部１１１
ａを端部１１１ｂ，１１１ｃより段落ちさせることによ
って、保護材１１４を塗布した際に、その保護材１１４
と回路基板等が接触することなどを防止していたが、特
に保護材１１４の厚みや実装される回路基板等の状況
（回路基板等の実装される部分に溝が形成されていた
り、回路基板等の電極部が盛り上がっている等）によっ
て、中央部１１１ａを段落ちさせなくてもよい。中央部
１１１ａを端部１１１ｂ，１１１ｃから段落ちさせない
と、基台１１１の構造が簡単になり、生産性が向上し、
さらに中央部１１１ａの機械的強度も向上する。この様
に段落ちさせない場合でも、断面四角形状の四角柱形状
としてもよいし、さらに断面を多角形状とする角柱とす
ることもできる。

【０１２０】また、図２２（ａ）に示す様に基台１１の
端部の高さＺ１及びＺ２は下記の条件を満たすことが好
ましい。

【０１２１】｜Ｚ１−Ｚ２｜≦８０μｍ（好ましくは５０μｍ）Ｚ１とＺ２の高さの違いが８０μｍ（好ましくは５０μ
ｍ以下）を超えると、素子を基板に実装し、半田等で回
路基板等に取り付ける場合、半田等の表面張力によって
素子が一方の端部に引っ張られて、素子が立ってしまう
というマンハッタン現象の発生する確率が非常に高くな
る。このマンハッタン現象を図２３に示す。図２３に示
すように、基板２００の上にインダクタンス素子を配置
し、端子部１５，１６それぞれと基板２００の間に半田
２０１，２０２が設けられているが、リフローなどによ
って半田２０１，２０２を溶かすと、半田２０１，２０
２のそれぞれの塗布量の違いや、材質が異なることによ
る融点の違いによって、溶融した半田２０１，２０２の
表面張力が端子部１１５と端子部１１６で異なり、その
結果、図２３に示すように一方の端子部（図２３の場合
は端子部１１５）を中心に回転し、インダクタンス素子
が立ち上がってしまう。Ｚ１とＺ２の高さの違いが８０
μｍ（好ましくは５０μｍ以下）を超えると、素子が傾
いた状態で基板２００に配置されることとなり、素子立
ちを促進する。また、マンハッタン現象は特に小型軽量
のチップ型の電子部品（チップ型インダクタンス素子を
含む）において顕著に発生し、しかもこのマンハッタン
現象の発生要因の一つとして、端子部１１５，１１６の
高さの違いによって素子が傾いて基板２００に配置され
ることを着目した。この結果、Ｚ１とＺ２の高さの差を
８０μｍ以下（好ましくは５０μｍ以下）となるよう
に、基台１１１を成形などで加工することによって、こ
のマンハッタン現象の発生を大幅に抑えることができ
た。Ｚ１とＺ２の高さの差を５０μｍ以下とすることに
よって、ほぼ、マンハッタン現象の発生を抑えることが
できる。

【０１２２】次に基台１１１の面取りについて説明す
る。図２４は本発明の一実施の形態におけるインダクタ
ンス素子に用いられる基台の斜視図である。図２４に示
されるように、基台１１１の端部１１１ｂ，１１１ｃそ
れぞれの角部１１１ｅ，１１１ｄには面取りが施されて
おり、その面取りした角部１１１ｅ，１１１ｄのそれぞ
れの曲率半径Ｒ１及び中央部１１１ａの角部１１１ｆの
曲率半径Ｒ２は以下の通りに形成されることが好まし
い。

【０１２３】０．０３＜Ｒ１＜０．１５（ｍｍ）０．０１＜Ｒ２（ｍｍ）Ｒ１が０．０３ｍｍ以下であると、角部１１１ｅ，１１
１ｄが尖った形状となっているので、ちょっとした衝撃
などによって角部１１１ｅ，１１１ｄに欠けなどが生じ
ることがあり、その欠けによって、特性の劣化等が発生
したりする。また、Ｒ１が０．１５ｍｍ以上であると、
角部１１１ｅ，１１１ｄが丸くなりすぎて、前述のマン
ハッタン現象を起こしやすくなり、不具合が生じる。更
にＲ２が０．０１ｍｍ以下であると、角部１１１ｆにバ
リなどが発生しやすく、中央部１１１ａ上に形成され、
しかも素子の特性を大きく左右する導電膜１１２の厚み
が角部１１１ｆと平坦な部分で大きく異なることがあ
り、素子特性のばらつきが大きくなる。

【０１２４】次に基台１１１の構成材料について説明す
る。基台１１１の構成材料として下記の特性を満足して
おくことが好ましい。

【０１２５】体積固有抵抗：１０¹³Ωｍ以上（好ましく
は１０¹⁴以上）熱膨張係数：５×１０^-4／℃以下（好ましくは２×１０
^-5／℃以下）［２０℃〜５００℃における熱膨張係数］比誘電率：１ＭＨｚにおいて１２以下（好ましくは１０
以下）曲げ強度：１３００ｋｇ／ｃｍ²以上（好ましくは２０
００ｋｇ／ｃｍ²以上）密度：２〜５ｇ／ｃｍ³（好ましくは３〜４ｇ／ｃｍ³）基台１１１の構成材料が体積固有抵抗が１０¹³Ωｍ以下
であると、導電膜１１２とともに基台１１１にも所定に
電流が流れ始めるので、並列回路が形成された状態とな
り、自己共振周波数ｆ０及びＱ値が低くなってしまい、
高周波用の素子としては不向きである。

【０１２６】また熱膨張係数が５×１０^-4／℃以上であ
ると、基台１１１にヒートショック等でクラックなどが
入ることがある。すなわち熱膨張係数が５×１０^-4以上
であると、上述の様に溝１３を形成する際にレーザ光線
や砥石等を用いるので、基台１１１が局部的に高温にな
り、基台１１１にクラックなどが生じることあるが、上
述の様な熱膨張係数を有することによって、大幅にクラ
ック等の発生を抑止できる。

【０１２７】また、比誘電率が１ＭＨｚにおいて１２以
上であると、自己共振周波数ｆ０及びＱ値が低くなって
しまい、高周波用の素子としては不向きである。

【０１２８】曲げ強度が１３００ｋｇ／ｃｍ²以下であ
ると、実装装置で回路基板等に実装する際に素子折れ等
が発生することがある。

【０１２９】密度が２ｇ／ｃｍ³以下であると、基台１
１１の吸水率が高くなり、基台１１の特性が著しく劣化
し、素子としての特性が悪くなる。また密度が５ｇ／ｃ
ｍ³以上になると、基台１１１の重量が重くなり、実装
性などに問題が発生する。特に密度を上記範囲内に設定
すると、吸水率も小さく基台１１１への水の進入もほと
んどなく、しかも重量も軽くなり、チップマウンタなど
で基板に実装する際にも問題は発生しない。

【０１３０】この様に基台１１１の体積固有抵抗，熱膨
張係数，誘電率，曲げ強度，密度を規定することによっ
て、自己共振周波数ｆ０及びＱ値が低下しないので、高
周波用の素子として用いることができ、ヒートショック
等で基台１１１にクラック等が発生することを抑制でき
るので、不良率を低減することができ、更には、機械的
強度を向上させることができるので、実装装置などを用
いて回路基板等に実装できるので、生産性が向上する等
の優れた効果を得ることができる。

【０１３１】上記の諸特性を得る材料としては、アルミ
ナを主成分とするセラミック材料が挙げられる。しかし
ながら、単にアルミナを主成分とするセラミック材料を
用いても上記諸特性を得ることはできない。すなわち、
上記諸特性は、基台１１１を作製する際のプレス圧力や
焼成温度及び添加物によって異なるので、作製条件など
を適宜調整しなければならない。具体的な作製条件とし
て、基台１１１の加工時のプレス圧力を２〜５ｔ，焼成
温度を１５００〜１６００℃，焼成時間１〜３時間等の
条件が挙げられる。また、アルミナ材料の具体的な材料
としては、Ａｌ２Ｏ３が９２重量％以上，ＳｉＯ２が６
重量％以下，ＭｇＯが１．５重量％以下，Ｆｅ２Ｏ３が
０．１％以下，Ｎａ２Ｏが０．３重量％以下等が挙げら
れる。なお、自己共振周波数を高域に渡り制御する目的
で、εｒ＜１００の高周波でＱ値の高い誘電体材料を使
用しても良い。

【０１３２】次に基台１１の表面粗さについて説明す
る。なお、以下の説明で出てくる表面粗さとは、全て中
心線平均粗さを意味するものであり、導電膜１１２の説
明等に出てくる粗さも中心線平均粗さである。

【０１３３】基台１１１の表面粗さは０．１５〜０．５
μｍ程度、好ましくは０．２〜０．３μｍ程度がよい。
図２５は基台１１１の表面粗さと剥がれ発生率を示した
グラフである。図２５は下記に示すような実験の結果で
ある。基台１１１及び導電膜１１２はそれぞれアルミ
ナ，銅で構成し、基台１１１の表面粗さをいろいろ変え
たサンプルを作製し、その各サンプルの上に同じ条件で
導電膜１１２を形成した。それぞれのサンプルに超音波
洗浄を行い、その後に導電膜１１２の表面を観察して、
導電膜１１２の剥がれの有無を測定した。基台１１の表
面粗さは、表面粗さ測定器（東京精密サーフコム社製
５７４Ａ）を用いて、先端Ｒが５μｍのものを用いた。
この結果から判るように平均表面粗さが０．１５μｍ以
下であると、基台１１１の上に形成された導電膜１２の
剥がれの発生率が５％程度であり、良好な基台１１１と
導電膜１１２の接合強度を得ることができる。更に、表
面粗さが０．２μｍ以上であれば導電膜１２の剥がれが
ほとんど発生していないので、できれば、基台１１１の
表面粗さは０．２μｍ以上が好ましい。導電膜１１２の
剥がれは、素子の特性劣化の大きな要因となるので、歩
留まり等の面から発生率は５％以下が好ましい。

【０１３４】図２６は基台の表面粗さに対する周波数と
Ｑ値の関係を示すグラフである。図２６は以下のような
実験の結果である。まず、表面粗さが０．１μｍ以下の
基台１１と、表面粗さが０．２〜０．３μｍの基台１１
１と、表面粗さが０．５μｍ以上の基台１１１のそれぞ
れのサンプルを作製し、それぞれのサンプルに同じ材料
（銅）で同じ厚さの導電膜を形成した。そして、各サン
プルにおいて、所定の周波数ＦにおけるＱ値を測定し
た。図２６から判るように基台１１１の表面粗さが０．
５μｍ以上であると、導電膜１１２の膜構造が悪くなる
ことが原因と考えられるＱ値の低下が見られる。特に高
周波領域で顕著にＱ値の劣化が見られる。また、自己共
振周波数ｆ０（各線の極大値）も基台１１１の表面粗さ
が０．５μｍのものは、低周波側にシフトしている。従
ってＱ値の面及び自己共振周波数ｆ０の面から見れば基
台１１１の表面粗さは０．５μｍ以下とすることが好ま
しい。

【０１３５】以上の様に、導電膜１１２と基台１１１と
の密着強度，導電膜のＱ値及び自己共振周波数ｆ０の双
方の結果から判断すると、基台１１１の表面粗さは、
０．１５μｍ〜０．５μｍが好ましく、さらに好ましく
は０．２〜０．３μｍが良い。

【０１３６】また、表面粗さは、端部１１ｂ，１１ｃと
中央部１１ａでは、平均表面粗さを異ならせた方が好ま
しい。すなわち、平均表面粗さ０．１５〜０．５μｍの
範囲内で端部１１ｂ，１１ｃの平均表面粗さを中央部１
１１ａの平均表面粗さよりも小さくすることが好まし
い。端部１１１ｂ，１１１ｃは導電膜１１２を積層する
ことによって上述の様に端子部１１５，１１６が構成さ
れるので、端部１１１ｂ，１１１ｃの表面粗さを中央部
１１１ａより小さくすることによって、端部１１１ｂ，
１１１ｃ上に形成される導電膜１１２の表面粗さを小さ
くできるので、回路基板等の電極との密着性を向上させ
ることができ、確実な回路基板等とインダクタンス素子
の接合をおこなうことができる。また、中央部１１１ａ
には導電膜１１２を積層し溝１１３を形成するので、溝
１１３をレーザ等で形成する際に導電膜１１２が基台１
１１からはがれ落ちないように導電膜１１２と基台１１
１の密着強度を向上させなければないので、端部１１１
ｂ，１１１ｃよりも中央部１１１ａの表面粗さを大きく
した方が好ましい。特にレーザで溝１１３を形成する場
合、レーザが照射された部分は他の部分よりも急激に温
度が上昇し、ヒートショック等で導電膜１１２が剥がれ
ることがある。従って、レーザで溝１１３を形成する場
合には導電膜１１２と基台１１１の接合密度を他の部分
よりも向上させることが必要である。

【０１３７】この様に中央部１１１ａと端部１１１ｂ，
１１１ｃとの表面粗さを異ならせることによって、回路
基板等との密着性及び溝１１３の加工の際の導電膜１２
のはがれを防止することができる。

【０１３８】なお、本実施の形態では、導電膜１１２と
基台１１１の接合強度を基台１１１の表面粗さを調整す
ることによって、向上させたが、例えば、基台１１１と
導電膜１１２の間にＣｒ単体またはＣｒと他の金属の合
金の少なくとも一方で構成された中間層を設けることに
よって、表面粗さを調整せずとも導電膜１１２と基台１
１１の密着強度を向上させることができる。もちろん基
台１１１の表面粗さを調整し、その上その基台１１１の
上に中間層及び導電膜１１２を積層する場合では、より
強力な導電膜１２と基台１１１の密着強度を得ることが
できる。

【０１３９】次に導電膜１１２について説明する。導電
膜１１２としては、５０ｎＨ以下の微少インダクタンス
を有し、しかも８００ＭＨｚ以上の高周波信号に対して
Ｑ値が３０以上のものが好ましい。この様な特性の導電
膜１１２を得るためには、材料及び製法等を選択しなけ
ればならない。

【０１４０】以下具体的に導電膜１１２について説明す
る。導電膜１１２の構成材料としては、銅，銀，金，ニ
ッケルなどの導電材料が挙げられる。この銅，銀，金，
ニッケル等の材料には、耐候性等を向上させために所定
の元素を添加してもよい。また、導電材料と非金属材料
等の合金を用いてもよい。構成材料としてコスト面や耐
食性の面及び作り易さの面から銅及びその合金がよく用
いられる。導電膜１１２の材料として、銅等を用いる場
合には、まず、基台１１１上に無電解メッキによって下
地膜を形成し、その下地膜の上に電解メッキにて所定の
銅膜を形成して導電膜１１２が形成される。更に、合金
等で導電膜１１２を形成する場合には、スパッタリング
法や蒸着法で構成することが好ましい。また、構成材料
に銅及びその合金を用いた場合導電膜１１２の形成厚み
は１５μｍ以上が好ましい。厚みが１５μｍより薄い
と、導電膜１１２のＱ値が小さくなり所定の特性を得る
ことができにくい。図２７は、導電膜１１２の膜厚とＱ
値の関係を示すグラフである。導電膜１１２の構成材料
としては銅を用い、基台１１１の材料及び表面粗さ等
は、同じ条件にし、その基台１１１の上に形成する導電
膜１１２の厚さを変化させ、それぞれの場合におけるＱ
値を測定した。図２７から判るように導電膜１１２の厚
さが１５μｍ以上であると、Ｑ値は３０を超えている。
また、導電膜１１２の膜厚は１５μｍ以上の領域では、
Ｑ値はあまり向上せず、又、コスト面や不良率の低減の
ために導電膜１１２の膜厚は３５μｍ以下とすることが
好ましい。なお、導電膜１１２の膜厚は２１μｍ以上が
更に好ましい。

【０１４１】導電膜１１２は単層で構成してもよいが、
多層構造としてもよい。すなわち、構成材料の異なる導
電膜を複数積層して構成しても良い。例えば、基台１１
１の上に先ず銅膜を形成し、その上に耐候性の良い金属
膜（ニッケル等）を積層する事によって、やや耐候性に
問題がある銅の腐食を防止することができる。

【０１４２】導電膜１１２の形成方法としては、メッキ
法（電解メッキ法や無電解メッキ法など），スパッタリ
ング法，蒸着法等が挙げられる。この形成方法の中で
も、量産性がよく、しかも膜厚のばらつきが小さなメッ
キ法がよく用いられる。

【０１４３】導電膜１１２の表面粗さは１μｍ以下が好
ましく、更に好ましくは０．２μｍ以下が好ましい。導
電膜１１２の表面粗さが１μｍを超えると、表皮効果に
よって高周波でのＱ値が低下する。図２８は導電膜１２
の周波数とＱ値の関係を示すグラフである。図２８は下
記の様な実験を通して導き出された。まず、同じ大きさ
同じ材料同じ表面粗さで構成された基台１１１の上に銅
を構成材料とする導電膜１１２の表面粗さを変えて形成
し、それぞれのサンプルにて各周波数におけるＱ値を測
定した。図２８から判るように、導電膜１１２の表面粗
さが１μｍ以上であれば高周波領域におけるＱ値が低く
なっていることが判る。更に導電膜１１２の表面粗さが
０．２μｍ以下であれば特に高周波領域におけるＱ値
が、非常に高くなっていることがわかる。

【０１４４】以上の様に導電膜１１２の表面粗さは、
１．０μｍ以下が良く、更に好ましくは、０．２μｍ以
下とすることによって、導電膜１２の表皮効果を低減さ
せることができ、特に高周波におけるＱ値を向上させる
事ができる。

【０１４５】次に保護材１１４について説明する。保護
材１１４としては、耐候性に優れた有機材料、例えばエ
ポキシ樹脂などの絶縁性を示す材料が用いられる。ま
た、保護材１１４としては、溝１１３の状況等が観測で
きるような透明度を有する事が好ましい。更に保護材１
１４には透明度を有したまま、所定の色を有することが
好ましい。

【０１４６】次に端子部１１５，１１６について説明す
る。端子部１１５，１１６は、導電膜１１２のみでも十
分に機能するが、様々な環境条件等に順応させるため
に、多層構造とすることが好ましい。

【０１４７】図２９は端子部１５の断面図である。図２
９において、基台１１１の端部１１１ｂの上に導電膜１
１２が形成されており、しかも導電膜１１２の上には耐
候性を有するニッケル，チタン等の材料で構成される保
護層３００が形成されており、更に保護層３００の上に
は半田等で構成された接合層３０１が形成されている。
保護層３００は接合層と導電膜１１２の接合強度を向上
させるとともに、導電膜の耐候性を向上させることがで
きる。本実施の形態では、保護層３００の構成材料とし
て、ニッケルかニッケル合金の少なくとも一方とし、接
合層３０１の構成材料としては半田を用いた。保護層３
００（ニッケル）の厚みは２〜７μｍが好ましく、２μ
ｍを下回ると耐候性が悪くなり、７μｍを上回ると保護
層３００（ニッケル）自体の電気抵抗が高くなり、素子
特性が大きく劣化する。また、接合層３０１（半田）の
厚みは５μｍ〜１０μｍ程度が好ましく、５μｍを下回
ると半田食われ現象が発生して素子と回路基板等との良
好な接合が期待できず、１０μｍを上回るとマンハッタ
ン現象が発生し易くなり、実装性が非常に悪くなる。

【０１４８】以上の様に構成されたインダクタンス素子
は、特性劣化が無く、しかも，実装性及び生産性が非常
によい。

【０１４９】以上の様に構成されたインダクタンス素子
について、以下その製造方法について説明する。

【０１５０】まず、アルミナ等の絶縁材料をプレス成形
や押し出し法によって、基台１１１を作製する。次にそ
の基台１１１全体にメッキ法やスパッタリング法などに
よって導電膜１１２を形成する。次に導電膜１１２を形
成した基台１１１にスパイラル状の溝１１３を形成す
る。溝１１３はレーザ加工や切削加工によって作製され
る。レーザ加工は、非常に生産性が良いので、以下レー
ザ加工について説明する。まず、基台１１１を回転装置
に取り付け、基台１１１を回転させ、そして基台１１１
の中央部１１１ａにレーザを照射して導電膜１１２及び
基台１１１の双方を取り除き、スパイラル状の溝を形成
する。このときのレーザは、ＹＡＧレーザ，エキシマレ
ーザ，炭酸ガスレーザなどを用いることができ、レーザ
光をレンズなどで絞り込むことによって、基台１１１の
中央部１１１ａに照射する。更に、溝１１３の深さ等
は、レーザのパワーを調整し、溝１１３の幅等は、レー
ザ光を絞り込む際のレンズを交換することによって行え
る。また、導電膜１１２の構成材料等によって、レーザ
の吸収率が異なるので、レーザの種類（レーザの波長）
は、導電膜１１２の構成材料によって、適宜選択するこ
とが好ましい。

【０１５１】溝１１３を形成した後に、溝１１３を形成
した部分（中央部１１１ａ）に保護材１１４を塗布し、
乾燥させる。

【０１５２】この時点でも、製品は完成するが、特に端
子部１１５，１１６にニッケル層や半田層を積層して、
耐候性や接合性を向上させることもある。ニッケル層や
半田層は、メッキ法等によって保護材１１４を形成した
半完成品に形成する。

【０１５３】以上のようなインダクタンス素子は、小型
で、高周波領域におけるＱ値が極めて高く、しかも高い
自己共振点を有するので、このインダクタンス素子を図
１〜図１８に示すフィルタのキーデバイスとして用いる
ことによって、小型化することができ、しかも高周波に
対応でき、他の電子部品からの影響があまりなく、非常
に損失が少なくできるフィルタを提供することができ
る。

【０１５４】

【発明の効果】本発明は、インダクタンス素子とコンデ
ンサを接続して得られるフィルタであって、少なくとも
インダクタンス素子として基台の両端部の上に直接端子
部を備え前記端子部が他の部品かもしくは他の配線に直
接接続可能なチップ型部品とした事によって、フィルタ
及びそのフィルタを搭載する電子機器の小型化を行うこ
とが出来る。更には、高周波信号に対する減衰特性など
の諸特性を向上させることができ、他の部品からの影響
による特性変動が無く、しかも損失が低く抑えることが
できる。

【０１５５】又、他の本発明は、容量とインダクタンス
を並列に接続した回路構成となる共振器と、前記共振器
に電気的に接続される受動素子とを有するフィルタであ
って、共振器としてインダクタンス素子型共振器を用い
るとともに、前記インダクタンス素子型共振器は基台の
両端部の上に直接端子部を備え、前記端子部が受動素子
か回路配線に直接接続可能なチップ型部品とした事によ
って、フィルタ及びそのフィルタを搭載する電子機器の
小型化を行うことが出来る。更には、高周波域のスプリ
アス特性などの諸特性を向上させることができ、しかも
損失が低く抑えることができる。

【図面の簡単な説明】

【図１】本発明の一実施の形態におけるフィルタを示す
斜視図

【図２】本発明の一実施の形態におけるフィルタに用い
られるコンデンサを示す断面図

【図３】本発明の一実施の形態におけるフィルタの等価
回路を示す図

【図４】本発明の一実施の形態におけるフィルタの周波
数と減衰量を示す図

【図５】本発明の他の実施の形態におけるフィルタを示
す斜視図

【図６】本発明の一実施の形態におけるフィルタの等価
回路を示す図

【図７】本発明の一実施の形態におけるフィルタの周波
数と減衰量を示す図

【図８】本発明の一実施の形態におけるフィルタを示す
斜視図

【図９】本発明の他の実施の形態におけるフィルタを示
す平面図

【図１０】本発明の一実施の形態におけるフィルタを示
す斜視図

【図１１】本発明の一実施の形態におけるフィルタに用
いられるインダクタンス素子型共振器を示す断面図

【図１２】本発明の一実施の形態におけるフィルタの等
価回路を示す図

【図１３】本発明の一実施の形態におけるフィルタの周
波数と減衰量を示す図

【図１４】本発明の他の実施の形態におけるフィルタを
示す斜視図

【図１５】本発明の他の実施の形態におけるフィルタを
示す平面図

【図１６】本発明の他の実施の形態におけるフィルタの
等価回路を示す図

【図１７】本発明の他の実施の形態におけるフィルタの
等価回路を示す図

【図１８】本発明の他の実施の形態におけるフィルタを
示す平面図

【図１９】本発明の一実施の形態におけるインダクタン
ス素子を示す斜視図

【図２０】本発明の一実施の形態におけるインダクタン
ス素子を示す側面図

【図２１】本発明の一実施の形態におけるインダクタン
ス素子に用いられる導電膜を形成した基台の断面図

【図２２】本発明の一実施の形態におけるインダクタン
ス素子に用いられる基台を示す図

【図２３】マンハッタン現象を示す側面図

【図２４】本発明の一実施の形態におけるインダクタン
ス素子に用いられる基台の斜視図

【図２５】本発明の一実施の形態におけるインダクタン
ス素子に用いられる基台の表面粗さと剥がれ発生率を示
したグラフ

【図２６】本発明の一実施の形態におけるインダクタン
ス素子に用いられる基台の表面粗さに対する周波数とＱ
値の関係を示すグラフ

【図２７】本発明の一実施の形態におけるインダクタン
ス素子に用いられる導電膜の膜厚と、Ｑ値の関係を示す
グラフ

【図２８】本発明の一実施の形態におけるインダクタン
ス素子に用いられる導電膜の表面膜の表面粗さに対する
周波数とＱ値の関係を示す図

【図２９】本発明の一実施の形態におけるインダクタン
ス素子の端子部の断面図

【符号の説明】

１基板２，３，１４，１５，１６，２１，２２コンデンサ４，５，６，１２，１３，１８，１９，２０インダク
タンス素子７，８，９，１０，１１導電パターン１７カバー１１１基台１１１ａ中央部１１１ｂ，１１１ｃ端部１１１ｄ，１１１ｅ，１１１ｆ角部１１２導電膜１１３溝１１４保護材１１５，１１６端子部２０１基板２０２，２０３インダクタンス素子型共振器２０４，２０５，２０６受動素子２０７，２０８，２０９，２１０，２１１導電パター
ン２１２，２１３，２１４，２１５，２１６コンデンサ
素子

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成１１年７月１５日（１９９９．７．１
５）

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】特許請求の範囲

【補正方法】変更

【補正内容】

【特許請求の範囲】

【手続補正２】

【補正対象書類名】明細書

【補正対象項目名】００１３

【補正方法】変更

【補正内容】

【００１３】

【発明の実施の形態】請求項１記載の発明は、２ＧＨｚ
以上の高周波に対応でき、基板上にインダクタンス素子
及びコンデンサを実装し、前記インダクタンス素子と前
記コンデンサを接続して得られるフィルタであって、イ
ンダクタンス素子をチップ部品とするとともに、前記イ
ンダクタンス素子は、実用周波数帯域が１〜６ＧＨｚで
あり、５０ｎＨ以下の微小インダクタンスを有し、しか
も、基台と、前記基台上に設けられた導電膜と、前記基
台の中央部に設けられた導電膜に横向きに形成されたス
パイラル状の溝と、前記基体の両端部に設けられた端子
部とを備えており、前記端子部には他の部品かもしくは
前記基板上に形成された配線と直接接合されており、し
かも前記スパイラル状の溝の軸心は前記基板に沿うよう
に前記インダクタンス素子が前記基板に実装されている
事によって、フィルタ及びそのフィルタを搭載する電子
機器の小型化を行うことが出来る。更には、高周波信号
に対する減衰特性などの諸特性を向上させることがで
き、他の部品からの影響による特性変動が無く、しかも
損失が低く抑えることができる。

【手続補正３】

【補正対象書類名】明細書

【補正対象項目名】００２２

【補正方法】変更

【補正内容】

【００２２】請求項１０記載の発明は、チップ部品であ
るインダクタンス素子とチップ部品であるコンデンサを
直接接合して構成されたフィルタであって、前記インダ
クタンス素子は、基台と、前記基台上に設けられた導電
膜と、前記基台の中央部に設けられた導電膜に横向きに
形成されたスパイラル状の溝と、前記基体の両端部に設
けられた端子部とを備えており、前記インダクタンス素
子とコンデンサのそれぞれの端子部を直接接合して得ら
れた接合体を一部の端子部を露出させるようにモールド
するか、ケース内に収納した事によって、耐候性や機械
的強度を著しく向上させることができる。

【手続補正４】

【補正対象書類名】明細書

【補正対象項目名】００２３

【補正方法】変更

【補正内容】

【００２３】請求項１１に記載の発明は、２ＧＨｚ以上
の高周波に対応でき、容量とインダクタンスを並列に接
続した回路構成となる共振器と、前記共振器に電気的に
接続される受動素子とを基板上に実装したフィルタであ
って、共振器としてインダクタンス素子型共振器を用い
るとともに、前記インダクタンス素子型共振器をチップ
部品とするとともに、前記インダクタンス素子型共振器
は、実用周波数帯域が１〜６ＧＨｚであり、５０ｎＨ以
下の微小インダクタンスを有し、しかも、基台と、前記
基台上に設けられた導電膜と、前記基台の中央部に設け
られた導電膜に横向きに形成されたスパイラル状の溝
と、前記基体の両端部に設けられた端子部とを備えてお
り、前記端子部には他の部品かもしくは前記基板上に形
成された配線と直接接合されており、しかも前記スパイ
ラル状の溝の軸心は前記基板に沿うように前記インダク
タンス素子型共振器が前記基板に実装されている事によ
って、非常に小型で、しかも自己共振周波数を高くする
ことができ、高周波領域のスプリアス特性を改善するこ
とができ、しかも信号の劣化を非常に小さくすることが
できる。

【手続補正５】

【補正対象書類名】明細書

【補正対象項目名】００３３

【補正方法】変更

【補正内容】

【００３３】請求項２１記載の発明は、請求項１〜２０
において、長さＬ１，幅Ｌ２，高さＬ３を、Ｌ１＝０．５〜１．８ｍｍＬ２＝０．２〜１．０ｍｍＬ３＝０．２〜１．０ｍｍとしたインダクタンス素子を用いたことによって、非常
に小型のインダクタンス素子を用いるので、フィルタ自
体を非常に小型化に形成することができる。

───────────────────────────────────────────────────── フロントページの続き (72)発明者磯崎賢蔵大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 5E070 AA01 AA05 AB01 BA01 CA06 CC03 CC10 DA02 DA05 DA11 DA15 DA17 DA20 DB02 DB08 EA01 5E336 AA04 AA10 AA12 AA13 BC34 BC36 CC32 CC43 CC51 EE01 EE03 GG30 5J024 AA01 BA03 CA04 DA03 DA27 DA35 EA01 EA02 EA03

Claims

【特許請求の範囲】

【請求項１】インダクタンス素子とコンデンサを接続し
て得られるフィルタであって、インダクタンス素子を基
台の両端部の上に直接端子部を備え前記端子部が他の部
品かもしくは他の配線に直接接続可能なチップ型部品と
した事を特徴とするフィルタ。
【請求項２】インダクタンス素子とコンデンサの双方を
チップ型部品とした事を特徴とする請求項１記載のフィ
ルタ。
【請求項３】配線パターンを備えた基板上にインダクタ
ンス素子とコンデンサの双方を設け、前記配線パターン
よって、前記インダクタンス素子及びコンデンサを電気
的に接続した事を特徴とする請求項１，２いずれか１記
載のフィルタ。
【請求項４】複数のコンデンサを直列に接続し、前記複
数のコンデンサ間にインダクタンス素子の一方の端子部
を接続し、他方の端子部を基板上に設けられた接地用の
導電パターンに接続した事を特徴とする請求項３記載の
フィルタ。
【請求項５】複数のインダクタンス素子を直列に接続
し、前記複数のインダクタンス素子の間にコンデンサの
一方の端子部を接続し、他方の端子部を基板上に設けら
れた接地用の導電パターンに接続した事を特徴とする請
求項３記載のフィルタ。
【請求項６】基板上にカバーを設けた事を特徴とする請
求項３〜５記載いずれか１記載のフィルタ。
【請求項７】カバーに表示部を設けた事を特徴とする請
求項６記載のフィルタ。
【請求項８】複数のコンデンサを前記複数のコンデンサ
の端子部同士を直接当接させて直列に接続するととも
に、前記複数のコンデンサの端子部同士を接合した部分
とインダクタンス素子の一方の端子部を接合した事を特
徴とする請求項１記載のフィルタ。
【請求項９】複数のインダクタンス素子を前記複数のイ
ンダクタンス素子の端子部同士を直接当接させて直列に
接続するとともに、前記複数のインダクタンス素子の端
子部同士を接合した部分とコンデンサ素子の一方の端子
部を接合した事を特徴とする請求項１記載のフィルタ。
【請求項１０】インダクタンス素子とコンデンサ素子の
接合体を一部の端子部を露出させるようにモールドする
か、ケース内に収納した事を特徴とする請求項８，９何
れか１記載のフィルタ。
【請求項１１】容量とインダクタンスを並列に接続した
回路構成となる共振器と、前記共振器に電気的に接続さ
れる受動素子とを有するフィルタであって、共振器とし
てインダクタンス素子型共振器を用いるとともに、前記
インダクタンス素子型共振器は基台の両端部の上に直接
端子部を備え、前記端子部が受動素子か回路配線に直接
接続可能なチップ型部品とした事を特徴とするフィル
タ。
【請求項１２】配線パターンを備えた基板上にインダク
タンス素子型共振器と受動素子の双方を実装し、前記配
線パターンよって、前記インダクタンス素子型共振器及
び受動素子を電気的に接続した事を特徴とする請求項１
１記載のフィルタ。
【請求項１３】受動素子としてコンデンサ素子かインダ
クタンス素子の少なくとも一方を使用し、前記受動素子
を直列に複数接続するとともに、前記受動素子間にイン
ダクタンス素子型共振器の一方の端子部を接続するとと
もに、前記インダクタンス素子の他の端子部を接地され
た導電パターンに接続する事を特徴とする請求項１２記
載のフィルタ。
【請求項１４】受動素子として第１のコンデンサ素子か
インダクタンス素子の少なくとも一方を使用し、前記受
動素子を直列に複数接続し、更に第２のコンデンサ素子
とインダクタンス素子型共振器を直列に接続し、前記受
動素子間に前記第２のコンデンサ素子の一方の端子部を
接続するとともに、前記インダクタンス素子型共振器の
一方の端子部を接地された導電パターンに接続する事を
特徴とする請求項１２記載のフィルタ。
【請求項１５】インダクタンス素子型共振器と並列に他
のコンデンサ素子を接続した事を特徴とする請求項１１
〜１４いずれか１記載のフィルタ。
【請求項１６】基板上にカバーを設けた事を特徴とする
請求項１２〜１６記載いずれか１記載のフィルタ。
【請求項１７】カバーに表示部を設けた事を特徴とする
請求項１７記載のフィルタ。
【請求項１８】カバーを電磁波シールド材料で構成した
事を特徴とする請求項１６，１７いずれか１記載のフィ
ルタ。
【請求項１９】受動素子とインダクタンス型共振器の双
方をチップ型部品とした事を特徴とする請求項１１〜１
８いずれか１記載のフィルタ。
【請求項２０】受動素子とインダクタンス素子型共振器
の双方を断面四角形状の角柱形状とした事を特徴とする
請求項１９記載のフィルタ。
【請求項２１】基台と、前記基台上に形成された導電膜
と、前記導電膜に設けられた溝と、前記基台の両端に設
けられた端子部とを備え、長さＬ１，幅Ｌ２，高さＬ３
を、Ｌ１＝０．５〜１．８ｍｍＬ２＝０．２〜１．０ｍｍＬ３＝０．２〜１．０ｍｍとしたインダクタンス素子を用いたことを特徴とする請
求項１〜２０いずれか１記載のフィルタ。
【請求項２２】導電膜を設けた基台に段落ち部を設け、
その段落ち部の深さＬ４を５μｍ〜５０μｍとしたこと
を特徴とする請求項２１記載のフィルタ。
【請求項２３】基台の端子部に端子電極を設けるととも
に、基台の中央部にスパイラル状の溝を設けたことを特
徴とする請求項２１記載のフィルタ。
【請求項２４】基台の両端部を多角形状としたことを特
徴とする請求項２１記載のフィルタ。
【請求項２５】溝はレーザ加工によって形成されている
ことを特徴とする請求項２１記載のフィルタ。
【請求項２６】導電膜の表面粗さを１．０μｍ以下とし
たことを特徴とする請求項２１記載のフィルタ。
【請求項２７】５０ｎＨ以下のインダクタンスを有し、
８００ＭＨｚ以上の周波数に対してＱ値が３０以上であ
る導電膜を有することを特徴とする請求項２１記載のフ
ィルタ。
【請求項２８】基台を、体積固有抵抗：１０¹³Ωｍ以上熱膨張係数：５×１０^-4以下／℃［２０℃〜５００℃に
おける熱膨張係数］比誘電率：１ＭＨｚにおいて１２以下曲げ強度：１３００ｋｇ／ｃｍ²以上密度：２〜５ｇ／ｃｍ³ となるように構成したことを特徴とする請求項２１記載
のフィルタ。
【請求項２９】基台の構成材料としてアルミナを含むこ
とを特徴とする請求項２８記載のインダクタンス素子。
【請求項３０】基台の表面粗さを０．１５〜０．５μｍ
としたことを特徴とする請求項２１記載のインダクタン
ス素子。
【請求項３１】基台の端部の表面粗さと前記基台の溝を
設けた部分及びその近傍の表面粗さを異ならせたことを
特徴とする請求項３０記載のフィルタ。
【請求項３２】基台の両端部の高さをそれぞれＺ１，Ｚ
２としたときに、｜Ｚ１−Ｚ２｜≦８０μｍとした事を特徴とする請求項２１記載のフィルタ。