JP4749953B2 - ハイパスフィルタの製造方法 - Google Patents

ハイパスフィルタの製造方法 Download PDF

Info

Publication number
JP4749953B2
JP4749953B2 JP2006180316A JP2006180316A JP4749953B2 JP 4749953 B2 JP4749953 B2 JP 4749953B2 JP 2006180316 A JP2006180316 A JP 2006180316A JP 2006180316 A JP2006180316 A JP 2006180316A JP 4749953 B2 JP4749953 B2 JP 4749953B2
Authority
JP
Japan
Prior art keywords
wire
pass filter
manufacturing
pattern wiring
gnd
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006180316A
Other languages
English (en)
Other versions
JP2008011257A (ja
Inventor
慎 中西
樹 織笠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP2006180316A priority Critical patent/JP4749953B2/ja
Publication of JP2008011257A publication Critical patent/JP2008011257A/ja
Application granted granted Critical
Publication of JP4749953B2 publication Critical patent/JP4749953B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire

Landscapes

  • Filters And Equalizers (AREA)

Description

本発明は、ハイパスフィルタ、ハイパスフィルタの製造方法、及びハイパスフィルタを備えるスペクトラムアナライザに関する。特に本発明は、計測器、移動体通信器等に用いられる小型のハイパスフィルタに関する。
従来、ギガ帯域等の高周波数を用いたデータ信号の送信器及び受信器、並びにこれらを測定する測定器が多数開発されている。これらの機器で使用されるフィルタとして、チップに積層されたインダクタ及びキャパシタを用いた積層LCフィルタ、単層コンデンサ及びチップコイルを基板に実装したハイブリッドフィルタ、スパイラルインダクタ及びキャパシタを基板内に形成したフィルタ等が知られている。
一般にチップ部品は、小型のものほど高周波特性が向上するが、部品単体の自己共振周波数より大きい周波数帯域では、インダクタにおけるインピーダンスの支配的な成分は誘導性の成分から容量性の成分に変化する。また、コンデンサにおけるインピーダンスの支配的な成分は容量性の成分から誘導性の成分に変化する。このため、自己共振周波数より大きい周波数帯域ではフィルタの特性が悪化してしまう。一般に、積層部品を使用した積層LCフィルタにおいて、良好な特性を示す帯域は1〜2GHz程度が上限となる。
また、高周波用の単層コンデンサ及びチップコイル等のチップ部品として、自己共振周波数が18GHzと高周波で使用可能な部品もある。係るチップ部品を用いた場合、高周波帯域のフィルタが作成可能であるが、フィルタのサイズは、各部品のサイズによって制約されてしまう。また、グランド及び部品の間で生じる対地容量、線材のインダクタ、接着部分の寄生容量等が各部品の共振周波数を下げることになり、フィルタの特性を悪化させる。このため、フィルタとしての使用周波数範囲は20GHz程度が上限となる。
また、スパイラルインダクタ及びキャパシタを使用したLCフィルタについては、図10を用いて説明する。LCフィルタ300は、配線302上にキャパシタ304を設け、配線302とGND電極308とをスパイラルインダクタ306により接続したフィルタである。
キャパシタ304は、配線302上に直列に設けられ、スパイラルインダクタ306は、2つのキャパシタ304の間の配線302とGND電極308とを接続する。また、スパイラルインダクタ306は、基板と接して設けられる。関連する特許文献等は、現在認識していないので、その記載を省略する。
係る構成のLCフィルタ300は、上限周波数が40GHz程度とすることが可能である。しかし、ハイパスフィルタとして機能するLCフィルタ300のカットオフ周波数が低域になるほど、必要なインダクタンス、キャパシタンスが大きくなる。特に、インダクタンスが大きくなることにより、自己共振周波数が低下し、LCフィルタ300における損失が増大してしまう。以上のように従来のフィルタは、高周波数での特性が悪い、又はフィルタにおける損失が大きい等の問題があった。
このため、本発明は上記の課題を解決するハイパスフィルタ、ハイパスフィルタの製造方法、及びスペクトラムアナライザを提供することを目的とする。この目的は、請求の範囲における独立項に記載の特徴の組み合わせにより達成される。また従属項は本発明の更なる有利な具体例を規定する。
上記課題を解決するために、本発明の第1形態においては、ハイパスフィルタを製造する製造方法であって、基板上に、パターン配線を形成する段階と、パターン配線上に直列にコンデンサを2つ以上形成する段階と、基板においてパターン配線と同一面にコンデンサのうち隣り合うコンデンサ同士の接続点を通る直線上に当該パターン配線からの距離が異なるように、GND電極を複数形成する段階と、直線上にある接続点と複数のGND電極のいずれか1つとを空中配線で接続するワイヤを形成する段階とを備え、ワイヤを形成する段階が、当該ワイヤと基板との間に予め定められた直径を有するポールを挿入した状態で当該ワイヤを形成する段階を有する製造方法を提供する。
ハイパスフィルタは、基板において、ワイヤが設けられた面の裏面に形成されたGND層と、GND層とGND電極とを接続するビアホールとを更に備えてよい。GND層とワイヤとのギャップが、ハイパスフィルタが有するべき信号通過帯域に応じた値となるようにワイヤを設けてよい。ハイパスフィルタは、当該ギャップを保持すべく、ワイヤを固定する保護膜を更に備えてよい。
コンデンサは、薄膜キャパシタであってよい。ワイヤは、金を主材料としてよい。ハイパスフィルタは、複数のコンデンサを、パターン配線上に直列に有し、複数のGND電極を有し、それぞれのコンデンサの接続点と、対応するGND電極とを接続するそれぞれのワイヤを有してよい。インダクタは、パターン配線が設けられた基板とは異なる基板上に設けられたGND電極と、パターン配線とを接続してよい。
また、ワイヤを形成する段階が、ハイパスフィルタが有するべき信号通過帯域に応じた値となるように前記ワイヤの長さを調整する段階を有してもよい。
パターン配線は一直線に形成され、一直線に形成されたパターン配線上に直列に前記コンデンサが3つ以上形成され、一直線に形成された前記パターン配線と略垂直となる直線上にGND電極が複数形成されてもよい。この場合、複数のワイヤがパターン配線に対して同じ側に設けられてもよい。
なお、上記の発明の概要は、本発明の必要な特徴の全てを列挙したものではなく、これらの特徴群のサブコンビネーションもまた、発明となりうる。
以下、発明の実施の形態を通じて本発明を説明するが、以下の実施形態は特許請求の範囲にかかる発明を限定するものではなく、また実施形態の中で説明されている特徴の組み合わせの全てが発明の解決手段に必須であるとは限らない。
図1は、本発明の実施形態に係るハイパスフィルタ100の構成の一例を示す図である。図1(a)は、ハイパスフィルタ100の側面図の一例を示し、図1(b)は、ハイパスフィルタ100の上面図の一例を示す。ハイパスフィルタ100は、フィルタ基板10、GND層12、ビアホール14、GND電極16、パターン配線18、ワイヤ20、及びコンデンサ22を備える。
フィルタ基板10は、例えば半導体基板であってよい。また、GND層12、ビアホール14、GND電極16、及びパターン配線18は、半導体プロセスによりフィルタ基板10に形成されてよい。
パターン配線18は、ハイパスフィルタ100を通過させるべき信号を伝送する。コンデンサ22は、パターン配線上に直列に設けられる。パターン配線18は、コンデンサ22を介して信号を伝送する。コンデンサ22は、例えば薄膜コンデンサであってよい。
GND電極16は、フィルタ基板10において、パターン配線18と同一面に設けられる。また、GND層12は、フィルタ基板10において、パターン配線18が形成された面の裏面に形成される。ビアホール14は、GND電極16とGND層12とを電気的に接続する。
ワイヤ20は、コンデンサ22のいずれかの端子に接続されたパターン配線18と、GND電極16とを空中配線で接続する。本例においてワイヤ20は、2つのコンデンサ22の間に設けられたパターン配線18と、GND電極16とを電気的に接続する。ここで、ワイヤ20は、誘導成分及び容量成分を有する。しかし、ワイヤ20が空中配線されることにより、GND層12との間の容量が小さくなり、誘導成分が支配的となる。これにより、ワイヤ20は、パターン配線18と、GND電極16との間に設けられたインダクタとして機能する。係る構成により、ハイパスフィルタ100は、LCフィルタとして機能することができる。
また、ワイヤ20の長さを所望の長さとすることにより、ワイヤ20におけるインダクタンスを調整することができる。また、ワイヤ20の自己共振周波数は、ワイヤ20の容量成分を制御することにより調整することができる。即ち、ワイヤ20とGND層12との距離Wを所望の値に調整することにより、ワイヤ20の自己共振周波数を調整することができる。
また、コンデンサ22は、薄膜コンデンサであってよい。この場合、ハイパスフィルタ100のチップサイズを縮小することができる。また、ワイヤ20は、金を主材料とするワイヤであってよい。この場合、ワイヤ20の自己共振周波数を高くすることができる。このため、高周波数における特性をより向上させることができる。
図2は、ハイパスフィルタ100の周波数特性の一例を示す図である。図2において、横軸は周波数を示し、縦軸は各周波数成分の減衰量を示す。また、ワイヤ20とGND層12との距離を、W=L、L+50μm、L+100μm、L+200μmとした場合の、それぞれの周波数特性を示す(但し、Lはフィルタ基板10の厚さを示す)。
ワイヤ20がフィルタ基板10の表面に形成されている場合(W=L)、ワイヤ20の自己共振周波数が低下し、ワイヤ20がインダクタとして機能できる帯域が低くなる。このため、図2に示すように、ハイパスフィルタ100の高周波帯域における特性が悪い。
これに対し、ワイヤ20が空中配線されている場合、ワイヤ20の自己共振周波数は、距離Wに応じて高くなる。即ち、ワイヤ20がインダクタとして機能できる帯域は、距離Wに応じて高くなる。このため、ハイパスフィルタ100が有するべき信号通過帯域に応じた周波数特性を有するように、ワイヤ20とGND層12とのギャップ(W)を調整して、ワイヤ20を設けることが好ましい。また、ハイパスフィルタ100は、ワイヤ20とGND層12とのギャップを保持する手段を更に備えてよい。
本例におけるハイパスフィルタ100によれば、ワイヤ20の長さ、ギャップを調整することにより、1GHz以下の周波数における成分を−70dBc程度遮断し、且つ3GHz〜数十GHzの成分を通過させることができる。
図3は、ハイパスフィルタ100の構成の他の例を示す図である。本例におけるハイパスフィルタ100は、図1に関連して説明したハイパスフィルタ100の構成に加え、保護膜24を更に備える。保護膜24は、ワイヤ20の周囲に設けられ、ワイヤ20を固定する。これにより、ワイヤ20とGND層12とのギャップを保持することができる。
保護膜24は、低誘電率の材料を、ワイヤ20の周囲に形成したものであってよい。また、保護膜24は、フィルタ基板10とワイヤ20との間を埋めるように設けられていてもよい。また、保護膜24は、ワイヤ20を覆うように設けられてよく、ワイヤ20が表出するように設けられていてもよい。
図4は、ハイパスフィルタ100の上面図の他の例を示す図である。本例におけるハイパスフィルタ100は、図1に関連して説明したコンデンサ22を4つ備え(22−1〜22−4)、GND電極16を3つ備え(16−1〜16−3)、ワイヤ20を3つ備える(20−1〜20−3)。
コンデンサ22−1〜22−4は、パターン配線18上に直列に設けられる。GND電極16−1〜16−3は、パターン配線18に対して同じ側に設けられてよい。これにより、フィルタ基板10の表面においてハイパスフィルタ100が占める領域を縮小することができる。
また、ワイヤ20−1〜20−3は、コンデンサ22同士を接続するパターン配線18と、GND電極16とを1対1に接続する。ワイヤ20−1〜20−3は、互いに略平行となるように形成されてよい。この場合、それぞれのGND電極16は、それぞれのワイヤ20が平行となる位置に形成される。また、フィルタ基板10の表面において、空中配線されるワイヤ20の直下には回路素子を設けないことが好ましい。
また、ハイパスフィルタ100が備えるコンデンサ22、GND電極16、及びワイヤ20の個数は、図1又は図4において説明した個数には限定されない。ハイパスフィルタ100が有するべき周波数特性に応じて、多様な個数の素子を備えてよい。つまり、ハイパスフィルタ100は、任意の個数の複数のコンデンサ22を、パターン配線18上に直列に有し、コンデンサ22の個数に応じた個数の複数のGND電極16を有してよい。この場合、ハイパスフィルタ100は、それぞれのコンデンサ22の接続点と、対応するGND電極16とを接続するそれぞれのワイヤ20を有する。また、それぞれのワイヤ20の長さは、それぞれのワイヤ20が有するべきインダクタの値に応じて定められる。
次に、各素子の定数の一例を説明する。本例では、図4に示した素子数を有するハイパスフィルタ100において、421MHzにおける減衰量を−70dBとする場合について説明する。この場合、例えばコンデンサ22−1及びコンデンサ22−4の容量を0.87pF、コンデンサ22−2及び22−3の容量を0.49pF、ワイヤ20−1及びワイヤ20−3のインダクタンスを1.8nH、ワイヤ20−2のインダクタンスを1.6nHとすればよい。それぞれのワイヤ20は、それぞれのインダクタンスに応じた長さを有する。また、それぞれのワイヤ20とGND層12とのギャップは、421MHzまでワイヤ20がインダクタとして機能できる値より大きいことが好ましい。
図5は、ハイパスフィルタ100の上面図の更なる他の例を示す図である。本例におけるハイパスフィルタ100は、図4に関連して説明したハイパスフィルタ100の構成に対し、より多数のGND電極16を備える点で異なる。他の構成要素は、図4において同一の符号を付した構成要素と同一であってよい。
図4に関連して説明したハイパスフィルタ100は、一つのワイヤ20に対し一つのGND電極16を備えていたが、本例におけるハイパスフィルタ100は、一つのワイヤ20に対し複数のGND電極16を備える。一つのワイヤ20に対応するそれぞれのGND電極16は、それぞれパターン配線18からの距離が異なる位置に設けられる。本例において、一つのワイヤ20に対応する複数のGND電極16は、パターン配線18に対して略垂直の直線上に設けられる。
このように、一つのワイヤ20に対して複数のGND電極16を備えることにより、所望の長さのワイヤ20を形成することができる。ワイヤ20のインダクタンスは、ワイヤ20の長さに依存するので、所望のインダクタンスのワイヤ20を形成することができる。これにより、所望の特性を有するハイパスフィルタ100を形成することができる。
ハイパスフィルタ100の特性は、ワイヤ20のギャップWを所定の値とし、ワイヤ20の長さを調整することにより所望の特性に調整してよく、ワイヤ20の長さを所定の値とし、ワイヤ20のギャップを調整することにより所望の特性に調整してよく、またワイヤ20の長さ及びギャップを調整することにより所望の特性に調整してもよい。
図6は、ハイパスフィルタ100の側面図の他の例を示す図である。本例におけるハイパスフィルタ100は、図1に関連して説明したハイパスフィルタ100の構成に加え、ベース基板30を更に備える。また、GND電極16は、ベース基板30上に設けられる。つまり、本例におけるワイヤ20は、フィルタ基板10に設けられたパターン配線18と、ベース基板30に設けられたGND電極とを空中配線により接続する。
このように、ワイヤ20は、パターン配線18が設けられた基板とは異なる基板上に設けられたGND電極16と、パターン配線18とを接続してよい。係る構成によっても、ハイパスフィルタ100を形成することができる。
図7は、ハイパスフィルタ100を製造する製造方法の一例を説明する工程図である。まず、工程(a)において、フィルタ基板10の表面にパターン配線18、コンデンサ22、及びGND電極16を形成する。例えば、これらの素子の配置に応じたパターンを、フィルタ基板10に露光することにより、これらの素子を形成してよい。このとき、GND電極16と、パターン配線18との距離が、ハイパスフィルタ100が有するべき周波数特性に応じた値となるように、GND電極16を形成することが好ましい。工程(a)においては、図1から図6において説明した形態の、パターン配線18、コンデンサ22、及びGND電極16を形成してよい。
次に、工程(b)において、フィルタ基板10にビアホール14を形成し、フィルタ基板10の裏面にGND層12を形成する。例えば、フィルタ基板10をエッチングすることにより貫通孔を形成し、当該貫通孔に導電材料を充填することによりビアホール14を形成してよい。また、フィルタ基板10の裏面にGND層12を蒸着してよい。
次に、工程(c)において、パターン配線18とGND電極16とを空中配線で接続するワイヤ20を形成する。例えば、ワイヤボンディングによりワイヤ20を形成してよい。このとき、ワイヤ20とGND層12とのギャップWが、ハイパスフィルタ100が有するべき周波数特性に応じた値となるようにワイヤ20を形成することが好ましい。また、ワイヤ20の長さが、ハイパスフィルタ100が有するべき周波数特性に応じた値となるようにワイヤ20を形成することが好ましい。
ワイヤ20とGND層12とのギャップWは、例えばボンダのループ長を設定することにより制御することができる。また、ワイヤ20の長さは、図5において説明した方法により制御することができる。このような工程により、小型且つ高周波数の特性が良好なハイパスフィルタ100を製造することができる。
図8は、所定の長さ及び所定のギャップを有するワイヤ20を形成する方法を説明する図である。図8(a)は、長さ及びギャップを一定に調整したワイヤ20を形成する場合における、フィルタ基板10の側面図の一例を示し、図8(b)は、ワイヤ20の長さ及びギャップを一定に調整する調整装置380の一例を示す。
ワイヤ20を形成する場合、図8(a)に示すように、ワイヤ20とフィルタ基板10との間に、所定の直径を有するポール310を挿入した状態で、ワイヤ20を形成してよい。例えば、ワイヤ20を設けるべきフィルタ基板10の位置にポール310を配置した状態で、ワイヤ20をボンディングし、ポール310の頂点とワイヤ20とが接触するように、ワイヤ20を形成する。
このとき、フィルタ基板10の表面に対する、ポール310の頂点の高さは、ワイヤ20が有するべきギャップWに応じて制御される。このような方法により、ワイヤ20の長さ及びギャップを所望の値として形成することができる。また、複数のワイヤ20を形成する場合に、それぞれのワイヤ20の長さ及びギャップを均一に形成することができる。
ポール310の位置は、図8(b)に示す調整装置380により制御してよい。調整装置380は、基板360、ポール310、ステージ320、ポール固定部330、水平位置制御部340、垂直位置制御部350、及び位置決め部370を備える。
基板360は、調整装置380の各構成要素、及びハイパスフィルタ100を所定の位置に載置する。位置決め部370は、基板360の表面に設けられ、ハイパスフィルタ100が載置される位置を定める。位置決め部370は、例えばフィルタ基板10の少なくとも一つの角の位置を規定すべく、基板360の表面から突出して形成されてよい。位置決め部370は、例えばテフロン素材により形成されてよい。
ポール固定部330は、ポール310を固定して保持する。水平位置制御部340は、ポール固定部330を移動させることにより、ポール310を、水平面内の所望の位置に移動させる。例えば水平位置制御部340は、図8(b)に示したX方向にポール固定部330を移動させる調整ネジを有してよい。
ステージ320は、ポール310、ポール固定部330、及び水平位置制御部340を載置する。ステージ320は、基板360の表面に対する高さが可動に設けられる。垂直位置制御部350は、ステージ320の垂直方向における位置を制御することにより、ポール310を、垂直方向における所望の位置に移動させる。例えば垂直位置制御部350は、垂直方向にステージ320を移動させる調整ネジを有してよい。
このような構成により、フィルタ基板10に対して、所望の位置にポール310を移動させることができる。このため、所望の長さ及びギャップを有するワイヤ20を形成することができる。
図9は、本発明の実施形態に係るスペクトラムアナライザ200の構成の一例を示す図である。スペクトラムアナライザ200は、入力信号のスペクトラムを測定する装置であって、ハイパスフィルタ100、ミキサ210、バンドパスフィルタ220、測定部230、及びローカル発振器240を備える。
ハイパスフィルタ100は、入力信号を受け取り、入力信号の所定の周波数帯域の成分を通過させる。例えばハイパスフィルタ100は、入力信号の周波数成分のうち、スペクトラムアナライザ200の測定対象とされている帯域の成分を通過させる。また、ハイパスフィルタ100は、図1から図7において説明したハイパスフィルタ100である。
ミキサ210は、ハイパスフィルタ100が通過した入力信号と、ローカル発振器240から与えられる発振信号とを乗算して出力する。ローカル発振器240は、周波数を順次変化させた発振信号を生成する。
バンドパスフィルタ220は、ミキサ210が出力する信号のうち、所定の周波数帯域の成分を通過させる。例えばバンドパスフィルタ220は、測定部230が測定できる帯域の成分を通過させる。
このような構成により、入力信号のそれぞれの成分の周波数を、バンドパスフィルタ220の通過帯域に順次シフトさせ、バンドパスフィルタ220においてそれぞれの成分を順次抽出することができる。
測定部230は、バンドパスフィルタ220が順次通過させる信号の強度を測定する。このような構成により、入力信号のスペクトラムを測定することができる。本例におけるスペクトラムアナライザ200は、小型且つ高周波数の特性が良好なハイパスフィルタ100を用いているので、回路規模を縮小し、且つ精度のよい測定を行うことができる。
また、スペクトラムアナライザ200の構成は、1段のミキサ210、バンドパスフィルタ220、及びローカル発振器240により入力信号のそれぞれの成分を所定の周波数にシフトさせたが、他の構成においては、入力信号のそれぞれの成分を、中間的な周波数を介して、当該所定の周波数にシフトさせてよい。この場合、スペクトラムアナライザ200は、ミキサ210、バンドパスフィルタ220、及びローカル発振器240の組み合わせを、直列に複数段備えてよい。そして、各段において入力信号の成分の周波数を徐々にシフトさせてよい。
以上、本発明を実施の形態を用いて説明したが、本発明の技術的範囲は上記実施の形態に記載の範囲には限定されない。上記実施の形態に、多様な変更または改良を加えることが可能であることが当業者に明らかである。その様な変更または改良を加えた形態も本発明の技術的範囲に含まれ得ることが、特許請求の範囲の記載から明らかである。
以上から明らかなように、本発明によれば、小型且つ高周波数の帯域の特性が良好なハイパスフィルタを実現することができる。
本発明の実施形態に係るハイパスフィルタ100の構成の一例を示す図である。図1(a)は、ハイパスフィルタ100の側面図の一例を示し、図1(b)は、ハイパスフィルタ100の上面図の一例を示す。 ハイパスフィルタ100の周波数特性の一例を示す図である。 ハイパスフィルタ100の構成の他の例を示す図である。 ハイパスフィルタ100の上面図の他の例を示す図である。 ハイパスフィルタ100の上面図の更なる他の例を示す図である。 ハイパスフィルタ100の側面図の他の例を示す図である。 ハイパスフィルタ100を製造する製造方法の一例を説明する工程図である。 所定の長さ及び所定のギャップを有するワイヤ20を形成する方法を説明する図である。図8(a)は、長さ及びギャップを一定に調整したワイヤ20を形成する場合における、フィルタ基板10の側面図の一例を示し、図8(b)は、ワイヤ20の長さ及びギャップを一定に調整する調整装置380の一例を示す。 本発明の実施形態に係るスペクトラムアナライザ200の構成の一例を示す図である。 従来のLCフィルタ300を説明する図である。
符号の説明
10・・・フィルタ基板、12・・・GND層、14・・・ビアホール、16・・・GND電極、18・・・パターン配線、20・・・ワイヤ、22・・・コンデンサ、24・・・保護膜、30・・・ベース基板、100・・・ハイパスフィルタ、200・・・スペクトラムアナライザ、210・・・ミキサ、220・・・バンドパスフィルタ、230・・・測定部、240・・・ローカル発振器、300・・・LCフィルタ、302・・・配線、304・・・キャパシタ、306・・・スパイラルインダクタ、308・・・GND電極、310・・・ポール、320・・・ステージ、330・・・ポール固定部、340・・・水平位置制御部、350・・・垂直位置制御部、360・・・基板、370・・・位置決め部

Claims (9)

  1. ハイパスフィルタを製造する製造方法であって、
    基板上に、パターン配線を形成する段階と、
    前記パターン配線上に直列にコンデンサを2つ以上形成する段階と、
    前記基板において、前記パターン配線と同一面に、前記コンデンサのうち隣り合うコンデンサ同士の接続点を通る直線上に当該パターン配線からの距離が異なるように、GND電極を複数形成する段階と、
    前記直線上にある前記接続点と複数の前記GND電極のいずれか1つとを空中配線で接続するワイヤを形成する段階と
    を備え
    前記ワイヤを形成する段階が、当該ワイヤと前記基板との間に予め定められた直径を有するポールを挿入した状態で当該ワイヤを形成する段階を有する、製造方法。
  2. 前記基板において、前記ワイヤが設けられた面の裏面にGND層を形成する段階と、
    前記GND層と前記GND電極とをビアホールで接続する段階と
    を更に備える請求項1に記載のハイパスフィルタの製造方法。
  3. 前記ワイヤを形成する段階が、前記ハイパスフィルタが有するべき信号通過帯域に応じた値となるように前記GND層と前記ワイヤとのギャップを調整する段階を有する請求項2に記載のハイパスフィルタの製造方法。
  4. 前記ギャップを保持すべく、前記ワイヤを固定する保護膜を設ける段階を更に備える請求項3に記載のハイパスフィルタの製造方法。
  5. 前記コンデンサは、薄膜キャパシタである請求項1から4のいずれか1項に記載のハイパスフィルタの製造方法。
  6. 前記ワイヤは、金を主材料とする請求項1から5のいずれか1項に記載のハイパスフィルタの製造方法。
  7. 前記ワイヤを形成する段階が、前記ハイパスフィルタが有するべき信号通過帯域に応じた値となるように前記ワイヤの長さを調整する段階を有する、請求項1から6のいずれか1項に記載のハイパスフィルタの製造方法。
  8. 前記パターン配線は一直線に形成され、
    一直線に形成された前記パターン配線上に直列に前記コンデンサが3つ以上形成され、
    一直線に形成された前記パターン配線と略垂直となる直線上に、前記GND電極が複数形成される、請求項1からのいずれか1項に記載のハイパスフィルタの製造方法。
  9. 複数の前記ワイヤが前記パターン配線に対して同じ側に設けられる、請求項に記載のハイパスフィルタの製造方法。
JP2006180316A 2006-06-29 2006-06-29 ハイパスフィルタの製造方法 Expired - Fee Related JP4749953B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006180316A JP4749953B2 (ja) 2006-06-29 2006-06-29 ハイパスフィルタの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006180316A JP4749953B2 (ja) 2006-06-29 2006-06-29 ハイパスフィルタの製造方法

Publications (2)

Publication Number Publication Date
JP2008011257A JP2008011257A (ja) 2008-01-17
JP4749953B2 true JP4749953B2 (ja) 2011-08-17

Family

ID=39069049

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006180316A Expired - Fee Related JP4749953B2 (ja) 2006-06-29 2006-06-29 ハイパスフィルタの製造方法

Country Status (1)

Country Link
JP (1) JP4749953B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5471556B2 (ja) * 2010-02-12 2014-04-16 株式会社村田製作所 Lcフィルタ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140833U (ja) * 1988-03-22 1989-09-27
JPH0643577U (ja) * 1992-11-18 1994-06-10 株式会社アドバンテスト スペクトラムアナライザ
JP2000013167A (ja) * 1998-06-18 2000-01-14 Matsushita Electric Ind Co Ltd フィルタ
JP2002353755A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 増幅器、光送信装置及び光受信装置並びに光伝送装置
JP2003008394A (ja) * 2001-06-19 2003-01-10 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2004221648A (ja) * 2003-01-09 2004-08-05 Sharp Corp ハイパスフィルタ回路および高周波通信装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10289921A (ja) * 1997-04-14 1998-10-27 Matsushita Electric Ind Co Ltd 半導体装置
JP3190864B2 (ja) * 1997-10-31 2001-07-23 松下電器産業株式会社 選択レベル測定装置
JPH11252019A (ja) * 1998-02-27 1999-09-17 Toshiba Corp 光受信回路

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01140833U (ja) * 1988-03-22 1989-09-27
JPH0643577U (ja) * 1992-11-18 1994-06-10 株式会社アドバンテスト スペクトラムアナライザ
JP2000013167A (ja) * 1998-06-18 2000-01-14 Matsushita Electric Ind Co Ltd フィルタ
JP2002353755A (ja) * 2001-05-30 2002-12-06 Matsushita Electric Ind Co Ltd 増幅器、光送信装置及び光受信装置並びに光伝送装置
JP2003008394A (ja) * 2001-06-19 2003-01-10 Murata Mfg Co Ltd 弾性表面波装置、および、これを搭載した通信装置
JP2004221648A (ja) * 2003-01-09 2004-08-05 Sharp Corp ハイパスフィルタ回路および高周波通信装置

Also Published As

Publication number Publication date
JP2008011257A (ja) 2008-01-17

Similar Documents

Publication Publication Date Title
US10050597B2 (en) Time delay filters
US20200395157A1 (en) Tuning systems, devices and methods
JP3982689B2 (ja) 無線通信機能を含む装置
US6587327B1 (en) Integrated broadband ceramic capacitor array
US8659369B2 (en) IC package with embedded filters
US7307829B1 (en) Integrated broadband ceramic capacitor array
JPH0831646A (ja) Mcmインダクター構造体
KR20080075226A (ko) 적층된 다이들 내의 스페이서 위로의 수동 소자들의 집적화
US11283427B2 (en) Hybrid filters and packages therefor
WO2014002663A1 (ja) インターポーザ、プリント基板及び半導体装置
JP4291164B2 (ja) 弾性表面波装置
US6781239B1 (en) Integrated circuit and method of forming the integrated circuit having a die with high Q inductors and capacitors attached to a die with a circuit as a flip chip
US9147513B2 (en) Series inductor array implemented as a single winding and filter including the same
JP4749953B2 (ja) ハイパスフィルタの製造方法
KR100400653B1 (ko) 면설치형 전자회로유닛
US7035080B1 (en) Combined multilayer and single-layer capacitor for wirebonding
KR100434839B1 (ko) 전자회로유닛
CN109728423A (zh) 贴片天线及具备其的天线模块
KR100450354B1 (ko) 전자회로유닛
WO2001011771A1 (fr) Filtre lc et son procede de fabrication
KR100593894B1 (ko) 튜닝 가능한 집적 수동 소자
CN111446528B (zh) 基于立体电感的双层硅基滤波器
EP3879286A1 (en) Semiconductor die and method for testing an electronic circuit formed in a semiconductor die
KR100432871B1 (ko) 전자회로유닛
JP2005244443A (ja) Lc複合部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090629

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101207

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110324

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110510

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110518

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140527

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees