JP3686553B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP3686553B2 JP3686553B2 JP18288499A JP18288499A JP3686553B2 JP 3686553 B2 JP3686553 B2 JP 3686553B2 JP 18288499 A JP18288499 A JP 18288499A JP 18288499 A JP18288499 A JP 18288499A JP 3686553 B2 JP3686553 B2 JP 3686553B2
- Authority
- JP
- Japan
- Prior art keywords
- base
- electronic component
- conductive film
- terminal portion
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品に関するものである。特に、絶縁性の基体上に導電膜を設けた電子部品に関するものである。
【０００２】
【従来の技術】
図１４は従来のインダクタンス素子を示す側面図である。図１４において、１は四角柱状または、円柱状の基台、２は基台１の上に形成された導電膜、３は導電膜２に設けられた溝、４は導電膜２の上に積層された保護材である。
【０００３】
この様な電子部品は、溝３の間隔などを調整することによって、所定の特性に調整する。
【０００４】
先行例としては、特開平７−３０７２０１号公報，特開平７−２９７０３３号公報，特開平５−１２９１３３号公報，特開平１−２３８００３号公報，実開昭５７−１１７６３６号公報，特開平５−２９９２５０号公報，特開平７−２９７０３３号公報等がある。
【０００５】
【発明が解決しようとする課題】
しかしながら素子の小型化を行っていくと、素子の実装性が悪くなったり特性が悪くなるという問題点があり、従来の技術では何等検討されていない。
【０００６】
本発明は、上記従来の課題を解決するもので、生産の容易性，実装性の良さ，特性の向上の少なくとも一方が実現可能な電子部品を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた構成とした。
【０００８】
【発明の実施の形態】
請求項１記載の発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた事によって、回路基板等との接合面積を大きく取れて接合強度を大きくでき、実装性を向上させることができ、しかも端子部間のショートなどを防止でき、特性の劣化を防止できる。更に、端子部の形成領域を大きくすることができ、基台の端面の上に形成された端子部のみの膜厚だけを厚くせずに、端子部の長さを所定の長さにすることができ、実装性等を向上させることができる。加えて、スパイラル状に残されたコイル状の導電膜を形成する領域を広くすることができ、巻数を多くすることができるので、高いインダクタンスを有する電子部品を提供できる。そして、導電膜などの劣化を防止でき、特性が劣化するのを防止できる。更に、耐食膜を設けた場合には、端子部の特性劣化を防止でき、接合膜を設けた場合には、回路基板等との接合性を向上させることができ、実装性が向上する。
【０００９】
請求項２記載の発明は、請求項１において、端子部の表面粗さを中心線平均粗さで１μｍ〜１０μｍとした事によって、接合面積を大きくできて接合強度を向上させることができ、実装性を向上させることができると共に、端子部上に形成される膜の特性劣化を防止できる。
【００１２】
請求項３記載の発明は、請求項１において、端子部の基台の端面上における膜厚を１０μｍ〜３０μｍとした事によって、端子部の電極食われを防止でき、実装性を向上させることができると共に、基台が小さくなることによって生じるＱ値劣化を防止できるので、損失が小さくなり、特性を向上させることができる。
【００１３】
請求項４記載の発明は、請求項１において、側面上に形成される端子部の厚みを１０μｍ〜２５μｍとしたことによって生じるＱ値劣化を防止できるので、損失が小さくなり、特性を向上させることができる。
【００１４】
請求項５記載の発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有するとともに、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた構成とし、前記端子部の表面粗さを中心線平均粗さで１μｍ〜１０μｍとし、前記端子部の基台の端面上における膜厚を１０μｍ〜３０μｍとし、前記端子部を前記基台の端面上と前記端面に隣接する側面に設けるとともに、前記側面上に形成される端子部の厚みを１０μｍ〜２５μｍとした事によって、端子部の劣化やＱ値劣化を防止でき、しかも端子部と回路基板などとの接合強度を増すことができるので、実装性や特性を向上させることができる。更に、端子部の形成領域を大きくすることができ、基台の端面の上に形成された端子部のみの膜厚だけを厚くせずに、端子部の長さを所定の長さにすることができ、実装性等を向上させることができる。加えてスパイラル状に残されたコイル状の導電膜を形成する領域を広くすることができ、巻数を多くすることができるので、高いインダクタンスを有する電子部品を提供できる。
【００１５】
請求項６記載の発明は、請求項１〜５において、基台の端面上にも導電膜を設け、前記導電膜を介して端子部を設けた事によって、比較的平坦な導電膜の上に端子部を設ける事になるので、端子部の結晶性などがよくなり、特性が良好になる。
【００１６】
請求項７記載の発明は、請求項１〜６において、端子部として導電ペーストを固化させて形成した事によって、実装性が良く、特性劣化がない端子部を容易に作製することができる。
【００１７】
請求項８記載の発明は、請求項７において、端子部を構成する結晶粒をフレーク状とすると共に、結晶粒径を１〜５μｍとしたことによって、端子部の結晶性を向上させ、端子部の電気特性の劣化を防止できる。
【００１８】
請求項９記載の発明は、請求項７において、端子部を構成する結晶粒を球状体とすると共に、結晶粒径を０．１μｍ〜０．８μｍとしたことによって、端子部の結晶性を向上させ、端子部の電気特性の劣化を防止できる。
【００１９】
請求項１０記載の発明は、請求項７において、導電ペーストには導電材料、樹脂材料、溶剤を含むことによって、基台に塗布可能な導電ペーストを容易に作製できる。
【００２０】
請求項１１記載の発明は、請求項１０において、樹脂材料として熱硬化性樹脂を用いると共に、１５０℃〜２３０℃で硬化させる事によって、熱を加えるだけで容易に特性の良い端子部を形成することができ、しかも接合膜を素子に設けた場合、接合膜の溶融などを防止でき、特性の劣化を防止できる。
【００２１】
請求項１２記載の発明は、請求項１０において、導電材料として銀粒子を用いることによって、端子部の電気的特性が良く、しかも製造面及びコスト面で有利になる。
【００２２】
請求項１３記載の発明は、請求項１２において、導電ペースト中の銀粒子は、５０重量％〜７０重量％とした事によって、塗布がしやすい導電ペーストを作製でき、しかも電気的特性の優れた端子部を作製することができる。
【００２３】
請求項１４記載の発明は、請求項７において、端子部に導電ペーストをディップ法或いはローラを介して塗布する事によって、簡単に特性の良い端子部を作製することができる。
【００２４】
請求項１５記載の発明は、請求項１〜１４において、保護材を電着膜で構成した事によって、薄くしかも確実な素子の保護を行うことができ、しかも一度に沢山の素子に保護材を形成できるので、生産性が向上する。
【００２５】
請求項１６記載の発明は、請求項１〜１５において、基台を底面が略正方形状の角柱状とした事によって、簡単な構成で、しかも素子の転がりを抑制できるので、コスト面で非常に有利になると共に、基台の作製が容易になり、生産性が向上し、しかも実装性も向上する。
【００２６】
請求項１７記載の発明は、請求項１〜１６において、前記電子部品において、長さＬ１，幅Ｌ２，高さＬ３としたときに、
Ｌ１＝０．２〜２．０ｍｍ
Ｌ２＝０．１〜１．０ｍｍ
Ｌ３＝０．１〜１．０ｍｍ
のサイズを有する事によって、小型で、しかも素子折れ等が発生し難いので、実装性にも優れ、しかも非常に小さな回路基板を構成できる。
【００２７】
請求項１８記載の発明は、請求項１〜１７において、端子部の比抵抗値を１×１０-4Ωｃｍ以上としたことによって、電気的特性を向上させることができる。
【００２８】
請求項１９記載の発明は、請求項１５において、電着膜を熱処理したことで、保護材の表面がなだらかになって表面粗さが小さくなる。
【００２９】
請求項２０記載の発明は、請求項１〜１９において、端子部は全面的に曲面状となっている事によって、端子部において角部が形成されないので、屑の発生などがない。
【００３０】
請求項２１記載の発明は、請求項１〜２０において、導電膜と溝によって、インダクタンス成分を形成することによって、実装性に優れ、製造が容易で、しかも特性の劣化が小さな、チップインダクタを作製することができる。
【００３１】
請求項２２記載の発明は、請求項１〜２０において、導電膜の代わりに抵抗膜を用いた事によって、実装性に優れ、製造が容易で、しかも特性の劣化が小さな、チップ抵抗器を作製することができる。
【００３４】
以下、本発明における電子部品及び無線端末装置の実施の形態についてインダクタンス素子を例に挙げて具体的に説明する。
【００３５】
図１，図２はそれぞれ本発明の一実施の形態におけるインダクタンス素子を示す側断面図である。
【００３６】
図１において、１１は絶縁材料などをプレス加工，押し出し法等を施して構成されている基台、１２は基台１１の上に設けられている導電膜で、導電膜１２は、メッキ法やスパッタリング法等の蒸着法等によって基台１１上に形成される。
【００３７】
１３は基台１１及び導電膜１２に設けられた溝で、溝１３は、レーザ光線等を導電膜１２に照射することによって形成したり、導電膜１２に砥石等を当てて機械的に形成されたり、レジストなどを用いた選択的エッチングによって形成されている。
【００３８】
１４は基台１１及び導電膜１２の溝１３を設けた部分に塗布された保護材、１５，１６はそれぞれ基台１１の端部にそれぞれ取り付けられた端子部で、端子部１５と端子部１６の間には、基台１１が挟み込まれている。すなわち、基台１１における端子部１５，１６との接合部位は、基台１１の端部となり、基台１１の側面と端子部１５，１６は非接触とすることが基本である。
【００３９】
また、本実施の形態のインダクタンス素子は、実用周波数帯域が１〜６ＧＨｚと高周波数域に対応し、しかも非常に高いＱ値（３５以上）を有しており、そのインダクタンス素子の長さＬ１，幅Ｌ２，高さＬ３は以下の通りとなっていることが好ましい。
【００４０】
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
Ｌ１が０．２ｍｍ以下であると、必要とするインダクタンスを得ることができない。また、Ｌ１が２．０ｍｍを超えてしまうと、素子自体が大きくなってしまい、電子回路等が形成された基板など（以下回路基板等と略す）回路基板等の小型化ができず、ひいてはその回路基板等を搭載した電子機器等の小型化を行うことができない。また、Ｌ２，Ｌ３それぞれが０．１ｍｍ以下であると、素子自体の機械的強度が弱くなりすぎてしまい、実装装置などで、回路基板等に実装する場合に、素子折れ等が発生することがある。また、Ｌ２，Ｌ３が１．０ｍｍ以上となると、素子が大きくなりすぎて、回路基板等の小型化、ひいては装置の小型化を行うことができない。
【００４１】
以上の様に構成されたインダクタンス素子について、以下各部の詳細な説明をする。
【００４２】
まず、基台１１の形状について説明する。
【００４３】
基台１１は角柱状もしくは円柱状とすることが好ましく、図１，２に示す様に基台１１を角柱状とすることによって、実装性を向上させることができ、素子の転がり等を防止できる等の効果を有する。また、基台１１を角柱状とする中でも特に四角柱状とすることが非常に実装性や、素子の回路基板上での位置決めを容易にする。なお、更に好ましくは底面が正方形の直方体とすることが更に実装性等を向上させることができる。更に、基台１１を角柱状とすることによって構造が非常に簡単になるので、生産性がよく、しかもコスト面が非常に有利になる。
【００４４】
また、基台１１の形状を円柱状とすることによって、後述するように基台１１上に導電膜１２を形成し、その導電膜１２にレーザ加工等によって溝を形成する場合、その溝の深さなどを精度よく形成することができ、特性のばらつきを抑えることができる。
【００４５】
次に基台１１の面取りについて図３を用いて説明する。
【００４６】
図３は基台１１を示す斜視図である。
【００４７】
基台１１の角部１１ｂ，１１ｃには面取りが施されており、その面取りした角部１１ｂ，１１ｃのそれぞれの曲率半径Ｒ１及び角部１１ａの曲率半径Ｒ２は以下の通りに形成されることが好ましい。
【００４８】
０．０３＜Ｒ１＜０．１５（ｍｍ）
０．０．０７＜Ｒ２（ｍｍ）
Ｒ１が０．０３ｍｍ以下であると、角部１１ｂ，１１ｃが尖った形状となっているので、ちょっとした衝撃などによって角部１１ｂ，１１ｃに欠けなどが生じることがあり、その欠けによって、特性の劣化等が発生したりする。また、Ｒ１が０．１５ｍｍ以上であると、角部１１ｂ，１１ｃが丸くなりすぎて、前述のマンハッタン現象を起こしやすくなり、不具合が生じる。更にＲ２が０．０１ｍｍ以下であると、角部１１ａにバリなどが発生しやすく、素子の特性を大きく左右する導電膜１２の厚みが角部１１ｆと平坦な部分で大きく異なることがあり、素子特性のばらつきが大きくなる。
【００４９】
次に基台１１の構成材料について説明する。基台１１の構成材料として下記の特性を満足しておくことが好ましい。
【００５０】
体積固有抵抗：１０13Ωｍ以上（好ましくは１０14Ωｍ以上）
熱膨張係数：５×１０-4／℃以下（好ましくは２×１０-5／℃以下）［２０℃〜５００℃における熱膨張係数］
比誘電率：１ＭＨｚにおいて１２以下（好ましくは１０以下）
曲げ強度：１３００ｋｇ／ｃｍ2以上（好ましくは２０００ｋｇ／ｃｍ2以上）
密度：２〜５ｇ／ｃｍ3（好ましくは３〜４ｇ／ｃｍ3）
基台１１の構成材料が体積固有抵抗が１０13Ωｍ以下であると、導電膜１２とともに基台１１にも所定に電流が流れ始めるので、並列回路が形成された状態となり、自己共振周波数ｆ０及びＱ値が低くなってしまい、高周波用の素子としては不向きである。
【００５１】
また熱膨張係数が５×１０-4／℃以上であると、基台１１にヒートショック等でクラックなどが入ることがある。すなわち熱膨張係数が５×１０-4／℃以上であると、上述の様に溝１３を形成する際にレーザ光線や砥石等を用いるので、基台１１が局部的に高温になり、基台１１にクラックなどが生じることあるが、上述の様な熱膨張係数を有することによって、大幅にクラック等の発生を抑止できる。
【００５２】
また、誘電率が１ＭＨｚにおいて１２以上であると、自己共振周波数ｆ０及びＱ値が低くなってしまい、高周波用の素子としては不向きである。
【００５３】
曲げ強度が１３００ｋｇ／ｃｍ2以下であると、実装装置で回路基板等に実装する際に素子折れ等が発生することがある。
【００５４】
密度が２ｇ／ｃｍ3以下であると、基台１１の吸水率が高くなり、基台１１の特性が著しく劣化し、素子としての特性が悪くなる。また密度が５ｇ／ｃｍ3以上になると、基台の重量が重くなり、実装性などに問題が発生する。特に密度を上述の範囲内に設定すると、吸水率も小さく基台１１への水の進入もほとんどなく、しかも重量も軽くなり、チップマウンタなどで基板に実装する際にも問題は発生しない。
【００５５】
この様に基台１１の体積固有抵抗，熱膨張係数，誘電率，曲げ強度，密度を規定することによって、自己共振周波数ｆ０やＱが低下しないので、高周波用の素子として用いることができ、ヒートショック等で基台１１にクラック等が発生することを抑制できるので、不良率を低減することができ、更には、機械的強度を向上させることができるので、実装装置などを用いて回路基板等に実装できるので、生産性が向上する等の優れた効果を得ることができる。
【００５６】
上記の諸特性を得る材料としては、アルミナを主成分とするセラミック材料が挙げられる。しかしながら、単にアルミナを主成分とするセラミック材料を用いても上記諸特性を得ることはできない。すなわち、上記諸特性は、基台１１を作製する際のプレス圧力や焼成温度及び添加物によって異なるので、作製条件などを適宜調整しなければならない。具体的な作製条件として、基台１１の加工時のプレス圧力を２〜５ｔ，焼成温度を１５００〜１６００℃，焼成時間１〜３時間等の条件が挙げられる。また、アルミナ材料の具体的な材料としては、Ａｌ2Ｏ3が９２重量％以上，ＳｉＯ2が６重量％以下，ＭｇＯが１．５重量％以下，Ｆｅ2Ｏ3が０．１％以下，Ｎａ2Ｏが０．３重量％以下等が挙げられる。
【００５７】
また、基台１１の構成材料として、フェライト等の磁性材料で構成してもよい。基台１１をフェライト等の磁性材料で構成すると、高いインダクタンス（大体１８ｎＨ〜５０ｎＨ）を有する素子を形成することができる。
【００５８】
次に基台１１の表面粗さについて説明する。なお、以下の説明で出てくる表面粗さとは、全て中心線平均粗さを意味するものであり、導電膜１２の説明等に出てくる粗さも中心線平均粗さである。
【００５９】
基台１１の表面粗さは０．１５〜０．５μｍ程度、好ましくは０．２〜０．３μｍ程度がよい。図４は基台１１の表面粗さと剥がれ発生率を示したグラフである。図４は下記に示すような実験の結果である。基台１１及び導電膜１２はそれぞれアルミナ，銅で構成し、基台１１の表面粗さをいろいろ変えたサンプルを作製し、その各サンプルの上に同じ条件で導電膜１２を形成した。それぞれのサンプルに超音波洗浄を行い、その後に導電膜１２の表面を観察して、導電膜１２の剥がれの有無を測定した。基台１１の表面粗さは、表面粗さ測定器（東京精密サーフコム社製 ５７４Ａ）を用いて、先端Ｒが５μｍのものを用いた。この結果から判るように平均表面粗さが０．１５μｍ以下であると、基台１１の上に形成された導電膜１２の剥がれの発生率が５％程度であり、良好な基台１１と導電膜１２の接合強度を得ることができる。更に、表面粗さが０．２μｍ以上であれば導電膜１２の剥がれがほとんど発生していないので、できれば、基台１１の表面粗さは０．２μｍ以上が好ましい。導電膜１２の剥がれは、素子の特性劣化の大きな要因となるので、歩留まり等の面から発生率は５％以下が好ましい。
【００６０】
図５は本発明の一実施の形態におけるインダクタンス素子に用いられる基台の表面粗さに対する周波数とＱ値の関係を示すグラフである。図５は以下のような実験の結果である。まず、表面粗さが０．１μｍ以下の基台１１と、表面粗さが０．２〜０．３μｍの基台１１と、表面粗さが０．５μｍ以上の基台１１のそれぞれのサンプルを作製し、それぞれのサンプルに同じ材料（銅）で同じ厚さの導電膜１２を形成した。そして、各サンプルにおいて、所定の周波数ＦにおけるＱ値を測定した。図５から判るように基台１１の表面粗さが０．５μｍ以上であると、導電膜１２の膜構造が悪くなることが原因と考えられるＱ値の低下が見られる。特に高周波領域で顕著にＱ値の劣化が見られる。また、自己共振周波数ｆ０（各線の極大値）も基台１１の表面粗さが０．５μｍのものは、低周波側にシフトしている。従ってＱ値の面及び自己共振周波数ｆ０の面から見れば基台１１の表面粗さは０．５μｍ以下とすることが好ましい。
【００６１】
以上の様に、導電膜１２と基台１１との密着強度，導電膜１２のＱ値及び自己共振周波数ｆ０の双方の結果から判断すると、基台１１の表面粗さは、０．１５μｍ〜０．５μｍが好ましく、さらに好ましくは０．２〜０．３μｍが良い。
【００６２】
なお、本実施の形態では、導電膜１２と基台１１の接合強度を基台１１の表面粗さを調整することによって、向上させたが、例えば、基台１１と導電膜１２の間にＣｒ単体またはＣｒと他の金属の合金の少なくとも一方で構成された中間層を設けることによって、表面粗さを調整せずとも導電膜１２と基台１１の密着強度を向上させることができる。もちろん基台１１の表面粗さを調整し、その上その基台１１の上に中間層及び導電膜１２を積層する場合では、より強力な導電膜１２と基台１１の密着強度を得ることができる。
【００６３】
次に導電膜１２について説明する。
【００６４】
導電膜１２としては、８００ＭＨｚ以上の高周波信号に対してＱ値が３５以上であり、しかも自己共振周波数が１〜６ＧＨｚ程度のものが好ましい。この様な特性の導電膜１２を得るためには、材料及び製法等を選択しなければならない。
【００６５】
以下具体的に導電膜１２について説明する。
【００６６】
導電膜１２の構成材料としては、銅，銀，金，ニッケルなどの導電材料が挙げられる。この銅，銀，金，ニッケル等の材料には、耐候性等を向上させたために所定の元素を添加してもよい。また、導電材料と非金属材料等の合金を用いてもよい。構成材料としてコスト面や耐食性の面及び作り易さの面から銅及びその合金がよく用いられる。導電膜１２の材料として、銅等を用いる場合には、まず、基台１１上に無電解メッキによって下地膜を形成し、その下地膜の上に電解メッキにて所定の銅膜を形成して導電膜１２が形成される。更に、合金等で導電膜１２を形成する場合には、スパッタリング法や蒸着法で構成することが好ましい。
【００６７】
更に、本実施の形態の様に、導電膜１２を例えば銅などで構成し、その膜厚を厚くして自己発熱を抑える場合、導電膜１２に形成される溝１３の幅Ｋ１と溝１３と溝１３の間の導電膜１２の幅Ｋ２は以下の関係を有する事が好ましい。
【００６８】
２０μｍ＞Ｋ１＞１５μｍ
２００μｍ＞Ｋ２＞１００μｍ
特に前述の様に長さＬ１，幅Ｌ２，高さＬ３を、
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
としたインダクタンス素子とした場合、上述のＫ１，Ｋ２は上述の範囲とすることによって、電気抵抗を小さくすることができ、しかも導電膜１２に形成される溝１３を精度良く形成することができ、更に導電膜１２の膜厚を厚くした場合に確実に溝１３を形成することができる。
【００６９】
導電膜１２は単層で構成してもよいが、多層構造としてもよい。すなわち、構成材料の異なる導電膜１２を複数積層して構成しても良い。例えば、基台１１の上に先ず銅膜を形成し、その上に耐候性の良い金属膜（ニッケル等）を積層する事によって、やや耐候性に問題がある銅の腐食を防止することができる。
【００７０】
導電膜１２の形成方法としては、メッキ法（電解メッキ法や無電解メッキ法など），スパッタリング法，蒸着法等が挙げられる。この形成方法の中でも、量産性がよく、しかも膜厚のばらつきが小さなメッキ法がよく用いられる。
【００７１】
導電膜１２の表面粗さは１μｍ以下が好ましく、更に好ましくは０．２μｍ以下が好ましい。導電膜１２の表面粗さが１μｍを超えると、表皮効果によって高周波でのＱ値が低下する。図６は本発明の一実施の形態におけるインダクタンス素子に用いられる導電膜１２の表面粗さに対する周波数とＱ値の関係を示すグラフである。図６は下記の様な実験を通して導き出された。まず、同じ大きさ同じ材料同じ表面粗さで構成された基台１１の上に銅を構成材料とする導電膜１２の表面粗さを変えて形成し、それぞれのサンプルにて各周波数におけるＱ値を測定した。図６から判るように、導電膜１２の表面粗さが１μｍ以上であれば高周波領域におけるＱ値が低くなっていることが判る。更に導電膜１２の表面粗さが０．２μｍ以下であれば特に高周波領域におけるＱ値が、非常に高くなっていることがわかる。
【００７２】
以上の様に導電膜１２の表面粗さは、１．０μｍ以下が良く、更に好ましくは、０．２μｍ以下とすることによって、導電膜１２の表皮効果を低減させることができ、特に高周波におけるＱ値を向上させる事ができる。
【００７３】
更に導電膜１２と基台１１の密着強度は、導電膜１２を形成した基台１１を４００℃の温度下に数秒間放置した後に基台１１から導電膜１２がはがれない程度以上であることが好ましい。素子を基板等に実装した際に、素子には自己発熱や他の部材からの熱が加わることによって、素子に２００℃以上の温度が加わることがある。従って、４００℃で基台１１からの導電膜１２のはがれが発生しない程度の密着強度であれば、たとえ素子に熱が加わっても、素子の特性劣化等は発生しない。
【００７４】
次に保護材１４について説明する。
【００７５】
保護材１４としては、耐候性に優れた有機材料、例えばエポキシ樹脂などの絶縁性を示す材料や電着膜が用いられる。また、保護材１４としては、溝１３の状況等が観測できるような透明度を有する事が好ましい。更に保護材１４には透明度を有したまま、所定の色を有することが好ましい。保護材１４に赤，青，緑などの、導電膜１２や端子部１５，１６等と異なる色を着色する事によって、素子各部の区別をする事ができ、素子各部の検査などが容易に行える。また、素子の大きさ、特性、品番等の違いで保護材１４の色を変えることによって、特性や品番等の異なる素子を誤った部分に取り付けるなどのミスを低減させることができる。
【００７６】
特に保護材１４を電着膜で構成することによって、非常に薄くて絶縁性を確保でき、しかも耐熱性も向上させることができる。すなわち、エポキシ樹脂やレジストなどを塗布する方法であると、保護材１４の部分が大きく盛り上がり、回路基板等に実装する場合、素子の端子部と回路基板の配線の間に隙間が生じることがあり、十分な電気的接合を行うことができないことがあるが、電着膜で保護材１４を形成することによって、薄くしかも均一な保護材１４を形成できるので、素子を回路基板などに実装したときに、端子部と配線との間の隙間が非常に小さくなり、配線と基盤の端子間の電気的接合は十分に行うことができる。
【００７７】
また、レジストなどを塗布する方法であると、一つ一つの素子にそれぞれテープなどを用いて塗布しなければならないので、工程が多くなり生産性が向上せず、製造コストも低減することはできないが、本実施の形態の様に、電着膜で保護材１４を作製することによって、一度にたくさんの素子に保護材１４を設けることができるので、生産性が向上しコストも低減させることができる。
【００７８】
保護材１４の具体的構成材料としては、アクリル系樹脂，エポキシ系樹脂，フッ素系樹脂，ウレタン系樹脂，ポリイミド系樹脂などの樹脂材料の少なくとも１つで構成された電着樹脂膜によって構成されている。また、保護材１４を電着膜で構成する場合、カチオン系，アニオン系のどちらかを選択する場合には、導電膜１２の構成材料、電着膜の構成材料、インダクタンス素子の使用用途などを考慮して決定することが好ましい。保護材１４は異なる材料で構成された電着膜を積層して構成しても良いし、同一材料を積層しても良く、更には、複数の電着膜を溝部１３の上に並列して設けてもよい。
【００７９】
保護材１４を電着膜で構成する場合、保護材１４の厚さが数十ミクロンで２０Ｖ以上の耐圧を有することが好ましく、しかもハンダの融点である１８３℃で、燃焼したり、蒸発しない特性を有するものが好ましい。なお、１８３℃で保護材１４が軟化する程度のものは不具合は生じない。
【００８０】
また、図７（ａ）に示す様に電着膜で構成された保護材１４は、導電膜１２と基台１１の少なくとも一部の双方を覆うように設けることが好ましい。この様に保護材１４を設けることによって、導電膜１２をほぼ覆うことができ、しかも導電膜１２と外気などとの接触確率を極めて小さくすることができるので、導電膜１２の腐食や電流の漏洩等を防止することができる。図７（ｂ）に示す様に保護材１４を導電膜１２のみに設ける場合では、導電膜１２の角部１２ｚがむき出しになる可能性が高く、導電膜１２の腐食の原因となることがある。
【００８１】
従って、図７（ａ）に示す様に、導電膜１２の角部１２ｚをオバーして基台１１の少なくとも一部も保護材１４で覆うように構成することによって、確実な導電膜１２の保護を行うことができる。
【００８２】
また、図７（ａ）に示す様に導電膜１２の外方の角部１２ｐ上に形成される保護材１４の一部１４ｚは他の部分よりも膜厚を厚くすることが好ましい。一部１４ｚを厚くすることによって、角部１２ｐが他の部分との間で放電することなどを防止でき、インダクタンス素子としての特性の劣化を防止できる。
【００８３】
また、特殊用途などに用いられるインダクタンス素子には、導電膜１２と保護材１４の密着強度を持たせることが重要になってくる場合がある。この場合には、導電膜１２の表面を化学的エッチングすることによって粗面化し、その粗面化した表面に電着膜で構成した保護材１４を設けることが好ましい。前述したように、導電膜１２の表面の粗面化を行うとＱ値の低下を招く危険はあるが、特殊用途等の場合、Ｑ値よりも保護材１４と導電膜１２の密着強度を向上することが重要な場合があるので、このときは、用途などを考慮して導電膜１２の粗さを適宜決定する必要がある。
【００８４】
また、導電膜１２を銅を含む材料で構成した場合、電着膜である保護材１４は不均一な膜厚で形成されることがあるので、この場合には、導電膜１２の上にＮｉ等の金属膜を形成し、その金属膜の上に保護材１４を形成しても良い。
【００８５】
次に、電着膜で構成された保護材１４の形成方法について説明する。
【００８６】
図８に示す様に１００は容器で、容器１００中には、水，電着樹脂，ｐＨ調整剤などの調整剤及び他の添加剤などを混合した溶液１０１が収納されている。１０２は電極板、１０３はインダクタンス素子、１０４，１０５はそれぞれ保持部材で、保持部材１０４，１０５は、インダクタンス素子１０３の両端がはまりこむ孔が設けられている。保持部材１０５には通電部１０６が設けられており、この通電部１０６はインダクタンス素子１０３に接触している。
【００８７】
電極板１０２及び通電部１０６に所定の電圧を加えると、インダクタンス素子１０３の両端部を除く部分に電着膜が形成される。これは、インダクタンス素子１０３の端子部１５，１６は、保持部材１０４，１０５に入り込んでおり、溶液１０１とは余り接触していないからである。なお、本実施の形態では、保持部材１０４，１０５に端子部１５，１６を入り込ませたが、フォトレジスト等の他のマスク部材を端子部１５，１６に設ける構成にしてもよい。
【００８８】
以上の様に、電着膜で構成された保護材１４を有するインダクタンス素子を作製した後に、素子に熱処理を加えることが好ましい。この熱処理によって、保護材１４の表面がなだらかになって、表面粗さが小さくなり、確実に保護材１４を覆うようになる。また、熱処理を加えると、導電膜１２の角部１２ｐの保護材１４の厚さが薄くなることがあるが、この場合には、溶液１０１の中に絶縁性の粒子（例えば金属酸化物など）を混入させて、電着膜で構成された保護材１４の中にこの絶縁性の粒子を保持させることによって、導電膜１２の角部の保護材１４の厚さが薄くなることを防止できる。
【００８９】
次に端子部１５，１６について説明する。
【００９０】
端子部１５，１６は、図２に示すように、基台１１がむき出しになった端面に及び保護材１４上に設けられており、この様に、基台１１上に直接端子部１５，１６を形成するようにする事によって、端子部１５，１６と基台１１間の接合強度を向上させることができる。なお、導電膜１２を基台１１の端面まで形成し、その端面上に形成された導電膜１２上に端子部１５，１６を設けても良く、この様な構成によって、比較的平坦な導電膜１２の上に端子部１５，１６を形成すると、その端子部１５，１６をメッキ法や塗布法によって形成しても、端子部１５，１６の結晶性や膜質が良くなるので、端子部としての特性が向上する。
【００９１】
基台１１の長手方向における端子部１５，１６それぞれの長さＰ５，Ｐ６は以下の関係を満たすことが好ましい。なお、Ｌ１は前述したように素子の全長を表す。
【００９２】
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
Ｐ５÷Ｌ１及びＰ６÷Ｌ１が０．１以下の場合には、素子を回路基板上に実装した場合に、回路基板上に設けられた電極などとの接合面積が小さくなり、接合強度が劣化したり、マンハッタン現象などが生じる可能性があり、０．３以上の場合には、端子部１５，１６間が近接してしまい、回路基板上などに実装した際に、端子部１５，１６間が回路基板上などで短絡してしまう可能性がある。
【００９３】
次に、端子部１５，１６の表面粗さは１μｍ〜１０μｍ（好ましくは１μｍ〜５μｍ）とする事が好ましい。すなわち、端子部１５，１６の表面粗さが１μｍ以下であると、回路基板などに設けられた電極との接合面積が小さくなってしまい、接合強度が小さくなってしまい、表面粗さが１０μｍ以上であると、端子部１５，１６上に他の導電膜などを形成する際に、その導電膜の特性が劣化してしまう。
【００９４】
また、端子部１５，１６の比抵抗値は１×１０-4Ωｃｍ以上（好ましくは５×１０-4Ωｃｍ以上）とする事が電気的特性を向上させるために有効である。
【００９５】
更に、端子部１５，１６の結晶粒径は、フレーク状体である場合には１〜５μｍ（好ましくは２〜３μｍ）であることが結晶性上あるいは電気的特性上有効であり、球状体の場合には、０．１μｍ〜０．８μｍ（好ましくは０．２μｍ〜０．５μｍ）であることが、結晶性上あるいは電気的特性上有効である。
【００９６】
また、基台１１の端面上に形成される端子部１５，１６の最大厚みＰ１，Ｐ２はそれぞれ１０μｍ〜３０μｍ（好ましくは１８μｍ〜２５μｍ）とする事が好ましい。Ｐ１，Ｐ２が１０μｍ以下であると端子部１５，１６の電極食われ時間が短くなってしまうという問題が生じる可能性がある。これは回路基板などに素子を実装してリフロー等を行う際に、短時間でリフローを行わなければ、端子部１５，１６に電極食われ現象が発生して、素子と回路の接合に不具合が生じる。従って、リフロー等の加熱時間を短くしなければならないが、加熱時間が短くなってしまうと、素子と回路基板を接合する接合材が十分に融解せず接合強度等に問題が生じる。
【００９７】
半田ディップ試験（３５０℃）において、電極食われ時間ＴとＰ１，Ｐ２（ｔ）の関係は、図１０に示すようになっている。図１０から判るように、Ｐ１，Ｐ２の膜厚が１０μｍ以下であれば、７．５ｓｅｃ以下で半田食われ現象が発生するので、前述のように、十分に接合材が融解しないので、十分な接合強度を得ることはできないので、Ｐ１，Ｐ２の膜厚は１０μｍ以上とすることが好ましい。また、Ｐ１、Ｐ２が３０μｍ以上であると、基台１１の長さが短くなってしまい、Ｑ値が劣化してしまうことになる。図１１に示すように、Ｐ１，Ｐ２の厚さをｔａとした場合に、ｔａが大きくなると、必然的に基台１１の長さが短くなっていくので、Ｑ値の劣化を生じることになる。従って、Ｐ１，Ｐ２は３０μｍを超えると、基台１１自体の長さが短くなり、Ｑ値劣化を招くことになるので、Ｐ１，Ｐ２は３０μｍ以下とすることが好ましい。
【００９８】
更に、基台１１の側面上であって、保護材１４上に形成される端子部１５，１６の最大厚みＰ３，Ｐ４はそれぞれ１０μｍ〜２５μｍ（好ましくは１５μｍ〜２０μｍ）とする事が好ましい。Ｐ３，Ｐ４が１０μｍより小さいと、図１０に示すように、電極食われ現象が発生する時間が短くなるので、Ｐ３，Ｐ４は１０μｍ以上であることが好ましい。更に、図１１に示すように、Ｐ３，Ｐ４（図１１のｔｂ）を大きくすることによって、基台１１の太さが、細くなり、Ｑ値劣化が生じるので、Ｐ３，Ｐ４は２５μｍ以下であることが好ましい。また、図１１から判るように、ｔｂが大きくなるとｔａよりもＱ値劣化が著しく生じる事になるので、Ｐ３，Ｐ４それぞれの厚みはＰ１，Ｐ２よりも薄くすることが、Ｑ値劣化を防止する上で好ましい。具体的に説明すると、Ｐ１，Ｐ２の厚みをそれぞれ３０μｍとした場合に、Ｐ３，Ｐ４それぞれの厚みは３０μｍよりも小さく、しかも１０μｍ以上の膜厚で構成することが好ましい。
【００９９】
基台１１の端面側の角部上に形成される端子部１５，１６の厚みＰ７，Ｐ８は１０μｍ〜２０μｍとする事が好ましく、Ｐ７，Ｐ８が１０μｍより小さいと、電極食われ現象が発生する時間が短くなるので好ましくなく、膜厚Ｐ１〜Ｐ４よりも薄くすることが、角部上に設けられた端子部１５，１６が突出しないので、実装性を向上させることができる。具体的には、Ｐ７，Ｐ８は２０μｍ以下とすることが好ましい。
【０１００】
また、端子部１５，１６は全面的に曲面状となっており端子部１５，１６にエッジが存在しないように構成することによって、屑の発生などを抑えるように構成することが好ましい。
【０１０１】
また、端子部１５，１６の耐候性を向上させる様にするには、端子部１５，１６の上に、Ｔｉ，Ｎｉ，Ｗ，Ｃｒ等の腐食しにくい金属膜や、それら金属材料の合金膜（Ｎｉ−Ｃｒ等）等の耐食膜を膜厚０．５〜３μｍの膜厚で構成することが良い。特に、Ｎｉ単体か若しくはＮｉ合金を用いることが、特性面やコスト面等で優れている。
【０１０２】
更に、端子部１５，１６と回路基板などとの接合性を向上させるためには、端子部１５，１６或いは耐食膜の上に半田や鉛フリーの接合材（Ｓｎ単体もしくはＳｎにＡｇ，Ｃｕ，Ｚｎ，Ｂｉ，Ｉｎの少なくとも一つを含ませた鉛フリー半田等）で構成された接合膜を５〜１０μｍの膜厚で形成しても良い。
【０１０３】
上記耐食膜及び接合膜を端子部１５，１６上に形成する事を前提として、端子部１５，１６に関係する長さＰ１〜Ｐ８が決められており、端子部１５，１６のみの場合には、前述のＰ１〜Ｐ８の長さで形成され、耐食膜か接合膜の少なくとも一つを端子部１５，１６上に形成する場合には、そのＰ１〜Ｐ８に示される長さに、耐食膜，接合膜の厚みがＰ１〜Ｐ８に加わることになる。
【０１０４】
以上の様な端子部１５，１６を構成する一つの手段として、導電ペーストを基台１１の端面に塗布し、加熱処理などを施して端子部１５，１６を形成する方法がある。以下塗布型端子部の形成方法について、説明する。
【０１０５】
まず、導電ペーストについては、少なくとも導電材料、樹脂材料、溶剤を有しており、導電材料としては例えば金，銀，銅等の導電性を示す金属粒子を用いることができ、特に銀粒子は特性面、加工性の面、コストの面等で特に優れている。金属粒子としてフレーク状のものを用いる場合には１〜５μｍ（好ましくは２〜３μｍ）であることが有効であり、球状体の場合には、０．１μｍ〜０．８μｍ（好ましくは０．２μｍ〜０．５μｍ）が好ましい。樹脂材料としては、フェノール，エポキシ樹脂等の少なくとも一つが用いられ、溶剤としては、ブチルカルビトール等が好適に用いられる。
【０１０６】
導電ペーストの配合割合としては、導電材料５０〜７０重量％、樹脂材料１０〜２０重量％、溶剤２０〜３０重量％とする事が好ましい。なお、この導電ペーストに外割で、粘度調整材等の調整材料を含ませても良い。
【０１０７】
以上の様に構成された導電ペーストをディップ法により基台１１の端部に付着させたり、導電ペーストをローラなどを介して基台１１の端部に付着させる。この時、ディップ法の場合には、導電ペーストの粘度を１０〜３０ＰａＳ程度に調整し、ローラを用いる場合には、２０〜５０ＰａＳ程度の調整する。
【０１０８】
基台１１に導電ペーストを塗布した後に、１５０℃〜２３０℃程度の温度で３０〜６０分間熱処理を行って、端子部１５，１６を形成する。この時の端子部１５，１６のＰ１〜Ｐ８の寸法等は、前述の説明の通りであり、これに耐食膜や接合膜などが必要に応じて設けられる。
【０１０９】
また、図２に示す様に端子部１５，１６の高さＺ１及びＺ２は下記の条件を満たすことが好ましい。
【０１１０】
｜Ｚ１−Ｚ２｜≦８０μｍ（好ましくは５０μｍ）
Ｚ１とＺ２の高さの違いが８０μｍ（好ましくは５０μｍ以下）を超えると、素子を基板に実装し、半田等で回路基板等に取り付ける場合、半田等の表面張力によって素子が一方の端部に引っ張られて、素子が立ってしまうというマンハッタン現象の発生する確率が非常に高くなる。このマンハッタン現象を図９に示す。図９に示すように、基板２００の上にインダクタンス素子を配置し、端子部１５，１６それぞれと基板２００の間に半田２０１，２０２が設けられているが、リフローなどによって半田２０１，２０２を溶かすと、半田２０１，２０２のそれぞれの塗布量の違いや、材質が異なることによる融点の違いによって、溶融した半田２０１，２０２の表面張力が端子部１５と端子部１６で異なり、その結果、図９に示すように一方の端子部を中心に回転し、インダクタンス素子が立ち上がってしまう。Ｚ１とＺ２の高さの違いが８０μｍ（好ましくは５０μｍ以下）を超えると、素子が傾いた状態で基板２００に配置されることとなり、素子立ちを促進する。また、マンハッタン現象は特に小型軽量のチップ型の電子部品（チップ型インダクタンス素子を含む）において顕著に発生し、しかもこのマンハッタン現象の発生要因の一つとして、端子部１５，１６の高さの違いによって素子が傾いて基板２００に配置されることを着目した。この結果、Ｚ１とＺ２の高さの差を８０μｍ以下（好ましくは５０μｍ以下）となるように、基台１１を成形などで加工することによって、このマンハッタン現象の発生を大幅に抑えることができた。Ｚ１とＺ２の高さの差を５０μｍ以下とすることによって、ほぼ、マンハッタン現象の発生を抑えることができる。
【０１１１】
また、端子部１５，１６と溝１３の関係について説明する。
【０１１２】
端子部１５，１６と溝１３の端部は保護材１４を介して対向している構造とすることによって、溝１３をスパイラル状に設ける際に、その溝１３の形成長さを長くできるので、高いインダクタンスを必要とする場合のインダクタンス素子では有効である。別の見知からすると、溝１３によって形成されるコイル状の導体が端子部１５，１６と保護材１４を介して対向させることによって、コイル状の導体の巻数を多くすることができ、インダクタンスを高く設定できる。
【０１１３】
以上の様に構成されたインダクタンス素子について、以下その製造方法について説明する。
【０１１４】
まず、アルミナ等の絶縁材料をプレス成形や押し出し法によって、数素子から数十素子分の基台を作製し次にその基台１１全体にメッキ法やスパッタリング法などによって導電膜１２をほぼ全面に形成する。次に導電膜１２を形成した基台１１にスパイラル状の溝１３を所定間隔で複数個設け、そのスパイラル状の溝１３を挟むように基台を切断し、基台１１に導電膜１２と溝１３を形成した反官制素子を作製する。溝１３はレーザ加工や切削加工によって作製される。レーザ加工は、非常に生産性が良いので、以下レーザ加工について説明する。まず、基台１１を回転装置に取り付け、基台１１を回転させ、そして基台１１にレーザを照射して導電膜１２及び基台１１の双方を取り除き、スパイラル状の溝を形成する。このときのレーザは、ＹＡＧレーザ，エキシマレーザ，炭酸ガスレーザなどを用いることができ、レーザ光をレンズなどで絞り込むことによって、基台１１に照射する。更に、溝１３の深さ等は、レーザのパワーを調整し、溝１３の幅等は、レーザ光を絞り込む際のレンズを交換することによって行える。また、導電膜１２の構成材料等によって、レーザの吸収率が異なるので、レーザの種類（レーザの波長）は、導電膜１２の構成材料によって、適宜選択することが好ましい。なお、砥石などを用いて溝１３を形成しても良い。
【０１１５】
溝１３を形成した後に、電着法などを用いて、基台１１の両端面を除いた部分（基台１１の側面部分）に保護材１４を形成する。
【０１１６】
次に、基台１１の両端面に導電ペーストを塗布して、熱処理などを施して、端子部１５，１６を形成する。
【０１１７】
この時点でも、製品は完成するが、前述の様に、仕様等によって、耐食膜や接合膜を設ける。
【０１１８】
なお、本実施の形態は、インダクタンス素子について説明したが、絶縁材料によって構成された基台の上に導電膜を形成する電子部品でも同様な効果を得ることができる。
【０１１９】
また、導電膜１２を抵抗膜とすることによって、小型のチップ抵抗器を作製することができ、導電膜１２にスパイラル状の溝１３を設けるのではなく、環状の溝等を設けることによって、導電膜１２を少なくとも２分する事によって、チップコンデンサとしても使用することができる。
【０１２０】
図１２及び図１３はそれぞれ本発明の一実施の形態における無線端末装置を示す斜視図及びブロック図である。図１２及び図１３において、２９は音声を音声信号に変換するマイク、３０は音声信号を音声に変換するスピーカー、３１はダイヤルボタン等から構成される操作部、３２は着信等を表示する表示部、３３はアンテナ、３４はマイク２９からの音声信号を復調して送信信号に変換する送信部で、送信部３４で作製された送信信号は、アンテナ３３を通して外部に放出される。３５はアンテナ３３で受信した受信信号を音声信号に変換する受信部で、受信部３５で作成された音声信号はスピーカー３０にて音声に変換される。３６は送信部３４，受信部３５，操作部３１，表示部３２を制御する制御部である。
【０１２１】
以下その動作の一例について説明する。
【０１２２】
先ず、着信があった場合には、受信部３５から制御部３６に着信信号を送出し、制御部３６は、その着信信号に基づいて、表示部３２に所定のキャラクタ等を表示させ、更に操作部３１から着信を受ける旨のボタン等が押されると、信号が制御部３６に送出されて、制御部３６は、着信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【０１２３】
次に、発信する場合について説明する。
【０１２４】
まず、発信する場合には、操作部３１から発信する旨の信号が、制御部３６に入力される。続いて電話番号に相当する信号が操作部３１から制御部３６に送られてくると、制御部３６は送信部３４を介して、電話番号に対応する信号をアンテナ３３から送出する。その送出信号によって、相手方との通信が確立されたら、その旨の信号がアンテナ３３を介し受信部３５を通して制御部３６に送られると、制御部３６は発信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【０１２５】
なお、本実施の形態では、音声を送信受信した例を示したが、音声に限らず、文字データ等の音声以外のデータの送信もしくは受信の少なくとも一方を行う装置についても同様な効果を得ることができる。
【０１２６】
上記で説明した電子部品（図１〜図１１に示すもの）は、発信回路，フィルタ回路，アンテナ部及び各段とのマッチング回路周辺部等の高いＱを必要とする箇所の少なくとも一つに用いられ、その数は、一つの無線端末装置に数個〜４０個程度用いられている。上述の様な電子部品を用いることによって、装置内部の基板等を小型化でき、素子立ち現象などを抑えることができるので、回路基板などの不良率が極めて小さくなり、生産性が非常によくなる。
【０１２７】
【発明の効果】
本発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた事によって、回路基板等との接合面積を大きく取れて接合強度を大きくでき、実装性を向上させることができ、しかも端子部間のショートなどを防止でき、特性の劣化を防止できる。更に、端子部の形成領域を大きくすることができ、基台の端面の上に形成された端子部のみの膜厚だけを厚くせずに、端子部の長さを所定の長さにすることができ、実装性等を向上させることができる。加えて、スパイラル状に残されたコイル状の導電膜を形成する領域を広くすることができ、巻数を多くすることができるので、高いインダクタンスを有する電子部品を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるインダクタンス素子を示す側断面図
【図２】本発明の一実施の形態におけるインダクタンス素子を示す側断面図
【図３】基台を示す斜視図
【図４】基台の表面粗さと剥がれ発生率を示したグラフ
【図５】本発明の一実施の形態におけるインダクタンス素子に用いられる基台の表面粗さに対する周波数とＱ値の関係を示すグラフ
【図６】本発明の一実施の形態におけるインダクタンス素子に用いられる導電膜の表面粗さに対する周波数とＱ値の関係を示すグラフ
【図７】本発明の一実施の形態における電子部品の一例として挙げたインダクタンス素子の保護材を設けた部分の拡大断面図
【図８】本発明の一実施の形態における電子部品の一例として挙げたインダクタンス素子の保護材を設ける工程を示した図
【図９】マンハッタン現象を示す図
【図１０】本発明の一実施の形態における電子部品の端子部の膜厚と電極食われ現象が発生する時間の関係を示したグラフ
【図１１】本発明の一実施の形態における電子部品の端子部の膜厚と素子のＱ値の関係を示したグラフ
【図１２】本発明の一実施の形態における無線端末装置を示す斜視図
【図１３】本発明の一実施の形態における無線端末装置を示すブロック図
【図１４】従来のインダクタンス素子を示す側面図
【符号の説明】
１１ 基台
１２ 導電膜
１３ 溝
１４ 保護材
１５，１６ 端子部
３０ スピーカー
３１ 操作部
３２ 表示部
３３ アンテナ
３４ 送信部
３５ 受信部
３６ 制御部
【発明の属する技術分野】
本発明は、移動体通信などの電子機器に用いられ、特に高周波回路等に好適に用いられる電子部品に関するものである。特に、絶縁性の基体上に導電膜を設けた電子部品に関するものである。
【０００２】
【従来の技術】
図１４は従来のインダクタンス素子を示す側面図である。図１４において、１は四角柱状または、円柱状の基台、２は基台１の上に形成された導電膜、３は導電膜２に設けられた溝、４は導電膜２の上に積層された保護材である。
【０００３】
この様な電子部品は、溝３の間隔などを調整することによって、所定の特性に調整する。
【０００４】
先行例としては、特開平７−３０７２０１号公報，特開平７−２９７０３３号公報，特開平５−１２９１３３号公報，特開平１−２３８００３号公報，実開昭５７−１１７６３６号公報，特開平５−２９９２５０号公報，特開平７−２９７０３３号公報等がある。
【０００５】
【発明が解決しようとする課題】
しかしながら素子の小型化を行っていくと、素子の実装性が悪くなったり特性が悪くなるという問題点があり、従来の技術では何等検討されていない。
【０００６】
本発明は、上記従来の課題を解決するもので、生産の容易性，実装性の良さ，特性の向上の少なくとも一方が実現可能な電子部品を提供することを目的とする。
【０００７】
【課題を解決するための手段】
本発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた構成とした。
【０００８】
【発明の実施の形態】
請求項１記載の発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた事によって、回路基板等との接合面積を大きく取れて接合強度を大きくでき、実装性を向上させることができ、しかも端子部間のショートなどを防止でき、特性の劣化を防止できる。更に、端子部の形成領域を大きくすることができ、基台の端面の上に形成された端子部のみの膜厚だけを厚くせずに、端子部の長さを所定の長さにすることができ、実装性等を向上させることができる。加えて、スパイラル状に残されたコイル状の導電膜を形成する領域を広くすることができ、巻数を多くすることができるので、高いインダクタンスを有する電子部品を提供できる。そして、導電膜などの劣化を防止でき、特性が劣化するのを防止できる。更に、耐食膜を設けた場合には、端子部の特性劣化を防止でき、接合膜を設けた場合には、回路基板等との接合性を向上させることができ、実装性が向上する。
【０００９】
請求項２記載の発明は、請求項１において、端子部の表面粗さを中心線平均粗さで１μｍ〜１０μｍとした事によって、接合面積を大きくできて接合強度を向上させることができ、実装性を向上させることができると共に、端子部上に形成される膜の特性劣化を防止できる。
【００１２】
請求項３記載の発明は、請求項１において、端子部の基台の端面上における膜厚を１０μｍ〜３０μｍとした事によって、端子部の電極食われを防止でき、実装性を向上させることができると共に、基台が小さくなることによって生じるＱ値劣化を防止できるので、損失が小さくなり、特性を向上させることができる。
【００１３】
請求項４記載の発明は、請求項１において、側面上に形成される端子部の厚みを１０μｍ〜２５μｍとしたことによって生じるＱ値劣化を防止できるので、損失が小さくなり、特性を向上させることができる。
【００１４】
請求項５記載の発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有するとともに、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた構成とし、前記端子部の表面粗さを中心線平均粗さで１μｍ〜１０μｍとし、前記端子部の基台の端面上における膜厚を１０μｍ〜３０μｍとし、前記端子部を前記基台の端面上と前記端面に隣接する側面に設けるとともに、前記側面上に形成される端子部の厚みを１０μｍ〜２５μｍとした事によって、端子部の劣化やＱ値劣化を防止でき、しかも端子部と回路基板などとの接合強度を増すことができるので、実装性や特性を向上させることができる。更に、端子部の形成領域を大きくすることができ、基台の端面の上に形成された端子部のみの膜厚だけを厚くせずに、端子部の長さを所定の長さにすることができ、実装性等を向上させることができる。加えてスパイラル状に残されたコイル状の導電膜を形成する領域を広くすることができ、巻数を多くすることができるので、高いインダクタンスを有する電子部品を提供できる。
【００１５】
請求項６記載の発明は、請求項１〜５において、基台の端面上にも導電膜を設け、前記導電膜を介して端子部を設けた事によって、比較的平坦な導電膜の上に端子部を設ける事になるので、端子部の結晶性などがよくなり、特性が良好になる。
【００１６】
請求項７記載の発明は、請求項１〜６において、端子部として導電ペーストを固化させて形成した事によって、実装性が良く、特性劣化がない端子部を容易に作製することができる。
【００１７】
請求項８記載の発明は、請求項７において、端子部を構成する結晶粒をフレーク状とすると共に、結晶粒径を１〜５μｍとしたことによって、端子部の結晶性を向上させ、端子部の電気特性の劣化を防止できる。
【００１８】
請求項９記載の発明は、請求項７において、端子部を構成する結晶粒を球状体とすると共に、結晶粒径を０．１μｍ〜０．８μｍとしたことによって、端子部の結晶性を向上させ、端子部の電気特性の劣化を防止できる。
【００１９】
請求項１０記載の発明は、請求項７において、導電ペーストには導電材料、樹脂材料、溶剤を含むことによって、基台に塗布可能な導電ペーストを容易に作製できる。
【００２０】
請求項１１記載の発明は、請求項１０において、樹脂材料として熱硬化性樹脂を用いると共に、１５０℃〜２３０℃で硬化させる事によって、熱を加えるだけで容易に特性の良い端子部を形成することができ、しかも接合膜を素子に設けた場合、接合膜の溶融などを防止でき、特性の劣化を防止できる。
【００２１】
請求項１２記載の発明は、請求項１０において、導電材料として銀粒子を用いることによって、端子部の電気的特性が良く、しかも製造面及びコスト面で有利になる。
【００２２】
請求項１３記載の発明は、請求項１２において、導電ペースト中の銀粒子は、５０重量％〜７０重量％とした事によって、塗布がしやすい導電ペーストを作製でき、しかも電気的特性の優れた端子部を作製することができる。
【００２３】
請求項１４記載の発明は、請求項７において、端子部に導電ペーストをディップ法或いはローラを介して塗布する事によって、簡単に特性の良い端子部を作製することができる。
【００２４】
請求項１５記載の発明は、請求項１〜１４において、保護材を電着膜で構成した事によって、薄くしかも確実な素子の保護を行うことができ、しかも一度に沢山の素子に保護材を形成できるので、生産性が向上する。
【００２５】
請求項１６記載の発明は、請求項１〜１５において、基台を底面が略正方形状の角柱状とした事によって、簡単な構成で、しかも素子の転がりを抑制できるので、コスト面で非常に有利になると共に、基台の作製が容易になり、生産性が向上し、しかも実装性も向上する。
【００２６】
請求項１７記載の発明は、請求項１〜１６において、前記電子部品において、長さＬ１，幅Ｌ２，高さＬ３としたときに、
Ｌ１＝０．２〜２．０ｍｍ
Ｌ２＝０．１〜１．０ｍｍ
Ｌ３＝０．１〜１．０ｍｍ
のサイズを有する事によって、小型で、しかも素子折れ等が発生し難いので、実装性にも優れ、しかも非常に小さな回路基板を構成できる。
【００２７】
請求項１８記載の発明は、請求項１〜１７において、端子部の比抵抗値を１×１０-4Ωｃｍ以上としたことによって、電気的特性を向上させることができる。
【００２８】
請求項１９記載の発明は、請求項１５において、電着膜を熱処理したことで、保護材の表面がなだらかになって表面粗さが小さくなる。
【００２９】
請求項２０記載の発明は、請求項１〜１９において、端子部は全面的に曲面状となっている事によって、端子部において角部が形成されないので、屑の発生などがない。
【００３０】
請求項２１記載の発明は、請求項１〜２０において、導電膜と溝によって、インダクタンス成分を形成することによって、実装性に優れ、製造が容易で、しかも特性の劣化が小さな、チップインダクタを作製することができる。
【００３１】
請求項２２記載の発明は、請求項１〜２０において、導電膜の代わりに抵抗膜を用いた事によって、実装性に優れ、製造が容易で、しかも特性の劣化が小さな、チップ抵抗器を作製することができる。
【００３４】
以下、本発明における電子部品及び無線端末装置の実施の形態についてインダクタンス素子を例に挙げて具体的に説明する。
【００３５】
図１，図２はそれぞれ本発明の一実施の形態におけるインダクタンス素子を示す側断面図である。
【００３６】
図１において、１１は絶縁材料などをプレス加工，押し出し法等を施して構成されている基台、１２は基台１１の上に設けられている導電膜で、導電膜１２は、メッキ法やスパッタリング法等の蒸着法等によって基台１１上に形成される。
【００３７】
１３は基台１１及び導電膜１２に設けられた溝で、溝１３は、レーザ光線等を導電膜１２に照射することによって形成したり、導電膜１２に砥石等を当てて機械的に形成されたり、レジストなどを用いた選択的エッチングによって形成されている。
【００３８】
１４は基台１１及び導電膜１２の溝１３を設けた部分に塗布された保護材、１５，１６はそれぞれ基台１１の端部にそれぞれ取り付けられた端子部で、端子部１５と端子部１６の間には、基台１１が挟み込まれている。すなわち、基台１１における端子部１５，１６との接合部位は、基台１１の端部となり、基台１１の側面と端子部１５，１６は非接触とすることが基本である。
【００３９】
また、本実施の形態のインダクタンス素子は、実用周波数帯域が１〜６ＧＨｚと高周波数域に対応し、しかも非常に高いＱ値（３５以上）を有しており、そのインダクタンス素子の長さＬ１，幅Ｌ２，高さＬ３は以下の通りとなっていることが好ましい。
【００４０】
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
Ｌ１が０．２ｍｍ以下であると、必要とするインダクタンスを得ることができない。また、Ｌ１が２．０ｍｍを超えてしまうと、素子自体が大きくなってしまい、電子回路等が形成された基板など（以下回路基板等と略す）回路基板等の小型化ができず、ひいてはその回路基板等を搭載した電子機器等の小型化を行うことができない。また、Ｌ２，Ｌ３それぞれが０．１ｍｍ以下であると、素子自体の機械的強度が弱くなりすぎてしまい、実装装置などで、回路基板等に実装する場合に、素子折れ等が発生することがある。また、Ｌ２，Ｌ３が１．０ｍｍ以上となると、素子が大きくなりすぎて、回路基板等の小型化、ひいては装置の小型化を行うことができない。
【００４１】
以上の様に構成されたインダクタンス素子について、以下各部の詳細な説明をする。
【００４２】
まず、基台１１の形状について説明する。
【００４３】
基台１１は角柱状もしくは円柱状とすることが好ましく、図１，２に示す様に基台１１を角柱状とすることによって、実装性を向上させることができ、素子の転がり等を防止できる等の効果を有する。また、基台１１を角柱状とする中でも特に四角柱状とすることが非常に実装性や、素子の回路基板上での位置決めを容易にする。なお、更に好ましくは底面が正方形の直方体とすることが更に実装性等を向上させることができる。更に、基台１１を角柱状とすることによって構造が非常に簡単になるので、生産性がよく、しかもコスト面が非常に有利になる。
【００４４】
また、基台１１の形状を円柱状とすることによって、後述するように基台１１上に導電膜１２を形成し、その導電膜１２にレーザ加工等によって溝を形成する場合、その溝の深さなどを精度よく形成することができ、特性のばらつきを抑えることができる。
【００４５】
次に基台１１の面取りについて図３を用いて説明する。
【００４６】
図３は基台１１を示す斜視図である。
【００４７】
基台１１の角部１１ｂ，１１ｃには面取りが施されており、その面取りした角部１１ｂ，１１ｃのそれぞれの曲率半径Ｒ１及び角部１１ａの曲率半径Ｒ２は以下の通りに形成されることが好ましい。
【００４８】
０．０３＜Ｒ１＜０．１５（ｍｍ）
０．０．０７＜Ｒ２（ｍｍ）
Ｒ１が０．０３ｍｍ以下であると、角部１１ｂ，１１ｃが尖った形状となっているので、ちょっとした衝撃などによって角部１１ｂ，１１ｃに欠けなどが生じることがあり、その欠けによって、特性の劣化等が発生したりする。また、Ｒ１が０．１５ｍｍ以上であると、角部１１ｂ，１１ｃが丸くなりすぎて、前述のマンハッタン現象を起こしやすくなり、不具合が生じる。更にＲ２が０．０１ｍｍ以下であると、角部１１ａにバリなどが発生しやすく、素子の特性を大きく左右する導電膜１２の厚みが角部１１ｆと平坦な部分で大きく異なることがあり、素子特性のばらつきが大きくなる。
【００４９】
次に基台１１の構成材料について説明する。基台１１の構成材料として下記の特性を満足しておくことが好ましい。
【００５０】
体積固有抵抗：１０13Ωｍ以上（好ましくは１０14Ωｍ以上）
熱膨張係数：５×１０-4／℃以下（好ましくは２×１０-5／℃以下）［２０℃〜５００℃における熱膨張係数］
比誘電率：１ＭＨｚにおいて１２以下（好ましくは１０以下）
曲げ強度：１３００ｋｇ／ｃｍ2以上（好ましくは２０００ｋｇ／ｃｍ2以上）
密度：２〜５ｇ／ｃｍ3（好ましくは３〜４ｇ／ｃｍ3）
基台１１の構成材料が体積固有抵抗が１０13Ωｍ以下であると、導電膜１２とともに基台１１にも所定に電流が流れ始めるので、並列回路が形成された状態となり、自己共振周波数ｆ０及びＱ値が低くなってしまい、高周波用の素子としては不向きである。
【００５１】
また熱膨張係数が５×１０-4／℃以上であると、基台１１にヒートショック等でクラックなどが入ることがある。すなわち熱膨張係数が５×１０-4／℃以上であると、上述の様に溝１３を形成する際にレーザ光線や砥石等を用いるので、基台１１が局部的に高温になり、基台１１にクラックなどが生じることあるが、上述の様な熱膨張係数を有することによって、大幅にクラック等の発生を抑止できる。
【００５２】
また、誘電率が１ＭＨｚにおいて１２以上であると、自己共振周波数ｆ０及びＱ値が低くなってしまい、高周波用の素子としては不向きである。
【００５３】
曲げ強度が１３００ｋｇ／ｃｍ2以下であると、実装装置で回路基板等に実装する際に素子折れ等が発生することがある。
【００５４】
密度が２ｇ／ｃｍ3以下であると、基台１１の吸水率が高くなり、基台１１の特性が著しく劣化し、素子としての特性が悪くなる。また密度が５ｇ／ｃｍ3以上になると、基台の重量が重くなり、実装性などに問題が発生する。特に密度を上述の範囲内に設定すると、吸水率も小さく基台１１への水の進入もほとんどなく、しかも重量も軽くなり、チップマウンタなどで基板に実装する際にも問題は発生しない。
【００５５】
この様に基台１１の体積固有抵抗，熱膨張係数，誘電率，曲げ強度，密度を規定することによって、自己共振周波数ｆ０やＱが低下しないので、高周波用の素子として用いることができ、ヒートショック等で基台１１にクラック等が発生することを抑制できるので、不良率を低減することができ、更には、機械的強度を向上させることができるので、実装装置などを用いて回路基板等に実装できるので、生産性が向上する等の優れた効果を得ることができる。
【００５６】
上記の諸特性を得る材料としては、アルミナを主成分とするセラミック材料が挙げられる。しかしながら、単にアルミナを主成分とするセラミック材料を用いても上記諸特性を得ることはできない。すなわち、上記諸特性は、基台１１を作製する際のプレス圧力や焼成温度及び添加物によって異なるので、作製条件などを適宜調整しなければならない。具体的な作製条件として、基台１１の加工時のプレス圧力を２〜５ｔ，焼成温度を１５００〜１６００℃，焼成時間１〜３時間等の条件が挙げられる。また、アルミナ材料の具体的な材料としては、Ａｌ2Ｏ3が９２重量％以上，ＳｉＯ2が６重量％以下，ＭｇＯが１．５重量％以下，Ｆｅ2Ｏ3が０．１％以下，Ｎａ2Ｏが０．３重量％以下等が挙げられる。
【００５７】
また、基台１１の構成材料として、フェライト等の磁性材料で構成してもよい。基台１１をフェライト等の磁性材料で構成すると、高いインダクタンス（大体１８ｎＨ〜５０ｎＨ）を有する素子を形成することができる。
【００５８】
次に基台１１の表面粗さについて説明する。なお、以下の説明で出てくる表面粗さとは、全て中心線平均粗さを意味するものであり、導電膜１２の説明等に出てくる粗さも中心線平均粗さである。
【００５９】
基台１１の表面粗さは０．１５〜０．５μｍ程度、好ましくは０．２〜０．３μｍ程度がよい。図４は基台１１の表面粗さと剥がれ発生率を示したグラフである。図４は下記に示すような実験の結果である。基台１１及び導電膜１２はそれぞれアルミナ，銅で構成し、基台１１の表面粗さをいろいろ変えたサンプルを作製し、その各サンプルの上に同じ条件で導電膜１２を形成した。それぞれのサンプルに超音波洗浄を行い、その後に導電膜１２の表面を観察して、導電膜１２の剥がれの有無を測定した。基台１１の表面粗さは、表面粗さ測定器（東京精密サーフコム社製 ５７４Ａ）を用いて、先端Ｒが５μｍのものを用いた。この結果から判るように平均表面粗さが０．１５μｍ以下であると、基台１１の上に形成された導電膜１２の剥がれの発生率が５％程度であり、良好な基台１１と導電膜１２の接合強度を得ることができる。更に、表面粗さが０．２μｍ以上であれば導電膜１２の剥がれがほとんど発生していないので、できれば、基台１１の表面粗さは０．２μｍ以上が好ましい。導電膜１２の剥がれは、素子の特性劣化の大きな要因となるので、歩留まり等の面から発生率は５％以下が好ましい。
【００６０】
図５は本発明の一実施の形態におけるインダクタンス素子に用いられる基台の表面粗さに対する周波数とＱ値の関係を示すグラフである。図５は以下のような実験の結果である。まず、表面粗さが０．１μｍ以下の基台１１と、表面粗さが０．２〜０．３μｍの基台１１と、表面粗さが０．５μｍ以上の基台１１のそれぞれのサンプルを作製し、それぞれのサンプルに同じ材料（銅）で同じ厚さの導電膜１２を形成した。そして、各サンプルにおいて、所定の周波数ＦにおけるＱ値を測定した。図５から判るように基台１１の表面粗さが０．５μｍ以上であると、導電膜１２の膜構造が悪くなることが原因と考えられるＱ値の低下が見られる。特に高周波領域で顕著にＱ値の劣化が見られる。また、自己共振周波数ｆ０（各線の極大値）も基台１１の表面粗さが０．５μｍのものは、低周波側にシフトしている。従ってＱ値の面及び自己共振周波数ｆ０の面から見れば基台１１の表面粗さは０．５μｍ以下とすることが好ましい。
【００６１】
以上の様に、導電膜１２と基台１１との密着強度，導電膜１２のＱ値及び自己共振周波数ｆ０の双方の結果から判断すると、基台１１の表面粗さは、０．１５μｍ〜０．５μｍが好ましく、さらに好ましくは０．２〜０．３μｍが良い。
【００６２】
なお、本実施の形態では、導電膜１２と基台１１の接合強度を基台１１の表面粗さを調整することによって、向上させたが、例えば、基台１１と導電膜１２の間にＣｒ単体またはＣｒと他の金属の合金の少なくとも一方で構成された中間層を設けることによって、表面粗さを調整せずとも導電膜１２と基台１１の密着強度を向上させることができる。もちろん基台１１の表面粗さを調整し、その上その基台１１の上に中間層及び導電膜１２を積層する場合では、より強力な導電膜１２と基台１１の密着強度を得ることができる。
【００６３】
次に導電膜１２について説明する。
【００６４】
導電膜１２としては、８００ＭＨｚ以上の高周波信号に対してＱ値が３５以上であり、しかも自己共振周波数が１〜６ＧＨｚ程度のものが好ましい。この様な特性の導電膜１２を得るためには、材料及び製法等を選択しなければならない。
【００６５】
以下具体的に導電膜１２について説明する。
【００６６】
導電膜１２の構成材料としては、銅，銀，金，ニッケルなどの導電材料が挙げられる。この銅，銀，金，ニッケル等の材料には、耐候性等を向上させたために所定の元素を添加してもよい。また、導電材料と非金属材料等の合金を用いてもよい。構成材料としてコスト面や耐食性の面及び作り易さの面から銅及びその合金がよく用いられる。導電膜１２の材料として、銅等を用いる場合には、まず、基台１１上に無電解メッキによって下地膜を形成し、その下地膜の上に電解メッキにて所定の銅膜を形成して導電膜１２が形成される。更に、合金等で導電膜１２を形成する場合には、スパッタリング法や蒸着法で構成することが好ましい。
【００６７】
更に、本実施の形態の様に、導電膜１２を例えば銅などで構成し、その膜厚を厚くして自己発熱を抑える場合、導電膜１２に形成される溝１３の幅Ｋ１と溝１３と溝１３の間の導電膜１２の幅Ｋ２は以下の関係を有する事が好ましい。
【００６８】
２０μｍ＞Ｋ１＞１５μｍ
２００μｍ＞Ｋ２＞１００μｍ
特に前述の様に長さＬ１，幅Ｌ２，高さＬ３を、
Ｌ１＝０．２〜２．０ｍｍ（好ましくは０．３〜０．８ｍｍ）
Ｌ２＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
Ｌ３＝０．１〜１．０ｍｍ（好ましくは０．１〜０．４ｍｍ）
（なお、Ｌ１，Ｌ２，Ｌ３のそれぞれの寸法誤差は０．０２ｍｍ以下が好ましい。）
としたインダクタンス素子とした場合、上述のＫ１，Ｋ２は上述の範囲とすることによって、電気抵抗を小さくすることができ、しかも導電膜１２に形成される溝１３を精度良く形成することができ、更に導電膜１２の膜厚を厚くした場合に確実に溝１３を形成することができる。
【００６９】
導電膜１２は単層で構成してもよいが、多層構造としてもよい。すなわち、構成材料の異なる導電膜１２を複数積層して構成しても良い。例えば、基台１１の上に先ず銅膜を形成し、その上に耐候性の良い金属膜（ニッケル等）を積層する事によって、やや耐候性に問題がある銅の腐食を防止することができる。
【００７０】
導電膜１２の形成方法としては、メッキ法（電解メッキ法や無電解メッキ法など），スパッタリング法，蒸着法等が挙げられる。この形成方法の中でも、量産性がよく、しかも膜厚のばらつきが小さなメッキ法がよく用いられる。
【００７１】
導電膜１２の表面粗さは１μｍ以下が好ましく、更に好ましくは０．２μｍ以下が好ましい。導電膜１２の表面粗さが１μｍを超えると、表皮効果によって高周波でのＱ値が低下する。図６は本発明の一実施の形態におけるインダクタンス素子に用いられる導電膜１２の表面粗さに対する周波数とＱ値の関係を示すグラフである。図６は下記の様な実験を通して導き出された。まず、同じ大きさ同じ材料同じ表面粗さで構成された基台１１の上に銅を構成材料とする導電膜１２の表面粗さを変えて形成し、それぞれのサンプルにて各周波数におけるＱ値を測定した。図６から判るように、導電膜１２の表面粗さが１μｍ以上であれば高周波領域におけるＱ値が低くなっていることが判る。更に導電膜１２の表面粗さが０．２μｍ以下であれば特に高周波領域におけるＱ値が、非常に高くなっていることがわかる。
【００７２】
以上の様に導電膜１２の表面粗さは、１．０μｍ以下が良く、更に好ましくは、０．２μｍ以下とすることによって、導電膜１２の表皮効果を低減させることができ、特に高周波におけるＱ値を向上させる事ができる。
【００７３】
更に導電膜１２と基台１１の密着強度は、導電膜１２を形成した基台１１を４００℃の温度下に数秒間放置した後に基台１１から導電膜１２がはがれない程度以上であることが好ましい。素子を基板等に実装した際に、素子には自己発熱や他の部材からの熱が加わることによって、素子に２００℃以上の温度が加わることがある。従って、４００℃で基台１１からの導電膜１２のはがれが発生しない程度の密着強度であれば、たとえ素子に熱が加わっても、素子の特性劣化等は発生しない。
【００７４】
次に保護材１４について説明する。
【００７５】
保護材１４としては、耐候性に優れた有機材料、例えばエポキシ樹脂などの絶縁性を示す材料や電着膜が用いられる。また、保護材１４としては、溝１３の状況等が観測できるような透明度を有する事が好ましい。更に保護材１４には透明度を有したまま、所定の色を有することが好ましい。保護材１４に赤，青，緑などの、導電膜１２や端子部１５，１６等と異なる色を着色する事によって、素子各部の区別をする事ができ、素子各部の検査などが容易に行える。また、素子の大きさ、特性、品番等の違いで保護材１４の色を変えることによって、特性や品番等の異なる素子を誤った部分に取り付けるなどのミスを低減させることができる。
【００７６】
特に保護材１４を電着膜で構成することによって、非常に薄くて絶縁性を確保でき、しかも耐熱性も向上させることができる。すなわち、エポキシ樹脂やレジストなどを塗布する方法であると、保護材１４の部分が大きく盛り上がり、回路基板等に実装する場合、素子の端子部と回路基板の配線の間に隙間が生じることがあり、十分な電気的接合を行うことができないことがあるが、電着膜で保護材１４を形成することによって、薄くしかも均一な保護材１４を形成できるので、素子を回路基板などに実装したときに、端子部と配線との間の隙間が非常に小さくなり、配線と基盤の端子間の電気的接合は十分に行うことができる。
【００７７】
また、レジストなどを塗布する方法であると、一つ一つの素子にそれぞれテープなどを用いて塗布しなければならないので、工程が多くなり生産性が向上せず、製造コストも低減することはできないが、本実施の形態の様に、電着膜で保護材１４を作製することによって、一度にたくさんの素子に保護材１４を設けることができるので、生産性が向上しコストも低減させることができる。
【００７８】
保護材１４の具体的構成材料としては、アクリル系樹脂，エポキシ系樹脂，フッ素系樹脂，ウレタン系樹脂，ポリイミド系樹脂などの樹脂材料の少なくとも１つで構成された電着樹脂膜によって構成されている。また、保護材１４を電着膜で構成する場合、カチオン系，アニオン系のどちらかを選択する場合には、導電膜１２の構成材料、電着膜の構成材料、インダクタンス素子の使用用途などを考慮して決定することが好ましい。保護材１４は異なる材料で構成された電着膜を積層して構成しても良いし、同一材料を積層しても良く、更には、複数の電着膜を溝部１３の上に並列して設けてもよい。
【００７９】
保護材１４を電着膜で構成する場合、保護材１４の厚さが数十ミクロンで２０Ｖ以上の耐圧を有することが好ましく、しかもハンダの融点である１８３℃で、燃焼したり、蒸発しない特性を有するものが好ましい。なお、１８３℃で保護材１４が軟化する程度のものは不具合は生じない。
【００８０】
また、図７（ａ）に示す様に電着膜で構成された保護材１４は、導電膜１２と基台１１の少なくとも一部の双方を覆うように設けることが好ましい。この様に保護材１４を設けることによって、導電膜１２をほぼ覆うことができ、しかも導電膜１２と外気などとの接触確率を極めて小さくすることができるので、導電膜１２の腐食や電流の漏洩等を防止することができる。図７（ｂ）に示す様に保護材１４を導電膜１２のみに設ける場合では、導電膜１２の角部１２ｚがむき出しになる可能性が高く、導電膜１２の腐食の原因となることがある。
【００８１】
従って、図７（ａ）に示す様に、導電膜１２の角部１２ｚをオバーして基台１１の少なくとも一部も保護材１４で覆うように構成することによって、確実な導電膜１２の保護を行うことができる。
【００８２】
また、図７（ａ）に示す様に導電膜１２の外方の角部１２ｐ上に形成される保護材１４の一部１４ｚは他の部分よりも膜厚を厚くすることが好ましい。一部１４ｚを厚くすることによって、角部１２ｐが他の部分との間で放電することなどを防止でき、インダクタンス素子としての特性の劣化を防止できる。
【００８３】
また、特殊用途などに用いられるインダクタンス素子には、導電膜１２と保護材１４の密着強度を持たせることが重要になってくる場合がある。この場合には、導電膜１２の表面を化学的エッチングすることによって粗面化し、その粗面化した表面に電着膜で構成した保護材１４を設けることが好ましい。前述したように、導電膜１２の表面の粗面化を行うとＱ値の低下を招く危険はあるが、特殊用途等の場合、Ｑ値よりも保護材１４と導電膜１２の密着強度を向上することが重要な場合があるので、このときは、用途などを考慮して導電膜１２の粗さを適宜決定する必要がある。
【００８４】
また、導電膜１２を銅を含む材料で構成した場合、電着膜である保護材１４は不均一な膜厚で形成されることがあるので、この場合には、導電膜１２の上にＮｉ等の金属膜を形成し、その金属膜の上に保護材１４を形成しても良い。
【００８５】
次に、電着膜で構成された保護材１４の形成方法について説明する。
【００８６】
図８に示す様に１００は容器で、容器１００中には、水，電着樹脂，ｐＨ調整剤などの調整剤及び他の添加剤などを混合した溶液１０１が収納されている。１０２は電極板、１０３はインダクタンス素子、１０４，１０５はそれぞれ保持部材で、保持部材１０４，１０５は、インダクタンス素子１０３の両端がはまりこむ孔が設けられている。保持部材１０５には通電部１０６が設けられており、この通電部１０６はインダクタンス素子１０３に接触している。
【００８７】
電極板１０２及び通電部１０６に所定の電圧を加えると、インダクタンス素子１０３の両端部を除く部分に電着膜が形成される。これは、インダクタンス素子１０３の端子部１５，１６は、保持部材１０４，１０５に入り込んでおり、溶液１０１とは余り接触していないからである。なお、本実施の形態では、保持部材１０４，１０５に端子部１５，１６を入り込ませたが、フォトレジスト等の他のマスク部材を端子部１５，１６に設ける構成にしてもよい。
【００８８】
以上の様に、電着膜で構成された保護材１４を有するインダクタンス素子を作製した後に、素子に熱処理を加えることが好ましい。この熱処理によって、保護材１４の表面がなだらかになって、表面粗さが小さくなり、確実に保護材１４を覆うようになる。また、熱処理を加えると、導電膜１２の角部１２ｐの保護材１４の厚さが薄くなることがあるが、この場合には、溶液１０１の中に絶縁性の粒子（例えば金属酸化物など）を混入させて、電着膜で構成された保護材１４の中にこの絶縁性の粒子を保持させることによって、導電膜１２の角部の保護材１４の厚さが薄くなることを防止できる。
【００８９】
次に端子部１５，１６について説明する。
【００９０】
端子部１５，１６は、図２に示すように、基台１１がむき出しになった端面に及び保護材１４上に設けられており、この様に、基台１１上に直接端子部１５，１６を形成するようにする事によって、端子部１５，１６と基台１１間の接合強度を向上させることができる。なお、導電膜１２を基台１１の端面まで形成し、その端面上に形成された導電膜１２上に端子部１５，１６を設けても良く、この様な構成によって、比較的平坦な導電膜１２の上に端子部１５，１６を形成すると、その端子部１５，１６をメッキ法や塗布法によって形成しても、端子部１５，１６の結晶性や膜質が良くなるので、端子部としての特性が向上する。
【００９１】
基台１１の長手方向における端子部１５，１６それぞれの長さＰ５，Ｐ６は以下の関係を満たすことが好ましい。なお、Ｌ１は前述したように素子の全長を表す。
【００９２】
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
Ｐ５÷Ｌ１及びＰ６÷Ｌ１が０．１以下の場合には、素子を回路基板上に実装した場合に、回路基板上に設けられた電極などとの接合面積が小さくなり、接合強度が劣化したり、マンハッタン現象などが生じる可能性があり、０．３以上の場合には、端子部１５，１６間が近接してしまい、回路基板上などに実装した際に、端子部１５，１６間が回路基板上などで短絡してしまう可能性がある。
【００９３】
次に、端子部１５，１６の表面粗さは１μｍ〜１０μｍ（好ましくは１μｍ〜５μｍ）とする事が好ましい。すなわち、端子部１５，１６の表面粗さが１μｍ以下であると、回路基板などに設けられた電極との接合面積が小さくなってしまい、接合強度が小さくなってしまい、表面粗さが１０μｍ以上であると、端子部１５，１６上に他の導電膜などを形成する際に、その導電膜の特性が劣化してしまう。
【００９４】
また、端子部１５，１６の比抵抗値は１×１０-4Ωｃｍ以上（好ましくは５×１０-4Ωｃｍ以上）とする事が電気的特性を向上させるために有効である。
【００９５】
更に、端子部１５，１６の結晶粒径は、フレーク状体である場合には１〜５μｍ（好ましくは２〜３μｍ）であることが結晶性上あるいは電気的特性上有効であり、球状体の場合には、０．１μｍ〜０．８μｍ（好ましくは０．２μｍ〜０．５μｍ）であることが、結晶性上あるいは電気的特性上有効である。
【００９６】
また、基台１１の端面上に形成される端子部１５，１６の最大厚みＰ１，Ｐ２はそれぞれ１０μｍ〜３０μｍ（好ましくは１８μｍ〜２５μｍ）とする事が好ましい。Ｐ１，Ｐ２が１０μｍ以下であると端子部１５，１６の電極食われ時間が短くなってしまうという問題が生じる可能性がある。これは回路基板などに素子を実装してリフロー等を行う際に、短時間でリフローを行わなければ、端子部１５，１６に電極食われ現象が発生して、素子と回路の接合に不具合が生じる。従って、リフロー等の加熱時間を短くしなければならないが、加熱時間が短くなってしまうと、素子と回路基板を接合する接合材が十分に融解せず接合強度等に問題が生じる。
【００９７】
半田ディップ試験（３５０℃）において、電極食われ時間ＴとＰ１，Ｐ２（ｔ）の関係は、図１０に示すようになっている。図１０から判るように、Ｐ１，Ｐ２の膜厚が１０μｍ以下であれば、７．５ｓｅｃ以下で半田食われ現象が発生するので、前述のように、十分に接合材が融解しないので、十分な接合強度を得ることはできないので、Ｐ１，Ｐ２の膜厚は１０μｍ以上とすることが好ましい。また、Ｐ１、Ｐ２が３０μｍ以上であると、基台１１の長さが短くなってしまい、Ｑ値が劣化してしまうことになる。図１１に示すように、Ｐ１，Ｐ２の厚さをｔａとした場合に、ｔａが大きくなると、必然的に基台１１の長さが短くなっていくので、Ｑ値の劣化を生じることになる。従って、Ｐ１，Ｐ２は３０μｍを超えると、基台１１自体の長さが短くなり、Ｑ値劣化を招くことになるので、Ｐ１，Ｐ２は３０μｍ以下とすることが好ましい。
【００９８】
更に、基台１１の側面上であって、保護材１４上に形成される端子部１５，１６の最大厚みＰ３，Ｐ４はそれぞれ１０μｍ〜２５μｍ（好ましくは１５μｍ〜２０μｍ）とする事が好ましい。Ｐ３，Ｐ４が１０μｍより小さいと、図１０に示すように、電極食われ現象が発生する時間が短くなるので、Ｐ３，Ｐ４は１０μｍ以上であることが好ましい。更に、図１１に示すように、Ｐ３，Ｐ４（図１１のｔｂ）を大きくすることによって、基台１１の太さが、細くなり、Ｑ値劣化が生じるので、Ｐ３，Ｐ４は２５μｍ以下であることが好ましい。また、図１１から判るように、ｔｂが大きくなるとｔａよりもＱ値劣化が著しく生じる事になるので、Ｐ３，Ｐ４それぞれの厚みはＰ１，Ｐ２よりも薄くすることが、Ｑ値劣化を防止する上で好ましい。具体的に説明すると、Ｐ１，Ｐ２の厚みをそれぞれ３０μｍとした場合に、Ｐ３，Ｐ４それぞれの厚みは３０μｍよりも小さく、しかも１０μｍ以上の膜厚で構成することが好ましい。
【００９９】
基台１１の端面側の角部上に形成される端子部１５，１６の厚みＰ７，Ｐ８は１０μｍ〜２０μｍとする事が好ましく、Ｐ７，Ｐ８が１０μｍより小さいと、電極食われ現象が発生する時間が短くなるので好ましくなく、膜厚Ｐ１〜Ｐ４よりも薄くすることが、角部上に設けられた端子部１５，１６が突出しないので、実装性を向上させることができる。具体的には、Ｐ７，Ｐ８は２０μｍ以下とすることが好ましい。
【０１００】
また、端子部１５，１６は全面的に曲面状となっており端子部１５，１６にエッジが存在しないように構成することによって、屑の発生などを抑えるように構成することが好ましい。
【０１０１】
また、端子部１５，１６の耐候性を向上させる様にするには、端子部１５，１６の上に、Ｔｉ，Ｎｉ，Ｗ，Ｃｒ等の腐食しにくい金属膜や、それら金属材料の合金膜（Ｎｉ−Ｃｒ等）等の耐食膜を膜厚０．５〜３μｍの膜厚で構成することが良い。特に、Ｎｉ単体か若しくはＮｉ合金を用いることが、特性面やコスト面等で優れている。
【０１０２】
更に、端子部１５，１６と回路基板などとの接合性を向上させるためには、端子部１５，１６或いは耐食膜の上に半田や鉛フリーの接合材（Ｓｎ単体もしくはＳｎにＡｇ，Ｃｕ，Ｚｎ，Ｂｉ，Ｉｎの少なくとも一つを含ませた鉛フリー半田等）で構成された接合膜を５〜１０μｍの膜厚で形成しても良い。
【０１０３】
上記耐食膜及び接合膜を端子部１５，１６上に形成する事を前提として、端子部１５，１６に関係する長さＰ１〜Ｐ８が決められており、端子部１５，１６のみの場合には、前述のＰ１〜Ｐ８の長さで形成され、耐食膜か接合膜の少なくとも一つを端子部１５，１６上に形成する場合には、そのＰ１〜Ｐ８に示される長さに、耐食膜，接合膜の厚みがＰ１〜Ｐ８に加わることになる。
【０１０４】
以上の様な端子部１５，１６を構成する一つの手段として、導電ペーストを基台１１の端面に塗布し、加熱処理などを施して端子部１５，１６を形成する方法がある。以下塗布型端子部の形成方法について、説明する。
【０１０５】
まず、導電ペーストについては、少なくとも導電材料、樹脂材料、溶剤を有しており、導電材料としては例えば金，銀，銅等の導電性を示す金属粒子を用いることができ、特に銀粒子は特性面、加工性の面、コストの面等で特に優れている。金属粒子としてフレーク状のものを用いる場合には１〜５μｍ（好ましくは２〜３μｍ）であることが有効であり、球状体の場合には、０．１μｍ〜０．８μｍ（好ましくは０．２μｍ〜０．５μｍ）が好ましい。樹脂材料としては、フェノール，エポキシ樹脂等の少なくとも一つが用いられ、溶剤としては、ブチルカルビトール等が好適に用いられる。
【０１０６】
導電ペーストの配合割合としては、導電材料５０〜７０重量％、樹脂材料１０〜２０重量％、溶剤２０〜３０重量％とする事が好ましい。なお、この導電ペーストに外割で、粘度調整材等の調整材料を含ませても良い。
【０１０７】
以上の様に構成された導電ペーストをディップ法により基台１１の端部に付着させたり、導電ペーストをローラなどを介して基台１１の端部に付着させる。この時、ディップ法の場合には、導電ペーストの粘度を１０〜３０ＰａＳ程度に調整し、ローラを用いる場合には、２０〜５０ＰａＳ程度の調整する。
【０１０８】
基台１１に導電ペーストを塗布した後に、１５０℃〜２３０℃程度の温度で３０〜６０分間熱処理を行って、端子部１５，１６を形成する。この時の端子部１５，１６のＰ１〜Ｐ８の寸法等は、前述の説明の通りであり、これに耐食膜や接合膜などが必要に応じて設けられる。
【０１０９】
また、図２に示す様に端子部１５，１６の高さＺ１及びＺ２は下記の条件を満たすことが好ましい。
【０１１０】
｜Ｚ１−Ｚ２｜≦８０μｍ（好ましくは５０μｍ）
Ｚ１とＺ２の高さの違いが８０μｍ（好ましくは５０μｍ以下）を超えると、素子を基板に実装し、半田等で回路基板等に取り付ける場合、半田等の表面張力によって素子が一方の端部に引っ張られて、素子が立ってしまうというマンハッタン現象の発生する確率が非常に高くなる。このマンハッタン現象を図９に示す。図９に示すように、基板２００の上にインダクタンス素子を配置し、端子部１５，１６それぞれと基板２００の間に半田２０１，２０２が設けられているが、リフローなどによって半田２０１，２０２を溶かすと、半田２０１，２０２のそれぞれの塗布量の違いや、材質が異なることによる融点の違いによって、溶融した半田２０１，２０２の表面張力が端子部１５と端子部１６で異なり、その結果、図９に示すように一方の端子部を中心に回転し、インダクタンス素子が立ち上がってしまう。Ｚ１とＺ２の高さの違いが８０μｍ（好ましくは５０μｍ以下）を超えると、素子が傾いた状態で基板２００に配置されることとなり、素子立ちを促進する。また、マンハッタン現象は特に小型軽量のチップ型の電子部品（チップ型インダクタンス素子を含む）において顕著に発生し、しかもこのマンハッタン現象の発生要因の一つとして、端子部１５，１６の高さの違いによって素子が傾いて基板２００に配置されることを着目した。この結果、Ｚ１とＺ２の高さの差を８０μｍ以下（好ましくは５０μｍ以下）となるように、基台１１を成形などで加工することによって、このマンハッタン現象の発生を大幅に抑えることができた。Ｚ１とＺ２の高さの差を５０μｍ以下とすることによって、ほぼ、マンハッタン現象の発生を抑えることができる。
【０１１１】
また、端子部１５，１６と溝１３の関係について説明する。
【０１１２】
端子部１５，１６と溝１３の端部は保護材１４を介して対向している構造とすることによって、溝１３をスパイラル状に設ける際に、その溝１３の形成長さを長くできるので、高いインダクタンスを必要とする場合のインダクタンス素子では有効である。別の見知からすると、溝１３によって形成されるコイル状の導体が端子部１５，１６と保護材１４を介して対向させることによって、コイル状の導体の巻数を多くすることができ、インダクタンスを高く設定できる。
【０１１３】
以上の様に構成されたインダクタンス素子について、以下その製造方法について説明する。
【０１１４】
まず、アルミナ等の絶縁材料をプレス成形や押し出し法によって、数素子から数十素子分の基台を作製し次にその基台１１全体にメッキ法やスパッタリング法などによって導電膜１２をほぼ全面に形成する。次に導電膜１２を形成した基台１１にスパイラル状の溝１３を所定間隔で複数個設け、そのスパイラル状の溝１３を挟むように基台を切断し、基台１１に導電膜１２と溝１３を形成した反官制素子を作製する。溝１３はレーザ加工や切削加工によって作製される。レーザ加工は、非常に生産性が良いので、以下レーザ加工について説明する。まず、基台１１を回転装置に取り付け、基台１１を回転させ、そして基台１１にレーザを照射して導電膜１２及び基台１１の双方を取り除き、スパイラル状の溝を形成する。このときのレーザは、ＹＡＧレーザ，エキシマレーザ，炭酸ガスレーザなどを用いることができ、レーザ光をレンズなどで絞り込むことによって、基台１１に照射する。更に、溝１３の深さ等は、レーザのパワーを調整し、溝１３の幅等は、レーザ光を絞り込む際のレンズを交換することによって行える。また、導電膜１２の構成材料等によって、レーザの吸収率が異なるので、レーザの種類（レーザの波長）は、導電膜１２の構成材料によって、適宜選択することが好ましい。なお、砥石などを用いて溝１３を形成しても良い。
【０１１５】
溝１３を形成した後に、電着法などを用いて、基台１１の両端面を除いた部分（基台１１の側面部分）に保護材１４を形成する。
【０１１６】
次に、基台１１の両端面に導電ペーストを塗布して、熱処理などを施して、端子部１５，１６を形成する。
【０１１７】
この時点でも、製品は完成するが、前述の様に、仕様等によって、耐食膜や接合膜を設ける。
【０１１８】
なお、本実施の形態は、インダクタンス素子について説明したが、絶縁材料によって構成された基台の上に導電膜を形成する電子部品でも同様な効果を得ることができる。
【０１１９】
また、導電膜１２を抵抗膜とすることによって、小型のチップ抵抗器を作製することができ、導電膜１２にスパイラル状の溝１３を設けるのではなく、環状の溝等を設けることによって、導電膜１２を少なくとも２分する事によって、チップコンデンサとしても使用することができる。
【０１２０】
図１２及び図１３はそれぞれ本発明の一実施の形態における無線端末装置を示す斜視図及びブロック図である。図１２及び図１３において、２９は音声を音声信号に変換するマイク、３０は音声信号を音声に変換するスピーカー、３１はダイヤルボタン等から構成される操作部、３２は着信等を表示する表示部、３３はアンテナ、３４はマイク２９からの音声信号を復調して送信信号に変換する送信部で、送信部３４で作製された送信信号は、アンテナ３３を通して外部に放出される。３５はアンテナ３３で受信した受信信号を音声信号に変換する受信部で、受信部３５で作成された音声信号はスピーカー３０にて音声に変換される。３６は送信部３４，受信部３５，操作部３１，表示部３２を制御する制御部である。
【０１２１】
以下その動作の一例について説明する。
【０１２２】
先ず、着信があった場合には、受信部３５から制御部３６に着信信号を送出し、制御部３６は、その着信信号に基づいて、表示部３２に所定のキャラクタ等を表示させ、更に操作部３１から着信を受ける旨のボタン等が押されると、信号が制御部３６に送出されて、制御部３６は、着信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【０１２３】
次に、発信する場合について説明する。
【０１２４】
まず、発信する場合には、操作部３１から発信する旨の信号が、制御部３６に入力される。続いて電話番号に相当する信号が操作部３１から制御部３６に送られてくると、制御部３６は送信部３４を介して、電話番号に対応する信号をアンテナ３３から送出する。その送出信号によって、相手方との通信が確立されたら、その旨の信号がアンテナ３３を介し受信部３５を通して制御部３６に送られると、制御部３６は発信モードに各部を設定する。即ちアンテナ３３で受信した信号は、受信部３５で音声信号に変換され、音声信号はスピーカー３０から音声として出力されると共に、マイク２９から入力された音声は、音声信号に変換され、送信部３４を介し、アンテナ３３を通して外部に送出される。
【０１２５】
なお、本実施の形態では、音声を送信受信した例を示したが、音声に限らず、文字データ等の音声以外のデータの送信もしくは受信の少なくとも一方を行う装置についても同様な効果を得ることができる。
【０１２６】
上記で説明した電子部品（図１〜図１１に示すもの）は、発信回路，フィルタ回路，アンテナ部及び各段とのマッチング回路周辺部等の高いＱを必要とする箇所の少なくとも一つに用いられ、その数は、一つの無線端末装置に数個〜４０個程度用いられている。上述の様な電子部品を用いることによって、装置内部の基板等を小型化でき、素子立ち現象などを抑えることができるので、回路基板などの不良率が極めて小さくなり、生産性が非常によくなる。
【０１２７】
【発明の効果】
本発明は、基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた事によって、回路基板等との接合面積を大きく取れて接合強度を大きくでき、実装性を向上させることができ、しかも端子部間のショートなどを防止でき、特性の劣化を防止できる。更に、端子部の形成領域を大きくすることができ、基台の端面の上に形成された端子部のみの膜厚だけを厚くせずに、端子部の長さを所定の長さにすることができ、実装性等を向上させることができる。加えて、スパイラル状に残されたコイル状の導電膜を形成する領域を広くすることができ、巻数を多くすることができるので、高いインダクタンスを有する電子部品を提供できる。
【図面の簡単な説明】
【図１】本発明の一実施の形態におけるインダクタンス素子を示す側断面図
【図２】本発明の一実施の形態におけるインダクタンス素子を示す側断面図
【図３】基台を示す斜視図
【図４】基台の表面粗さと剥がれ発生率を示したグラフ
【図５】本発明の一実施の形態におけるインダクタンス素子に用いられる基台の表面粗さに対する周波数とＱ値の関係を示すグラフ
【図６】本発明の一実施の形態におけるインダクタンス素子に用いられる導電膜の表面粗さに対する周波数とＱ値の関係を示すグラフ
【図７】本発明の一実施の形態における電子部品の一例として挙げたインダクタンス素子の保護材を設けた部分の拡大断面図
【図８】本発明の一実施の形態における電子部品の一例として挙げたインダクタンス素子の保護材を設ける工程を示した図
【図９】マンハッタン現象を示す図
【図１０】本発明の一実施の形態における電子部品の端子部の膜厚と電極食われ現象が発生する時間の関係を示したグラフ
【図１１】本発明の一実施の形態における電子部品の端子部の膜厚と素子のＱ値の関係を示したグラフ
【図１２】本発明の一実施の形態における無線端末装置を示す斜視図
【図１３】本発明の一実施の形態における無線端末装置を示すブロック図
【図１４】従来のインダクタンス素子を示す側面図
【符号の説明】
１１ 基台
１２ 導電膜
１３ 溝
１４ 保護材
１５，１６ 端子部
３０ スピーカー
３１ 操作部
３２ 表示部
３３ アンテナ
３４ 送信部
３５ 受信部
３６ 制御部
Claims (22)
- 基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有し、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた事を特徴とする電子部品。 - 前記端子部の表面粗さを中心線平均粗さで１μｍ〜１０μｍとした事を特徴とする請求項１記載の電子部品。
- 前記端子部の基台の端面上における膜厚を１０μｍ〜３０μｍとした事を特徴とする請求項１記載の電子部品。
- 側面上に形成される前記端子部の厚みを１０μｍ〜２５μｍとした事を特徴とする請求項１記載の電子部品。
- 基台と、前記基台の少なくとも側面上に設けられた導電膜と、前記導電膜に設けられたスパイラル状の溝と、前記基台を挟むように前記基台の端面上に設けられ、前記導電膜と接合された一対の端子部と、前記溝を覆うように前記基台の全側面上に設けられた絶縁性を示す樹脂製の保護材とを備えた電子部品であって、前記一対の端子部が向き合う方向の前記電子部品の全長をＬ１とした場合に、前記一対の端子部の互いに向き合う方向における前記一対の端子部それぞれの長さＰ５，Ｐ６はそれぞれ、
０．０７＜Ｐ５÷Ｌ１＜０．３
０．０７＜Ｐ６÷Ｌ１＜０．３
の関係を有するとともに、前記端子部を前記基台の端面上から前記基台の側面上に設けられた前記保護材上まで延在させるとともに、前記端子部と前記導電膜の間に前記保護材を挟み込んでおり、しかも前記溝の両最端部と前記一対の端子部とをそれぞれ前記保護材を介して対向させると共に、前記端子部上に耐食膜か接合膜の少なくとも一つを設けた構成とし、前記端子部の表面粗さを中心線平均粗さで１μｍ〜１０μｍとし、前記端子部の基台の端面上における膜厚を１０μｍ〜３０μｍとし、前記端子部を前記基台の端面上と前記端面に隣接する側面に設けるとともに、前記側面上に形成される端子部の厚みを１０μｍ〜２５μｍとした事を特徴とする電子部品。 - 前記基台の端面上にも導電膜を設け前記導電膜を介して前記端子部を設けた事を特徴とする請求項１〜５いずれか１記載の電子部品。
- 前記端子部として導電ペーストを固化させて形成した事を特徴とする請求項１〜６いずれか１記載の電子部品。
- 前記端子部を構成する結晶粒をフレーク状とすると共に、結晶粒径を１〜５μｍとしたことを特徴とする請求項７記載の電子部品。
- 前記端子部を構成する結晶粒を球状体とすると共に、結晶粒径を０．１μｍ〜０．８μｍとしたことを特徴とする請求項７記載の電子部品。
- 前記導電ペーストには導電材料、樹脂材料、溶剤を含むことを特徴とする請求項７記載の電子部品。
- 前記樹脂材料として熱硬化性樹脂を用いると共に、１５０℃〜２３０℃で硬化させる事を特徴とする請求項１０記載の電子部品。
- 前記導電材料として銀粒子を用いることを特徴とする請求項１０記載の電子部品。
- 前記導電ペースト中の銀粒子は、５０重量％〜７０重量％とした事を特徴とする請求項１２記載の電子部品。
- 前記端子部に導電ペーストをディップ法或いはローラを介して塗布する事を特徴とする請求項７記載の電子部品。
- 前記保護材を電着膜で構成した事を特徴とする請求項１〜１４いずれか１記載の電子部品。
- 前記基台を、前記端面が略正方形状の角柱状とした事を特徴とする請求項１〜１５いずれか１記載の電子部品。
- 前記電子部品において、長さＬ１，幅Ｌ２，高さＬ３としたときに、
Ｌ１＝０．２〜２．０ｍｍ
Ｌ２＝０．１〜１．０ｍｍ
Ｌ３＝０．１〜１．０ｍｍ
のサイズを有する事を特徴とする請求項１〜１６いずれか１記載の電子部品。 - 前記端子部の比抵抗値を１×１０-4Ωｃｍ以上としたことを特徴とする請求項１〜１７いずれか１記載の電子部品。
- 前記電着膜を熱処理したことを特徴とする請求項１５記載の電子部品。
- 前記端子部は全面的に曲面状となっている事を特徴とする請求項１〜１９いずれか１記載の電子部品。
- 前記導電膜と前記溝によって、インダクタンス成分を形成することを特徴とする請求項１〜２０いずれか１記載の電子部品。
- 前記導電膜の代わりに抵抗膜を用いた事を特徴とする請求項１〜２０いずれか１記載の電子部品。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18288499A JP3686553B2 (ja) | 1999-04-26 | 1999-06-29 | 電子部品 |
| CNB001070606A CN1178232C (zh) | 1999-04-26 | 2000-04-25 | 电子零件及无线终端装置 |
| KR1020000022186A KR100339227B1 (ko) | 1999-04-26 | 2000-04-26 | 전자 부품 및 무선 단말 장치 |
| SE0001504A SE519461C2 (sv) | 1999-04-26 | 2000-04-26 | Elektronisk komponent och radioterminal utnyttjande denna |
| US09/559,812 US6609009B1 (en) | 1999-04-26 | 2000-04-26 | Electronic component and radio terminal using the same |
| DE10020457A DE10020457A1 (de) | 1999-04-26 | 2000-04-26 | Elektronisches Bauteil und Funkgerät das dieses verwendet |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11763799 | 1999-04-26 | ||
| JP11-117637 | 1999-04-26 | ||
| JP18288499A JP3686553B2 (ja) | 1999-04-26 | 1999-06-29 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001015341A JP2001015341A (ja) | 2001-01-19 |
| JP3686553B2 true JP3686553B2 (ja) | 2005-08-24 |
Family
ID=26455725
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18288499A Expired - Fee Related JP3686553B2 (ja) | 1999-04-26 | 1999-06-29 | 電子部品 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3686553B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003115403A (ja) | 2001-10-03 | 2003-04-18 | Matsushita Electric Ind Co Ltd | 電子部品の製造方法 |
| JP4433138B2 (ja) * | 2003-03-28 | 2010-03-17 | Ｔｄｋ株式会社 | 電子部品の外層形成方法 |
| US20150102891A1 (en) * | 2013-10-16 | 2015-04-16 | Samsung Electro-Mechanics Co., Ltd. | Chip electronic component, board having the same, and packaging unit thereof |
| JP6000314B2 (ja) * | 2013-10-22 | 2016-09-28 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | チップ電子部品及びその製造方法 |
-
1999
- 1999-06-29 JP JP18288499A patent/JP3686553B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001015341A (ja) | 2001-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100320912B1 (ko) | 인덕턴스소자및그인덕턴스소자를이용한무선단말기장치 | |
| KR100339227B1 (ko) | 전자 부품 및 무선 단말 장치 | |
| JP3097603B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3686553B2 (ja) | 電子部品 | |
| JP3334684B2 (ja) | 電子部品及び無線端末装置 | |
| JP3242022B2 (ja) | インダクタンス素子 | |
| JP2947266B1 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3093660B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3283838B2 (ja) | 電子部品及び製造方法及び無線端末装置 | |
| JP3093659B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3283814B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3093658B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3283778B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3083482B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3088669B2 (ja) | インダクタンス素子の製造方法及び無線端末装置 | |
| JP3088668B2 (ja) | インダクタンス素子の製造方法及び無線端末装置 | |
| JP3289824B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP4141645B2 (ja) | チップアンテナ及び無線端末装置 | |
| JP2001267132A (ja) | 電子部品及び無線端末装置 | |
| JP3297638B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP3750529B2 (ja) | チップアンテナ及び無線端末装置 | |
| JP2001267131A (ja) | 電子部品及び無線端末装置 | |
| JP3099765B2 (ja) | インダクタンス素子及び無線端末装置 | |
| JP2001267135A (ja) | 電子部品及び製造方法及び無線端末装置 | |
| JP2002025825A (ja) | 電子部品及び無線端末装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050323 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050603 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080610 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090610 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100610 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110610 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120610 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |