JP2013140952A - プリント回路板及びプリント配線板 - Google Patents

Abstract

【課題】電磁放射ノイズの抑制効果を高めること。
【解決手段】プリント回路板１は、プリント配線板２と、プリント配線板２に実装される半導体装置８と、プリント配線板２に実装されるコンデンサ素子９とを備えている。プリント配線板２は、半導体装置８のグラウンド端子８ｂが接続されるグラウンド導体プレーン１３と、互いに非接触状態で配置された第１及び第２電源導体プレーン１１，１２と、を有している。第２電源導体プレーン１２とグラウンド導体プレーン１３とは相対して配置され、これら導体プレーン１２，１３により平板コンデンサ１４が形成される。またプリント配線板２は、半導体装置８の電源端子８ａと第２電源導体プレーン１２とを接続する第１接続導体２１と、第１電源導体プレーン１１と第２電源導体プレーン１２とをコンデンサ素子９の第１端子９ａを経由して接続する第２接続導体２２と、を有する。
【選択図】図１

Description

本発明は、電子機器に使用されるプリント回路板及びプリント配線板に関するものである。

近年、デジタル電子機器の高性能化への要求はとどまることがなく、プリント配線板上に搭載される半導体装置としての半導体集積回路（ＩＣ／ＬＳＩ）は、高集積化／高周波化している。そのため、ＩＣ／ＬＳＩの同時スイッチングバッファ数が増大し、大電流を必要とするようになっているとともに、そのスイッチング周期も高周波化してきている。このプリント配線板上に搭載されたＩＣ／ＬＳＩを安定動作させるために、ＩＣ／ＬＳＩの高速動作に追従した電荷供給機能をプリント配線板上に設ける必要がある。このＩＣ／ＬＳＩへの電荷供給機能は、プリント配線板に形成された配線やプレーン状導体を介してＩＣ／ＬＳＩに接続された容量素子によって実現される。

しかしながら、高周波帯域では、この配線やプレーン状導体の寄生成分によるインピーダンスが無視できないため、ＩＣ／ＬＳＩへの電荷供給のための電流によって電源及びグラウンドの電位変動が引き起こされる。さらに、プリント配線板上に実装されたコネクタにはケーブルが接続される。このプリント配線板に接続されたケーブルは、アンテナとなり電磁ノイズを放射することに寄与してしまう。そのため、プリント配線板に搭載されたＩＣ／ＬＳＩの高速動作に伴う電源及びグラウンドの電位変動をプリント配線板上に配置されたコネクタ位置まで伝搬させないことが、電磁放射ノイズを抑制する上で重要となっている。

一方、これらの電子機器から発生する電磁放射ノイズは、自回路の誤動作を引き起こす原因となるばかりか、他の電子機器の誤動作の原因にさえなり得る。そのため、電子製品を市場に出すには、ＶＣＣＩ、ＣＩＳＰＲ、ＦＣＣ等の電磁放射ノイズに関する各国の規制値以内に抑えなければならない。

そこで、特許文献１には、電源が接続されるプレーン状の電源電極と半導体装置に接続されるＬＳＩ用電源電極とに分離し、ノイズ電流がＬＳＩ用電源電極から電源電極に流れるのを抑制して、電磁放射ノイズを抑制する技術が記載されている。

図８は、従来のプリント回路板を示す分解斜視図である。従来のプリント回路板１０１は、プリント配線板１０２の一方の表面を第１導体層１０３とし、他方の表面を第４導体層１０７としている。これら第１導体層１０３と第４導体層１０７との間には、グラウンド導体プレーン１１３を有する第２導体層１０４と、第１及び第２電源導体プレーン１１１，１１２を有する第３導体層１０６とが不図示の誘電体層を介して設けられている。

第１導体層１０３には、半導体装置１０８が設けられている。また、第１導体層１０３には、不図示の直流電源の電源ケーブルが接続されるコネクタ１１６が設けられており、コネクタ１１６の端子がヴィア等の接続導体１１７，１１８を介して第１電源導体プレーン１１１及びグラウンド導体プレーン１１３に接続されている。第１電源導体プレーン１１１と第２電源導体プレーン１１２とは、ヴィア等の接続導体１３１で接続されている。半導体装置１０８の電源端子１０８ａと第２電源導体プレーン１１２とは、ヴィア等の接続導体１２１で接続されており、半導体装置１０８のグラウンド端子１０８ｂとグラウンド導体プレーン１１３とは、ヴィア等の接続導体１２４で接続されている。コネクタ１１６に直流電源を接続することで、接続導体１１７、第１電源導体プレーン１１１、接続導体１３１、第２電源導体プレーン１１２及び接続導体１２１を介して、半導体装置１０８に電力が供給される。

この従来のプリント回路板１０１では、電源導体プレーンを、第１電源導体プレーン１１１と第２電源導体プレーン１１２とに分離し、ヴィア等の接続導体１３１で接続している。これにより、半導体装置１０８で発生し第２電源導体プレーン１１２に到達したノイズ電流が第１電源導体プレーン１１１に流れるのを抑制しようとしている。また、第２電源導体プレーン１１２とグラウンド導体プレーン１１３とを近接対向配置させることで平板コンデンサ１１４を形成している。これにより、半導体装置１０８で発生し第２電源導体プレーン１１２に到達したノイズ電流は、平板コンデンサ１１４及び接続導体１２４で形成される経路を通じて半導体装置１０８に帰還する。

更にプリント回路板１０１では、第４導体層１０７にバイパスコンデンサであるコンデンサ素子１０９を実装している。このコンデンサ素子１０９をヴィア等の接続導体１２２，１２３を介して第２電源導体プレーン１１２とグラウンド導体プレーン１１３との間に接続している。これにより、平板コンデンサ１１４で帰還されずに残ったノイズ電流は、接続導体１２２、コンデンサ素子１０９、接続導体１２３、グラウンド導体プレーン１１３、接続導体１２４で形成される経路を通じて半導体装置１０８に帰還する。

即ち平板コンデンサ１１４及びコンデンサ素子１０９により総静電容量を増大させて、半導体装置１０８で発生したノイズ電流を、平板コンデンサ１１４及びコンデンサ素子１０９を介して半導体装置１０８に帰還させ、電磁放射ノイズを抑制しようとしている。

特開平６−２４４５６２号公報

しかし、近年、ＩＣ／ＬＳＩ等の半導体装置は更なる高周波化が進んでおり、従来の構成では、半導体装置にて発生する高周波のノイズ電流に起因する電磁放射ノイズを抑制するには不十分であり、更なる改良が求められていた。

即ち図８の構成では、ノイズ電流の経路は第２電源導体プレーン１１２を分岐点として平板コンデンサ１１４又はコンデンサ素子１０９を介して半導体装置１０８に達する経路の他、接続導体１３１を介して第１電源導体プレーン１１１に漏れ出る経路も存在する。第１電源導体プレーン１１１に漏れ出たノイズ電流は、コネクタ１１６を介して不図示のケーブルを伝わるので、電磁放射ノイズの原因となる。

第１電源導体プレーンへ漏れ出るノイズ電流を削減し、平板コンデンサで効率よくノイズ電流を帰還させるには、第２電源導体プレーンを大きくする方法が考えられるが、プリント配線板のサイズの制約上、第２電源導体プレーンを大きくするにも限界がある。

また、分岐点からコンデンサ素子１０９を介して半導体装置１０８に達するまでの経路上には、接続導体１２２のインダクタンス成分、コンデンサ素子１０９の等価直列インダクタンス（ＥＳＬ）成分、接続導体１２３，１２４のインダクタンス成分がある。そのため、ノイズ電流が分岐点から第１電源導体プレーン１１１に流出するのを抑制するためには、分岐点からコンデンサ素子１０９を介して半導体装置１０８に達するまでの経路上に存在するインダクタンス成分を低減させる必要がある。

そこで、本発明は、プリント配線板に実装されたコンデンサ素子及びプリント配線板において形成された平板コンデンサによって、半導体装置にノイズ電流を効率よく帰還させ、放射ノイズを抑制することができるプリント回路板を提供することを目的とする。

本発明におけるプリント回路板は、プリント配線板と、電源端子及びグラウンド端子を有する半導体装置と、少なくともコンデンサ素子を含み、第１端子及び第２端子を有するバイパス回路と、を備え、前記プリント配線板は、前記半導体装置が実装され、第１表面層である第１導体層と、第１グラウンド導体プレーンを有する第２導体層と、直流の電源電圧が印加される第１電源導体プレーン、及び該第１電源導体プレーンに対して非接触状態であると共に前記第１グラウンド導体プレーンに相対して配置され、前記第１グラウンド導体プレーンと平板コンデンサを形成する第２電源導体プレーンを有する少なくとも１層からなる第３導体層と、前記バイパス回路が実装され、前記第１導体層の裏面となる第２表面層である第４導体層と、を有し、前記半導体装置の電源端子と前記第２電源導体プレーンとは、第１接続導体により接続されており、前記第２電源導体プレーンと前記第１電源導体プレーンとは、第２接続導体により接続されており、前記バイパス回路の第１端子は前記第２接続導体に接続され、前記バイパス回路の第２端子は第３接続導体を介して前記第１グラウンド導体プレーンに接続されており、前記半導体装置のグラウンド端子と前記第１グラウンド導体プレーンとは、第４接続導体により接続されていることを特徴とする。

本発明によれば、第２電源導体プレーンが、第１グラウンド導体プレーンに相対することにより、第２電源導体プレーンと第１グラウンド導体プレーンとで平板コンデンサが形成される。従って、半導体装置の電源端子から放出され、第１接続導体を通じて第２電源導体プレーンに到達したノイズ電流の一部は、平板コンデンサを介して半導体装置のグラウンド端子に戻される。このとき、第１電源導体プレーンと第２電源導体プレーンとは、バイパス回路の第１端子を経由する、第２接続導体で接続されているので、第１電源導体プレーンと第２電源導体プレーンとの間のインダクタンスは、従来よりも高くなる。したがって、平板コンデンサと第２接続導体とのインピーダンスの差により、ノイズ電流は効率よく平板コンデンサを介してグラウンド端子にバイパスされ、効果的に電磁放射ノイズを抑制することができる。

また、第１及び第２電源導体プレーンは、互いに非接触状態であるので、第２電源導体プレーンに到達したノイズ電流の残りは、バイパス回路の第１端子でバイパス回路側と第１電源導体プレーン側とに分流することとなる。このように、バイパス回路の第１端子がノイズ電流の分岐点となるので、従来よりも分岐点と半導体装置のグラウンド端子との間の経路のインダクタンスを低くすることができる。したがって、分岐点に到達したノイズ電流の大部分は、バイパス回路を介してグラウンド端子にバイパスされるので、効果的に電磁放射ノイズを抑制することができる。

本発明の実施形態に係るプリント回路板を示す分解斜視図である。 （ａ）は本発明の実施形態に係るプリント回路板の等価回路を示す図である。（ｂ）は本発明の実施形態に係るプリント回路板の高周波等価回路を示す図である。 （ａ）は本発明の実施例１に係るプリント回路板を示す分解斜視図である。（ｂ）は本発明の実施例１に係るプリント回路板のシミュレーション結果を示す図である。 （ａ）は本発明の実施例２に係るプリント回路板を示す分解斜視図である。（ｂ）は本発明の実施例２に係るプリント回路板のシミュレーション結果を示す図である。 （ａ）及び（ｂ）は本発明の実施例３に係るプリント回路板を示す断面図である。（ｃ）は本発明の実施例３に係るプリント回路板のシミュレーション結果を示す図である。 （ａ）は本発明の実施例４に係るプリント回路板を示す分解斜視図である。（ｂ）は本発明の実施例４に係るプリント回路板のシミュレーション結果を示す図である。 （ａ）は本発明の実施例５に係るプリント回路板を示す分解斜視図である。（ｂ）は本発明の実施例５に係るプリント回路板のシミュレーション結果を示す図である。 従来のプリント回路板を示す分解斜視図である。

以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。図１は、本発明の実施形態に係るプリント回路板を示す分解斜視図である。

図１に示すプリント回路板１は、いわゆる多層プリント回路板である。プリント回路板１は、プリント配線板２と、プリント配線板２に実装された半導体装置８と、プリント配線板２に実装された、バイパス回路としてのコンデンサ素子（本実施形態ではチップコンデンサ）９と、を備えている。また、プリント回路板１は、プリント配線板２に実装されたコネクタ１６を備えている。

半導体装置８は、ＩＣやＬＳＩなどの集積回路であり、電源端子８ａ及びグラウンド端子８ｂを有する。電源端子８ａ及びグラウンド端子８ｂ間には直流電圧が印加され、半導体装置８に電力が供給される。コネクタ１６には、不図示の直流電源の電源ケーブルが接続される。

バイパス回路としてのコンデンサ素子９は、半導体装置８の電源端子８ａとグラウンド端子８ｂとの間に接続され、電源端子８ａとグラウンド端子８ｂとを（高周波電流、即ちノイズ電流に対して）バイパスするバイパスコンデンサである。

プリント配線板２は、一方の表面層（第１表面層）である第１導体層３、及び第１導体層３に対して反対側の裏面に位置した裏面層（第２表面層）である第４導体層７を有する。また、プリント配線板２は、第１導体層３と第４導体層７との間に設けられた、グラウンド導体が形成された第２導体層４、及び電源導体が形成された第３導体層６を有し、各層が誘電体層（不図示）を介して積層されて構成されている。

なお本発明におけるプリント配線板は、前述の４層構成に限られるものではなく、第１導体層と第２導体層が共用された３層構成であったり、５層以上の構成であっても構わない。

本実施形態においてグラウンド導体が形成された第２導体層４は、相対的に他の導体層よりもグラウンド電位の導体の面積が大きい導体層（グラウンド導体層）である。従って、グラウンド電位の配線や導体プレーン以外にも、電源電位の配線や導体プレーン、およびそれ以外の電位の信号配線等が設けられていても構わない。またグラウンド導体が形成された第２導体層４は１層とは限られず、複数設けても構わない。

また本実施形態において電源導体が形成された第３導体層６は、相対的に他の導体層よりも電源電位の導体の面積が大きい導体層（電源導体層）である。従って電源電位の配線や導体プレーン以外にも、グラウンド電位の配線や導体プレーン、およびそれ以外の電位の信号配線等が設けられていても構わない。また第３導体層６は１層とは限られず、複数設けても構わない。

また本発明において配線層とは、前述のグラウンド導体層、電源導体層以外の導体層のことである。通常多層プリント回路板の表面層（第１表面層）と裏面層（第２表面層）は配線層とすることが多いが、内層に配線層を設けても構わない。また信号を伝送する配線以外に、電源電位、もしくはグラウンド電位の配線や導体プレーンが設けられていても構わない。

第３導体層６には、互いに分離された２つの電源導体プレーン１１，１２が設けられている。グラウンド導体層である第２導体層４には、第１グラウンド導体プレーンであるグラウンド導体プレーン１３が設けられている。

第１電源導体プレーン１１と第２電源導体プレーン１２とは、非接触状態、即ち互いに間隔をあけて配置されている。また、第１電源導体プレーン１１と第２電源導体プレーン１２とは、積層方向（矢印Ｈ方向）にずらして配置されている。つまり、第３導体層６は、第１電源導体プレーン１１が形成された導体層と、第２電源導体プレーン１２が形成された導体層との２層からなる。そして、第２電源導体プレーン１２が第１電源導体プレーン１１よりもグラウンド導体プレーン１３に近接してグラウンド導体プレーン１３に相対して配置されている。

第２電源導体プレーン１２は、半導体装置８に相対する位置に配置されている。本実施形態では、第２電源導体プレーン１２は、半導体装置８を、第２電源導体プレーン１２が形成された導体層にプリント配線板２の積層方向（矢印Ｈ方向）に投影したときの投影像の範囲を含む大きさに形成されている。また、第１電源導体プレーン１１には、第２電源導体プレーン１２を積層方向（矢印Ｈ方向）に投影させた投影像が重ならないように投影像よりも大きい開口部が形成されている。ただし、該開口部は、第１電源導体プレーン１１と第２電源導体プレーン１２が間隙を有するようにするためであり、同一層に各電源導体プレーンを形成しない場合は、必ずしも第１電源導体プレーン１１に開口部を形成する必要は無い。

つまり、第１電源導体プレーン１１と第２電源導体プレーン１２とは、第１電源導体プレーン１１と、第１電源導体プレーン１１が形成された導体層に第２電源導体プレーン１２を投影したときの投影像とが重ならない位置に配置されている。更に、第２電源導体プレーン１２は、第２電源導体プレーン１２が形成された導体層に半導体装置８を投影したときの投影像の範囲を含んでいる。

ここで、不図示の各誘電体層には、例えば樹脂やガラス繊維等で形成されたものが用いられる。そして、第２電源導体プレーン１２とグラウンド導体プレーン１３とが誘電体層を挟んで互いに対向して配置され、平板コンデンサ１４が形成されている。本実施形態における平板コンデンサ１４とは、第２電源導体プレーン１２とグラウンド導体プレーン１３との間に配置される誘電体層が、厚みが２００μｍ未満であるか、材質の比誘電率が４．２以上であるか、その両方を満たすものである。

第１導体層３には、半導体装置８を実装する第１電源用ランド４１ａと第１グラウンド用ランド４１ｂが形成されており、半導体装置８及びコネクタ１６が実装されると共に、不図示の信号配線などが設けられている。具体的には、第１電源用ランド４１ａには、半導体装置８の電源端子８ａがはんだ等で接合され、第１グラウンド用ランド４１ｂには、半導体装置８のグラウンド端子８ｂがはんだ等で接合される。

また、第４導体層７には、コンデンサ素子９を実装する第２電源用ランド４２ａと第２グラウンド用ランド４２ｂが形成され、コンデンサ素子９が実装されると共に、不図示の配線パターンや電子部品が設けられている。具体的には、第２電源用ランド４２ａには、コンデンサ素子９の第１端子９ａがはんだ等で接合され、第２グラウンド用ランド４２ｂには、コンデンサ素子９の第２端子９ｂがはんだ等で接合される。なお後述する実施例２のように、コンデンサ素子９と抵抗素子を直列に配置するバイパス回路の場合は、第２電源用ランドと第２グラウンド用ランドには、コンデンサ素子と抵抗素子のいずれかの端子が接合される。

コネクタ１６は、電源端子１６ａとグラウンド端子１６ｂとを有しており、電源端子１６ａがヴィア（接続導体）１７で第１電源導体プレーン１１に接続され、グラウンド端子１６ｂがヴィア（接続導体）１８でグラウンド導体プレーン１３に接続されている。これにより、第１電源導体プレーン１１には、グラウンド導体プレーン１３を基準に直流の電源電圧が印加される。

半導体装置８の電源端子８ａと第２電源導体プレーン１２とは、第１接続導体２１で接続されている。第１接続導体２１は、第１ヴィア２１ａと第１配線パターン２１ｂとを有して構成される。第１配線パターン２１ｂは、第１導体層３に形成され、第１電源用ランド４１ａ、即ち半導体装置８の電源端子８ａに接続されている。

第１電源導体プレーン１１と第２電源導体プレーン１２とは、第２接続導体２２で接続されている。本実施形態では、第２接続導体２２は、第１電源導体プレーン１１と第２電源導体プレーン１２とをコンデンサ素子９の第１端子９ａを経由して接続している。具体的に説明すると、第２接続導体２２は、第２配線パターン２２ｃと、第２ヴィア２２ａと、第３ヴィア２２ｂと、を有している。第２配線パターン２２ｃは、第４導体層７に形成され、第２電源用ランド４２ａ、即ちコンデンサ素子９の第１端子９ａに接続されている。第２ヴィア２２ａは、第２電源導体プレーン１２と第２配線パターン２２ｃとを接続するヴィアである。第３ヴィア２２ｂは、第１電源導体プレーン１１と第２配線パターン２２ｃとを接続するヴィアである。本実施形態では、第２電源用ランド４２ａは、第２配線パターン２２ｃ上に形成されている。

換言すると、第２接続導体２２は、第２電源導体プレーン１２からコンデンサ素子９の第１端子９ａまでの第１接続部分２２１と、第１端子９ａから第１電源導体プレーン１１までの第２接続部分２２２とからなる。

第１接続部分２２１は、第２電源導体プレーン１２から第４導体層７まで延びる第２ヴィア２２ａと、第４導体層７に形成され、一端が第２ヴィア２２ａに接続され、他端がコンデンサ素子９の第１端子９ａに接続される配線パターン２２ｃ１と、を有する。

第２接続部分２２２は、第１電源導体プレーン１１から第４導体層７まで延びる第３ヴィア２２ｂと、第４導体層７に形成され、一端がコンデンサ素子９の第１端子９ａに接続され、他端が第３ヴィア２２ｂに接続される配線パターン２２ｃ２と、を有する。なお、本実施形態では、配線パターン２２ｃ１と配線パターン２２ｃ２とは、互いに連結され、１つの配線パターン２２ｃで形成されている。

また、コンデンサ素子９の第２端子９ｂとグラウンド導体プレーン１３とは、第３接続導体２３で接続されている。第３接続導体２３は、第３配線パターン２３ａと、第４ヴィア２３ｂと、を有する。第３配線パターン２３ａは、第４導体層７に形成され、一端が第２グラウンド用ランド４２ｂ、即ちコンデンサ素子９の第２端子９ｂに接続されている。第４ヴィア２３ｂは、第３配線パターン２３ａの他端とグラウンド導体プレーン１３とを接続するヴィアである。

また、グラウンド導体プレーン１３と半導体装置８のグラウンド端子８ｂとは、第４接続導体２４で接続されている。第４接続導体２４は、第５ヴィア２４ａと、第４配線パターン２４ｂと、を有している。第４配線パターン２４ｂは、第１導体層３に形成され、第１グラウンド用ランド４１ｂ、即ち半導体装置８のグラウンド端子８ｂに接続されている。第５ヴィア２４ａは、第４配線パターン２４ｂとグラウンド導体プレーン１３とを接続するヴィアである。

本実施形態では、第４ヴィア２３ｂと第５ヴィア２４ａとは、プリント配線板２、即ち第１導体層３から第４導体層７までを貫通する一つの共通のヴィアで形成されている。また、本実施形態では、第１ヴィア２１ａと第２ヴィア２２ａとは、異なるヴィアにより形成されている。なお、第４ヴィア２３ｂと第５ヴィア２４ａとは、異なるヴィアにより形成されていても構わない。

以上の配線構成で、半導体装置８のグラウンド端子８ｂは、第５ヴィア２４ａを介してグラウンド導体プレーン１３に接続され、半導体装置８の電源端子８ａは、第１ヴィア２１ａを介して第２電源導体プレーン１２に接続されている。コンデンサ素子９の第１端子９ａは、第１接続部分２２１、第２電源導体プレーン１２、第１接続導体２１を介して半導体装置８の電源端子８ａに接続されると共に、第２接続部分２２２を介して第１電源導体プレーン１１に接続される。また、コンデンサ素子９の第２端子９ｂは、第３接続導体２３、第４接続導体２４を介して半導体装置８のグラウンド端子８ｂに接続される。

また、コネクタ１６の電源端子１６ａは、ヴィア１７、第１電源導体プレーン１１、第２接続導体２２、第２電源導体プレーン１２、第１ヴィア２１ａを介して半導体装置８の電源端子８ａに接続される。また、コネクタ１６のグラウンド端子１６ｂは、ヴィア１８、グラウンド導体プレーン１３、ヴィア２４ａを介して半導体装置８のグラウンド端子８ｂに接続される。

つまり、コネクタ１６から直流の電源電圧が第１電源導体プレーン１１に印加されることで、第２接続導体２２、第２電源導体プレーン１２、第１接続導体２１を介して半導体装置８の電源端子８ａに直流電圧が印加され、半導体装置８に給電可能となっている。これにより、半導体装置８は、コネクタ１６を介して外部の直流電源より給電されて動作する。

ここで、半導体装置８が動作すると、その動作に伴ってノイズ電流が発生し、半導体装置８の電源端子８ａからノイズ電流が放出される。

図２（ａ）は、プリント回路板１の等価回路を示す図である。図２（ａ）において、Ｌ１２、Ｌ２１、Ｌ２３、Ｌ２４は、第２電源導体プレーン１２、第１接続導体２１、第３接続導体２３、第５接続導体２４の寄生インダクタンスであり、Ｌ９はコンデンサ素子９の等価直列インダクタンス（ＥＳＬ）である。

Ｃ９はコンデンサ素子９の静電容量、Ｃ１２は第２電源導体プレーン１２とグラウンド導体プレーン１３とによって形成される平板コンデンサ１４の静電容量である。Ｒ９はコンデンサ素子９の等価直列抵抗（ＥＳＲ）、Ｒ１２は第２電源導体プレーン１２の抵抗成分である。さらに、Ｌｖ１は、第１接続部分２２１の寄生インダクタンスであり、Ｌｖ２は、第２接続部分２２２の寄生インダクタンスである。

ここで、例えば、コンデンサ素子９が１００５サイズ（縦１．０ｍｍ、横０．５ｍｍ）あるいは、１６０８サイズ（縦１．６ｍｍ、横０．８ｍｍ）で容量が０．１μＦであった場合、Ｃ９は０．１μＦで、Ｌ９が０．５ｎＨ、Ｒ９が３０ｍΩ程度である。

このとき、５００ＭＨｚの周波数において、Ｃ９のインピーダンスは約３ｍΩ、Ｌ９のインピーダンスは約１．６Ω、Ｒ９のインピーダンスは３０ｍΩ程度となり、Ｌ９のインピーダンスに比べＣ９、Ｒ９のインピーダンスが小さいことがわかる。さらに、インダクタンスによるインピーダンスは周波数に比例して大きくなるため、５００ＭＨｚ以上の周波数帯域においては、Ｃ９、Ｒ９は省略することができる。さらに、Ｒ１２は導体プレーンの抵抗であるので、コンデンサ素子９のＥＳＲに比べてはるかに小さい値となるため無視することができる。

従って、図２（ａ）の等価回路は、図２（ｂ）に示す高周波等価回路のように簡略化することができる。ここで、図２（ｂ）を参照しながら高周波のノイズ電流がどのように流れ、抑制されるのかについて詳細に説明する。

半導体装置８は、ノイズ電流源と電源／グラウンド間の出力インピーダンスで表現することができる。半導体装置８から発生したノイズ電流は、まず分岐点Ｊ１において、第２電源導体プレーン１２とグラウンド導体プレーン１３とで形成される平板コンデンサ１４にバイパスされる電流と、コンデンサ素子９側に漏れ出る電流とに分流される。コンデンサ素子９側に漏れ出た電流は、第２接続導体２２の第１接続部分２２１を経て、コンデンサ素子９の第１端子９ａである分岐点Ｊ２に到達する。この分岐点Ｊ２に到達したノイズ電流は、コンデンサ素子９にバイパスされる電流と、第２接続導体２２の第２接続部分２２２のインダクタンスＬｖ２を介して第１電源導体プレーン１１側に漏れ出る電流とに分流される。

このとき、第１電源導体プレーン１１に漏れ出る電流をできる限り小さくするには、第２接続部分２２２のインダクタンスＬｖ２がコンデンサ素子９のＥＳＬ（Ｌ９）と第３接続導体２３のインダクタンス（Ｌ２３）との和に比べて大きくなるようにすればよい。そこで、Ｌｖ２のインピーダンスを大きくする手段として、配線パターン２２ｃ２の配線幅を細くしたり、配線長を長く引き延ばしたりすることにより達成できる。また、チップインダクタを配線パターン２２ｃ２に直列に追加してもよい。

更に平板コンデンサ１４にできるだけ多くのノイズ電流をバイパスするためには、平板コンデンサ１４のインピーダンスに比べ高インピーダンスの接続手段でコンデンサ素子９の第１端子９ａに接続し、ノイズ電流が流れないようにデカップリングする必要がある。

ここで、分岐点Ｊ１において、デカップリングとして機能するインダクタンスは、式（１）のようになる。
Ｌ＝Ｌｖ１＋（Ｌ９＋Ｌ２３）／／（Ｌｖ２） （１）

つまり、コンデンサ素子９の等価直列インダクタンスＬ９と第３接続導体２３のインダクタンスＬ２３の直列接続に対して、第２接続部分２２２のインダクタンスＬｖ２が並列に接続される。これらの合成インダクタンスと第１接続部分２２１のインダクタンスＬｖ１の直列合成インダクタンスが、平板コンデンサ１４に流れるノイズ電流をデカップリングするインピーダンスとして機能する。

ここで、分岐点Ｊ２から分岐点Ｊ３までのインピーダンスは、インダクタンスの並列接続になるため小さなインピーダンスとなる。そのため、第１接続部分２２１のインダクタンスＬｖ１によるインピーダンスが、平板コンデンサ１４のインピーダンスに比べ大きいことが重要となる。そこで、第１接続部分２２１のインピーダンスを高める方法として、配線パターン２２ｃ１を引き延ばし、配線パターン２２ｃ１のインダクタンスを活用することでインピーダンスを高めることができる。なお、配線パターン２２ｃ１に直列にチップインダクタを配置してもよい。

ところで、配線パターン２２ｃ１を引き延ばした場合、第２電源導体プレーン１２と配線パターン２２ｃ１とが対向する配置になることがある。第２電源導体プレーン１２と配線パターン２２ｃ１が対向配置される場合においては、第２電源導体プレーン１２と配線パターン２２ｃ１との間の相互インダクタンスＭが無視できなくなる。

そのため、第２電源導体プレーン１２における第１ヴィア２１ａから見た第２ヴィア２２ａの向きと、第２配線パターン２２ｃにおける第２ヴィア２２ａから見た第３ヴィア２２ｂの向きを逆方向としている。即ち、第２電源導体プレーン１２において、第１ヴィア２１ａから第２ヴィア２２ａに向かって流れるノイズ電流の方向と、配線パターン２２ｃ１および配線パターン２２ｃ２を流れるノイズ電流の方向とが逆方向となるよう、配線パターン２２ｃ１を配置している。つまり、第４導体層７における第２ヴィア２２ａからコンデンサ素子９の第１端子９ａに向かう方向が、第２電源導体プレーン１２における第１ヴィア２１ａから第２ヴィア２２ａに向かう方向と逆向きとなる。これら方向が互いに逆向きとなるように、第２ヴィア２２ａの形成位置、コンデンサ素子９の配置位置が設定される。そして、第２ヴィア２２ａ及びコンデンサ素子９の第１端子９ａを結ぶ位置に配線パターン２２ｃ１が配置される。これにより、第２電源導体プレーン１２を流れ平板コンデンサ１４でバイパスされるノイズ電流の流れが、配線パターン２２ｃ１を流れるノイズ電流によって阻害されることがなくなる。

以上、本実施形態では、第２電源導体プレーン１２と第１電源導体プレーン１１とを、コンデンサ素子９の第１端子９ａを経由する第２接続導体２２で接続している。これにより、平板コンデンサ１４とコンデンサ素子９によってバイパスされる電流が従来例のヴィア等で直接接続する場合よりも多くなるため、プリント回路板１全体に拡散してしまうノイズを抑制することができる。

つまり、第２電源導体プレーン１２が、グラウンド導体プレーン１３に相対することにより、第２電源導体プレーン１２とグラウンド導体プレーン１３とで平板コンデンサ１４が形成される。従って、半導体装置８の電源端子８ａから放出され、第１ヴィア２１ａを通じて第２電源導体プレーン１２に到達したノイズ電流の一部は、平板コンデンサ１４を介して半導体装置８のグラウンド端子８ｂに戻される。このように、平板コンデンサ１４は、バイパスコンデンサとして機能する。このとき第１電源導体プレーン１１と第２電源導体プレーン１２とは、コンデンサ素子９の第１端子９ａを経由する、第２接続導体２２で接続されているので、第１電源導体プレーン１１と第２電源導体プレーン１２との間のインダクタンスは従来よりも高くなる。即ち、分岐点Ｊ１から第２接続導体２２側を見たインピーダンスが従来よりも高くなる。したがって、平板コンデンサ１４に対する第２接続導体２２のインピーダンスが従来よりも高くなり、ノイズ電流は効率よく平板コンデンサ１４を介して半導体装置８のグラウンド端子８ｂにバイパスされる。

また、第２接続導体２２（特に、第１接続部分２２１）のインピーダンスを平板コンデンサ１４のインピーダンスに比べ高くすることで、より効果的に平板コンデンサ１４でノイズ電流を半導体装置８のグラウンド端子８ｂにバイパスすることができる。

更に、第１及び第２電源導体プレーン１１，１２は、互いに非接触状態であるので、第２電源導体プレーン１２に到達したノイズ電流の残りは、第２接続導体２２の第１接続部分２２１によりコンデンサ素子９の第１端子９ａに導かれる。コンデンサ素子９の第１端子９ａに到達したノイズ電流は、第１端子９ａを分岐点Ｊ２としてコンデンサ素子９側と第１電源導体プレーン１１側とに分流する。このように、コンデンサ素子９の第１端子９ａがノイズ電流の分岐点Ｊ２となるので、従来よりも分岐点と半導体装置８のグラウンド端子８ｂとの間のコンデンサ素子９を通過する経路のインダクタンスを低くすることができる。したがって、分岐点Ｊ２に到達したノイズ電流の大部分は、コンデンサ素子９を介して半導体装置８のグラウンド端子８ｂにバイパスされる。

つまり、本実施形態では、平板コンデンサ１４と第２接続導体２２の第１接続部分２２１とのインピーダンス差と、コンデンサ素子９と第２接続導体２２の第２接続部分２２２とのインピーダンス差を利用した多段のノイズフィルタとして機能する。

したがって、プリント回路板１自体がアンテナとなって放射するノイズだけではなく、ノイズ電流が基板端辺等に配置されたコネクタ１６（図１参照）を介して不図示のケーブルに伝播するのを効果的に抑制することができる。これにより、不図示のケーブルや筐体がアンテナとなって放射する電磁放射ノイズを効果的に抑制することができる。特に、５００ＭＨｚ以上の周波数帯域において、電磁放射ノイズを抑制することができる。

また、本実施形態では、第２電源導体プレーン１２を流れる電流の方向と、配線パターン２２ｃ（特に第１配線パターン２２ｃ１）に流れる電流の方向とが逆向きとなる。従って、第２電源導体プレーン１２を流れるノイズ電流、即ち平板コンデンサ１４を流れるノイズ電流が妨げられるのを抑制することができ、効率的に平板コンデンサ１４によってノイズ電流がバイパスされる。したがって、更にプリント回路板全体へのノイズ伝搬を抑制することができ、電磁放射ノイズをより効果的に抑制することができる。

なお、上記実施形態では、５層構造の多層のプリント回路板１について説明したが、層数が違う場合においても、上記実施形態の構造を適用することにより、同様の効果が得られることは明白である。また、半導体装置８が複数の異なる電源を必要とする場合、半導体装置８の給電部に配置された第２電源導体プレーン１２及び第１電源導体プレーン１１は、複数組により構成されることは自明のことである。

また、上記実施形態では、第３導体層６及び第２導体層４のうち半導体装置８が実装された第１導体層３に近い方の層は、第２導体層４であるが、第３導体層６であってもよい。さらに、第３導体層６の第１電源導体プレーン１１は配線パターンで形成されていても良く、第２電源導体プレーン１２と同一平面層に形成されていても、同一平面上において配線等で接続されていなければよい。

また、上記実施形態では、コンデンサ素子９を、プリント配線板２の半導体装置８が実装される一方の表面とは反対側の他方の表面、つまりプリント配線板２の第４導体層７に実装したが、プリント配線板２の一方の表面、つまり第１導体層３に実装してもよい。また、本実施形態では、コネクタ１６に接続された電源ケーブルにより半導体装置８に直流電源を供給しているが、プリント回路板１上に設けられた電源回路より給電されていても良い。

（実施例１）
上記実施形態の効果を検証するために、電磁界シミュレータＭＷ−Ｓｔｕｄｉｏ（ＣＳＴ社製）を用いてシミュレーションを行った。図３（ａ）は、本発明の実施例１に係るプリント回路板を示す分解斜視図であり、図３（ａ）を参照しながら実施例１を説明する。なお、上記実施形態と同様の構成については、同一符号を付して詳細な説明を省略する。シミュレーションに使用したプリント回路板１Ａのプリント配線板２Ａは、短辺が６ｃｍ、長辺が８ｃｍの長方形である。

第１導体層３の配線パターン、グラウンド導体層である第２導体層４のグラウンド導体プレーン１３、第３導体層６の第１及び第２電源導体プレーン１１，１２、並びに第４導体層７の配線パターンの厚さは、２０μｍであり、銅で構成されている。また、各導体層間には、比誘電率４．２５の誘電体層が配置されている。

各平面導体層間に配置されている誘電体の厚さは、第１導体層３からグラウンド導体プレーン１３までが０．１ｍｍ、グラウンド導体プレーン１３から第２電源導体プレーン１２までが０．１ｍｍである。また、誘電体の厚さは、第２電源導体プレーン１２から第１電源導体プレーン１１までが０．５ｍｍ、第１電源導体プレーン１１から第４導体層７までが３００μｍである。

第２電源導体プレーン１２は一辺が２０ｍｍの正方形である。すべてのヴィアは、直径が０．６ｍｍの円柱とし、ヴィアと各平面導体層が接続されない場合は、０．１ｍｍのスペースを設けて絶縁した。

本実施例１では、第４ヴィア２３ｂと第５ヴィア２４ａとは、第１導体層３から第４導体層７までを貫通する一つの共通のヴィアで形成されている。

（比較例）
また、実施例１のノイズ伝播抑制効果を確認するために、従来技術に相当する比較例として、図８に示すプリント回路板１０１のシミュレーションも同時に実行した。従来のプリント回路板１０１と実施例１のプリント回路板１Ａとの相違点について説明する。従来のプリント回路板１０１では、第２電源導体プレーン１１２と第１電源導体プレーン１１１とをヴィア等の接続導体１３１で直接接続している。これに対し、実施例１では、第２電源導体プレーン１２が、コンデンサ素子９の第１端子９ａを経由して第１電源導体プレーン１１に接続されている。

実施例１と比較例とを、以下に示すシミュレーション条件下で計算した。入力ポートは半導体装置８，１０８の電源ピンとグラウンドピンが接続される第１ヴィア２１ａ，１２１と第５ヴィア２４ａ，１２４間でその中心距離は１ｍｍである。また、出力ポートは、半導体装置８，１０８より遠い側の短辺に対して短辺より５ｍｍの位置であって第１電源導体プレーン１１，１１１と接続されたヴィア１７，１１７とグラウンド導体プレーン１３，１１３に接続されたヴィア１８，１１８との間に設定した。このようなモデルを用いて、インピーダンス行列の一要素である伝達インピーダンスＺ２１を５０Ω系で求めた。Ｚ２１とは、ノイズ電流Ｉ１とノイズ電流Ｉ１によりグラウンド導体プレーン１３，１１３と第１電源導体プレーン１１，１１１と間に発生するノイズ電圧Ｖ２を結び付けるパラメータであり、式（２）のようになる。
Ｖ２＝Ｚ２１×Ｉ１ （Ｉ２＝０） （２）

実施例１のプリント回路板１Ａのシミュレーション結果と、比較例のプリント回路板１０１のシミュレーション結果を図３（ｂ）に示す。図３（ｂ）において、横軸は周波数、縦軸は伝達インピーダンスＺ２１であり、実線が実施例１の結果、破線が比較例の結果である。図３（ｂ）から明らかなように、実施例１のプリント回路板１Ａの方が比較例のプリント回路板１０１に比べて、伝達インピーダンスＺ２１が最大１０分の１程度まで低くなっていることがわかる。このことは、入力ポートで発生したノイズ電流によって出力ポートで発生するノイズ電圧が２０ｄＢ小さくなることを示している。つまり、実施例１のプリント回路板１Ａの構造をとることで、ノイズ電流のプリント回路板１Ａ全体への伝搬が抑制されているということがわかる。そして図３（ｂ）の結果から、５００ＭＨｚ以上の周波数帯域において、電磁放射ノイズを抑制することができることがわかる。

（実施例２）
図４（ａ）は、本発明の実施例２に係るプリント回路板を示す分解斜視図である。なお、上記実施形態及び上記実施例と同様の構成については、同一符号を付して詳細な説明を省略する。上記実施例１では、図３（ｂ）に示すように、１３８ＭＨｚと４２０ＭＨｚにおいて、局所的にノイズ伝搬抑制効果が比較例に対して低下している。この原因は、コンデンサ素子９と第２接続導体２２のインダクタンスとの並列共振によるものであり、コンデンサ素子９に流れる電流が大きくなる周波数とノイズ伝搬抑制効果が低下する周波数が一致している。

そこで、実施例２では、プリント回路板１Ｂは、プリント配線板２Ｂの第４導体層７に実装され、コンデンサ素子９に直列接続された抵抗素子３１を備えている。コンデンサ素子９の端子９ｂは、抵抗素子３１の端子３１ａに接続されている。したがって、コンデンサ素子９の端子９ｂは、抵抗素子３１を介して第３接続導体２３に接続されている。即ち、プリント回路板１Ｂのバイパス回路９０は、コンデンサ素子９と、コンデンサ素子９に直列に接続された抵抗素子３１とを有している。そして、本実施例２では、バイパス回路９０の第１端子９０ａが、コンデンサ素子９の端子９ａであり、バイパス回路９０の第２端子９０ｂが抵抗素子３１の端子３１ｂである。

図４（ｂ）は、実施例２に係るプリント回路板のシミュレーション結果である。図４（ｂ）より、コンデンサ素子９に直列に抵抗素子３１を挿入することで、コンデンサ素子９と第２接続導体２２からなる反共振のエネルギーが実施例１よりも低減できることが分かる。また、挿入する抵抗素子３１の抵抗値は、５Ω以下であることが望ましい。その理由は、第２電源導体プレーン１２とグラウンド導体プレーン１３と間のインピーダンスより大きな抵抗値を挿入すると、コンデンサ素子９によるノイズ伝搬抑制効果が損なわれてしまうからである。

以上、本実施例２のプリント回路板１Ｂによれば、コンデンサ素子９に直列に抵抗素子３１を挿入することにより、５００ＭＨｚ以下の周波数帯域においてコンデンサ素子９と第２接続導体２２による反共振を低減させる効果がある。なお、コンデンサ素子９と抵抗素子３１の接続順を入れ替えてもノイズ伝搬抑制効果に影響は無く、コンデンサ素子９と抵抗素子３１との配置は、逆であってもよい。

（実施例３）
図５（ａ）及び図５（ｂ）は、本発明の実施例３に係るプリント回路板を示す断面図である。図５（ａ）及び図５（ｂ）を参照しながら、実施例３を説明する。なお、上記実施形態及び上記実施例と同様の構成については、同一符号を付して詳細な説明を省略する。前述したように、平板コンデンサ１４により多くのノイズ電流をバイパスするためには、第２電源導体プレーン１２からコンデンサ素子９を接続する接続部分２２１のインダクタンスＬｖ１を大きくすることが効果的である。

接続部分２２１のインダクタンスＬｖ１を大きくする方法としては、配線パターン２２ｃ１を長く引き伸ばすことが考えられる。しかし、その配線パターン２２ｃ１と第２電源導体プレーン１２とが対向した場合、第２電源導体プレーン１２と配線パターン２２ｃ１の相互インダクタンスＭが無視できなくなる。

図５（ａ）に示した構造は、第１導体層３に搭載された半導体装置８の電源ピン８ａが接続される第１ヴィア２１ａが第２電源導体プレーン１２に接続される。この第２電源導体プレーン１２上の接続点から第２電源導体プレーン１２上の一番遠い位置より第４導体層７に実装されたコンデンサ素子９の第１端子９ａが接続された配線パターン２２ｃ１に第２ヴィア２２ａによって接続される。また、コンデンサ素子９の第２端子９ｂと半導体装置８のグラウンドピン８ｂはグラウンド導体プレーン１３に接続されている。

一方、図５（ｂ）に示した構造は、実施例１で示したプリント回路板の構造である。第１導体層３に搭載された半導体装置８の電源ピン８ａが接続される第１ヴィア２１ａが第２電源導体プレーン１２に接続される。この第２電源導体プレーン１２上の接続点で第４導体層７に実装されたコンデンサ素子９の第１端子９ａが接続された配線パターン２２ｃ１と第２ヴィア２２ａによって接続される。また、コンデンサ素子９の第２端子９ｂと半導体装置８のグラウンドピン８ｂはグラウンド導体プレーン１３に接続されている。

図５（ａ）に示した構造では、第２電源導体プレーン１２を流れる電流とコンデンサ素子９の第１端子９ａが接続される配線パターン２２ｃ１上を流れる電流の向きが逆向きになるのに対して、図５（ｂ）に示した実施例１の構造では、同じ向きとなる。

図５（ｃ）は、本発明の実施例３に係るプリント回路板のシミュレーション結果である。図５（ｃ）より、第２電源導体プレーン１２を流れる電流と配線パターン２２ｃ１上を流れる電流の向きが逆方向になっていることによって、実施例１よりも更に、プリント回路板全体へのノイズ伝搬を抑制できることが分かる。

本実施例３では、半導体装置８の電源ピン８ａが接続される第１ヴィア２１ａと、第２電源導体プレーン１２とコンデンサ素子９を接続するための第２ヴィア２２ａを結ぶ垂直２等分線より第１ヴィア２１ａ側にコンデンサ素子９が配置されている。これによって、第２電源導体プレーン１２を流れる電流を妨げない効果が発揮される。

（実施例４）
図６（ａ）は、本発明の実施例４に係るプリント回路板を示す分解斜視図である。なお、上記実施形態及び上記実施例と同様の構成については、同一符号を付して詳細な説明を省略する。本実施例４のプリント回路板１Ｄでは、プリント配線板２Ｄの第２導体層４におけるグラウンド導体プレーンが、互いに間隔をあけて配置された第１及び第２グラウンド導体プレーン１３Ａ，１３Ｂからなるものである。

第２電源導体プレーン１２は、半導体装置８を第３導体層６の第２電源導体プレーン１２が形成された導体層に投影したときの投影像の範囲を含んでいる。更に、第２グラウンド導体プレーン１３Ｂは、半導体装置８を第２導体層４に投影したときの投影像の範囲を含んでいる。つまり、第２グラウンド導体プレーン１３Ｂは、第２電源導体プレーン１２に相対して配置されている。本実施例４では、第２電源導体プレーン１２を第２導体層４に投影したときの投影像の範囲を第２グラウンド導体プレーン１３Ｂとしている。そして、第１グラウンド導体プレーン１３Ａには、第２グラウンド導体プレーン１３Ｂを囲うように第２グラウンド導体プレーン１３Ｂよりも大きい開口部が形成されている。これにより第１グラウンド導体プレーン１３Ａと第２グラウンド導体プレーン１３Ｂとが同一層で分離している。第１グラウンド導体プレーン１３Ａと第２グラウンド導体プレーン１３Ｂとの間隙は２ｍｍとした。

また、第２電源導体プレーン１２と第２グラウンド導体プレーン１３Ｂとが相対することで第２電源導体プレーン１２と第２グラウンド導体プレーン１３Ｂとにより平板コンデンサ１４Ｄが形成されている。

第１グラウンド導体プレーン１３Ａと第２グラウンド導体プレーン１３Ｂとは、導体１３Ｃにより連結されている。この第１グラウンド導体プレーン１３Ａと第２グラウンド導体プレーン１３Ｂとを接続する導体１３Ｃは、第２グラウンド導体プレーン１３Ｂよりも幅狭に形成されており、高インピーダンス素子として働く。さらに、導体１３Ｃは、第２電源導体プレーン１２とコンデンサ素子９を接続するための第２のヴィア２２ａと対角する位置に配置されている。このように配置することで、第２電源導体プレーン１２上を流れる電流と第２グラウンド導体プレーン１３Ｂ上を流れる電流が逆方向となり、さらにノイズをバイパスする効果が高まる。

図６（ｂ）は、本発明の実施例４に係るプリント回路板１Ｄのシミュレーション結果である。図６（ｂ）において、横軸は周波数、縦軸は伝達インピーダンスＺ２１であり、実線が実施例５の結果、破線が実施例１の結果である。図６（ｂ）より、グラウンド導体プレーンを、第１グラウンド導体プレーン１３Ａと第２グラウンド導体プレーン１３Ｂとに分離することで、実施例１よりも更にプリント回路板１Ｄ全体へのノイズ伝搬を抑制できることが分かる。

以上、本実施例４のプリント回路板１Ｄでは、グラウンド導体プレーンが、第１及び第２グラウンド導体プレーン１３Ａ，１３Ｂに分離され、導体１３Ｃによって接続される構成としている。この構成により、分離された第２電源導体プレーン１２と分離された第２グラウンド導体プレーン１３Ｂにより形成される平板コンデンサ１４Ｄに対してデカップリング機能の高めるよう機能する。従って、よりプリント回路板全体へのノイズ伝搬を抑制する効果を奏する。

（実施例５）
図７（ａ）は、本発明の実施例５に係るプリント回路板を示す分解斜視図である。なお、上記実施形態及び上記実施例と同様の構成については、同一符号を付して詳細な説明を省略する。本実施例５では、上記実施例１の第１電源導体プレーン１１を第２電源導体プレーン１２と同一層６Ｅに形成したものである。つまり、第３導体層６Ｅは、１つの導体層からなる。そして、第２電源導体プレーン１２は、半導体装置８を第３導体層６Ｅに投影したときの投影像の範囲を含んでいる。

グラウンド導体プレーン１３と第１及び第２電源導体プレーン１１，１２との距離は、０．１ｍｍとした。このように、第２電源導体プレーン１２のみならず、第１電源導体プレーン１１もグラウンド導体プレーン１３に近接対向配置することで、第１の電源導体プレーン１１とグラウンド導体プレーン１３との間に形成される静電容量が増大する。これにより、第２導体層４と第３導体層６Ｅとの間の静電容量が増大し、かつプレーン間の寄生インダクタンス成分が減少するため、ローパスフィルタとして機能するのでノイズ電流をバイパスする効果が高まる。

図７（ｂ）は、本発明の実施例５に係るプリント回路板のシミュレーション結果である。図７（ｂ）において、横軸は周波数、縦軸は伝達インピーダンスＺ２１であり、実線が実施例５の結果、破線が実施例１の結果である。図７（ｂ）のシミュレーション結果より、第３導体層６Ｅをグラウンド導体プレーン１３に近づけることで実施例１よりも更に、プリント回路板全体へのノイズ伝搬を抑制することができることが分かる。

なお、本発明は、以上説明した実施形態及び実施例に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。

１…プリント回路板、２…プリント配線板、８…半導体装置、８ａ…電源端子、８ｂ…グラウンド端子、９…コンデンサ素子（バイパス回路）、９ａ…第１端子、９ｂ…第２端子、１１…第１電源導体プレーン、１２…第２電源導体プレーン、１３…第１グラウンド導体プレーン、１４…平板コンデンサ、２１…第１接続導体、２２…第２接続導体、２３…第３接続導体、２４…第４接続導体

Claims (16)

1. プリント配線板と、
   電源端子及びグラウンド端子を有する半導体装置と、
   少なくともコンデンサ素子を含み、第１端子及び第２端子を有するバイパス回路と、を備え、
   前記プリント配線板は、
   前記半導体装置が実装され、第１表面層である第１導体層と、
   第１グラウンド導体プレーンを有する第２導体層と、
   直流の電源電圧が印加される第１電源導体プレーン、及び該第１電源導体プレーンに対して非接触状態であると共に前記第１グラウンド導体プレーンに相対して配置され、前記第１グラウンド導体プレーンと平板コンデンサを形成する第２電源導体プレーンを有する少なくとも１層からなる第３導体層と、
   前記バイパス回路が実装され、前記第１導体層の裏面となる第２表面層である第４導体層と、を有し、
   前記半導体装置の電源端子と前記第２電源導体プレーンとは、第１接続導体により接続されており、
   前記第２電源導体プレーンと前記第１電源導体プレーンとは、第２接続導体により接続されており、
   前記バイパス回路の第１端子は前記第２接続導体に接続され、前記バイパス回路の第２端子は第３接続導体を介して前記第１グラウンド導体プレーンに接続されており、
   前記半導体装置のグラウンド端子と前記第１グラウンド導体プレーンとは、第４接続導体により接続されていることを特徴とするプリント回路板。
2. 前記第１グラウンド導体プレーンと前記第２電源導体プレーンとの間には誘電体層が形成されており、該誘電体層は厚みが２００μｍ未満または、比誘電率が４．２以上であることを特徴とする請求項１に記載のプリント回路板。
3. 前記第３導体層は、１つの導体層からなり、
   前記第２電源導体プレーンは、前記半導体装置を前記第３導体層に投影したときの投影像の範囲を含んでいることを特徴とする請求項１又は２に記載のプリント回路板。
4. 前記第３導体層は、前記第１電源導体プレーンが形成された導体層と、前記第２電源導体プレーンが形成された導体層との２層からなり、
   前記第１電源導体プレーンと前記第２電源導体プレーンとは、前記第１電源導体プレーンと、前記第１電源導体プレーンが形成された導体層に前記第２電源導体プレーンを投影したときの投影像とが重ならない位置に配置されており、
   前記第２電源導体プレーンは、前記第２電源導体プレーンが形成された導体層に前記半導体装置を投影したときの投影像の範囲を含んでいることを特徴とする請求項１又は２に記載のプリント回路板。
5. 前記第２導体層には、前記第１グラウンド導体プレーンとは異なる第２グラウンド導体プレーンが形成されており、
   前記第２電源導体プレーンは、前記半導体装置を前記第３導体層に投影したときの投影像の範囲を含んでおり、
   前記第２グラウンド導体プレーンは、前記半導体装置を前記第２導体層に投影したときの投影像の範囲を含んでいることを特徴とする請求項１乃至４のいずれか１項に記載のプリント回路板。
6. 前記第１接続導体は、前記第１導体層に形成され、前記半導体装置の電源端子に接続された第１配線パターンと、前記第１配線パターンと前記第２電源導体プレーンとを接続する第１ヴィアと、を有しており、
   前記第２接続導体は、前記第４導体層に形成され、前記バイパス回路の第１端子が接続された第２配線パターンと、前記第２電源導体プレーンと前記第２配線パターンとを接続する第２ヴィアと、前記第１電源導体プレーンと前記第２配線パターンとを接続する第３ヴィアとを有しており、
   前記第３接続導体は、前記第４導体層に形成され、前記バイパス回路の第２端子が接続された第３配線パターンと、前記第３配線パターンと前記第１グラウンド導体プレーンとを接続する第４ヴィアと、を有しており、
   前記第４接続導体は、前記第１導体層に形成され、前記半導体装置のグラウンド端子が接続された第４配線パターンと、前記第４配線パターンと前記第１グラウンド導体プレーンとを接続する第５ヴィアと、を有していることを特徴とする請求項１乃至５のいずれか１項に記載のプリント回路板。
7. 前記バイパス回路は、前記コンデンサ素子に直列に接続された抵抗素子を有していることを特徴とする請求項６に記載のプリント回路板。
8. 前記第１ヴィアと前記第２ヴィアとは、前記第１導体層から前記第４導体層まで貫通する一つの共通のヴィアで形成されていることを特徴とする請求項６又は７に記載のプリント回路板。
9. 前記第４ヴィアと前記第５ヴィアとは、前記第１導体層から前記第４導体層までを貫通する一つの共通のヴィアで形成されていることを特徴とする請求項６乃至８のいずれか１項に記載のプリント回路板。
10. 前記第１ヴィアと前記第２ヴィアとは、異なるヴィアにより形成されており、前記第２電源導体プレーンにおいて、前記第１ヴィアから前記第２ヴィアに向かって流れる電流の向きと、前記第２配線パターンにおいて、前記第２ヴィアから前記第３ヴィアに向かって流れる電流の向きとが逆方向であることを特徴とする請求項６又は７に記載のプリント回路板。
11. プリント配線の第１表面層であり、半導体装置の電源端子が接合される第１電源用ランド、及び前記半導体装置のグラウンド端子が接合される第１グラウンド用ランドを有する第１導体層と、
    第１グラウンド導体プレーンを有する第２導体層と、
    直流の電源電圧が印加される第１電源導体プレーン、及び該第１電源導体プレーンに対して非接触状態であると共に前記第１グラウンド導体プレーンに相対して配置され、前記第１グラウンド導体プレーンと平板コンデンサを形成する第２電源導体プレーンを有する少なくとも１層からなる第３導体層と、
    前記第１導体層の裏面となる第２表面層であり、バイパス回路の第１端子が接合される第２電源用ランド、及び前記バイパス回路の第２端子が接合される第２グラウンド用ランドを有する第４導体層とを備え、
    前記第１電源用ランドと前記第２電源導体プレーンとは、第１接続導体により接続されており、
    前記第２電源導体プレーンと前記第１電源導体プレーンとは、第２接続導体により接続されており、
    前記第２電源用ランドは前記第２接続導体に接続され、前記第２グラウンド用ランドは第３接続導体を介して前記第１グラウンド導体プレーンに接続されており、
    前記第１グラウンド用ランドと前記第１グラウンド導体プレーンとは、第４接続導体により接続されていることを特徴とするプリント配線板。
12. 前記第１グラウンド導体プレーンと前記第２電源導体プレーンとの間には誘電体層が形成されており、該誘電体層は厚みが２００μｍ未満または、比誘電率が４．２以上であることを特徴とする請求項１１に記載のプリント配線板。
13. 前記第１接続導体は、前記第１導体層に形成され、前記第１電源用ランドに接続された第１配線パターンと、前記第１配線パターンと前記第２電源導体プレーンとを接続する第１ヴィアと、を有しており、
    前記第２接続導体は、前記第４導体層に形成され、前記第２電源用ランドに接続された第２配線パターンと、前記第２電源導体プレーンと前記第２配線パターンとを接続する第２ヴィアと、前記第１電源導体プレーンと前記第２配線パターンとを接続する第３ヴィアと、を有しており、
    前記第３接続導体は、前記第４導体層に形成され、前記第２グラウンド用ランドに接続された第３配線パターンと、前記第３配線パターンと前記第１グラウンド導体プレーンとを接続する第４ヴィアと、を有しており、
    前記第４接続導体は、前記第１導体層に形成され、前記第１グラウンド用ランドに接続された第４配線パターンと、前記第４配線パターンと前記第１グラウンド導体プレーンとを接続する第５ヴィアと、を有していることを特徴とする請求項１１に記載のプリント配線板。
14. 前記第１ヴィアと前記第２ヴィアとは、前記第１導体層から前記第４導体層まで貫通する一つの共通のヴィアで形成されていることを特徴とする請求項１３に記載のプリント配線板。
15. 前記第４ヴィアと前記第５ヴィアとは、前記第１導体層から前記第４導体層まで貫通する一つの共通のヴィアで形成されていることを特徴とする請求項１３または１４に記載のプリント配線板。
16. 前記第１ヴィアと前記第２ヴィアとは、異なるヴィアにより形成されており、前記第２電源導体プレーンにおいて、前記第１ヴィアから前記第２ヴィアに向かって流れる電流の向きと、前記第２配線パターンにおいて、前記第２ヴィアから前記第３ヴィアに向かって流れる電流の向きとが逆方向であることを特徴とする請求項１３に記載のプリント配線板。

Images