KR20100137810A - 인쇄회로기판 - Google Patents

인쇄회로기판 Download PDF

Info

Publication number
KR20100137810A
KR20100137810A KR1020090056032A KR20090056032A KR20100137810A KR 20100137810 A KR20100137810 A KR 20100137810A KR 1020090056032 A KR1020090056032 A KR 1020090056032A KR 20090056032 A KR20090056032 A KR 20090056032A KR 20100137810 A KR20100137810 A KR 20100137810A
Authority
KR
South Korea
Prior art keywords
layer
power supply
band gap
electromagnetic band
ebg
Prior art date
Application number
KR1020090056032A
Other languages
English (en)
Other versions
KR101009152B1 (ko
Inventor
김형호
양덕진
정명근
김정수
조원우
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090056032A priority Critical patent/KR101009152B1/ko
Priority to US12/650,474 priority patent/US20100319980A1/en
Publication of KR20100137810A publication Critical patent/KR20100137810A/ko
Application granted granted Critical
Publication of KR101009152B1 publication Critical patent/KR101009152B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0236—Electromagnetic band-gap structures
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09627—Special connections between adjacent vias, not for grounding vias

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

본 발명은 인쇄회로기판에 관한 것으로, 서로 다른 전압을 공급하는 전원층이 연속으로 적층 될 때 제 1 전원층과 접지층 사이에 형성된 제 1 EBG 셀과 제 2 전원층과 접지층 사이에 제 2 EBG 셀이 더블 EBG 구조를 갖도록 제 2 EBG 셀 내부에 제 1 EBG 셀을 형성하기 때문에 노이즈 차단 및 밴드 스탑 특성을 구현시킴과 아울러 DC 오픈을 방지할 수 있다.
EBG, Band Stop, DC Open, EMI

Description

인쇄회로기판{Printed Circuit Board}
본 발명은 인쇄회로기판에 관한 것이다.
최근, 유·무선 방송 및 통신 관련 기술과 서비스가 급속도로 발전하고 있다.
이에 따라, 인쇄회로기판(Printed Circuit Board; 이하 "PCB"라 함) 내의 클럭 주파수가 ㎓ 범위로 들어가게 되면서, 다층 PCB에 위치하고 있는 디지털 블럭 등 각종 온/오프 칩이나 패키지에서 발생하는 동시 스위칭 노이즈(Simultaneous Switching Noise; 이하 "SSN"이라 함)에 의한 PI(Power Integrity), SI(Signal Integrity) 및 전자기파 장애(EMI) 등의 문제가 PCB 설계의 중요 이슈로 부각되고 있다.
한편, 고속 디지털 시스템에서 발생하는 SSN에 의한 PI/SI 영향 및 EMI 문제를 해결하기 위한 가장 일반적인 방법 중 하나는 전원층과 접지층 사이에 디커플링 커패시터(Decoupling Capacitor; DP)를 연결하는 것이다.
그러나, SSN 저감을 위해서는 수많은 DP가 필요하기 때문에 PCB의 생산 비용이 증가할 뿐만 아니라 DP가 PCB에서 많은 공간을 차지하게 되어 여러 가지 다른 소자들의 배치가 자유롭지 못하는 문제가 발생하게 된다.
또한, 1㎓ 이상의 고주파 대역에서는 노이즈 감소가 효과적으로 이루어지지 않는 문제가 발생하게 된다.
이에 따라, ㎓ 대역에서의 SSN 문제를 해결하기 위해 주파수 선택 능력을 갖는 전자기 밴드 갭(Electromagnetic Band Gap; 이하 "EBG"라 함) 구조가 제안되었다.
이러한, EBG 구조는 전원층의 노이지를 차폐시키기 위해 전원층과 접지층 사이에 형성되는데, EBG 셀과 접지층 사이에서 발생되는 커패시터와 인덕터의 값에 의해 특정 주파수에서의 신호 전달이 차단되는 밴드 스탑 특성이 구현되어 전원층과 접지층 사이에서 전달되는 노이즈가 특정 주파수대역에서 전달되지 않게 된다.
그러나, 서로 다른 전압을 공급하는 전원층이 순차적으로 형성된 인쇄회로기판에서는 종래의 EBG 구조를 이용할 경우 전달되는 노이즈가 다른 전달경로(즉, EBG 셀이 형성되지 않은 전원층)를 통해 바이패스(Bypass)되어 밴드 스탑(Band Stop) 특성이 구현되지 않는 문제가 발생하게 된다.
다시 말해, 도 1과 같이 서로 다른 전압을 공급하는 전원층(Vcc1_L4, Vcc2_L3)이 순차적으로 적층 된 인쇄회로기판에서는 EBG 셀(110)이 제 2 전원층(Vcc2_L3)과 접지층(GND_L1) 사이에 형성되기 때문에 전달되는 노이즈가 다른 전달 경로 즉, 제 1 전원층(Vcc1_L4)을 경유하여 바이패스(Bypass) 되므로 도 2와 같 이 특정 주파수(예를 들면, -40㏈)에서 노이즈를 차단할 수 있는 밴드 스탑 특성이 구현되지 않게 된다.
한편, 상기와 같은 문제점을 해결하기 위해 도 3과 같이 평판 형태로 형성된 제 1 전원층(Vcc1_L4)을 제 2 전원층(Vcc_L3)의 EBG 셀(120)이 형성된 부위만큼 동박(Cu)을 에칭하여 노이즈가 이동하는 경로를 차단시킴으로써 EBG 특성을 확보할 수 있는 구조가 제안되었다.
그러나, 상술한 도 3의 구조는 상기 제 1 전원층(Vcc1_L4)의 일부가 에칭되어 단절되기 때문에 노이즈의 바이패스 경로를 차단되어 도 4와 같이 EBG의 성능을 확보할 수는 있으나, 입력에서 출력으로의 전력 공급이 불가능한 DC 오픈(Open) 상태가 되는 문제가 발생 된다.
이에 따라, 본 발명은 서로 다른 전압을 공급하는 전원층이 연속으로 적층 되는 경우 제 1 전원층과 접지층 사이에 형성된 제 1 EBG 셀이 제 2 전원층과 접지층 사이에 형성된 제 2 EBG 셀 내부에 위치하도록 EBG 셀을 더블 구조로 형성하여 DC 오픈을 방지하고, 밴드 스탑 특성을 구현하며 노이즈를 차폐시킬 수 있는 인쇄회로기판을 제공하는 것을 목적으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판은 제 1 전원층; 상기 제 1 전원층 상부에 적층 되어 상기 제 1 전원층과 다른 전압을 공급하는 제 2 전원층; 상기 제 2 전원층 상부에 적층 된 접지층; 상기 제 1 전원층과 접지층 사이에 형성된 제 1 전자기 밴드 갭 셀; 및 상기 제 2 전원층과 접지층 사이에 형성된 제 2 전자기 밴드 갭 셀을 포함하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 인쇄회로기판에서 상기 제 1 전원층과 제 2 전원층은 순차적으로 적층 되도록 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판에서 상기 제 1 전자기 밴드 갭 셀은, 상기 제 1 전원층에 형성된 제 1 전자기 밴드 갭 패치; 상기 접지층에 형성된 제 1 전자기 밴드 갭 패턴; 및 상기 제 1 전자기 밴드 갭 패치와 상기 제 1 전자기 밴드 갭 패턴을 연결하도록 상기 제 1 전원층과 접지층 사이에 형성된 제 1 비아홀 을 포함하도록 구성된다.
본 발명의 실시 예에 따른 인쇄회로기판에서 상기 제 2 전자기 밴드 갭 셀은, 상기 제 2 전원층에 형성된 제 2 전자기 밴드 갭 패치; 상기 접지층에 형성된 제 2 전자기 밴드 갭 패턴; 및 상기 제 2 전자기 밴드 갭 패치와 상기 제 2 전자기 밴드 갭 패턴을 연결하도록 상기 제 2 전원층과 접지층 사이에 형성된 제 2 비아홀을 포함하도록 구성된다.
본 발명의 실시 예에 따른 인쇄회로기판에서 제 1 전자기 밴드 갭 패턴과 제 2 전자기 밴드 갭 패턴은 서로 독립적으로 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판에서 상기 제 2 전원층은 상기 제 1 비아홀이 형성된 부분이 서로 이격되도록 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판에서 상기 제 1 전자기 밴드 갭 셀은 상기 제 2 전자기 밴드 갭 셀 내부에 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판은 상기 접지층과 제 2 전원층 사이에 적층 된 신호층을 더 포함하도록 형성된다.
본 발명의 실시 예에 따른 인쇄회로기판은 상기 제 1 전원층과 제 2 전원층 사이에 적층 된 제 1 유전층; 상기 제 2 전원층과 신호층 사이에 적층 된 제 2 유전층; 및 상기 신호층과 접지층 사이에 적층 된 제 3 유전층을 더 포함하도록 형성된다.
본 발명은 서로 다른 전압을 공급하는 전원층이 연속으로 적층 되더라도 제 1 전원층과 접지층 사이에 형성된 제 1 EBG 셀과 제 2 전원층과 접지층 사이에 제 2 EBG 셀이 더블 EBG 구조를 갖도록 제 2 EBG 셀 내부에 제 1 EBG 셀이 형성되기 때문에 한 층에 설계된 EBG를 통과하지 않고 연속되는 다른 층을 통해 바이패스하는 노이즈를 차단시킬 수 있어 밴드 스탑 특성 구현이 가능하고, 제 1 전원층의 단절 방지로 인해 DC 오픈을 방지할 수 있다.
이하, 첨부된 도면을 이용하여 본 발명의 바람직한 실시 예를 상세히 설명하기로 한다.
도 5는 본 발명의 실시 예에 따른 인쇄회로기판을 나타내는 도면이다.
도 5를 참조하면, 본 발명의 실시 예에 따른 인쇄회로기판은 제 1 전원층(Vcc1_L4), 제 2 전원층(Vcc2_L3), 신호층(Sig_L2) 및 접지층(GND_L1)이 순차적으로 적층되도록 형성된다.
또한, 제 1 전원층(Vcc1_L4)과 제 2 전원층(Vcc2_L3) 사이에는 제 1 유전층이 배치되고, 제 2 전원층(Vcc2_L3)과 신호층(Sig_L2) 사이에는 제 2 유전층이 배치되며, 신호층(Sig_L2)과 접지층(GND_L1) 사이에는 제 3 유전층이 배치되도록 형성된다.
이때, 유전층은 인쇄회로기판의 층간 절연을 위해 일반적으로 사용되는 절연물질이며, 예를 들면, 에폭시 수지를 포함하는 프리프레그가 사용될 수 있다.
한편, 제 1 전원층(Vcc1_L4)과 제 2 전원층(Vcc2_L3)은 예를 들면, 금, 은, 구리 등이 전도성 물질로 이루어지고, 플레인(plane) 형태로 형성된다.
이러한, 제 1 전원층(Vcc1_L4)과 제 2 전원층(Vcc2_L3)은 서로 다른 전압을 공급한다.
한편, 제 1 전원층(Vcc1_L4)과 접지층(GND_L1) 사이에는 제 1 전자기 밴드 갭(이하 "EBG"라 함) 셀(10)이 형성되고, 제 2 전원층(Vcc2_L3)과 접지층(GND_L1) 사이에는 제 2 EBG 셀(12)이 형성된다.
이때, 제 1 EBG 셀(10)은 제 1 전원층(Vcc1_L4)에 형성된 제 1 EBG 패치(patch)(34), 접지층(GND_L1)에 형성된 제 1 EBG 패턴(30), 및 상기 제 1 EBG 패치(34)와 제 1 EBG 패턴(30)을 전기적으로 연결하기 위해 상기 제 1 전원층(Vcc1_L4)과 접지층(GND_L1) 사이에 형성된 제 1 비아홀(20)을 포함하도록 구성된다.
그리고, 제 2 EBG 셀(12)은 제 2 전원층(Vcc2_L3)에 형성된 제 2 EBG 패치(36), 접지층(GND_L1)에 형성된 제 2 EBG 패턴(32), 및 상기 제 2 EBG 패치(36)와 제 2 EBG 패턴(32)을 전기적으로 연결하기 위해 상기 제 2 전원층(Vcc2_L3)과 접지층(GND_L1) 사이에 형성된 제 2 비아홀(22)을 포함하도록 구성된다.
이때, 접지층(GND_L1)에 형성된 제 1 EBG 패턴(30)과 제 2 EBG 패턴(32)은 서로 독립적으로 형성된다.
또한, 제 1 비아홀(20) 및 제 2 비아홀(22)은 비아홀 내벽이 도금층으로 형성되거나 비아홀 내부가 도전성 물질(예를 들면, 동도금층이나 도전성 페이스트)로 충진된다.
한편, 제 2 전원층(Vcc2_L3)은 제 1 비아홀(20)과 전기적으로 연결되지 않도록 상기 제 1 비아홀(20)이 형성된 부분이 단절 즉, 서로 이격되도록 형성된다.
또한, EBG 셀들은 더블(Double) EBG 구조가 되도록 제 1 EBG 셀(10)이 제 2 EBG 셀(12) 내부에 형성된다.
다시 말해, 연속되는 전원층에서 원래 한 층(예를 들면, 제 2 전원층(Vcc2_L3))에 설계된 EBG 셀(32)를 통과하지 않고 연속되는 다른 한 층(예를 들면, 제 1 전원층(Vcc1_L4))을 통해 바이패스하는 노이즈를 막기 위해 노이즈 경로 중간에서 위아래 2중으로 설계되도록 제 2 비아홀(22) 내부에 제 1 비아홀(20)을 형성한다.
이로 인해, 제 1 EBG 셀(10)은 제 2 EBG 셀(12) 내부에 배치되도록 형성된다.
한편, 제 1 전원층(Vcc1_L4)과 제 2 전원층(Vcc2_L3)의 여분 영역 즉, 상기 제 1 EBG 셀(10)과 제 2 EBG 셀(12)이 형성되지 않은 영역은 플레인 형태로 채워져 전원에 연결되고, 접지층(GND_L1)의 여분 영역 즉, 상기 제 1 EBG 셀(10)과 제 2 EBG 셀(12)이 형성되지 않은 영역도 플레인 형태로 채워져 접지에 연결된다.
그리고, 신호층(Sig_L2)은 제 1 EBG 셀(10)과 제 2 EBG 셀(12)이 형성된 부분이 단락되도록 형성된다.
이와 같이 본 발명의 실시 예에 따른 인쇄회로기판은 서로 다른 전압을 공급하는 전원층이 연속으로 적층 되더라도 제 1 전원층(Vcc1_L4)과 접지층(GND_L1) 사 이에 형성된 제 1 EBG 셀(10)과 제 2 전원층(Vcc2_L3)과 접지층(GND_L1) 사이에 제 2 EBG 셀(12)이 더블 EBG 구조를 갖도록 제 2 EBG 셀(12) 내부에 제 1 EBG 셀(10)을 형성하기 때문에 한 층에 설계된 EBG를 통과하지 않고 연속되는 다른 층을 통해 바이패스하는 노이즈를 차단시킬 수 있어 도 6와 같이 특정 노이즈(예를 들면, -40㏈)를 기준으로 9.6㎓ 이상의 주파수에서 밴드 스탑 특성 구현을 가능하게 할 뿐만 아니라 제 1 전원층(Vcc1_L4)이 단절되지 않기 때문에 DC 오픈을 방지할 수 있어 입력에서 출력으로의 전력 공급이 가능해진다.
이상 본 발명의 실시 예에 따른 인쇄회로기판에서는 4층 구조의 인쇄회로기판에 대해서만 설명하였으나, 다수의 전원층이 연속으로 적층 된 4층 이상의 구조에서도 상술한 EBG 구조를 통해 DC 오픈 방지 및 특정 주파수에서의 밴드 스탑 특성을 구현할 수 있음을 당업자가 용이하게 알 수 있을 것이다.
또한, 본 발명의 실시 예에 따른 인쇄회로기판에서의 더블 EBG 구조는 배열 방법이나 EBG 자체 디자인 등의 디자인 형태에 따라 동작 주파수 및 노이즈 레벨의 차이가 발생할 수 있다는 것을 당업자가 용이하게 알 수 있을 것이다.
도 1은 종래 기술의 일 실시 예에 따른 인쇄회로기판을 나타내는 도면이다.
도 2는 도 1에 도시된 인쇄회로기판의 주파수 응답 특성을 나타내는 그래프이다.
도 3은 종래 기술의 다른 실시 예에 따른 인쇄회로기판을 나타내는 도면이다.
도 4는 도 3에 도시된 인쇄회로기판의 주파수 응답 특성을 나타내는 그래프이다.
도 5는 본 발명의 실시 예에 따른 인쇄회로기판을 나타내는 도면이다.
도 6은 도 5에 도시된 인쇄회로기판의 주파수 응답 특성을 나타내는 그래프이다.
<도면의 주요부분에 대한 부호의 설명>
10, 12, 110, 120 : EBG 셀 20, 22 : 비아홀
30, 32 : EBG 패턴 34, 36 : EBG 패치

Claims (9)

  1. 제 1 전원층;
    상기 제 1 전원층 상부에 적층 되어 상기 제 1 전원층과 다른 전압을 공급하는 제 2 전원층;
    상기 제 2 전원층 상부에 적층 된 접지층;
    상기 제 1 전원층과 접지층 사이에 형성된 제 1 전자기 밴드 갭 셀; 및
    상기 제 2 전원층과 접지층 사이에 형성된 제 2 전자기 밴드 갭 셀을 포함하는 것을 특징으로 하는 인쇄회로기판.
  2. 청구항 1에 있어서,
    상기 제 1 전원층과 제 2 전원층은 순차적으로 적층 되도록 형성된 것을 특징으로 하는 인쇄회로기판.
  3. 청구항 1에 있어서,
    상기 제 1 전자기 밴드 갭 셀은,
    상기 제 1 전원층에 형성된 제 1 전자기 밴드 갭 패치;
    상기 접지층에 형성된 제 1 전자기 밴드 갭 패턴; 및
    상기 제 1 전자기 밴드 갭 패치와 상기 제 1 전자기 밴드 갭 패턴을 연결하도록 상기 제 1 전원층과 접지층 사이에 형성된 제 1 비아홀을 포함하는 것을 특징 으로 하는 인쇄회로기판.
  4. 청구항 3에 있어서,
    상기 제 2 전자기 밴드 갭 셀은,
    상기 제 2 전원층에 형성된 제 2 전자기 밴드 갭 패치;
    상기 접지층에 형성된 제 2 전자기 밴드 갭 패턴; 및
    상기 제 2 전자기 밴드 갭 패치와 상기 제 2 전자기 밴드 갭 패턴을 연결하도록 상기 제 2 전원층과 접지층 사이에 형성된 제 2 비아홀을 포함하는 것을 특징으로 하는 인쇄회로기판.
  5. 청구항 4에 있어서,
    상기 제 1 전자기 밴드 갭 패턴과 제 2 전자기 밴드 갭 패턴은 서로 독립적으로 형성된 것을 특징으로 하는 인쇄회로기판.
  6. 청구항 3에 있어서,
    상기 제 2 전원층은 상기 제 1 비아홀이 형성된 부분이 서로 이격되도록 형성된 것을 특징으로 하는 인쇄회로기판.
  7. 청구항 1에 있어서,
    상기 제 1 전자기 밴드 갭 셀은 상기 제 2 전자기 밴드 갭 셀 내부에 형성되 는 것을 특징으로 하는 인쇄회로기판.
  8. 청구항 1에 있어서,
    상기 접지층과 제 2 전원층 사이에 적층 된 신호층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
  9. 청구항 1에 있어서,
    상기 제 1 전원층과 제 2 전원층 사이에 적층 된 제 1 유전층;
    상기 제 2 전원층과 신호층 사이에 적층 된 제 2 유전층; 및
    상기 신호층과 접지층 사이에 적층 된 제 3 유전층을 더 포함하는 것을 특징으로 하는 인쇄회로기판.
KR1020090056032A 2009-06-23 2009-06-23 인쇄회로기판 KR101009152B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020090056032A KR101009152B1 (ko) 2009-06-23 2009-06-23 인쇄회로기판
US12/650,474 US20100319980A1 (en) 2009-06-23 2009-12-30 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090056032A KR101009152B1 (ko) 2009-06-23 2009-06-23 인쇄회로기판

Publications (2)

Publication Number Publication Date
KR20100137810A true KR20100137810A (ko) 2010-12-31
KR101009152B1 KR101009152B1 (ko) 2011-01-18

Family

ID=43353311

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090056032A KR101009152B1 (ko) 2009-06-23 2009-06-23 인쇄회로기판

Country Status (2)

Country Link
US (1) US20100319980A1 (ko)
KR (1) KR101009152B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11564912B2 (en) 2008-02-26 2023-01-31 Salix Pharmaceuticals, Inc. Methods for treating irritable bowel syndrome (IBS)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013071197A2 (en) * 2011-11-09 2013-05-16 Sanmina Corporation Printed circuit boards with embedded electro-optical passive element for higher bandwidth transmission
KR101271646B1 (ko) 2012-01-19 2013-06-11 한국과학기술원 전자기 밴드갭 패턴을 구비하는 적층 칩 패키지, 그 제조 방법 및 적층 칩 패키지를 포함하는 반도체 모듈
CN106604576B (zh) * 2016-12-30 2019-04-12 广州兴森快捷电路科技有限公司 线路板叠层方法与系统
US10477672B2 (en) * 2018-01-29 2019-11-12 Hewlett Packard Enterprise Development Lp Single ended vias with shared voids

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH073660Y2 (ja) * 1989-02-27 1995-01-30 任天堂株式会社 Ｅｍｉ対策用回路基板
JP2000183541A (ja) 1998-12-11 2000-06-30 Toshiba Iyo System Engineering Kk 多層プリント基板
US7327583B2 (en) * 2004-09-13 2008-02-05 Hewlett-Packard Development Company, L.P. Routing power and ground vias in a substrate
US7355125B2 (en) * 2005-11-17 2008-04-08 International Business Machines Corporation Printed circuit board and chip module
KR100846207B1 (ko) 2006-12-01 2008-07-15 (주)카이로넷 다층 인쇄회로기판 및 이의 제조 방법
US7612676B2 (en) * 2006-12-05 2009-11-03 The Hong Kong University Of Science And Technology RFID tag and antenna
KR100998720B1 (ko) * 2007-12-07 2010-12-07 삼성전기주식회사 전자기 밴드갭 구조물 및 인쇄회로기판

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11564912B2 (en) 2008-02-26 2023-01-31 Salix Pharmaceuticals, Inc. Methods for treating irritable bowel syndrome (IBS)

Also Published As

Publication number Publication date
US20100319980A1 (en) 2010-12-23
KR101009152B1 (ko) 2011-01-18

Similar Documents

Publication Publication Date Title
US8094429B2 (en) Multilayer capacitors and methods for making the same
KR101106434B1 (ko) 프린트 회로판
US8199522B2 (en) Printed circuit board
JP5945243B2 (ja) プリント回路基板、プリント回路基板の形成方法、及び、最終製品のメインボード
JP5265948B2 (ja) プリント回路基板、及び、最終製品のメインボード
TWI397089B (zh) 電容器、包含該電容器之電路板及積體電路承載基板
KR101055483B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
JPWO2012147803A1 (ja) ノイズ抑制構造を有する回路基板
KR101009152B1 (ko) 인쇄회로기판
US8492658B2 (en) Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance
US9119318B2 (en) Multilayer substrate module
KR101560476B1 (ko) 전자 회로 및 전자 기기
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
JP6338784B1 (ja) ノイズフィルタ
US7035082B2 (en) Structure of multi-electrode capacitor and method for manufacturing process of the same
US20070228578A1 (en) Circuit substrate
KR101055457B1 (ko) 전자기 밴드갭 구조물 및 이를 포함하는 인쇄회로기판
EP2670212B1 (en) A half bridge induction heating generator and a capacitor assembly for a half bridge induction heating generator
JP2013065800A (ja) プリント配線板
JP2008177363A (ja) 多層プリント配線板
KR20090032767A (ko) 내장형 박막 캐패시터
CN116744535A (zh) 一种印刷电路板及电子设备
JP2000151306A (ja) 半導体装置
KR20090072154A (ko) 다층 인쇄회로기판
JP2015018944A (ja) プリント回路板

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee