KR20090072154A - 다층 인쇄회로기판 - Google Patents

다층 인쇄회로기판 Download PDF

Info

Publication number
KR20090072154A
KR20090072154A KR1020070140178A KR20070140178A KR20090072154A KR 20090072154 A KR20090072154 A KR 20090072154A KR 1020070140178 A KR1020070140178 A KR 1020070140178A KR 20070140178 A KR20070140178 A KR 20070140178A KR 20090072154 A KR20090072154 A KR 20090072154A
Authority
KR
South Korea
Prior art keywords
printed circuit
circuit board
layers
high speed
speed operation
Prior art date
Application number
KR1020070140178A
Other languages
English (en)
Inventor
황영호
조일제
박영진
Original Assignee
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지전자 주식회사 filed Critical 엘지전자 주식회사
Priority to KR1020070140178A priority Critical patent/KR20090072154A/ko
Publication of KR20090072154A publication Critical patent/KR20090072154A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/025Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/0011Working of insulating substrates or insulating layers
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07Electric details
    • H05K2201/0776Resistance and impedance

Abstract

본 발명은 다층 인쇄회로기판에 관한 것으로서 고속동작 회로부가 실장되는 영역에 대응되는 다층 인쇄회로기판의 내부에 적어도 하나 이상의 기준 층을 형성하고, 그 하나 이상의 기준 층을 비아 홀(Via Hole)을 통해 신호 층 내의 전원패턴 또는 접지 패턴과 전기적으로 연결하여 고속동작 회로부의 임피던스를 매칭시키고, 고속 성능을 확보한다.
다층 인쇄회로기판, 다층 PCB, 기준 층, 임피던스 매칭, 고속동작, DDR 메모리

Description

다층 인쇄회로기판{MULTI-LAYER PRINTED CIRCUIT BOARD}
본 발명은 다층 인쇄회로기판에 관한 것이다.
보다 상세하게는 다층 인쇄회로기판의 전체 층수를 줄이면서 임피던스 매칭이 필요한 고속동작 회로부의 실장 영역에 대응되는 다층 인쇄회로기판의 내부에 기준 층을 형성하며, 그 기준 층을 신호 층의 접지 패턴 또는 전원패턴에 비아 홀(Via Hole)을 통해 전기적으로 연결하여 고속동작 회로부의 임피던스를 매칭시키고, 고속동작 회로부의 고속 성능을 확보할 수 있도록 한 다층 인쇄회로기판에 관한 것이다.
일반적으로 다층 인쇄회로기판은 FR(Frame Retadent)-4 등과 같은 절연체로 이루어진 보드의 일면, 양면 및 내부 면에 동박 등과 같은 도체로 패턴을 형성하고 있다. 그리고 다층 인쇄회로기판에 집적소자를 비롯한 각종 전자부품들을 배치하여 납땜하고, 이들 전자부품들간의 전기적 연결이 상기 도체의 패턴을 통해 이루어지도록 구현한 것이다.
이러한 다층 인쇄회로기판에 DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface) 등과 같이 고속으로 동작하는 고속동작 회로부를 실장할 경우에 고속동작 회로부의 임피던스를 매칭시켜 고속동작 회로부의 고속 성능을 확보할 수 있도록 해야 된다.
상기 고속동작 회로부의 임피던스 매칭을 위하여 통상적으로 다층 인쇄회로기판 내에 기준 층을 형성하고, 그 기준 층을 패턴이 형성된 신호 층 내의 접지 패턴 또는 전원 패턴과 전기적으로 연결하고 있다.
상기 기준 층은 다층 인쇄회로기판에서 고속으로 동작하는 고속동작 회로부가 실장된 영역에만 필요하나 종래에는 다층 인쇄회로기판의 내부의 전체 영역에 모두 기준 층을 형성하였다.
그러므로 다층 인쇄회로기판의 전체 층수가 증가하게 되고, 이로 인하여 필요 없이 다층 인쇄회로기판을 제조하는데 많은 비용이 증가하게 되었다.
본 발명은 상기한 바와 같은 종래의 다층 인쇄회로기판의 문제점을 해결하기 위하여 발명한 것으로서 다층 인쇄회로기판의 전체 영역에 기준 층을 형성하지 않고, 다층 인쇄회로기판에서 고속동작 회로부가 실장된 영역에 대응되는 다층 인쇄회로기판의 내부의 부분 영역에만 기준 층을 형성하고, 그 기준 층을 비아를 통해 신호 층의 접지패턴 또는 전원 패턴과 전기적으로 연결하는 다층 인쇄회로기판을 제공한다.
본 발명의 다층 인쇄회로기판에 따르면, 복수의 신호 층과, 상기 복수의 신호 층을 상호간에 전기적으로 절연시키는 복수의 절연층을 포함한다.
그리고 다층 인쇄회로기판에서 DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface) 등의 고속동작 회로부가 실장되는 영역에 대응되는 다층 인쇄회로기판의 내부의 부분 영역에, 고속동작 회로부의 임피던스를 매칭시키기 위한 기준 층을 형성하고, 그 기준 층을 상기 신호 층에 포함되어 있는 접지 패턴 또는 전원패턴과 비아 홀을 통해 전기적으로 연결한다.
그러므로 본 발명의 다층 인쇄회로기판은, 전원 패턴 및 접지 패턴을 포함하여 소정의 전자부품들을 전기적으로 연결하기 위한 패턴이 형성된 복수의 신호 층과, 상기 복수의 신호 층을 전기적으로 절연하기 위한 복수의 절연층과, 고속동작 회로부가 실장되는 영역에 대응되는 내부의 부분 영역에 상기 고속동작 회로부의 임피던스를 매칭시키기 위하여 형성되는 기준 층을 포함하여 구성됨을 특징으로 한다.
상기 고속동작 회로부는 DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface)들 중에서 어느 하나 이상이 실장되는 영역인 것을 특징으로 한다.
상기 기준 층은 하나 이상 복수 개이고, 비아 홀을 통해 상기 접지 패턴 또는 전원 패턴과 전기적으로 연결되는 것을 특징으로 한다.
본 발명은 다층 인쇄회로기판의 전체 영역에 기준 층을 형성하지 않고, 고속동작 회로부가 실장된 영역에 대응되는 다층 인쇄회로기판의 내부의 부분 영역에만 기준 층을 형성하고, 그 기준 층을 신호 층의 접지패턴 또는 전원 패턴과 전기적으로 연결함으로써 고속동작 회로부의 임피던스 매칭을 확보하고, 다층 인쇄회로기판의 두께를 얇게 형성함은 물론 다층 인쇄회로기판의 제조비용을 줄일 수 있다.
이하의 상세한 설명은 예시에 지나지 않으며, 본 발명의 실시 예를 도시한 것에 불과하다. 또한 본 발명의 원리와 개념은 가장 유용하고, 쉽게 설명할 목적으로 제공된다. 따라서, 본 발명의 기본 이해를 위한 필요 이상의 자세한 구조를 제공하고자 하지 않았음은 물론 통상의 지식을 가진 자가 본 발명의 실체에서 실시될 수 있는 여러 가지의 형태들을 도면을 통해 예시한다.
도 1은 일반적인 다층 인쇄회로기판의 구성을 보인 종단면도이다. 여기서, 부호 102, 104, 106 및 108은 신호 층이다. 상기 신호 층(102, 104, 106, 108)들은 전원 패턴 및 접지 패턴을 비롯하여 다층 인쇄회로기판에 실장되는 각종 전자부품들을 전기적으로 연결하기 위한 소정의 패턴들이 형성된다.
부호 110 및 112는 기준 층이다. 상기 기준 층(110,112)은 예를 들면, 제 2 층 및 제 5 층에 형성된다. 그리고 상기 기준 층(110, 112)은 상기 신호 층(102, 104, 106, 108)들에 형성되어 있는 접지 패턴 또는 전원 패턴과 비아 홀(도면에 도시되지 않았음)을 통해 전기적으로 연결된다.
예를 들면, 상기 기준 층(110, 112)이 비아 홀을 통해 상기 신호 층(102, 104, 106, 108)들에 형성되어 있는 접지 패턴과 전기적으로 연결될 경우에 상기 기준 층(110, 112)은 다층 인쇄회로기판의 전체 면적에 접지 패턴이 형성될 수 있다. 그리고 상기 기준 층(110, 112)이 비아 홀을 통해 상기 신호 층(102, 104, 106, 108)들에 형성되어 있는 전원 패턴과 전기적으로 연결될 경우에는 다층 인쇄회로기판의 전체 면적이 다층 인쇄회로기판에 공급되는 전원전압의 종류에 따라 복수 개로 분할되어 패턴이 형성될 수 있다.
부호 114는 절연층이다. 상기 절연층(114)은 예를 들면, FR-4 등과 같은 절연체로 이루어지는 것으로서 상기 신호 층(102, 104, 106, 108)들과 상기 기준 층(110, 112)들을 상호간에 전기적으로 절연시킨다.
이와 같이 구성된 다층 인쇄회로기판은 다층 인쇄회로기판의 전체 면적에 기준 층(110, 112)을 형성하고 있다.
그러므로 기준 층(110, 112)을 확보하기 위하여 다층 인쇄회로기판의 전체 층수가 증가하게 되고, 이로 인하여 다층 인쇄회로기판의 제조비용이 증가하게 된다.
도 2는 본 발명의 다층 인쇄회로기판의 바람직한 실시 예의 구성을 보인 종단면도이다. 여기서, 부호 202, 204, 206 및 208은 신호 층이다. 상기 신호 층(202, 204, 206, 208)들은 전원 패턴 및 접지 패턴을 비롯하여 다층 인쇄회로기판에 실장되는 각종 전자부품들을 전기적으로 연결하기 위한 소정의 패턴들이 형성된다.
부호 210은 절연층이다. 상기 절연층(210)은 예를 들면, FR-4 등과 같은 절연체로 이루어지는 것으로서 상기 신호 층(202, 204, 206, 208)들을 상호간에 전기적으로 절연시킨다.
이러한 구성을 가지는 다층 인쇄회로기판에 있어서, 본 발명은 상부에 DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface) 등과 같이 고속으로 동작하는 고속동작 회로부(212)가 실장될 경우에 임피던스 매칭을 위하여 상기 고속동작 회로부(212)가 실장된 영역에 대응되는 다층 인쇄회로기판의 내부 영역에만 기준 층(214, 216)을 형성한다.
그리고 상기 기준 층(214, 216)들은 비아 홀(도면에 도시되지 않았음)을 통해, 상기 신호 층(202, 204, 206, 208)들에 형성되어 있는 전원 패턴 및 접지 패턴과 전기적으로 연결시킨다.
이와 같이 구성된 본 발명은 다층 인쇄회로기판의 전체 면적에 기준 층을 형성하지 않고, 고속동작 회로부(212)가 실장되어 임피던스 매칭이 필요한 영역에 대응되는 다층 인쇄회로기판의 내부의 일부 영역에만 부분적으로 기준 층(214, 216)을 형성하고, 그 기준 층(214, 216)을 비아 홀을 통해, 신호 층(202, 204, 206, 208)들에 형성되어 있는 전원 패턴 및 접지 패턴과 전기적으로 연결시킨다.
그러므로 다층 인쇄회로기판의 내부의 일부 영역에만 부분적으로 형성한 기준 층(214, 216)에 의해 고속동작 회로부(212)의 임피던스를 매칭시키고, 이로 인하여 고속동작 회로부(212)의 고속 동작성능을 확보할 수 있다.
또한 본 발명의 다층 인쇄회로기판은 내부의 일부 영역에만 부분적으로 기준 층(214, 216)을 형성함으로써 다층 인쇄회로기판의 전체 층수는 증가시키지 않게 되고, 이로 인하여 다층 인쇄회로기판을 제조하는데 소요되는 비용을 절감할 수 있다.
이상에서는 대표적인 실시 예를 통하여 본 발명에 대하여 상세하게 설명하였으나, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 상술한 실시 예에 대하여 본 발명의 범주에서 벗어나지 않는 한도 내에서 다양한 변형이 가능함을 이해할 것이다.
그러므로 본 발명의 권리범위는 설명된 실시 예에 국한되어 정해져서는 안 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.
본 발명은 다층 인쇄회로기판에 DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface) 등과 같이 고속으로 동작하는 고속동작 회로부를 실장할 경우에 고속동작 회로부가 실장된 영역에 대응하는 다층 인쇄회로기판의 내부의 부분영역에만 기준 층을 형성하여 고속동작 회로부의 임피던스를 매칭시키고, 고속 동작을 확보하며, 다층 인쇄회로기판의 층수를 줄여 다층 인쇄회로기판을 제조하는데 필요한 비용을 줄인다.
도 1은 일반적인 다층 인쇄회로기판의 구성을 보인 종단면도, 및
도 2는 본 발명의 다층 인쇄회로기판의 바람직한 실시 예의 구성을 보인 종단면도이다.

Claims (4)

  1. 전원 패턴 및 접지 패턴을 포함하여 소정의 전자부품들을 전기적으로 연결하기 위한 패턴이 형성된 복수의 신호 층;
    상기 복수의 신호 층을 전기적으로 절연하기 위한 복수의 절연층;
    고속동작 회로부가 실장되는 영역에 대응되는 내부의 부분 영역에 상기 고속동작 회로부의 임피던스를 매칭시키기 위하여 형성되는 기준 층을 포함하여 구성된 다층 인쇄회로기판.
  2. 제 1 항에 있어서, 상기 고속동작 회로부는;
    DDR(Dual Data Rate) 메모리, USB(Universal Serial Bus) 및 HDMI(High Density Multimedia Interface)들 중에서 어느 하나 이상이 실장되는 영역인 것을 특징으로 하는 다층 인쇄회로기판.
  3. 제 1 항에 있어서, 상기 기준 층은;
    하나 이상 복수 개인 것을 특징으로 하는 다층 인쇄회로기판.
  4. 제 1 항에 있어서, 상기 기준 층은;
    비아 홀을 통해 상기 접지 패턴 또는 전원 패턴과 전기적으로 연결되는 것을 특징으로 하는 다층 인쇄회로기판.
KR1020070140178A 2007-12-28 2007-12-28 다층 인쇄회로기판 KR20090072154A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070140178A KR20090072154A (ko) 2007-12-28 2007-12-28 다층 인쇄회로기판

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070140178A KR20090072154A (ko) 2007-12-28 2007-12-28 다층 인쇄회로기판

Publications (1)

Publication Number Publication Date
KR20090072154A true KR20090072154A (ko) 2009-07-02

Family

ID=41329410

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070140178A KR20090072154A (ko) 2007-12-28 2007-12-28 다층 인쇄회로기판

Country Status (1)

Country Link
KR (1) KR20090072154A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109743834A (zh) * 2018-12-28 2019-05-10 郑州云海信息技术有限公司 一种优化usb链路阻抗的方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109743834A (zh) * 2018-12-28 2019-05-10 郑州云海信息技术有限公司 一种优化usb链路阻抗的方法

Similar Documents

Publication Publication Date Title
US6236572B1 (en) Controlled impedance bus and method for a computer system
KR101420543B1 (ko) 다층기판
US7408120B2 (en) Printed circuit board having axially parallel via holes
US6621012B2 (en) Insertion of electrical component within a via of a printed circuit board
KR101145038B1 (ko) 프린트 배선판
US7781889B2 (en) Shielded via
US20060185890A1 (en) Air void via tuning
US20100124035A1 (en) Integrating Capacitors Into Vias Of Printed Circuit Boards
TW200733842A (en) Multilayer printed wiring board and method for producing the same
JP2004235629A (ja) 高速性能を有する印刷回路基板とその製造方法
US20070045000A1 (en) Multilayer printed circuit board
ATE553636T1 (de) Leiterplattentopologie für eine hochfrequenzschaltung
US8802999B2 (en) Embedded printed circuit board and manufacturing method thereof
KR101497230B1 (ko) 전자부품 내장기판 및 전자부품 내장기판 제조방법
JP2007128929A (ja) メタルコア基板及びその製造方法並びに電気接続箱
US8198549B2 (en) Multi-layer printed wiring board
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
KR101009152B1 (ko) 인쇄회로기판
KR100846931B1 (ko) 인쇄회로기판조립체
US20110011634A1 (en) Circuit package with integrated direct-current (dc) blocking capacitor
US7671282B2 (en) Structure of a circuit board for improving the performance of routing traces
US20070075418A1 (en) Emi shielding device for pcb
KR20090072154A (ko) 다층 인쇄회로기판
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
US20120234590A1 (en) Printed circuit board

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination