JP2014107299A - 多層配線基板 - Google Patents
多層配線基板 Download PDFInfo
- Publication number
- JP2014107299A JP2014107299A JP2012256796A JP2012256796A JP2014107299A JP 2014107299 A JP2014107299 A JP 2014107299A JP 2012256796 A JP2012256796 A JP 2012256796A JP 2012256796 A JP2012256796 A JP 2012256796A JP 2014107299 A JP2014107299 A JP 2014107299A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- power supply
- electrode
- signal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【解決手段】信号を出力する第1の素子4と、その信号を入力する第2の素子5とが実装され、第1及び第2の素子4,5に共通に設けられ、第2の素子5が入力した信号のリターン電流Ir1の帰路となる第1のグランド層23と、第1のグランド層23に誘電体層210を介して隣接して設けられ、第1の素子4に第1の電源電極203を介して電源を供給する第1の電源層21と、第2の素子5に電源を供給し、第1の電源層21から独立して設けられた第2の電源層22とを備え、第1の電源層21は、第1のグランド層23と第1の電源層21との間を変位電流として、第1のグランド層23に流れるリターン電流Ir1を変位電流Id1として第1の素子4に第1の電源電極203を介して帰還させる。
【選択図】図1
Description
[1]信号電極を介して信号を出力する第1の素子と、前記第1の素子から出力された前記信号を入力する第2の素子が実装され、前記第1及び第2の素子に共通に設けられ、前記第2の素子が入力した前記信号のリターン電流の帰路となるグランド層と、前記グランド層に誘電体層を介して隣接して設けられ、前記第1の素子に前記第1の電源電極を介して電源を供給する第1の電源層と、前記第2の素子に電源を供給し、前記第1の電源層から独立して設けられた第2の電源層とを有し、前記第1の電源層は、前記グランド層と前記第1の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第1の電源電極を介して前記第1の素子に帰還させる多層配線基板。
[2]前記信号電極は、前記グランド電極よりも前記第1の電源電極の近くに設けられ、前記第1の素子から信号が出力される経路と前記第1の電源層から前記第1の素子に電源を供給する経路が容量結合する請求項1記載の多層配線基板。
[3]前記電源層と前記グランド層とを接続するコンデンサを備え、
前記コンデンサは、前記グランド層を流れる前記信号のリターン電流の低周波成分を前記第1の電源層にバイパスする請求項1又は2記載の多層配線基板
[4]前記第1及び第2の素子は、互いに通信を行うものであり、前記第2の電源層は、誘電体層を介して前記グランド層に隣接して設けられ、第2の電源電極を介して前記第2の素子に電源を供給し、前記グランド層と前記第2の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第2の電源電極を介して前記第2の素子に帰還させる請求項1乃至3のいずれか1項記載の多層配線基板。
図1は、本発明の第1の実施の形態に係る半導体装置の構成の一例を示す断面図である。図2(a)は、図1に示す多層配線基板の第5層の平面図、図2(b)は、図1に示す多層配線基板の第6層の平面図である。なお、図2(a),(b)は、図1に示されない周辺部分についても図示している。
多層配線基板2は、第2の素子5が入力した信号のリターン電流Ir1の帰路となる第1のグランド層23と、多層配線基板2の裏面20bに形成され、第1の素子4に、例えば1.5Vの電源を供給する第1の電源層21と、多層配線基板2の裏面20bに形成され、第2の素子5に、例えば第1の素子4と同電位(1.5V)の電源を供給する第2の電源層22と、第1の素子4から第2の素子5に出力される信号の経路となる信号配線層25と、第1のグランド層23を流れるリターン電流Ir1の低周波成分を第1の電源層21にバイパスするコンデンサ(図2(b)参照)28と、実装面20aに配置されたグランド電極201及び第1の電源電極203と、電極204とを備える。なお、電極204は、図示しない信号配線層と接続する。第1のグランド層23は、グランド層の一例である。
実装基板3は、第1の素子4のグランド電位となるグランド層31と、第1の素子4に電源を供給する電源層32と、第1の素子4から信号が出力される信号配線層33と、第1の素子4とビア34b,34c,34d等を接続する電極35a〜35fとを備える。
第1の実施の形態の動作の一例について説明する。まず、第1の素子4が出力する信号と、リターン電流Ir1の流れについて説明する。
第1の素子4から出力された信号の電流及びリターン電流の電流密度について比較例と比較して説明する。
次に、本実施の形態に係る第1の素子4が第2の素子5に出力した信号の減衰量について比較例と比較して説明する。
(a)第2の電源層22を第1の電源層21から独立して設けることで、第1の素子4の動作を停止するとともに第2の素子5に電源を継続して供給することが可能となり、電源層が独立していない構成に比べて半導体装置1の消費電力量を抑えることができる。
図6は、本発明の第2の実施の形態に係る半導体装置の一例を示す断面図である。
第2の実施の形態の動作の一例について説明する。
第1の素子5が入力した信号のリターン電流を第1のグランド層23に隣接した第2の電源層22に変位電流Id4として帰還させることで、第2の素子5から出力した信号の減衰量が改善する。
以上、本発明の実施の形態を説明したが、本発明の実施の形態は、上記第1及び第2の実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々の対応において実施することが可能である。例えば、本発明では、多層配線基板2は、6層の第1乃至第6の導電体層211〜216を有するものとして説明したが、6層以外の導電体層を有する構成とすることができる。
Claims (4)
- 実装面に設けられ、信号を出力する第1の素子が接続される信号電極、第1の電源電極及びグランド電極と、
前記実装面に設けられ、前記第1の素子から前記信号電極を介して出力された前記信号を入力する第2の素子が接続される電極と、
前記第1及び第2の素子に共通に設けられ、前記第2の素子が入力した前記信号のリターン電流の帰路となるグランド層と、
前記グランド層と誘電体層を介して隣接して設けられ、前記第1の素子に前記第1の電源電極を介して電源を供給する第1の電源層と、
前記第1の電源層から独立して設けられ、前記第2の素子に電源を供給する第2の電源層とを有し、
前記第1の電源層は、前記グランド層と前記第1の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第1の電源電極を介して前記第1の素子に帰還させる多層配線基板。 - 前記信号電極は、前記グランド電極よりも前記第1の電源電極の近くに設けられ、前記第1の素子から信号が出力される経路と前記第1の電源層から前記第1の素子に電源を供給する経路との容量性及び誘導性の結合が、前記第1の素子から信号が出力される経路と前記第1の素子と前記グランド層をグランド電位で結ぶ経路との容量性及び誘導性結合よりも小さい請求項1記載の多層配線基板。
- 前記電源層と前記グランド層とを接続するコンデンサを備え、
前記コンデンサは、前記グランド層を流れる前記信号のリターン電流の低周波成分を前記第1の電源層にバイパスする請求項1又は2記載の多層配線基板 - 前記第1及び第2の素子は、互いに通信を行うものであり、
前記第2の電源層は、誘電体層を介して前記グランド層に隣接して設けられ、第2の電源電極を介して前記第2の素子に電源を供給し、前記グランド層と前記第2の電源層との間は変位電流として、前記グランド層に流れる前記リターン電流を前記第2の電源電極を介して前記第2の素子に帰還させる請求項1乃至3のいずれか1項記載の多層配線基板。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012256796A JP5942814B2 (ja) | 2012-11-22 | 2012-11-22 | 多層配線基板 |
US13/922,349 US8913401B2 (en) | 2012-11-14 | 2013-06-20 | Multilayer wiring board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012256796A JP5942814B2 (ja) | 2012-11-22 | 2012-11-22 | 多層配線基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014107299A true JP2014107299A (ja) | 2014-06-09 |
JP5942814B2 JP5942814B2 (ja) | 2016-06-29 |
Family
ID=51028559
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012256796A Active JP5942814B2 (ja) | 2012-11-14 | 2012-11-22 | 多層配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5942814B2 (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326462A (ja) * | 2000-05-12 | 2001-11-22 | Matsushita Electric Ind Co Ltd | プリント配線板 |
WO2006134914A1 (ja) * | 2005-06-13 | 2006-12-21 | Ibiden Co., Ltd. | プリント配線板 |
-
2012
- 2012-11-22 JP JP2012256796A patent/JP5942814B2/ja active Active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001326462A (ja) * | 2000-05-12 | 2001-11-22 | Matsushita Electric Ind Co Ltd | プリント配線板 |
WO2006134914A1 (ja) * | 2005-06-13 | 2006-12-21 | Ibiden Co., Ltd. | プリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP5942814B2 (ja) | 2016-06-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8913401B2 (en) | Multilayer wiring board | |
JP4689461B2 (ja) | プリント基板 | |
JP6153319B2 (ja) | プリント回路板、プリント配線板及び電子機器 | |
JP5354949B2 (ja) | プリント回路板 | |
KR101385167B1 (ko) | 프린트 회로판 | |
US9326370B2 (en) | Printed circuit board | |
KR100598118B1 (ko) | 적층형 인쇄회로기판 | |
KR101227750B1 (ko) | 반도체 ic 내장 모듈 | |
JP6671551B1 (ja) | 多層プリント基板 | |
US8332790B1 (en) | Capacitive decoupling method and module | |
JP2007129197A (ja) | 共通結合領域を持つ埋め込みキャパシタデバイス | |
JP2001044591A (ja) | 配線基板 | |
WO2018142611A1 (ja) | ノイズフィルタ | |
JP5942814B2 (ja) | 多層配線基板 | |
US8125794B2 (en) | Multilayer printed wiring board and electronic device using the same | |
JP5939137B2 (ja) | 多層配線基板 | |
WO2011058720A1 (en) | Semiconductor device | |
JP2007088396A (ja) | デジタルチューナ用多層基板および多層基板 | |
TWI444115B (zh) | 印刷電路板和晶片系統 | |
JP2010062180A (ja) | 多層プリント配線板 | |
WO2012153835A1 (ja) | プリント配線基板 | |
WO2019234828A1 (ja) | 多層プリント回路基板 | |
JP2005183790A (ja) | プリント配線基板 | |
US9893701B1 (en) | Power filtering circuit and method | |
JP7058563B2 (ja) | 回路基板ユニット |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150306 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20160105 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20160301 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20160426 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20160509 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5942814 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |