CN114189980A - 电路板组件 - Google Patents
电路板组件 Download PDFInfo
- Publication number
- CN114189980A CN114189980A CN202111538020.0A CN202111538020A CN114189980A CN 114189980 A CN114189980 A CN 114189980A CN 202111538020 A CN202111538020 A CN 202111538020A CN 114189980 A CN114189980 A CN 114189980A
- Authority
- CN
- China
- Prior art keywords
- circuit
- discrete component
- pads
- sub
- circuit board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000003466 welding Methods 0.000 claims abstract description 9
- 239000003990 capacitor Substances 0.000 claims description 31
- 238000005476 soldering Methods 0.000 claims description 9
- 239000011324 bead Substances 0.000 claims description 4
- -1 inductor Substances 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 8
- 229910000679 solder Inorganic materials 0.000 description 6
- 230000002457 bidirectional effect Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000000087 stabilizing effect Effects 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/094—Array of pads or lands differing from one another, e.g. in size, pitch, thickness; Using different connections on the pads
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
本申请提供一种电路板组件，包括电路板，电路板上设置有第一电路、用于焊接分立元件的器件焊盘、以及第二电路，分立元件具有两个引脚，与两个引脚中的一个引脚对应的器件焊盘具有两个分开的第一子焊盘，两个分开的第一子焊盘分别通过走线连接第一电路的信号端和第二电路的信号端，与两个引脚中的另一个引脚对应的器件焊盘具有两个分开的第二子焊盘，两个分开的第二子焊盘分别通过走线连接第一电路的信号端和第二电路的信号端，当分立元件焊接在对应的器件焊盘上时，实现第一电路的信号端与第二电路的信号端的低阻值连通。本申请提供一种新的灵活的电路连接方式。
Description
技术领域
本申请属于印刷电路板技术领域，具体涉及一种电路板组件，其实现了一种低导通阻抗电路网络连接方式。
背景技术
传统的电路板组件中，在电路板上设置器件焊盘，然后通过焊锡将元器件(分立元件、集成电路等)焊接在器件焊盘上。器件焊盘通常是一个倒角或不倒角的矩形，其与元器件的一个引脚对应焊接在一起。
例如，参考图1，在电路板上设置有一个供电电路S(图1中仅示出了其中的电源输出端VDD)和一个稳压电路(仅示出了其中的电容C)。供电电路S的电源输出端VDD与电容C的一极之间串联一个0欧姆电阻。图1中示出了用于焊接0欧姆电阻的两个整体焊盘P0，每一个整体焊盘P0固定0欧姆电阻的一个电极。此时，0欧姆电阻相当于一段导线。当需要进行一些电路调试工作时，将0欧姆电阻解焊，即可断开供电电路S与稳压电路，而无需进行割线。
又例如，参考图2，在电路板上设置有一个供电电路S(仅示出了其中的电源输出端VDD)和三个受电电路(分别以电容C1、C2和C3替代表示，受电电路例如是一个射频电路)。整体焊盘P2用于焊接一个NMOS管的栅极，整体焊盘P1用于焊接该NMOS管的漏极，整体焊盘P0用于焊接该NMOS管的源极。该NMOS管的源极分别通过三个0欧姆电阻R01、R02和R03连接到三个受电电路。设置0欧姆电阻R01、R02和R03的目的是为了避免自动布线程序将三个受电电路的电源输入端(以三个电容C1、C2和C3的非接地端替代表示)自动用导线相连，从而增大三个受电电路之间的相互干扰。如果没有0欧姆电阻R01、R02和R03，自动布线程序会默认三个受电电路属于同一网络，而用一根导线末端三分叉的方式将电源输出端与三个受电电路的电源输入端相连。一旦设计人员忽略了该问题，将导致三个受电电路之间的相互干扰增大。
发明内容
本申请的目的在于提供一种电路板组件。
本申请采用如下技术方案：一种电路板组件，包括：电路板，所述电路板上设置有第一电路、用于焊接分立元件的器件焊盘、以及第二电路，所述分立元件具有两个引脚，与所述两个引脚中的一个引脚对应的器件焊盘具有两个分开的第一子焊盘，所述两个分开的第一子焊盘分别通过走线连接所述第一电路的信号端和所述第二电路的信号端，与所述两个引脚中的另一个引脚对应的器件焊盘具有两个分开的第二子焊盘，所述两个分开的第二子焊盘分别通过走线连接所述第一电路的所述信号端和所述第二电路的所述信号端，当所述分立元件焊接在对应的器件焊盘上时，实现所述信号端与所述信号端的低阻值连通。
本申请还采用如下技术方案：一种电路板组件，包括电路板，所述电路板上设置有第一电路、用于焊接分立元件的器件焊盘、以及多个第二电路，所述分立元件具有至少两个引脚，所述分立元件的一个引脚对应的器件焊盘具有多个分开的子焊盘，所述多个分开的子焊盘分别通过走线连接所述多个第二电路中的一个第二电路的信号端，所述分立元件的另一个引脚对应的器件焊盘通过走线连接所述第一电路的信号端，所述分立元件的除与所述第二电路的信号端相连的引脚外的其余引脚各自对应一个整体焊盘，所述整体焊盘与所述子焊盘彼此分开；当所述分立元件焊接至对应的器件焊盘上且所述分立元件处于导通状态时，所述第二电路的信号端通过所述分立元件与所述第一电路的信号端连通。
与现有技术相比，本申请的有益效果为：通过在电路板上焊接分立元件(该分立元件的至少一个引脚对应的器件焊盘是由多个分开的子焊盘构成的)，可以实现一个或多个第二电路与第一电路之间的连通，从而提供了一种新的低导通阻抗电路网络连接方式。当该分立元件用于第一电路与一个第二电路的连通时，可以使得分立元件的选择更加灵活、连通电阻更低。当该分立元件用于第一电路与多个第二电路的连通时，由于各个子焊盘在电气上是彼此独立的，多个第二电路不会被自动布线程序误认属于同一电路网络，因而无需像图2那样为每一个第二电路设置一个0欧姆电阻。由于省去了多个0欧姆电阻，既能降低电路板组件的成本，又能节约布线面积。
附图说明
图1是相关技术中一种电路板组件的电路图。
图2是相关技术中另一种电路板组件的电路图。
图3a是根据本申请实施例的电路板组件的电路图。
图3b是图3a所示电路板组件在焊接上分立元件后的电路图。
图4是根据本申请另一实施例的电路板组件的电路图。
图5是根据本申请另一实施例的电路板组件的电路图。
具体实施方式
在本申请中，应理解，诸如“包括”或“具有”等术语旨在指示本说明书中存在所公开的特征、数字、步骤、行为、部件、部分或其组合，但是并不排除存在一个或多个其他特征、数字、步骤、行为、部件、部分或其组合的可能性。
另外还需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。
下面结合附图所示的实施例对本申请作进一步说明。
本申请的实施例提供一种电路板组件，包括电路板，电路板上设置有第一电路、用于焊接分立元件的器件焊盘、以及第二电路，分立元件具有两个引脚，与两个引脚中的一个引脚对应的器件焊盘具有两个分开的第一子焊盘，两个分开的第一子焊盘分别通过走线连接第一电路的信号端和第二电路的信号端，与两个引脚中的另一个引脚对应的器件焊盘具有两个分开的第二子焊盘，两个分开的第二子焊盘分别通过走线连接第一电路的信号端和第二电路的信号端，当分立元件焊接在对应的器件焊盘上时，实现第一电路的信号端与第二电路的信号端的低阻值连通。
具体地，参考图3a和图3b，在电路板上，电源焊盘VDD用于接收电源电压或者作为电源电路的电源输出端。电源焊盘VDD作为第一电路DL1的信号端的一个示例。实际的第一电路DL1可以是一个电路网络或者任意已知的电路。第二电路用一个电容C简化表示。
实际的第二电路可以具有更多的元器件，其可以是一个电路网络或者任意已知的电路。第一电路DL1和第二电路的电路功能可以是各种已知的电路功能。两个第一子焊盘SP1彼此靠近但彼此分开，两个第二子焊盘SP2彼此靠近但彼此分开。
参考图3b，当需要将电容C与第一电路DL1的电源焊盘VDD连通时，可以将一个两引脚分立元件D的一个引脚D1焊接在两个第一子焊盘SP1上，将该两引脚分立元件D的另一个引脚的D2焊接在两个第二子焊盘SP2上。此时，两个第一子焊盘SP1通过焊锡实现电连接，两个第二子焊盘SP2通过焊锡实现电连接。
在焊接过程中，两个第一子焊盘SP1以极低的电阻值彼此连通，两个第二子焊盘SP2以极低的电阻值彼此连通，从而电容C以极低的电阻值与第一电路DL1的电源焊盘VDD连通。电容C一端接地，另一端连接信号端VIO。当需要断开电容C与电源焊盘VDD的连通时(例如在一些电路调试的场景中)，将该分立元件D1解焊并去除焊锡即可。
信号端VIO是第二电路与外界交互的信号端的简化表示。该示例中，电容C的非接地端同时作为与第一电路DL1交互的信号端的简化示例。第一电路DL1可以向第二电路提供各种类型的信号，不限于电源电压。当然，信号的传递方向也可以是从第二电路向第一电路DL1传递信号，或者信号的传递方向是双向的。通过焊接分立元件的方式实现第一电路DL1与第二电路的连通，也与电路板组件的现有制作工艺(先焊接再回流)相适应。如果没有该分立元件，在回流工艺中焊锡会彼此分开并分别集中在各个子焊盘Sp1、Sp2上。
任意不影响该电路板组件正常工作的两引脚分立元件均可以用于该电路板组件，例如分立元件为电阻、电容、电感、磁珠或二极管。
具体地，分立元件可以为贴片封装。当然，分立元件也可以是插件封装。
本申请的实施例还提供一种电路板组件，包括电路板，电路板上设置有至少一个第一电路、用于焊接分立元件的器件焊盘、以及多个第二电路，分立元件具有至少两个引脚，分立元件的一个引脚对应的器件焊盘具有多个分开的子焊盘，多个分开的子焊盘分别通过走线连接多个第二电路中的一个第二电路的信号端，分立元件的另一个引脚对应的器件焊盘通过走线连接第一电路的信号端，分立元件的除与所述第二电路的信号端相连的引脚外的其余引脚各自对应一个整体焊盘，整体焊盘与子焊盘彼此分开；当分立元件焊接至对应的器件焊盘上且分立元件处于导通状态时，第二电路的信号端通过分立元件与第一电路的信号端连通。
在这种实施方式中，通过焊接分立元件，实现多个第二电路与第一电路之间的连通。
例如参考图4，分立元件为NMOS管，NMOS管的栅极和漏极对应的焊盘为整体焊盘P2、P1，NMOS管的源极对应的焊盘为多个分开的子焊盘SP3、SP4、SP5。第一电路DL1的电源焊盘VDD与器件焊盘P1相连。三个第二电路以电容C1、C2和C3简化表示。电容C1一端接地，另一端连接输入输出端VIO1。电容C2一端接地，另一端连接输入输出端VIO2。电容C3一端接地，另一端连接输入输出端VIO3。
当将NMOS管的栅极焊接在整体焊盘P2，将NMOS管的漏极焊接在整体焊盘P1、并且NMOS管的源极焊接在子焊盘SP3、SP4、SP5上时，如NMOS管的栅极接收合适的高电平电压(由电源焊盘V5_USB提供)，可以实现NMOS管的导通。进而实现三个第二电路与电源焊盘VDD(用于接收电源电压或者作为一个产生电源电压的电路的输出端)的连通。
由于子焊盘SP3、SP4和SP5在原理图上分属于不同的网络，在进行自动布线时，三个第二电路并不会直接连在一起，而是分别通过走线连接至三个子焊盘SP3、SP4和SP5。当需要进行电路调试时，可以将NMOS管解焊并且将焊锡移除，电容C1、电容C2与电容C3仍是彼此分开的。
信号端VIO1、VIO2和VIO3是第二电路与外界信息交互的信号端的简化表示。电源焊盘VDD作为第一电路的信号端的简化表示。电容C1、电容C2与电容C3的非接地端作为第二电路与第一电路交互的信号端。第一电路可以是任意已知的电路(或者有时也可以称为电路网络)。第一电路的信号端可以向第二电路的信号端提供各种类型的信号，不限于电源电压信号。当然，信号的传递方向也可以是从第二电路向第一电路传递信号，或者信号的传递方向也可以是双向的。
本领域技术人员公知的是，不论是NMOS管还是PMOS管，其源极和漏极的定义是依赖于二者接收的电压的高低。当二者接收的电压高低关系改变后，源极和漏极的位置也会替换。故可以用第一极和第二极来标识MOS管的源极和漏极。
又例如参考图5，分立元件为二极管，二极管的阴极对应的器件焊盘具有多个分开子焊盘SP6、SP7，二极管的阳极对应的器件焊盘为整体焊盘P3。多个第二电路以电容C4、C5简化表示。电容C4一端接地，另一端连接输入输出端VIO4。电容C5一端接地，另一端连接输入输出端VIO5。电源焊盘VDD作为第一电路DL1的信号端的示例性表示。电源焊盘VDD可以是从外部接收电源电压，也可以是电路板上的电压产生电路的一个输出端。
当将二极管的阳极焊接在整体焊盘P3，将二极管的阴极焊接在子焊盘SP6、SP7上时，可以实现电源焊盘VDD与电容C4的连通，电源焊盘VDD与电容C5的连通，如此实现两个信号端与信号端的连通。而当二极管解焊并且焊锡被移出后，电容C4与电容C5是彼此分开的。端VIO4和VIO5是第二电路与外界信息交互的端的简化表示。
由于子焊盘SP6和SP7在原理图上即分属于不同的电路网络，在自动布线时，两个第二电路的信号端并不会直接连在一起，而是一个第二电路通过走线连接至子焊盘SP6，另一个第二电路通过走线连接至子焊盘SP7。
第一电路DL1可以向第二电路提供各种类型的信号，不限于电源电压。当然，信号的传递方向也可以是从第二电路向第一电路DL1传递信号。
以上实施例中，均可以省去0欧姆电阻。这进一步还能够降低电路板组件的成本。
除此之外，分立元件还可以是电阻、电容、电感或磁珠等。
具体地，分立元件为贴片封装。当然，分立元件也可以是插件封装。
本申请中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。
本申请的保护范围不限于上述的实施例，显然，本领域的技术人员可以对本申请进行各种改动和变形而不脱离本申请的范围和精神。倘若这些改动和变形属于本申请权利要求及其等同技术的范围，则本申请的意图也包含这些改动和变形在内。
Claims (8)
1.一种电路板组件，其特征在于，包括电路板，所述电路板上设置有第一电路、用于焊接分立元件的器件焊盘、以及第二电路，所述分立元件具有两个引脚，与所述两个引脚中的一个引脚对应的器件焊盘具有两个分开的第一子焊盘，所述两个分开的第一子焊盘分别通过走线连接所述第一电路的信号端和所述第二电路的信号端，与所述两个引脚中的另一个引脚对应的器件焊盘具有两个分开的第二子焊盘，所述两个分开的第二子焊盘分别通过走线连接所述第一电路的所述信号端和所述第二电路的所述信号端，当所述分立元件焊接在对应的器件焊盘上时，实现所述第一电路的信号端与所述第二电路的信号端的低阻值连通。
2.根据权利要求1所述的电路板组件，其特征在于，所述分立元件为电阻、电容、电感、磁珠或二极管。
3.根据权利要求1所述的电路板组件，其特征在于，所述分立元件为贴片封装或插件封装。
4.一种电路板组件，其特征在于，包括电路板，所述电路板上设置有第一电路、用于焊接分立元件的器件焊盘、以及多个第二电路，所述分立元件具有至少两个引脚，所述分立元件的一个引脚对应的器件焊盘具有多个分开的子焊盘，所述多个分开的子焊盘分别通过走线连接所述多个第二电路中的一个第二电路的信号端，所述分立元件的另一个引脚对应的器件焊盘通过走线连接所述第一电路的信号端，所述分立元件的除与所述第二电路的信号端相连的引脚外的其余引脚各自对应一个整体焊盘，所述整体焊盘与所述子焊盘彼此分开；当所述分立元件焊接至对应的器件焊盘上且所述分立元件处于导通状态时，所述第二电路的信号端通过所述分立元件与所述第一电路的信号端连通。
5.根据权利要求4所述的电路板组件，其特征在于，所述分立元件为二极管，所述二极管的阴极对应的器件焊盘具有多个分开子焊盘。
6.根据权利要求4所述的电路板组件，其特征在于，所述分立元件为MOS管，所述MOS管的栅极和第一极对应的器件焊盘为整体焊盘，所述MOS管的第二极对应的焊盘为多个分开的子焊盘，所述MOS管的第一极对应的器件焊盘连接所述信号端。
7.根据权利要求4所述的电路板组件，其特征在于，所述分立元件为电阻、电容、电感、或磁珠。
8.根据权利要求4所述的电路板组件，其特征在于，所述分立元件为贴片封装或插件封装。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111538020.0A CN114189980A (zh) | 2021-12-15 | 2021-12-15 | 电路板组件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111538020.0A CN114189980A (zh) | 2021-12-15 | 2021-12-15 | 电路板组件 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN114189980A true CN114189980A (zh) | 2022-03-15 |
Family
ID=80605214
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111538020.0A Pending CN114189980A (zh) | 2021-12-15 | 2021-12-15 | 电路板组件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN114189980A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114938568A (zh) * | 2022-06-15 | 2022-08-23 | 昆山国显光电有限公司 | 电路板结构和电路测试方法 |
Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310379B1 (en) * | 1999-06-03 | 2001-10-30 | Texas Instruments Incorporated | NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors |
| US8093954B1 (en) * | 2005-05-23 | 2012-01-10 | Cypress Semiconductor Corporation | High-frequency input circuit |
| US20120155043A1 (en) * | 2010-12-17 | 2012-06-21 | Canon Kabushiki Kaisha | Printed circuit board |
| US20140078702A1 (en) * | 2012-09-18 | 2014-03-20 | Sony Corporation | Multilayer printed circuit board |
| US20140162470A1 (en) * | 2012-12-11 | 2014-06-12 | Jean-Philippe Fricker | Double-sided circuit board with opposing modular card connector assemblies |
| US20150130554A1 (en) * | 2012-05-03 | 2015-05-14 | Rohde & Schwarz Gmbh & Co. Kg | Ultra-wide band measurement bridge |
| KR20160067571A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전기주식회사 | 인쇄회로기판 |
| CN106506027A (zh) * | 2016-09-22 | 2017-03-15 | 北京工业大学 | 一种无线射频收发电路 |
| US20200219828A1 (en) * | 2019-01-07 | 2020-07-09 | Credo Technology Group Limited | Compensation Network for High Speed Integrated Circuits |
-
2021
- 2021-12-15 CN CN202111538020.0A patent/CN114189980A/zh active Pending
Patent Citations (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6310379B1 (en) * | 1999-06-03 | 2001-10-30 | Texas Instruments Incorporated | NMOS triggered NMOS ESD protection circuit using low voltage NMOS transistors |
| US8093954B1 (en) * | 2005-05-23 | 2012-01-10 | Cypress Semiconductor Corporation | High-frequency input circuit |
| US20120155043A1 (en) * | 2010-12-17 | 2012-06-21 | Canon Kabushiki Kaisha | Printed circuit board |
| US20150130554A1 (en) * | 2012-05-03 | 2015-05-14 | Rohde & Schwarz Gmbh & Co. Kg | Ultra-wide band measurement bridge |
| US20140078702A1 (en) * | 2012-09-18 | 2014-03-20 | Sony Corporation | Multilayer printed circuit board |
| US20140162470A1 (en) * | 2012-12-11 | 2014-06-12 | Jean-Philippe Fricker | Double-sided circuit board with opposing modular card connector assemblies |
| KR20160067571A (ko) * | 2014-12-04 | 2016-06-14 | 삼성전기주식회사 | 인쇄회로기판 |
| CN106506027A (zh) * | 2016-09-22 | 2017-03-15 | 北京工业大学 | 一种无线射频收发电路 |
| US20200219828A1 (en) * | 2019-01-07 | 2020-07-09 | Credo Technology Group Limited | Compensation Network for High Speed Integrated Circuits |
Non-Patent Citations (1)
| Title |
|---|
| 姚慧: "电路CAD中印刷电路板自动布线的研究", 《中国优秀硕士学位论文全文数据库（电子期刊）》, no. 3, pages 135 - 115 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114938568A (zh) * | 2022-06-15 | 2022-08-23 | 昆山国显光电有限公司 | 电路板结构和电路测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7375429B2 (en) | Integrated circuit component and mounting method thereof | |
| US7005939B2 (en) | Input/output circuit with on-chip inductor to reduce parasitic capacitance | |
| JPH076928A (ja) | プリント回路基板へのコンデンサの取付構造 | |
| CN114189980A (zh) | 电路板组件 | |
| JP2006254303A (ja) | 信号伝送回路、ｉｃパッケージ、実装基板及びｉｃチップ | |
| JP2007516588A (ja) | 最適化された多用途アセンブリ | |
| CN111812483A (zh) | 用于测试芯片或管芯的设备 | |
| CN103959457A (zh) | 去耦电路和半导体集成电路 | |
| CN106068056B (zh) | 印刷布线衬底 | |
| US5243496A (en) | Molded case integrated circuit with a dynamic impedance reducing device | |
| CN210120709U (zh) | 转接电路板、电路板组件、变频器和物联网系统 | |
| US8368247B2 (en) | Semiconductor body and method for voltage regulation | |
| JP3669889B2 (ja) | 半導体集積回路装置 | |
| US20060081973A1 (en) | Integrated circuit package having inductance loop formed from same-pin-to-same-bonding-pad structure | |
| CN210444537U (zh) | 三点式倒装恒流驱动芯片及led灯 | |
| US9542305B2 (en) | Impedance matching for high speed signaling in memory system | |
| JP2006157423A (ja) | 高周波スイッチ回路 | |
| US20100162563A1 (en) | Multiple electronic components: combination capacitor and zener diode | |
| CN100435305C (zh) | 使电子元件免于静电放电的保护组件的制造方法和相应构造的电子元件 | |
| CN108090267B (zh) | 一种pcb版图结构 | |
| JP2004531051A (ja) | Ｅｓｄ保護を備える半導体部品 | |
| CN113838824B (zh) | 功率放大器芯片 | |
| CN111096084B (zh) | 噪声滤波器电路 | |
| JP2630311B2 (ja) | 半導体集積回路装置 | |
| US20030151905A1 (en) | Electrical connections within substrates |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |