CN102548185B - 印刷电路板 - Google Patents

印刷电路板 Download PDF

Info

Publication number
CN102548185B
CN102548185B CN201110421738.1A CN201110421738A CN102548185B CN 102548185 B CN102548185 B CN 102548185B CN 201110421738 A CN201110421738 A CN 201110421738A CN 102548185 B CN102548185 B CN 102548185B
Authority
CN
China
Prior art keywords
capacitor
signal
wiring layer
hole
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201110421738.1A
Other languages
English (en)
Other versions
CN102548185A (zh
Inventor
宫坂仁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Publication of CN102548185A publication Critical patent/CN102548185A/zh
Application granted granted Critical
Publication of CN102548185B publication Critical patent/CN102548185B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0216Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/023Reduction of cross-talk, noise or electromagnetic interference using auxiliary mounted passive components or auxiliary substances
    • H05K1/0231Capacitors or dielectric substances
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/18Printed circuits structurally associated with non-printed electric components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K7/00Constructional details common to different types of electric apparatus
    • H05K7/20Modifications to facilitate cooling, ventilating, or heating
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0213Electrical arrangements not otherwise provided for
    • H05K1/0237High frequency adaptations
    • H05K1/0243Printed circuits associated with mounted high frequency components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/0929Conductive planes
    • H05K2201/09309Core having two or more power planes; Capacitive laminate of two power planes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007Types of components
    • H05K2201/10015Non-printed capacitor
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431Details of mounted components
    • H05K2201/10507Involving several components
    • H05K2201/10545Related components mounted on both sides of the PCB

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electromagnetism (AREA)
  • Thermal Sciences (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

本发明涉及一种印刷电路板,其通过层叠电源层、接地层、第一信号布线层和第二信号布线层而形成,并且在这些层之间分别插入绝缘层。IC和IC经由信号导通孔通过信号布线而彼此电连接。在印刷电路板中,形成与电源层电连接的电源通孔和与接地层电连接的接地通孔。在印刷布线板的外层上,安装电容器,所述电容器中的每个具有与电源通孔电连接的一端和与接地通孔电连接的另一端。

Description

印刷电路板
技术领域
本发明涉及一种印刷电路板,该印刷电路板通过节省空间和使用少量部件来有效地减小信号导通孔(via hole)部件周围的电源阻抗以确保信号电流的回流路径,从而降低辐射噪声。
背景技术
随着最近几年电子器件的速度和功能复杂程度的提高,推动了通过印刷电路板中的电路器件之间的布线传输的信号的频率的增加,并且从印刷电路板发射的电磁波噪声(辐射噪声)在增加。由于电子器件内部的电磁波干扰和电子器件与其它电子器件的电磁波干扰,辐射噪声可引起误操作(malfunction)问题。
引起辐射噪声的一个因素是用于改变信号布线层的信号导通孔中的回流路径长度(由信号布线和回流电流路径形成的回路面积)的增加。在具有四层或更多层的多层印刷电路板中,回流电流主要出现在与信号布线相邻的导体层中。例如,在与信号布线层相邻的导体层是接地(GND)层的情况下,回流电流出现在接地层中。在信号布线形成在多层中的情况下,两层信号布线的回流电流路径在信号布线改变部件(信号导通孔)中变得不连续。这使得回流电流迂回(detour),从而引起辐射噪声。
因此,为了不中断(disrupt)信号导通孔(即,在至少两层之间延伸的信号布线部分)中的回流路径,有必要增强这两层的回流路径的连接并尽可能地缩短回流路径长度。
为了处理该问题,国际公开WO 2004/111890公开了一种印刷电路板,在该印刷电路板中,电容器与电源平面和接地平面连接,并设置在遍布电源平面和接地平面的信号导通孔附近。电源平面和电容器的一端通过导通孔(电源通孔(through-hole))彼此连接,接地平面和电容器的另一端通过另一个导通孔(接地通孔)彼此连接。
然而,就上述结构而言,由于电源通孔和接地通孔的电感(inductance)高,所以有时是这样的情况,即,在各种噪声标准(诸如干扰自愿控制委员会(VCCI))中定义的30MHz和更高频率的高频范围内没有获得期望的辐射噪声特性。在这种情况下,优选的是,作为用于降噪的便宜措施,将另外的电容器设置在印刷电路板上。然而,上述常规技术对于需要用于将电源平面和接地平面彼此电连接的多个电容器的情况没有定义具体的布置方法。由于电源通孔、接地通孔和电容器的数量增加,简单地设置多个电容器导致增加安装面积的问题,并且由于通孔的电感,简单地设置多个电容器导致不能有效地降低辐射噪声的问题。
发明内容
鉴于上述问题,本发明旨在提供一种印刷电路板,该印刷电路板减小信号导通孔部件周围的电源阻抗,以确保信号电流的回流路径,从而降低辐射噪声。
根据本发明的印刷电路板包括通过下述方式形成的印刷布线板,即,层叠(laminate)设置为内层的电源层、设置为内层的接地层、设置为与接地层相邻的第一信号布线层和设置为与电源层相邻的第二信号布线层,并且在这些层之间分别插入绝缘层。在所述印刷布线板中,形成信号导通孔,所述信号导通孔用于将设置在第一信号布线层中的第一信号布线与设置在第二信号布线层中的第二信号布线电连接。所述印刷电路板还包括:第一电容器,所述第一电容器安装在所述印刷布线板的一个外层上;和第二电容器,所述第二电容器安装在所述印刷布线板的另一个外层上。在所述印刷布线板中,形成与电源层电连接的电源通孔和与接地层电连接的接地通孔。第一电容器和第二电容器中的每个的一端与电源通孔电连接,第一电容器和第二电容器中的每个的另一端与接地通孔电连接。
根据本发明,第一电容器安装在一个外层上,第二电容器安装在另一个外层上,并且电容器的端子分别通过相同的通孔连接。因此,电源通孔和接地通孔的电感减小。这导致电源层与接地层之间的电源阻抗的频率特性的改进,结果是降低辐射噪声。
从以下参照附图对示例性实施例的描述,本发明的进一步的特征将变得清晰。
附图说明
图1是根据实施例1的印刷电路板的透视图。
图2是示出根据实施例1的电容器布置的平面图。
图3A、3B、3C和3D示出根据实施例1的其它配置。
图4是根据实施例2的电路板的顶视图。
图5是根据实施例3的电路板的顶视图。
图6是根据实施例4的电路板的顶视图。
图7是示出根据示例的电源阻抗的频率特性的曲线图。
具体实施方式
(实施例1)
以下,参照附图对本发明的实施例进行详细描述。图1是根据本发明的实施例1的印刷电路板的透视图。印刷电路板100包括印刷布线板101和作为安装在印刷布线板101上的半导体元件的集成电路(IC)111和112。
印刷布线板101包括设有电源平面导体11a的电源层11、设有接地平面导体12a的接地层12、与接地层12相邻的第一信号布线层13和与电源层11相邻的第二信号布线层14。此外,印刷布线板101是通过经由绝缘层31、32和33层叠这些导体层11、12、13和14而形成的四层印刷布线板。在印刷布线板101中,一个外层是第一信号布线层13,另一个外层是第二信号布线层14。另外,设置在成对的外层的内侧的内层是电源层11和接地层12。此外,在印刷布线板101中,形成与电源层11电连接的电源通孔3和与接地层12电连接的接地通孔4。通孔3和4均为具有形成在其内围上的导体的通孔。
注意,关于本发明的电源层,其层不必总是整个由电源平面导体构成,接地导体和信号布线可形成在该层的一部分中。类似地,关于接地层,其层不必总是整个由接地平面导体构成,电源导体和信号布线可形成在该层的一部分中。类似地,关于信号布线层,其层中的每层不必总是整个仅由信号布线构成,电源导体和接地导体可形成在所述层的一部分中。
在第一信号布线层13上,安装作为第一半导体元件的IC 111,在第二信号布线层14上,安装作为第二半导体元件的IC 112。另外,在印刷布线板101中,形成用于将IC 111与112电连接的信号导通孔(信号通孔)21。具体地讲,IC 111和信号导通孔21通过设置在第一信号布线层13中的第一信号布线22彼此电连接,IC 112和信号导通孔21通过设置在第二信号布线层14中的第二信号布线23彼此电连接。也就是说,IC 111通过与第一信号布线22直接连接而与第一信号布线22电导通。另外,IC 112通过与第二信号布线23直接连接而与第二信号布线23电导通。通过这种方式,IC 111和112经由信号导通孔21而通过信号布线22和23彼此电导通。
根据本实施例,印刷电路板100包括安装在第一信号布线层13上的第一电容器1,第一电容器1的一端与电源通孔3电连接,另一端与接地通孔4电连接。此外,印刷电路板100包括安装在第二信号布线层14上的第二电容器2,第二电容器2的一端与电源通孔3电连接,另一端与接地通孔4电连接。注意,在图1中,为了易于描述,用第二信号布线层14的透明图示出安装在第二信号布线层14上的IC 112、第二电容器2等。
图2是从与板平面垂直的方向所见的其中设置电容器的印刷电路板的一部分的平面图。在图2中,为了仅示出设置在一个外层上的第一电容器1与设置在另一个外层上的第二电容器2之间的位置关系,没有显示电源层11的电源平面导体11a和接地层12的接地平面导体12a。
如图2所示,用于在其上安装第一电容器1的两个连接盘(land)6和6设置在第一信号布线层13上。此外,两个连接盘6和6中的一个连接盘6通过布线图案5与电源通孔3电连接,另一个连接盘6通过布线图案5与接地通孔4电连接。此外,第一电容器1的一个电极端子通过焊料等与连接盘6和6之一电连接,第一电容器1的另一个电极端子通过焊料等与另一个连接盘6电连接。
类似地,用于在其上安装第二电容器2的两个连接盘6设置在第二信号布线层14上。此外,两个连接盘6和6中的一个连接盘6通过布线图案5与电源通孔3电连接,另一个连接盘6通过布线图案5与接地通孔4电连接。此外,第二电容器2的一个电极端子通过焊料等与连接盘6和6之一电连接,第二电容器的另一个电极端子通过焊料等与另一个连接盘6电连接。
因此,在本实施例中,第一电容器1和第二电容器2分别与相同的电源通孔3和相同的接地通孔4电连接。也就是说,不必为各个电容器1和2提供不同的电源通孔和接地通孔。
通过利用上述结构,创建下面的经由信号导通孔21在IC 111和112之间传输的信号电流的两个回流路径。一个回流路径通过电源通孔3,然后通过一个外层上的第一电容器1,然后通过接地通孔4。另一个回流路径通过电源通孔3,然后通过另一个外层上的第二电容器2,然后通过接地通孔4。
结果,与电容器仅设置在一个外层上的情况相比,电源通孔3和接地通孔4的电感为大约一半,这导致减小电源阻抗。这降低了从印刷布线板101发射的辐射噪声。
另外,如图1所示,第一电容器1和第二电容器2(根据本实施例的电容器1和电容器2这二者)中的至少一个被设置为与信号导通孔21相邻。这里,“电容器1和2与信号导通孔21相邻”是指这样的状态,即,除与电容器1和2连接的布线之外的其它布线构件和元件不存在于信号导通孔21与电容器1和2之间。因此,通过将电容器1和2设置为与信号导通孔21相邻,可更有效地降低辐射噪声。
另外,参照图2,以这样的方式设置电容器1和2,即,当第一电容器1在相对于其上设置印刷布线板101的导体的板平面的垂直方向上投影到第二信号布线层14上时,第一电容器1的投影图像与第二电容器2的至少一部分重叠。也就是说,分别以这样的方式在信号布线层13和14上设置电容器1和2,即,通过将第一电容器1投影到作为所述另一个外层的第二信号布线层14上而创建的投影图像和第二电容器2彼此至少部分重叠。
通过利用上述结构,各个电容器1和2、电源通孔3和接地通孔4被设置为彼此相邻,这使得可缩短布线图案5。因此,可减小应对辐射噪声所需的布线面积,这从而提供空间节省。此外,减小布线图案5的电感,从而使得能够改进辐射噪声特性。
这里,考虑到设置在电容器1和2周围的信号布线22和23的信号频率和上升时间而确定电容器1和2的电容值。
具体地讲,根据以下公式(1),通过使用电容C和电感L估算(approximate)频率f时的阻抗Z,并确定电容器1和2的电容值,以便在成问题的辐射噪声的频率范围(30Mhz和更大频率)内保持低阻抗。
|Z |≈1/2πfC-2πfL|公式(1)
注意,优选的是,根据印刷布线板101上的电容器周围的布线条件使电容器1与2之间的位置关系理想。例如,在一个外层上的信号布线的方向被设置为与另一个外层上的信号布线的方向正交的情况下,优选的是如图2所示将电容器1和2设置为彼此正交。
另外,根据这两个外层上的信号布线的方向(虽然未示出),理想的位置关系是,当第一电容器在相对于其上设置印刷布线板的导体的板平面的垂直方向上投影时,第一电容器的投影图像和第二电容器彼此完全重叠。
另外,在上述实施例中,所述一个外层不必然指主要部件的安装表面。对于所述一个外层和所述另一个外层没有特定的定义(definition),印刷布线板的外层中的任何一个可以是所述一个外层。另外,在图1中,第一半导体元件和第二半导体元件设置在不同的层上,但是在使用两个或更多个信号导通孔以及两组或更多组信号布线的情况下,第一半导体元件和第二半导体元件可设置在相同的层上。
另外,图1示出具有例如四层结构的印刷布线板101,但是印刷布线板101可包括五层或更多层。在五层或更多层的情况下,第一信号布线和第二信号布线中的一个或两个可以是内层布线。例如,在六层印刷布线板的情况下,可使用图3A、3B、3C和3D中示出的四种配置中的任何一种。在图3A、3B、3C和3D中,在各层之间设置绝缘层(未显示)。注意,在第一信号布线和第二信号布线中的一个或两个是内层布线的情况下,用于将第一信号布线层和第二信号布线层彼此连接的信号导通孔可以不是通孔,而是非穿透的导通孔(non-through via hole)。
图3A示出多层印刷布线板,在该多层印刷布线板中,第一信号布线层113、接地层112、第三信号布线层115、第四信号布线层116、电源层111和第二信号布线层114的六层按所述次序层叠,并且在这些层的各层之间插入绝缘层。在这种情况下,分别用于连接接地层112的接地通孔和用于连接电源层111的电源通孔被形成为与用于将第一信号布线层113和第二信号布线层114连接的信号导通孔(信号通孔)相邻。
图3B示出多层印刷布线板,在该多层印刷布线板中,第一信号布线层113、接地层112、第三信号布线层115、第二信号布线层114、电源层111和第四信号布线层116的六层按所述次序层叠,并且在这些层的各层之间插入绝缘层。在这种情况下,分别用于连接接地层112的接地通孔和用于连接电源层111的电源通孔被形成为与用于连接第一信号布线层113与第二信号布线层114的信号导通孔(信号通孔)相邻。
图3C示出多层印刷布线板,在该多层印刷布线板中,第三信号布线层115、接地层112、第一信号布线层113、第四信号布线层116、电源层111和第二信号布线层114的六层按所述次序层叠,并且在这些层的各层之间插入绝缘层。在这种情况下,用于连接接地层112的接地通孔和用于连接电源层111的电源通孔分别被形成为与用于连接第一信号布线层113与第二信号布线层114的信号导通孔(信号通孔)相邻。
图3D示出多层印刷布线板,在该多层印刷布线板中,第三信号布线层115、接地层112、第一信号布线层113、第二信号布线层114、电源层111和第四信号布线层116的六层按所述次序层叠,并且在这些层的各层之间插入绝缘层。在这种情况下,分别用于连接接地层112的接地通孔和用于连接电源层111的电源通孔被形成为与用于连接第一信号布线层113与第二信号布线层114的信号导通孔(信号通孔)相邻。
注意,无论印刷布线板的层数如何,第一信号布线层113总是被设置为与接地层112相邻,第二信号布线层114总是被设置为与电源层111相邻。
另外,图1分开示出布线图案、用于安装电容器的连接盘、以及通孔,但是用于安装电容器的连接盘和通孔可整体地形成,而不设置从安装连接盘延伸到通孔的布线图案。
另外,为了使反共振(antiresonance)最小,优选的是,在两个外层上成对设置的电容器具有相等的电容值,并且电源层和接地层中的一个或两个可通过电阻器、电感器等与具有不同电容值的电容器电分离。
(实施例2)
图4是根据本发明的实施例2的印刷电路板的顶视图。印刷电路板200包括印刷布线板201以及作为安装在印刷布线板201的相同表面(一个外层)上的半导体元件的IC 211和212。另外,用于将IC211与212电连接的信号布线222、223和224通过两个信号导通孔221a和221b彼此连接。与信号导通孔221a相邻的第一电容器205a和第二电容器206a与相同的电源通孔203a和相同的接地通孔204a电连接。另外,与信号导通孔221b相邻的第一电容器205b和第二电容器206b与相同的电源通孔203b和相同的接地通孔204b电连接。
因此,IC 211通过与信号布线222直接连接而与信号布线222电导通,并通过经由信号布线222和信号导通孔221a与信号布线223连接而与信号布线223电导通。另外,IC 212通过与信号布线224直接连接而与信号布线224电导通,并通过经由信号布线224和信号导通孔221b与信号布线223连接而与信号布线223电导通。也就是说,IC 211和212经由信号布线222、信号导通孔(信号通孔)221a、信号布线223、信号导通孔(信号通孔)221b和信号布线224而彼此电导通。
这里,IC 221被称为第一半导体元件,IC 212被称为第二半导体元件,其上安装IC 211和212的外层被称为第一信号布线层。此外,信号布线222被称为设置在第一信号布线层中的第一信号布线,信号布线223被称为设置在第二信号布线层中的第二信号布线。在这种情况下,在设置为与信号导通孔221a相邻的两个电容器205a和206a之中,安装在第一信号布线层上的第一电容器是电容器205a。另外,安装在第二信号布线层上的第二电容器是电容器206a。
另一方面,IC 212被称为第一半导体元件,IC 211被称为第二半导体元件,其上安装IC 211和212的外层被称为第一信号布线层。此外,信号布线224被称为设置在第一信号布线层中的第一信号布线,信号布线223被称为设置在第二信号布线层中的第二信号布线。在这种情况下,在设置为与信号导通孔221b相邻的两个电容器205b和206b之中,安装在第一信号布线层上的第一电容器是电容器205b。另外,安装在第二信号布线层上的第二电容器是电容器206b。
也就是说,作为第一信号布线的信号布线222和作为第二信号布线的信号布线223通过信号导通孔221a彼此电连接。此外,与信号导通孔221a相邻的电源通孔203a和接地通孔204a形成在印刷电路板201中,电容器205a和206a也安装在印刷布线板201上。
类似地,作为第一信号布线的信号布线224和作为第二信号布线的信号布线223通过信号导通孔221b彼此电连接。此外,与信号导通孔221b相邻的电源通孔203b和接地通孔204b形成在印刷布线板201中,电容器205b和206b也安装在印刷布线板201上。
通过利用上述结构,在IC 211和212根据热电阻和重量设置在相同安装表面上的结构中以及在信号布线的次序随相邻信号布线改变的结构中,可充分地减小电源阻抗,从而改进辐射噪声特性。
注意,虽然在本实施例中设置两个信号导通孔,但是可设置两个或更多个信号导通孔。于是,与各信号导通孔相邻的电源通孔和接地通孔形成在印刷布线板中,第一电容器和第二电容器安装在印刷布线板上。
另外,在图4中,以这样的方式设置各个电容器205a、206a、205b和206b,即,当电容器205a和205b在相对于印刷布线板201的平面的垂直方向上投影到第二信号布线层上时形成的电容器205a和205b的投影图像不与电容器206a和206b重叠,但是本发明不限于这种情况。通过以电容器205a的投影图像的一部分与电容器206a重叠这样的方式设置各个电容器205a和206a,更有效地降低辐射噪声。另外,通过以电容器205b的投影图像的一部分与电容器206b重叠这样的方式设置各个电容器205b和206b,更有效地降低辐射噪声。
(实施例3)
图5是根据本发明的实施例3的印刷电路板的顶视图。印刷电路板332和334分别通过连接器330和331与根据实施例3的印刷电路板300连接。在印刷电路板332的印刷布线板333上,安装作为半导体元件的IC 311,在印刷电路板334的印刷布线板335上,安装作为半导体元件的IC 312。另外,用于将IC 311与312彼此电连接的信号布线322、323、325和326通过形成在印刷电路板300的印刷布线板301中的连接器330和331以及信号导通孔(信号通孔)321电连接。也就是说,信号布线322是设置在第一信号布线层中的第一信号布线,信号布线323是设置在第二信号布线层中的第二信号布线,信号布线322和323通过信号导通孔321彼此电连接。另外,与信号导通孔321相邻的第一电容器305和第二电容器306分别与相同的电源通孔303和相同的接地通孔304电连接。通过利用上述结构,在由于产品规格而遍布(extend over)多个板的结构中,可充分地减小电源阻抗,从而改进辐射噪声特性。
(实施例4)
图6是根据本发明的实施例4的印刷电路板的顶视图。印刷电路板432通过连接器430和431与根据本发明的实施例4的印刷电路板400连接。在印刷电路板400的印刷布线板401上,安装作为半导体元件的IC 411,在印刷电路板432的印刷布线板433上,安装作为半导体元件的IC 412。另外,用于将IC 411与412彼此电连接的信号布线422、423和427通过设置在印刷布线板401中的信号导通孔(信号通孔)421、连接器430和431以及信号传输线缆441电连接。也就是说,信号布线422是设置在第一信号布线层中的第一信号布线,信号布线423是设置在第二信号布线层中的第二信号布线,信号布线422和423通过信号导通孔421彼此电连接。另外,与信号导通孔421相邻的第一电容器405和第二电容器406分别与相同的电源通孔403和相同的接地通孔404电连接。通过利用上述结构,在信号传输线缆具有天线模式(antenna pattern),从而易于引起辐射噪声的结构中,可充分地减小电源阻抗,结果是改进辐射噪声特性。
(示例1)
对本发明的示例1进行描述。关于图1中所示的印刷电路板100的结构,如下设计印刷电路板100的条件。印刷布线板的厚度为1.6mm。电源通孔3和接地通孔4的孔直径为0.4mm,连接盘直径为0.8mm。对于第一电容器1和第二电容器2中的每个,使用电容值为0.1μF的1005尺寸的芯片。第一电容器1与信号导通孔21之间的相邻距离为0.735mm。注意,电容器1与2的等效串联电感(ESL)为0.45nH。
在这些条件下,电源通孔3的电感在所述一个外层与电源层之间为0.43nH,在所述另一个外层与电源层之间为0.17nH。另外,接地通孔4的电感在所述一个外层与接地层之间为0.17nH,在所述另一个外层与接地层之间为0.43nH。这些条件下的电源阻抗特性在图7中用实线指示。
(比较示例1)
比较示例1如示例1中那样为四层印刷电路板,虽然第一电容器设置在第一信号布线层上,但是没有在第二信号布线层上设置第二电容器。因此,在比较示例1中,没有设置示例1中存在的以下组件:第二信号布线层的第二电容器、将电源通孔与第二电容器连接的布线、以及将接地通孔与第二电容器连接的布线。除了这些之外,结构和配置与示例1中的结构和配置相同。这些条件下的电源阻抗特性在图7中用虚线指示。
(比较示例2)
比较示例2如示例1中那样为四层印刷电路板,虽然第一电容器设置在第二信号布线层上,但是没有在第二信号布线层上设置第二电容器。此外,具有与第一电容器的电容值相同的电容值的另一个电容器在第一信号布线层上与第一电容器并联连接。因此,在比较示例2中,没有设置示例1中存在的以下组件:第二信号布线层的第二电容器、将电源通孔与第二电容器连接的布线、以及将接地通孔与第二电容器连接的布线。除了这些之外,结构和配置与示例1中的结构和配置相同。这些条件下的电源阻抗特性在图7中用点划线示出。
图7使得能够比较在设置一个电源通孔和一个接地通孔的情况下电源阻抗的频率特性会如何根据电容器布置方法而改变。如上所述,在电容器1和2如示例1中那样设置的情况下,与比较示例1的情况相比,电源通孔3和接地通孔4的电感表现为大约一半。
然而,在常规的电容器布置方法的情况下,仅形成流过电源通孔和接地通孔的回流电流的一个路径,该路径通过电源通孔,通过所述一个外层的电容器,然后通过接地通孔。结果,与基于示例1的结构布置电容器的情况相比,电源通孔和接地通孔的电感为大约两倍。因此,当比较电源阻抗的频率特性时,在电感主导的高频范围内,通过基于示例1的结构的电容器布置实现最低阻抗。
总地来讲,当电源阻抗低时,发现电源与地之间存在强连接,这便于信号回流电流在电源层与接地层之间移动。结果,信号布线的布线层改变时形成的回流路径的长度趋向于短。因此,可抑制由于长回流路径而发射的不必要的电磁波。具体地讲,对具有30MHz或更大的频率的信号的效果是明显的。
另外,根据比较示例1和2的电容器布置方法,电源通孔和接地通孔在其上没设置电容器的第二信号布线层中分别具有开放的端部(open end)。因此,从通孔流到开放的端部的电流在该开放的端部处经历全反射,然后返回到电源层或接地层。通过主要具有从电源层和接地层延伸到所述另一个外层上的开放的端部的对应通孔中的路径的四分之一的波长的驻波的频率分量,使得流到电源或地的电流被放大为辐射噪声。根据示例1的结构,电容器安装在通孔的端部,所述端部是上述比较示例1和2中的开放的端部。本结构在高频分量中没有开放的端部,因此实现用于防止上述驻波出现的结构。结果,可抑制由于通孔的开放的端部而发射的不必要的电磁波。
尽管已参照示例性实施例对本发明进行了描述,但是应该理解本发明不限于所公开的示例性实施例。所附权利要求的范围应被赋予最广泛的解释,以涵盖所有这样的修改以及等同结构和功能。

Claims (7)

1.一种印刷电路板,包括:
印刷布线板,所述印刷布线板包括:
层叠的多个导体层,在所述多个导体层的各导体层之间分别插入绝缘层,所述多个导体层包括:
电源层,所述电源层被设置为内层;
接地层,所述接地层被设置为内层;
第一信号布线层,所述第一信号布线层被设置为与所述接地层相邻;和
第二信号布线层,所述第二信号布线层被设置为与所述电源层相邻;
第一信号布线,所述第一信号布线设置在所述第一信号布线层中;
第二信号布线,所述第二信号布线设置在所述第二信号布线层中;和
信号导通孔,所述信号导通孔用于将所述第一信号布线与所述第二信号布线彼此电连接;
第一电容器,所述第一电容器安装在所述印刷布线板的一个外层上;
第二电容器,所述第二电容器安装在所述印刷布线板的另一个外层上;
电源通孔,所述电源通孔与所述电源层电连接;和
接地通孔,所述接地通孔与所述接地层电连接,
其中,所述第一电容器和所述第二电容器中的每个的一端与相同的电源通孔电连接,所述第一电容器和所述第二电容器中的每个的另一端与相同的接地通孔电连接。
2.根据权利要求1所述的印刷电路板,其中,所述第一信号布线层是所述一个外层,所述第二信号布线层是所述另一个外层。
3.根据权利要求1所述的印刷电路板,其中,所述第一信号布线层和所述第二信号布线层中的一个或两个分别被形成为所述印刷布线板的内层。
4.根据权利要求1所述的印刷电路板,其中,所述第一电容器和所述第二电容器中的至少一个被设置为与所述信号导通孔相邻。
5.根据权利要求1所述的印刷电路板,其中,设置所述第一电容器和所述第二电容器的方式使得,通过将所述第一电容器在相对于所述印刷布线板的平面的垂直方向上投影到所述另一个外层上而形成的第一电容器的投影图像与所述第二电容器的至少一部分重叠。
6.根据权利要求1所述的印刷电路板,还包括:
第一半导体元件,所述第一半导体元件安装在所述一个外层上,以便与所述第一信号布线电导通;和
第二半导体元件,所述第二半导体元件安装在所述另一个外层上,以便与所述第二信号布线电导通。
7.根据权利要求1所述的印刷电路板,还包括:
第一半导体元件,所述第一半导体元件安装在所述一个外层上,以便与所述第一信号布线电导通;和
第二半导体元件,所述第二半导体元件安装在所述一个外层上,以便与所述第二信号布线电导通。
CN201110421738.1A 2010-12-17 2011-12-16 印刷电路板 Active CN102548185B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010-281484 2010-12-17
JP2010281484A JP2012129443A (ja) 2010-12-17 2010-12-17 プリント回路板

Publications (2)

Publication Number Publication Date
CN102548185A CN102548185A (zh) 2012-07-04
CN102548185B true CN102548185B (zh) 2015-01-07

Family

ID=45093625

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110421738.1A Active CN102548185B (zh) 2010-12-17 2011-12-16 印刷电路板

Country Status (5)

Country Link
US (1) US20120155043A1 (zh)
EP (1) EP2466999A1 (zh)
JP (1) JP2012129443A (zh)
KR (1) KR101385167B1 (zh)
CN (1) CN102548185B (zh)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9226386B2 (en) 2012-07-13 2015-12-29 Stmicroelectronics S.R.L. Printed circuit board with reduced emission of electro-magnetic radiation
ITMI20121847A1 (it) * 2012-10-30 2014-05-01 Freescale Semiconductor Inc Piastra a circuito stampato con ridotta emissione di radiazione elettro-magnetica
JP6274880B2 (ja) * 2014-01-24 2018-02-07 オリンパス株式会社 固体撮像装置および撮像装置
JP6421467B2 (ja) * 2014-06-11 2018-11-14 株式会社リコー Emi対策用コンデンサの実装方法
JP6614903B2 (ja) 2014-11-04 2019-12-04 キヤノン株式会社 プリント回路板及びプリント配線板
WO2016136295A1 (ja) * 2015-02-23 2016-09-01 株式会社村田製作所 電子部品
CN105975417A (zh) * 2016-05-05 2016-09-28 浪潮电子信息产业股份有限公司 一种信号复用的结构体、板卡及信号复用方法
US10477686B2 (en) 2017-07-26 2019-11-12 Canon Kabushiki Kaisha Printed circuit board
KR20190027141A (ko) * 2017-09-06 2019-03-14 삼성전자주식회사 인쇄 회로 기판 어셈블리
CN111123065B (zh) * 2018-10-30 2022-05-10 浙江宇视科技有限公司 印刷电路板布线检视方法及装置
CN113271837B (zh) * 2019-02-19 2024-09-27 奥林巴斯株式会社 内窥镜前端构造及内窥镜
US10707600B1 (en) * 2019-06-28 2020-07-07 Arista Networks, Inc. Systems with electrical isolation between signal and power domains
DE102020104571A1 (de) * 2020-02-21 2021-08-26 Schaeffler Technologies AG & Co. KG Leistungsumrichtersystem
JP2023045290A (ja) * 2021-09-21 2023-04-03 キオクシア株式会社 記憶装置
CN114269064A (zh) * 2021-12-03 2022-04-01 上海宏英智能科技股份有限公司 电源控制模块及电源控制模块的制备方法
CN114189980B (zh) * 2021-12-15 2024-06-11 摩尔线程智能科技(北京)有限责任公司 电路板组件
WO2024022449A1 (zh) * 2022-07-27 2024-02-01 摩尔线程智能科技(北京)有限责任公司 印刷电路板和包括印刷电路板的电子设备

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168058B2 (en) * 2003-06-16 2007-01-23 Nec Corporation Printed circuit wiring board designing support device, printed circuit board designing method, and its program
CN101653050A (zh) * 2007-02-06 2010-02-17 新美亚通讯设备有限公司 用于电路板的增强的局部分布电容

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03109377U (zh) * 1990-02-22 1991-11-11
JPH07235775A (ja) * 1994-02-21 1995-09-05 Mitsubishi Electric Corp 多層プリント配線基板
US6084779A (en) * 1998-10-02 2000-07-04 Sigrity, Inc. Ground and power patches on printed circuit board signal planes in the areas of integrated circuit chips
US6400576B1 (en) * 1999-04-05 2002-06-04 Sun Microsystems, Inc. Sub-package bypass capacitor mounting for an array packaged integrated circuit
US20030224546A1 (en) * 2002-05-30 2003-12-04 Chen Wenjun W. Method and apparatus for reducing noise in electrical power supplied to a semiconductor
JP4273098B2 (ja) * 2004-09-07 2009-06-03 キヤノン株式会社 多層プリント回路板
JP2007250928A (ja) * 2006-03-17 2007-09-27 Mitsubishi Electric Corp 多層プリント配線板
JP4336802B2 (ja) * 2007-03-30 2009-09-30 日本電気株式会社 配線基板および半導体装置
US7957150B2 (en) * 2008-02-21 2011-06-07 Hitachi, Ltd. Support method and apparatus for printed circuit board

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7168058B2 (en) * 2003-06-16 2007-01-23 Nec Corporation Printed circuit wiring board designing support device, printed circuit board designing method, and its program
CN101653050A (zh) * 2007-02-06 2010-02-17 新美亚通讯设备有限公司 用于电路板的增强的局部分布电容

Also Published As

Publication number Publication date
KR101385167B1 (ko) 2014-04-14
CN102548185A (zh) 2012-07-04
JP2012129443A (ja) 2012-07-05
US20120155043A1 (en) 2012-06-21
KR20120068716A (ko) 2012-06-27
EP2466999A1 (en) 2012-06-20

Similar Documents

Publication Publication Date Title
CN102548185B (zh) 印刷电路板
US6621012B2 (en) Insertion of electrical component within a via of a printed circuit board
US7466560B2 (en) Multilayered printed circuit board
CN101295585B (zh) 电容器、包含该电容器的电路板及集成电路承载基板
US8107254B2 (en) Integrating capacitors into vias of printed circuit boards
JP6153319B2 (ja) プリント回路板、プリント配線板及び電子機器
US9345140B2 (en) Printed circuit board
KR100726458B1 (ko) 기판조립체
US8492658B2 (en) Laminate capacitor stack inside a printed circuit board for electromagnetic compatibility capacitance
US7667980B2 (en) Printed circuit boards for countering signal distortion
JP2004153626A (ja) センタタップ終端回路及びセンタタップ終端回路を有するプリント配線板
KR100669963B1 (ko) 다층배선기판 및 그 제조 방법
US20100000778A1 (en) Printed circuit board
KR100594298B1 (ko) 이종의 금속층을 구비하는 멀티패스 인쇄회로 기판과 이를구비한 전원 공급 시스템
US6936773B2 (en) Board impedance management
JP4026052B2 (ja) 半導体装置及び半導体装置の設計方法
US20060274478A1 (en) Etched capacitor laminate for reducing electrical noise
JP2014203952A (ja) Rfモジュール及びrfモジュール内蔵多層配線基板

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant