JP4336802B2 - 配線基板および半導体装置 - Google Patents

Description

本発明は、配線基板および半導体装置に関する。

従来、ＬＳＩなどのデバイスが実装されたプリント配線基板のＥＭＩ（Electro Magnet Interference：電磁妨害）対策として、電源ラインへのフィルタ回路付加やデカップリング・コンデンサの付加などにより、電源ノイズおよびグランドノイズを低減する試みがなされてきた。

こうしたノイズ低減に関する従来の技術として、特許文献１（２００６−２３７３１４号公報）および特許文献２（特開２００１−２３７５０５号公報）に記載のものがある。

特許文献１には、矩形の配線基板のコーナー部にコンデンサを配置することにより、放射ノイズの発生を抑えることができることが記載されている。また、複数のコーナー部にコンデンサを配置するとより効果的に定在波の変位を抑えることができるとされている。

また、同文献には、共振で発生する定在波の変位が大きくなる、配線基板内の辺の長さをｎ等分する位置にコンデンサを設置することにより、放射ノイズの発生を抑え、電源配線層とグランド配線層の間で電圧の揺らぎを効率よく抑えることができることが記載されている。また、配線基板の１辺だけでなく任意の複数辺にコンデンサを配置すると、より効果的に定在波の変位を抑えることができることが記載されている。同文献によれば、配線基板の辺を分割する数が少ない位置にコンデンサを配置するほど多くの定在波の変位を抑制でき、特に配線基板を２等分する位置にコンデンサを配置すると最も多くの定在波の変位を抑えることができるとされている。

さらに、同文献には、配線基板の端部を環状に取り囲むようにコンデンサを設け、配線基板端部においてコンデンサが途切れないようにすることが記載されている。

特許文献２には、電源層と同一平面内の電源配線の周囲に、アースパターンが設けられたプリント基板が記載されている。また、電源配線とアースパターンの対向部において、これらの電極をジグザグまたは櫛形に形成することが記載されている。同文献によれば、電源配線の周囲にアースパターンを設けることにより、これらの間にキャパシタが形成されて、プリント基板の端部から反射される電源雑音が抑制できるとされている。また、電極対向部をジグザグまたは櫛形に形成することにより、終端用キャパシタの容量が大きくなり、電源雑音の抑制効果をさらに高くすることができるとされている。

また、技術分野は異なるが、特許文献３（特開２００４−４８６５０号公報）には、対向する二つの金属部材間に、金属部材間を蛇行する形状の誘電皮膜を配置して、これを伝送線路とした平行平板線路型素子が記載されている。
特開２００６−２３７３１４号公報 特開２００１−２３７５０５号公報 特開２００４−４８６５０号公報

ここで、本発明者が前述の特許文献１に記載の技術について検討したところ、高周波数のノイズを抑制する点で改善の余地があることが見出された。
すなわち、比較的低周波数のノイズについては、同文献のように、矩形の配線基板の辺の四隅や辺上にコンデンサを配置することにより、ある程度改善することができる。ところが、ノイズ周波数がたとえば１ＧＨｚ以上の高周波になると、単に矩形配線基板の端部にコンデンサを配置するだけでは電源ノイズおよびグランドノイズを効率的に除去することは困難であり、また、ノイズを矩形の配線基板の辺に沿ったコンデンサで除去するためには、多くのコンデンサを配置しなければならず、これもまた効率的とはいえない。

このため、除去しきれない高周波数の電源ノイズおよびグランドノイズが配線基板内の電源配線およびグランド配線の外周縁で反射を繰り返し、電源配線およびグランド配線の面内の特定の箇所が共振点となり、大きなコモンモードノイズが発生する原因のひとつとなっていた。

高周波ノイズを除去する方法としては、電源配線およびグランド配線中に生じる共振点の位置を予測して、その位置にデカップリング・コンデンサを接続する方法も考えられる。しかしながら、共振点の位置は、ノイズ源となるデバイスの位置、ノイズの持つ周波数成分、デカップリング・コンデンサの種類と数と位置、電源層およびグランド層の形状などに依存するため、従来の構成では、予測が困難であった。

本発明によれば、
電源配線およびグランド配線を含む配線基板であって、
当該配線基板が、角部を含む平面形状を有し、
平面視において、前記角部以外の領域において、前記電源配線および前記グランド配線の外縁に複数の突起部が設けられ、
前記電源配線の前記複数の突起部は、互いに異なるデカップリングコンデンサの一方の端子に接続され、前記グランド配線の前記複数の突起部は、互いに異なる前記デカップリングコンデンサの他方の端子に接続される配線基板が提供される。

また、本発明によれば、
上述の本発明の配線基板と、
前記突起部に接続された前記デカップリングコンデンサと、
前記配線基板の一方の面に搭載された半導体素子と、
を含む、半導体装置が提供される。

背景技術の項で前述したように、配線基板中に発生するノイズが比較的低周波数であるときは、ノイズは配線基板の角部にほぼ収束する。たとえば、配線基板が矩形の場合、配線基板の四隅に収束する。これに対し、高周波数のノイズでは、角部以外の外縁で反射する確率が相対的に高いため、反射したノイズにより配線の面内に多数の共振点が生じる。

そこで、本発明においては、配線基板の角部以外の領域において、電源配線およびグランド配線の外縁に突起部を設ける。突起部を設けることにより、ノイズを突起部内に収束させて、突起部内に、共振点を意図的に生じさせることができる。こうすることにより、配線の外縁で反射したノイズが突起部よりも配線基板の内側に伝搬して、突起部より配線内部の領域に共振点が生成するのを抑制できる。
また、本発明においては、突起部において、電源配線およびグランド配線がデカップリングコンデンサに接続されるため、突起部に収束したノイズを除去することができる。

このように、本発明においては、配線基板の角部以外の領域において、電源配線およびグランド配線の外縁に突起部を設け、かつ突起部をデカップリングコンデンサに接続することの相乗効果によって、高周波ノイズを効率よく効果的に除去することができる。

なお、背景技術の項で前述した特許文献１においては、矩形の配線基板の四隅や辺に沿ってコンデンサが配置されている。このうち、矩形の配線基板の長さをｎ等分する位置は、共振点とは限らない。このため、同文献のように単に辺にデカップリングコンデンサを配置して、周波数の高いノイズを辺で吸収しようとする場合、非常に多くのデカップリングコンデンサを配置することになり、現実的ではなかった。

これに対し、本発明では、配線基板の角部以外の領域において、電源配線およびグランド配線の外縁に突起部を設けることにより、ノイズを突起部に誘導することができる。よって、ノイズがたとえば１ＧＨｚ以上の高周波数である場合にも、ノイズの収束位置を特定することができるため、この位置にデカップリングコンデンサを配置してノイズを効率よく除去することができる。

なお、本発明において、突起部とは、配線内を伝搬するノイズを当該突起部内に収束させることができる部位であればよく、たとえば配線内部から外縁に向かって狭径した形状の部位をいう。また、突起部は、ノイズを誘導させる部位であるため、配線基板の角部以外の領域に設けられる。

また、本発明において、ノイズを突起部内に収束させるとは、突起部内にノイズを誘導して共振点を生じさせることをいう。共振点は、突起部における配線の外縁でもよいし、突起部形成領域における配線内部であってもよい。

なお、これらの各構成の任意の組み合わせや、本発明の表現を方法、装置などの間で変換したものもまた本発明の態様として有効である。

たとえば、本発明によれば、角部を含む平面形状の配線基板のノイズ除去方法であって、前記配線基板の電源配線およびグランド配線を、前記角部以外の領域において外縁またはその近傍にノイズ共振点を有する平面形状とし、前記電源配線およびグランド配線で発生したノイズを、それぞれの配線の前記共振点からデカップリングコンデンサに誘導することにより、前記ノイズを除去する方法が提供される。

以上説明したように本発明によれば、高周波数の電源ノイズおよびグランドノイズを効率よく除去することができる。

以下、本発明の実施形態について図面を参照して説明する。なお、すべての図面において、共通の構成要素には同じ符号を付し、適宜説明を省略する。

（第一の実施形態）
図１は、本実施形態における半導体装置の構成を模式的に示す平面図である。また、図２は、図１に示した半導体装置のプリント配線基板１０１の構成を示す断面図である。図１および図２に示したように、本実施形態における半導体装置は、プリント配線基板１０１、配線基板の突起部１３５に接続された第一デカップリングコンデンサ１０９、およびプリント配線基板１０１の一方の面に搭載された半導体素子１０３を含む。

プリント配線基板１０１は、角部を含む平面形状を有し、本実施形態では矩形である。プリント配線基板１０１は、電源配線１０５を含む電源配線層（不図示）、グランド配線１１１を含むグランド配線層（不図示）および信号配線（信号配線１２７、信号配線１２９）を含む信号配線層（不図示）を備える。図１では、一対の対向する電源配線１０５およびグランド配線１１１が同じ平面形状を有する例を示している。

平面視において、プリント配線基板１０１の角部以外の領域において、電源配線１０５およびグランド配線１１１の外縁に複数の突起部１３５が列状に設けられており、それぞれの突起部１３５において、電源配線１０５は第一デカップリングコンデンサ１０９の一方の端子に接続され、グランド配線１１１は、第一デカップリングコンデンサ１０９の他方の端子に接続されている。

また、電源配線１０５およびグランド配線１１１の外縁は、いずれも、ジグザグ状（たとえば、ノコギリ状）に形成されて、複数の突起部１３５が連続的に設けられている。突起部１３５の先端は、エッジ状である。突起部１３５は、電源配線１０５およびグランド配線１１１の外縁全体にわたって設けられている。

突起部のエッジ（頂点１０７）には、第一デカップリングコンデンサ１０９が接続している。第一デカップリングコンデンサ１０９は、それぞれの突起部１３５の形成領域の最外層（図２の例では上部）に配置され、電源配線１０５は、複数の突起部１３５別にそれぞれ異なる第一デカップリングコンデンサ１０９に接続され、グランド配線１１１は、複数の突起部１３５別にそれぞれ異なる第一デカップリングコンデンサ１０９に接続される。突起部１３５において、電源配線１０５と第一デカップリングコンデンサ１０９とは第一貫通電極１３３を介して接続され、グランド配線１１１と第一デカップリングコンデンサ１０９とは第二貫通電極１３１を介して接続される。
第一デカップリングコンデンサ１０９は、たとえばセラミックコンデンサである。

また、図１に示したように、半導体素子１０３の外周に沿って複数の第二デカップリングコンデンサ１１３が配置されている。

次に、図１および図２に示した半導体装置におけるノイズの除去方法を説明する。
この方法は、角部を含む平面形状のプリント配線基板１０１の角部以外の領域において、電源配線１０５とグランド配線１１１を、角部以外の領域において外縁またはその近傍にノイズ共振点を有する平面形状とし、電源配線１０５とグランド配線１１１で発生したノイズを、それぞれの配線の共振点から第一デカップリングコンデンサ１０９に誘導することにより、ノイズを除去する方法である。
なお、配線の外縁またはその近傍とは、配線の外縁または配線内部の外縁近傍の領域であり、具体的には、突起部１３５の外縁および突起部１３５内部の領域である。

図１および図２に示した半導体装置では、電源配線１０５とグランド配線１１１の突起部１３５にノイズの共振点が存在する。プリント配線基板１０１の角部以外の領域において、電源配線１０５とグランド配線１１１の突起部１３５内にノイズを誘導し、誘導したノイズを突起部１３５内の特定の位置で共振させる。そして、突起部１３５内で共振したノイズを、突起部１３５に接続されたデカップリングコンデンサ１０９に誘導する。以上により、配線内部のノイズが、配線端部に設けられた突起部１３５内に誘導されて、第一デカップリングコンデンサ１０９に除去される。

さらに詳しく説明すると、本実施形態では、プリント配線基板１０１の電源配線１０５およびグランド配線１１１の外周をノコギリ状に形成し、プリント配線基板１０１の辺に沿って複数の突起部１３５が一列に並んで設けられている。半導体素子１０３から発せられた電源ノイズおよびグランドノイズを、それぞれの電極に設けられた突起部１３５の頂点１０７に誘導し、頂点１０７をノイズの共振点とする。そして、共振点のノイズを除去するために、頂点１０７に第一デカップリングコンデンサ１０９を接続する。これにより、電源ノイズおよびグランドノイズが、プリント配線基板１０１の角部（四隅）以外の領域で基板内部へ再度反射することが抑えられるため、配線内への共振点の発生およびノイズ強度を低減できる。よって、コモンモードノイズおよびＥＭＩを低減できる。

次に、本実施形態の作用効果を説明する。
まず、図１および図２に示した半導体装置においては、電源配線１０５およびグランド配線１１１の外縁をノコギリ状に形成し、プリント配線基板１０１の角部以外の領域に突起部１３５を形成している。このため、半導体素子１０３から発せられた電源ノイズおよびグランドノイズを、突起部１３５の頂点１０７に誘導できる。
また、図１および図２に示した半導体装置においては、各頂点１０７に第一デカップリングコンデンサ１０９が接続されている。このため、各頂点１０７に誘導された電源ノイズおよびグランドノイズが、突起部１３５内で再反射して基板内部を伝搬しないようにし、これらのノイズを除去できる。

このように、電源ノイズおよびグランドノイズを突起部１３５に誘導して頂点１０７から除去することができるため、電源ノイズおよびグランドノイズをプリント配線基板内部へ反射させないようにすることができる。これにより、電源配線１０５およびグランド配線１１１内への共振点の発生およびそのノイズ強度を低減できる。よって、コモンモードノイズおよびＥＭＩを低減できる。

ここで、図７は、突起部を有しないプリント配線基板の構成を模式的に示す平面図である。図７では、プリント配線基板２０１に設けられた電源配線２０５およびグランド配線２１１の平面形状が矩形である。プリント配線基板２０１上には、半導体素子２０３が搭載されている。なお、図７では、図１に対応して、半導体素子２０３の外周に第二デカップリングコンデンサ２１３を配置した例を示した。

図７の例では、半導体素子２０３から生じたノイズが高周波数であると、電源ノイズおよびグランドノイズをすべて除去することは困難であり、除去しきれなかった電源ノイズおよびグランドノイズが、プリント配線基板２０１内の電源配線２０５およびグランド配線２１１の外周端で反射を繰り返し、反射ノイズ２５３が電源配線２０５およびグランド配線２１１の特定の場所に共振点２５１を生成してしまう。

これに対し、本実施形態では、電源配線１０５およびグランド配線１１１の四隅以外の領域に突起部１３５を設けることにより、ノイズの反射の影響が大きいプリント配線基板１０１の辺に沿った位置に、意図的にノイズの共振点を形成し、ノイズ波を突起部１３５に吸収する。そして、突起部１３５に第一デカップリングコンデンサ１０９を接続することにより、突起部１３５に収束したノイズが反射して突起部１３５よりも配線内部に移動しないようにする。これにより、ノイズが高周波数である場合にも、電源およびグランドノイズを効率よくかつ効果的に除去することができる。この作用効果は、電源配線１０５およびグランド配線１１１の外縁全体に突起部１３５が形成されているとき、より一層顕著に発揮される。

また、本実施形態によれば、電源配線１０５およびグランド配線１１１が、突起部１３５内に共振点を有する構成となる。このため、図７の場合とは異なり、共振点２５１を予測する必要がない。共振点２５１は、ノイズ源である半導体素子２０３の位置、ノイズの持つ周波数成分、デカップリング・コンデンサの種類と数と位置、電源層およびグランド層の形状などに依存するため、予測が困難である。また、シミュレータを使った予測も可能となってきてはいるが、精度向上のためには膨大なモデリング工数とシミュレーション時間が必要である。本実施形態によれば、共振点の位置が特定化されて、実質的に突起部１３５内に形成されるため、このような共振点２５１の予測が不要となる。

また、図７に示した例では、共振点２５１の位置が予測できたとしても、ノイズの周波数成分毎に共振点の位置が変動するため、広い周波数範囲までのノイズを除去するためには、デカップリングコンデンサを散在させる必要があった。これに対し、本実施形態においては、第一デカップリングコンデンサ１０９をプリント配線基板１０１の端部近傍に配置すればよいため、プリント配線基板１０１の内部を有効に活用できる。

以下の実施形態においては、第一の実施形態と異なる点を中心に説明する。
（第二の実施形態）
本実施形態では、第一の実施形態における突起部の平面形状の他の例を示す。突起部は、プリント配線基板１０１の内部から外縁に向かって狭径した平面形状の部位であればよく、図１に示した形状には限られない。

図３（ａ）〜図３（ｃ）および図４は、本実施形態におけるプリント配線基板の電源配線１０５およびグランド配線１１１の外縁部の形状を示す図である。
図３（ａ）は、第一の実施形態に示した配線基板（図１）に対応し、電源配線１０５およびグランド配線１１１の外縁が、ジグザグ状に形成されている。
図３（ｂ）では、電極の外縁が、複数の曲線を組み合わせた形状となっている。
また、図３（ｃ）では、電極の外縁が、図３（ａ）同様ジグザグ状に形成されているが、突起部の形状が、頂点１０７から配線内部に向かう軸に対して非対称になっている。

図３（ａ）〜図３（ｃ）では、いずれも突起部１３５の先端がエッジ状であり、エッジの頂点１０７が第一デカップリングコンデンサ１０９（図３では不図示）に接続される。

ただし、第一デカップリングコンデンサ１０９は、それぞれの突起部１３５に誘導されたノイズが除去できる位置に配置されていればよく、突起部１３５の頂点１０７に接続されていなくてもよい。第一デカップリングコンデンサ１０９は、たとえば突起部１３５形成領域の上部に配置されていればよい。

図４で、平面視において、突起部の外縁が放物線状である電極の例を示す平面図である。図４では、電極の外縁が、複数の放物線を組み合わせた形状となっており、放物線の焦点が第一デカップリングコンデンサ１０９に接続される。

図５は、図４に示した電極を用いたノイズ除去方法を説明する図である。図４および図５においては、突起部１３５の外縁が放物線状であるため、突起部１３５内に伝搬してきたノイズ波は、突起部１３５の焦点に収束する。

図５に示した電極形状においては、第一デカップリングコンデンサ１０９のノイズ除去範囲（図５中の円の直径）に対して、突起部１３５の幅Wが充分に大きい構成となるため、ノイズ除去に用いる第一デカップリングコンデンサ１０９の数をより一層少なくすることができる。これにより、少ないデカップリングコンデンサを用いてより一層効率よくノイズを除去することができる。

なお、本発明者の検討によれば、０．１μＦのセラミックコンデンサのノイズ除去範囲は、ノイズの周波数に依存して変化するものの、一般的に半径５ｍｍ程度であるという知見が得られている。ここで、ノイズ除去範囲とは、デカップリングコンデンサを配置しない場合に対して、ノイズを１／３以下に低減できる範囲を指す。

この知見を踏まえると、背景技術の項で前述した特許文献１のように、単に矩形の配線基板の辺に沿ってデカップリングコンデンサを除去しようとすると、効果的にノイズを除去するためには、デカップリングコンデンサのノイズ除去範囲の直径に対応する１０ｍｍ程度の間隔で該セラミックコンデンサを並べる必要があることになる。

これに対し、図４および図５に示した電極形状とすれば、突起部１３５のＷを拡げることで、第一デカップリングコンデンサ１０９のノイズ除去範囲の直径よりも著しく広い間隔で、第一デカップリングコンデンサ１０９を並べることができるため、第一デカップリングコンデンサ１０９の数を劇的に減らすことができる。

また、図３（ａ）、図３（ｂ）および図４では、突起部１３５の平面形状が、突起部１３５の先端から配線内部に向かう軸に対して対称形であるため、図３（ｃ）に示した形状に比べて、より一層効果的にノイズを除去することができる。

ここで、除去したいノイズの周波数に応じて、突起部１３５の形状を設計して最適化することもできる。また、電源配線１０５およびグランド配線１１１の外縁に、ノイズの周波数に応じた形状の突起部１３５を設けてもよい。たとえば、図３（ａ）において、ノイズの周波数が高いほど、突起部１３５の幅Ｗおよび深さｄを小さくする。

一方、配線基板全体の小型化の観点では、電源配線１０５およびグランド配線１１１の突起部形成領域を小さくするのがよく、たとえば突起部１３５の形状を、幅Ｗに対する深さｄの大きさが相対的に小さいものとするのがよい。このような形状の一例としては、図４および図５に示した放物線形状が挙げられる。

（第三の実施形態）
第一の実施形態では、電源配線層中の電源配線１０５が、一つの領域からなる構成を例示したが、一つの電源配線層中の電源配線１０５の数や形状は、これらには限られない。

図６（ａ）は、本実施形態における半導体装置の構成を示す平面図である。図６（ａ）では、プリント配線基板の電源配線１０５と、プリント配線基板上に配置される半導体素子およびＤＣ／ＤＣコンバータを示した。また、図６（ｂ）は、図６（ａ）に示した半導体装置のグランド配線１１１の構成を示す平面図である。

図６（ａ）および図６（ｂ）に示した装置の基本構成は、図１（第一の実施形態）と同様であるが、図６（ａ）では、プリント配線基板上に、半導体素子１０３に代えて電源電圧２．５Ｖの第一半導体素子１１５、および電源電圧１．２Ｖの第二半導体素子１１７が設けられている。また、図６（ａ）では、複数の電源配線（第一電源配線１０５ａおよび第二電源配線１０５ｂ）から構成されている。第一電源配線１０５ａおよび第二電源配線１０５ｂは、共通の電源配線層に形成されている。第一電源配線１０５ａは、第二半導体素子１１７と第一ＤＣ／ＤＣコンバータ１２５とを接続し、第二電源配線１０５ｂは、第一半導体素子１１５と第二ＤＣ／ＤＣコンバータ１２３とを接続する。

第一電源配線１０５ａの第一外縁部１１９および第二電源配線１０５ｂの第二外縁部１２１は、いずれもジグザグ状に形成されている。なお、図６（ａ）では、第二電源配線１０５ｂの外縁に設けられた突起部は、第一電源配線１０５ａの外縁に設けられた突起部よりも幅および深さがいずれも小さい例を示したが、第一外縁部１１９および第二外縁部１２１の突起部の幅および深さの大きさは、除去対象のノイズの周波数により設定され、図示した例には限られない。また、図６（ｂ）に示したグランド配線１１１の外縁は、第一電源配線１０５ａの第一外縁部１１９と同じ形状である。

なお、図６（ａ）および図６（ｂ）には示していないが、第一電源配線１０５ａ、第二電源配線１０５ｂおよびグランド配線１１１の突起部先端は、いずれも、デカップリングコンデンサに接続される。

本実施形態においても、第一電源配線１０５ａおよびグランド配線１１１の外縁に突起部が形成され、突起部先端がデカップリングコンデンサに接続される。このため、第一の実施形態と同様の作用効果が得られる。

また、本実施形態では、第一電源配線１０５ａおよび第二電源配線１０５ｂのノイズの周波数に応じて、突起部の大きさ（幅および深さ）が調整されている。このため、各電源配線に生じるノイズの周波数に対して突起部の形状が好適に調整されている。よって、各電源配線で生じる電源ノイズの反射および共振点の形成をより一層効果的に抑制することができる。

以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。

たとえば、以上の実施形態において、電源配線１０５とグランド配線１１１の平面形状は同じであっても異なっていてもよい。これらの平面形状が同じであって、平面視において、これらの配置が一致する構成とすれば、これら電極間の容量形成を抑制し、共振点の発生をさらに効果的に防ぐことができる。

また、以上の実施形態においては、図２に示したように、プリント配線基板１０１の表面および裏面にそれぞれ信号配線１２７および信号配線１２９が配置された例を示したが、信号配線層の配置はこれには限られず、たとえば電源配線１０５とグランド配線１１１との間に信号配線層が形成されていてもよい。

また、以上の実施形態においては、第一デカップリングコンデンサ１０９がプリント配線基板１０１の一方の面に配置される構成を例示したが、第一デカップリングコンデンサ１０９の配置はこれには限られず、たとえばプリント配線基板１０１に内蔵されていてもよい。

実施形態における半導体装置の構成を示す平面図である。 実施形態における配線基板の構成を示す断面図である。 実施形態における配線基板の配線の構成を示す平面図である。 実施形態における配線基板の配線の構成を示す平面図である。 実施形態における配線基板の配線の構成を示す平面図である。 実施形態における半導体装置の構成を示す平面図である。 実施形態における半導体装置の構成を示す平面図である。

符号の説明

１０１ プリント配線基板
１０３ 半導体素子
１０５ 電源配線
１０５ａ 第一電源配線
１０５ｂ 第二電源配線
１０７ 頂点
１０９ 第一デカップリングコンデンサ
１１１ グランド配線
１１３ 第二デカップリングコンデンサ
１１５ 第一半導体素子
１１７ 第二半導体素子
１１９ 第一外縁部
１２１ 第二外縁部
１２３ 第二ＤＣ／ＤＣコンバータ
１２５ 第一ＤＣ／ＤＣコンバータ
１２７ 信号配線
１２９ 信号配線
１３１ 第二貫通電極
１３３ 第一貫通電極
１３５ 突起部

Claims (10)

1. 電源配線およびグランド配線を含む配線基板であって、
   当該配線基板が、角部を含む平面形状を有し、
   平面視において、前記角部以外の領域において、前記電源配線および前記グランド配線の外縁に複数の突起部が設けられ、
   前記電源配線の前記複数の突起部は、互いに異なるデカップリングコンデンサの一方の端子に接続され、前記グランド配線の前記複数の突起部は、互いに異なる前記デカップリングコンデンサの他方の端子に接続される、配線基板。
2. 請求項１に記載の配線基板において、
   当該配線基板が、辺を有する平面形状を有し、
   平面視において、前記辺に沿って、前記電源配線および前記グランド配線の外縁に複数の前記突起部が設けられている、配線基板。
3. 請求項２に記載の配線基板において、
   平面視において、前記デカップリングコンデンサが、それぞれの前記突起部の形成領域の最外層に配置された、配線基板。
4. 請求項１乃至３いずれかに記載の配線基板において、前記突起部が、前記電源配線および前記グランド配線の外縁全体にわたって設けられた、配線基板。
5. 請求項１乃至４いずれかに記載の配線基板において、
   前記突起部の平面形状が、前記突起部の先端から配線内部に向かう軸に対して対称形である、配線基板。
6. 請求項１乃至５いずれかに記載の配線基板において、
   平面視において、前記突起部の先端がエッジ状であり、
   エッジの頂点が前記デカップリングコンデンサに接続される、配線基板。
7. 請求項１乃至６いずれかに記載の配線基板において、前記電源配線および前記グランド配線の外縁が、ジグザグ状に形成された、配線基板。
8. 請求項１乃至５いずれかに記載の配線基板において、平面視において、前記突起部の外縁が放物線状である、配線基板。
9. 請求項１乃至８いずれかに記載の配線基板において、前記電源配線と前記グランド配線とが、同じ平面形状である、配線基板。
10. 請求項１乃至９いずれかに記載の配線基板と、
    前記突起部に接続された前記デカップリングコンデンサと、
    前記配線基板の一方の面に搭載された半導体素子と、
    を含む、半導体装置。

Images