JP2009032907A - 配線基板および電子回路モジュール - Google Patents

配線基板および電子回路モジュール Download PDF

Info

Publication number
JP2009032907A
JP2009032907A JP2007195501A JP2007195501A JP2009032907A JP 2009032907 A JP2009032907 A JP 2009032907A JP 2007195501 A JP2007195501 A JP 2007195501A JP 2007195501 A JP2007195501 A JP 2007195501A JP 2009032907 A JP2009032907 A JP 2009032907A
Authority
JP
Japan
Prior art keywords
wiring board
conductor
wiring
conductor layer
interlayer connection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007195501A
Other languages
English (en)
Inventor
Hirobumi Inoue
博文 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2007195501A priority Critical patent/JP2009032907A/ja
Publication of JP2009032907A publication Critical patent/JP2009032907A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Abstract

【課題】 内部に発生する高周波信号の基板端部での反射、内部における定在波の発生、および外部への不要電磁波の放射を効果的に抑制することができる配線基板を提供する。
【解決手段】 端縁領域に積層的に形成された複数の導体層31と、複数の導体層31間を電気的に接続するように複数の導体層31間に形成された導体層間接続部32とを有している。導体層31と導体層間接続部32との組み合わせは、配線基板20の板面20a、20bから配線基板20の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板20の端面20cに向かって突出する楔形の断面形状を描くように、形成されている。
【選択図】 図1

Description

本発明は、電子部品の配線をなすための配線層を備えた配線基板と、この配線基板に搭載された電子部品とを有し、配線層によって配線された電子部品によって電子回路を構成する電子回路モジュールに関し、特に、高周波電子回路を構成するのに適した電子回路モジュールと、電子回路モジュール用の配線基板に関する。
近年、高速信号処理モジュールおよび高周波モジュール等に用いられる電子回路モジュールに対して、電子回路をより小さなスペースに収納することが求められている。この要求に応えるべく、電子回路モジュールの小型化、省スペース化が図られている。
電子回路モジュールの小型化、省スペース化に伴い、例えば、基板外部へ不要な電磁波が放射するという問題が生じている。モジュールを小型化するために、電子回路を構成する実装部品を接続する配線は、例えば半田付け後の強度が十分得られる所定の大きさのパッドとこれにつながる微細配線とで構成される。これにより、配線の所定の接続強度は得られるが、伝送路としては必ずしも所定のインピーダンスで均一な配線が設けられているとは言えない。したがって、配線の各所で高周波信号の反射が生じやすくなり、反射した不要な高周波信号は配線基板内を迷走することとなる。これにより、ノイズおよび波形の乱れ等を起こす原因となるため、不要な高周波信号の反射等を抑制することは、モジュール設計の重要な要素の一つとなっている。
この目的のために、通常、以下のような設計手法が採用されている。即ち、基板内に複数のグランド層を設け、かつ、グランド層同士を接続し電気的に一体化させるためのスルーホールを基板内の各所に設けることが行われている。これらは、不要な高周波信号を基板全体に行き渡らせないよう、局部的に封じ込めるために行われている。しかし、上記の手法においては、部品配置設計上の制約が生じる。そればかりか、不要な高周波信号を局部的に封じ込めたとしても、その高周波信号は封じ込められた局部空間内で反射を繰り返して定在波となる。そして、定在波は少しの隙間があると基板外部へ電磁波として放射されてしまうという問題があった。
そこで、モジュール内部の電子部品および基板の周辺からの不要電磁波の放射を抑制するための技術が、例えば、特許文献1に開示されている。特許文献1に開示された技術は、細長い筒状導体であるスルーホール所定の間隔で並べて1つの壁を形成し、これにより電磁波が壁の外へ出ないように遮蔽するものである。この手法は、不要電磁波放射防止において一応の効果を奏している。
特開2003−133801号公報
上述のスルーホールによる遮蔽メカニズムは、内部の配線等のインピーダンスに対して十分に低いインピーダンスで短絡することである。そのインピーダンスの不整合により、高周波信号が全反射することで機能する。外部に対しての不要電磁波の放射を抑制するためには、特に基板端から空間に不要電磁波を放射することを防止しなければならない。このため、従来は、基板端最外周部に細かな間隔で非常に多くのスルーホールを設けていた。また、これにより外部への不要電磁波の放射が防げたとしても、反射された高周波信号は遮蔽された内部では周辺のスルーホールで繰り返し反射し定在波となる。つまり、不要な高周波信号のエネルギーが基板内部に保存され、遮蔽された基板内部の本来必要な高周波信号に悪影響を及ぼすという問題がある。
また、定在波が存在することで、基板内部の伝送路の長さによってはその固有振動数が定在波の周波数に一致し共振を起こす場合がある。この場合には、より大きなノイズが発生し、電子回路モジュールに対してさまざまな性能悪化をもたらす。例えば、送信スプリアスの発生、キャリア対ノイズ比(C/N比)の悪化、受信感度の低下および増幅率不足などである。しかも、近年電子回路の高速化・高周波化が進み、電子回路モジュール内部における電磁波干渉により、信号劣化が生じやすくなっている。これを防止するために、具体的な評価用サンプルを製作して実験を繰り返し、設計検証を行う必要が生じている。
その一方で、実装設計の効率化および開発期間の短縮の要求により、電子回路の所定の機能単位での速やかなモジュール化が必要となってきている。これにより、時間的な制約から開発段階におけるモジュール単位の信号性能の最適化は必ずしも十分ではない場合がある。この結果、結果的に機器の電気的な性能が、電子回路モジュールの性能により制限されてしまうという問題がある。
それ故、本発明の課題は、内部に発生する高周波信号の基板端部での反射、内部における定在波の発生、および外部への不要電磁波の放射を効果的に抑制することができる配線基板を提供することである。
本発明の他の課題は、上記のような配線基板を有する電子回路モジュールを提供することである。
本発明によれば、搭載される電子部品の配線をなすための配線層を備えた配線基板において、端縁領域に積層的に形成された複数の導体層と、複数の導体層間を電気的に接続するように複数の導体層間に形成された導体層間接続部とを有し、導体層と導体層間接続部との組み合わせは、配線基板の板面から配線基板の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板の端面に向かって突出する楔形の断面形状を描くように、形成されていることを特徴とする配線基板が得られる。
尚、導体層として、配線基板の第1および第2の板面上にそれぞれ形成されたものを含んでいてもよい。
また、導体層および導体層間接続部が、平面視矩形を呈する配線基板の一辺に設けられてもよい。または、導体層および導体層間接続部が、平面視矩形を呈する配線基板の対向する一対の辺に設けられてもよい。あるいは、導体層および導体層間接続部が、配線基板の全ての端縁領域に亘って設けられてもよい。
さらに、導体層および導体層間接続部が形成された端縁領域に対向する端縁領域に、配線基板の厚さ方向に貫通するように形成されたスルーホールをさらに有していてもよい。
また、導体層は、配線層のうちの基準電位にされるものと電気的に接続されてもよい。
本発明によればまた、前記配線基板と、配線基板上に搭載された電子部品とを有し、配線層によって配線された電子部品によって電子回路を構成することを特徴とする電子回路モジュールが得られる。
前記電子回路モジュールは、電子部品を覆うシールドケースを有し、シールドケースは、配線基板の導体層に電気的に接続されてもよい。
本発明による配線基板は、内部に発生する高周波信号の基板端部での反射、内部における定在波の発生、および外部への不要電磁波の放射を効果的に抑制することができる。
また、本発明によれば、上記のような配線基板を有する電子回路モジュールが得られる。
本発明による配線基板は、搭載される電子部品の配線をなすための配線層を備えた配線基板において、端縁領域に積層的に形成された複数の導体層と、複数の導体層間を電気的に接続するように複数の導体層間に形成された導体層間接続部とを有している。導体層と導体層間接続部との組み合わせは、配線基板の板面から配線基板の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板の端面に向かって突出する楔形の断面形状を描くように、形成されている。即ち、本発明による配線基板においては、第1の板面側の導体層と第2の板面側の導体層との間の距離は、楔形の断面形状に従って徐々に小さくなる。
本発明による配線基板においては、上記構成により、第1の板面側の導体層と第2の板面側の導体層との間のインピーダンスも徐々に小さくなる。そして、配線基板の端面に最も近い楔の先端において第1の板面側の導体層と第2の板面側の導体層とは相互に電気的に接続される。つまり、第1の板面側の導体層と第2の板面側の導体層との間のインピーダンスが限りなく小さい状態から短絡される。これは、楔の先端において整合終端される状態である。したがって、本発明によれば、高周波信号を内部へ反射させず、よって配線基板内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができ、良好な高周波特性を発揮できる。
さらに、本発明による配線基板は、通常の配線基板のように均一な厚さを有しているため、例えば周辺部が鋭利なナイフ形状となっている場合に懸念される、取り扱いの危険性、先端の破損、また、配線基板に電子部品を搭載するための製造システムにおける自動搬送ベルトライン等からの脱落といった問題がない。そして、脱落の問題がないため、従来の製造ラインを変更せずにそのまま使用でき、低コスト生産が可能であるという効果も奏する。
また、本発明による電子回路モジュールは、前記配線基板と、配線基板上に搭載された電子部品とを有し、配線層によって配線された電子部品によって電子回路を構成する。
以下、図面を参照して、本発明による配線基板、電子回路モジュールの実施例を説明する。
図1(a)および(b)を参照すると、本発明の実施例1による電子回路モジュールは、積層された複数の配線層21を備えた配線基板20と、配線基板20に搭載された半導体チップや受動素子等の電子部品10とを有し、配線層21によって配線された電子部品10によって高周波電子回路を構成するものである。配線層21は、Cuなどの導電性の高い金属から成る。
本電子回路モジュールは、配線基板20の図中右側の端縁領域に積層的に形成された複数の導体層31と、複数の導体層31間を電気的に接続するように複数の導体層31間に形成された導体層間接続部32とを有している。
導体層31と導体層間接続部32との組み合わせは、配線基板20の第1の板面20aおよび第2の板面20bそれぞれから配線基板20の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板20の端面20cに向かって突出する楔形の断面形状を描くように、形成されている。最終的には、導体層31と導体層間接続部32との組み合わせは、配線基板20の端面20cで相互に電気的に接続されている。
導体層31および導体層間接続部32も、配線層21と同様に、Cuなどの導電性の高い金属から成る。
尚、導体層31として、配線基板の第1および第2の板面20aおよび20b上にそれぞれ形成された導体層31aおよび31bを含んでいる。
本実施例において、導体層31および導体層間接続部32は平面視矩形を呈する配線基板20の一辺にのみ設けられているが、本発明はこれに限定されるものではない。
導体層31は、配線層21のうちの基準電位(例えば、グランド)にされるものと電気的に接続されている。
ここで、第1の板面20a側の導体層31と第2の板面20b側の導体層31との間の距離は楔形の断面形状に従って徐々に小さくなる。したがって、第1の板面20a側の導体層31と第2の板面20b側の導体層31との間のインピーダンスも徐々に小さくなる。そして、配線基板20の端面20cに最も近い楔の先端において第1の板面20a側の導体層31と第2の板面20b側の導体層31とは相互に電気的に接続される。つまり、第1の板面20a側の導体層31と第2の板面20b側の導体層31との間のインピーダンスが限りなく小さい状態から短絡される。これは、楔の先端において整合終端される状態である。したがって、高周波信号を内部へ反射させず、よって配線基板内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができ、良好な高周波特性を発揮できる。
本発明の実施例2による電子回路モジュールにおいては、導体層および導体層間接続部が、平面視矩形を呈する配線基板の対向する一対の辺に設けられている点で、実施例1と異なる。このため、実施例1と同様の構成については、詳細な説明は省略する。
図2(a)および(b)を参照すると、本発明の実施例2による電子回路モジュールは、複数の配線層21を備えた配線基板20と、配線基板20に搭載された電子部品10とを有し、配線層21によって配線された電子部品10によって高周波電子回路を構成するものである。
本電子回路モジュールは、配線基板20の図中左右両側の端縁領域にそれぞれ積層的に形成された複数の導体層31と、複数の導体層31間を電気的に接続するように複数の導体層31間に形成された導体層間接続部32とを有している。
導体層31と導体層間接続部32との組み合わせは、配線基板20の第1の板面20aおよび第2の板面20bそれぞれから配線基板20の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板20の端面20cに向かって突出する楔形の断面形状を描くように、形成されている。最終的には、導体層31と導体層間接続部32との組み合わせは、配線基板20の端面20cで相互に電気的に接続されている。導体層31および導体層間接続部32も、配線層21と同様に、Cuなどの導電性の高い金属から成る。
尚、導体層31として、配線基板の第1および第2の板面20aおよび20b上にそれぞれ形成された導体層31aおよび31bを含んでいる。また、導体層31は、配線層21のうちの基準電位(例えば、グランド)にされるものと電気的に接続されている。
本実施例においても、第1の板面20a側の導体層31と第2の板面20b側の導体層31との間のインピーダンスが限りなく小さい状態から短絡される。これは、楔の先端において整合終端される状態である。したがって、高周波信号を内部へ反射させず、よって配線基板内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができ、良好な高周波特性を発揮できる。しかも、導体層31と導体層間接続部32との組み合わせが対向する二辺に形成されているため、これらの効果は、実施例1よりも高い。
本発明の実施例3による電子回路モジュールにおいては、導体層および導体層間接続部が、配線基板の全ての端縁領域に亘って設けられている点で、実施例1、2と異なる。このため、実施例1、2と同様の構成については、詳細な説明は省略する。
図3(a)および(b)を参照すると、本発明の実施例3による電子回路モジュールは、複数の配線層21を備えた配線基板20と、配線基板20に搭載された電子部品10とを有し、配線層21によって配線された電子部品10によって高周波電子回路を構成するものである。
本電子回路モジュールは、平面視矩形を呈する配線基板20の四辺の端縁領域にそれぞれ積層的に形成された複数の導体層31と、複数の導体層31間を電気的に接続するように複数の導体層31間に形成された導体層間接続部32とを有している。
導体層31と導体層間接続部32との組み合わせは、配線基板20の第1の板面20aおよび第2の板面20bそれぞれから配線基板20の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板20の端面20cに向かって突出する楔形の断面形状を描くように、形成されている。最終的には、導体層31と導体層間接続部32との組み合わせは、配線基板20の端面20cで相互に電気的に接続されている。導体層31および導体層間接続部32も、配線層21と同様に、Cuなどの導電性の高い金属から成る。
尚、導体層31として、配線基板の第1および第2の板面20aおよび20b上にそれぞれ形成された導体層31aおよび31bを含んでいる。また、導体層31は、配線層21のうちの基準電位(例えば、グランド)にされるものと電気的に接続されている。
本実施例においても、第1の板面20a側の導体層31と第2の板面20b側の導体層31との間のインピーダンスが限りなく小さい状態から短絡される。これは、楔の先端において整合終端される状態である。したがって、高周波信号を内部へ反射させず、よって配線基板内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができ、良好な高周波特性を発揮できる。しかも、導体層31と導体層間接続部32との組み合わせが配線基板20の全周に亘って形成されているため、これらの効果は、実施例1は勿論のこと、実施例2に比べても高い。
尚、本実施例においては配線基板が平面視矩形状を呈しているが、本発明は、平面視が他形状の配線基板に対しても適用可能である。
本発明の実施例4による電子回路モジュールは、導体層および導体層間接続部が形成された端縁領域に対向する端縁領域に、配線基板の厚さ方向に貫通するように形成されたスルーホールをさらに有している点で、実施例1と異なる。このため、実施例1と同様の構成については、詳細な説明は省略する。
図4(a)および(b)を参照すると、本発明の実施例4による電子回路モジュールは、複数の配線層21を備えた配線基板20と、配線基板20に搭載された電子部品10とを有し、配線層21によって配線された電子部品10によって高周波電子回路を構成するものである。
本電子回路モジュールは、平面視矩形を呈する配線基板20の図中右側の端縁領域に積層的に形成された複数の導体層31と、複数の導体層31間を電気的に接続するように複数の導体層31間に形成された導体層間接続部32とを有している。
導体層31と導体層間接続部32との組み合わせは、配線基板20の第1の板面20aおよび第2の板面20bそれぞれから配線基板20の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板20の端面20cに向かって突出する楔形の断面形状を描くように、形成されている。最終的には、導体層31と導体層間接続部32との組み合わせは、配線基板20の端面20cで相互に電気的に接続されている。導体層31および導体層間接続部32も、配線層21と同様に、Cuなどの導電性の高い金属から成る。
尚、導体層31として、配線基板の第1および第2の板面20aおよび20b上にそれぞれ形成された導体層31aおよび31bを含んでいる。また、導体層31は、配線層21のうちの基準電位(例えば、グランド)にされるものと電気的に接続されている。
さらに、本電子回路モジュールにおいては、導体層31および導体層間接続部32が形成された端縁領域に対向する端縁領域、即ち、図中左側の端縁領域に、配線基板20の厚さ方向に貫通するように形成された複数のスルーホール40をさらに有している。スルーホール40は、図4(a)から明らかなように、配線基板20のほぼ全幅に亘って壁状に形成されている。尚、図中、スルーホール40のサイズ、数、並列間隔は概念的なものである。後述する遮蔽効果の点から、複数のスルーホール40の並列間隔は、可及的狭いことが好ましい。
図中の符号21bは、配線基板20の第2の板面20b上に形成された配線層を示す。スルーホール40は、導体層31aおよび配線層21bに接続されている。配線層21bおよびスルーホール40も、Cuなどの導電性の高い金属から成る。また、スルーホール40は配線層21のうちの基準電位にされるものと電気的に接続された導体層31aに接続されているため、スルーホール40および配線層21bは、基準電位となっている。
ここで、スルーホール40による短絡部は、配線基板20内部の層間インピーダンスに比して十分に低いインピーダンスとなる。このため、壁状に並んだ複数のスルーホール40は、配線基板20内部の配線層21内に伝達される高周波信号を全反射させる遮蔽効果を有している。したがって、本実施例によれば、図中左側の端縁領域においてはスルーホール40によって配線基板20内部の高周波信号が反射され、基板端縁からの不要電磁波の放射を防ぐことができる。一方、反射された高周波信号は、図中右側の端縁領域においては導体層31と導体層間接続部32との組み合わせによって反射が抑制されるため、繰り返し反射によって基板内部で定在波となることを防ぐことができる。よって、これらの効果は、実施例1よりも高い。
尚、本実施例の変形例として、一列に並列した複数のスルーホール40に代えて、図5(a)および(b)に示されるように、二列に並列した複数のスルーホール41としてもよい。この様な構成でも、図4(a)および(b)に示されたものと同様の作用効果が奏される。
本発明の実施例5による電子回路モジュールは、電子回路モジュールは、電子部品を覆うシールドケースを有している点で、実施例3と異なる。このため、実施例3と同様の構成については、詳細な説明は省略する。
図6(a)および(b)を参照すると、本発明の実施例5による電子回路モジュールは、複数の配線層21を備えた配線基板20と、配線基板20に搭載された電子部品10とを有し、配線層21によって配線された電子部品10によって高周波電子回路を構成するものである。
本電子回路モジュールは、平面視矩形を呈する配線基板20の四辺の端縁領域にそれぞれ積層的に形成された複数の導体層31と、複数の導体層31間を電気的に接続するように複数の導体層31間に形成された導体層間接続部32とを有している。
導体層31と導体層間接続部32との組み合わせは、配線基板20の第1の板面20aおよび第2の板面20bそれぞれから配線基板20の厚さ方向の略中心への深度が増えるに連れて徐々に配線基板20の端面20cに向かって突出する楔形の断面形状を描くように、形成されている。最終的には、導体層31と導体層間接続部32との組み合わせは、配線基板20の端面20cで相互に電気的に接続されている。導体層31および導体層間接続部32も、配線層21と同様に、Cuなどの導電性の高い金属から成る。
尚、導体層31として、配線基板の第1および第2の板面20aおよび20b上にそれぞれ形成された導体層31aおよび31bを含んでいる。また、導体層31は、配線層21のうちの基準電位(例えば、グランド)にされるものと電気的に接続されている。
さらに、本電子回路モジュールは、電子部品を覆うシールドケース50を有している。シールドケース50も、Cuなどの導電性の高い金属から成る。また、シールドケース50は、配線基板の導体層(導体層31b)に電気的に接続されている。
本実施例においては、シールドケース50で電磁波を遮蔽することにより、上述の実施例3による効果と併せて、より効果的にシールドケース50内外の電磁干渉を防止することができる。
尚、上述の本実施例において、シールドケース50は複数の電子部品10を覆うように設けられているが、本発明はこれに限定されるものではない。例えば、シールドケースは、複数の電子部品を個別に覆うように、あるいは、複数の部分に分けて覆うように設けられてもよい。
以上説明した実施例に限定されることなく、本発明は、当該特許請求の範囲に記載された技術範囲内であれば、種々の変形が可能であることは云うまでもない。例えば、本発明は、高速信号モジュールおよび高周波モジュール等の電子回路モジュールに好適に利用することができる。
(a)および(b)は、本発明による配線基板を有する電子回路モジュールの実施例1を示す平面図および断面図である。 (a)および(b)は、本発明による配線基板を有する電子回路モジュールの実施例2を示す平面図および断面図である。 (a)および(b)は、本発明による配線基板を有する電子回路モジュールの実施例3を示す平面図および断面図である。 (a)および(b)は、本発明による配線基板を有する電子回路モジュールの実施例4を示す平面図および断面図である。 (a)および(b)は、実施例4の変形例を示す平面図および断面図である。 (a)および(b)は、本発明の実施例5による電子回路モジュールを示す平面図および断面図である。
符号の説明
10 電子部品
20 配線基板
20a 第1の板面
20b 第2の板面
20c 端面
21、21b 配線層
31 導体層
32 導体層間接続部
40、41 スルーホール
50 シールドケース

Claims (9)

  1. 搭載される電子部品の配線をなすための配線層を備えた配線基板において、
    端縁領域に積層的に形成された複数の導体層と、該複数の導体層間を電気的に接続するように該複数の導体層間に形成された導体層間接続部とを有し、
    前記導体層と前記導体層間接続部との組み合わせは、配線基板の板面から配線基板の厚さ方向の略中心への深度が増えるにつれて徐々に配線基板の端面に向かって突出する楔形の断面形状を描くように、形成されていることを特徴とする配線基板。
  2. 前記導体層として、配線基板の第1および第2の板面上にそれぞれ形成されたものを含む請求項1に記載の配線基板。
  3. 前記導体層および前記導体層間接続部が、平面視矩形を呈する前記配線基板の一辺に設けられた請求項1または2に記載の配線基板。
  4. 前記導体層および前記導体層間接続部が、平面視矩形を呈する前記配線基板の対向する一対の辺に設けられた請求項1または2に記載の配線基板。
  5. 前記導体層および前記導体層間接続部が、前記配線基板の全ての端縁領域に亘って設けられた請求項1または2に記載の配線基板。
  6. 前記導体層および前記導体層間接続部が形成された端縁領域に対向する端縁領域に、配線基板の厚さ方向に貫通するように形成されたスルーホールをさらに有する請求項1乃至3のいずれか1つに記載の配線基板。
  7. 前記導体層は、前記配線層のうちの基準電位にされるものと電気的に接続される請求項1乃至6のいずれか1つに記載の配線基板。
  8. 請求項1乃至7のいずれか1つに記載の前記配線基板と、該配線基板上に搭載された電子部品とを有し、配線層によって配線された電子部品によって電子回路を構成することを特徴とする電子回路モジュール。
  9. 前記電子部品を覆うシールドケースを有し、該シールドケースは、前記配線基板の前記導体層に電気的に接続される請求項8に記載の電子回路モジュール。
JP2007195501A 2007-07-27 2007-07-27 配線基板および電子回路モジュール Withdrawn JP2009032907A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007195501A JP2009032907A (ja) 2007-07-27 2007-07-27 配線基板および電子回路モジュール

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007195501A JP2009032907A (ja) 2007-07-27 2007-07-27 配線基板および電子回路モジュール

Publications (1)

Publication Number Publication Date
JP2009032907A true JP2009032907A (ja) 2009-02-12

Family

ID=40403108

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007195501A Withdrawn JP2009032907A (ja) 2007-07-27 2007-07-27 配線基板および電子回路モジュール

Country Status (1)

Country Link
JP (1) JP2009032907A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111313A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 電子装置、配線基板およびノイズ遮蔽方法
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011111313A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 電子装置、配線基板およびノイズ遮蔽方法
WO2011111314A1 (ja) * 2010-03-08 2011-09-15 日本電気株式会社 配線基板、電子装置およびノイズ遮蔽方法
US8873246B2 (en) 2010-03-08 2014-10-28 Nec Corporation Electronic device, wiring board, and method of shielding noise

Similar Documents

Publication Publication Date Title
US8309863B2 (en) Printed wiring board
KR101385167B1 (ko) 프린트 회로판
US20120325537A1 (en) Circuit board, electronic apparatus, and noise blocking method
JP2013232613A (ja) 配線基板及び電子機器
JPWO2011111313A1 (ja) 電子装置、配線基板およびノイズ遮蔽方法
EP2785155B1 (en) Circuit board and electronic device
US9313890B2 (en) Attenuation reduction structure for high frequency signal contact pads of circuit board
US20070221405A1 (en) Multi-layer circuit board having ground shielding walls
US7719093B2 (en) Circuit board with decoupling capacitors
JP6281151B2 (ja) 高速データ伝送用の電気リード線を接続するための電気接続インタフェース
JP5686630B2 (ja) プリント配線板、光通信モジュール、光通信装置、モジュール装置および演算処理装置
WO2018181709A1 (ja) 高周波モジュール
JP2009032907A (ja) 配線基板および電子回路モジュール
JP5556162B2 (ja) 電子装置及びノイズ抑制方法
JP2007335618A (ja) プリント回路基板
JP2009218359A (ja) 同軸コネクタ搭載回路基板及び同軸コネクタ搭載回路基板の製造方法
JP2013239511A (ja) 多層基板、プリント回路基板、半導体パッケージ基板、半導体パッケージ、半導体チップ、半導体デバイス、情報処理装置および通信装置
US20170127534A1 (en) Method and Mechanism for Mitigating Signal Attenuation in Printed Circuit Board Connections
JPWO2008105149A1 (ja) 回路モジュール
JPWO2008010445A1 (ja) 多層プリント回路基板
US9231286B2 (en) Package substrate with band stop filter and semiconductor package including the same
JP2009224566A (ja) 回路、半導体回路
US7851895B2 (en) Semiconductor structure and semiconductor manufacturing method
JP2009130226A (ja) 多層配線基板とこれを用いた電子回路モジュール
JP4329702B2 (ja) 高周波デバイス装置

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20101005