JPWO2008105149A1 - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JPWO2008105149A1
JPWO2008105149A1 JP2009501121A JP2009501121A JPWO2008105149A1 JP WO2008105149 A1 JPWO2008105149 A1 JP WO2008105149A1 JP 2009501121 A JP2009501121 A JP 2009501121A JP 2009501121 A JP2009501121 A JP 2009501121A JP WO2008105149 A1 JPWO2008105149 A1 JP WO2008105149A1
Authority
JP
Japan
Prior art keywords
circuit module
peripheral inclined
inclined portion
wiring board
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009501121A
Other languages
English (en)
Inventor
井上　博文
博文 井上
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Publication of JPWO2008105149A1 publication Critical patent/JPWO2008105149A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/024—Dielectric details, e.g. changing the dielectric material around a transmission line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/183—Components mounted in and supported by recessed areas of the printed circuit board
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/07—Electric details
    • H05K2201/0707—Shielding
    • H05K2201/0715—Shielding provided by an outer layer of PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/091—Locally and permanently deformed areas including dielectric material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09154—Bevelled, chamferred or tapered edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09827—Tapered, e.g. tapered hole, via or groove
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10446—Mounted on an edge
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10484—Obliquely mounted

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

配線基板１０２の縁部に、端縁に向かって厚さが減少し断面形状がテーパ形状をなす周辺傾斜部１０３を設ける。また、周辺傾斜部１０３の内部において層間距離が端縁に向かって小さくなるように内層１１２を設ける。更に、周辺傾斜部１０３の両斜面上に第１の配線導体１０４及び第２の配線導体１０５を設け、これらを周辺傾斜部１０３の先端で相互に電気的に接続する。

Description

本発明は所定の機能を発揮する電子回路を一つの単位にまとめた回路モジュールに関し、特に、高速信号処理モジュール及び高周波モジュール並びにその内部構造に関する。
近年、高速信号処理モジュール及び高周波モジュール等に用いられる回路モジュールに対して、電子回路をより小さなスペースに収納することが求められている。この要求に応えるべくモジュールの小型化・省スペース化が図られているが、それに伴い例えば以下のような問題が生じている。
第１に、基板外部へ不要な電磁波が放射するという問題である。モジュールを小型化するために、電子回路を構成する実装部品を接続する配線は、例えば半田付け後の強度が十分得られる所定の大きさのパッドとこれにつながる微細配線とで構成される。これにより、配線の所定の接続強度は得られるが、伝送路としては必ずしも所定のインピーダンスで均一な配線が設けられているとはいえない。従って、配線の各所で高周波信号の反射が生じやすくなり、反射した不要な高周波信号は配線基板内を迷走することとなる。これにより、ノイズ及び波形の乱れ等を起こす原因となるため、不要な高周波信号の反射等を抑制することは、モジュール設計の重要な要素の一つとなっている。
この目的のために、通常、以下のような設計手法が採用されている。即ち、基板内に複数のグラウンド層を設け、かつ、グラウンド層同士を接続し電気的に一体化させるためのスルーホールを基板内の各所に設けることが行われている。これらは、不要な高周波信号を基板全体に行き渡らせないよう、局部的に封じ込めるために行われている。
しかしながら、上記の手法においては、部品配置設計上の制約が生じる。そればかりか、不要な高周波信号を局部的に封じ込めたとしても、その高周波信号は封じ込められた局部空間内で反射を繰り返して定在波となる。そして、定在波は少しの隙間があると基板外部へ電磁波として放射されてしまうという問題があった。
そこで、モジュール内部の搭載部品、及び基板の周辺からの不要電磁波の放射を抑制するための手法として、例えば特許文献１に示す技術が開示されている。即ち、細長い筒状導体であるスルーホール所定の間隔で並べて１つの壁を形成し、これにより電磁波が壁の外へ出ないように遮蔽するものである。この手法は、不要電磁波放射防止において一応の効果を奏している。
第２に、アンテナ部品を有するモジュールの場合には、基板に搭載された部品とアンテナとが電磁干渉を起こし、アンテナの指向性が妨げられてしまうという問題である。同様の問題を回避するために、特許文献１においては、アンテナの伝送路と基板内の信号線路用金属層とを、スルーホール及び接地用金属層を用いてシールドし電磁干渉を避ける構造が提案されている。また、特許文献２においては、シールドケースを２分割の箱状として基板をシールドケースで覆うことにより、アンテナ部品と基板との電磁干渉を避ける構造が提案されている。
特開２００３−１３３８０１号公報 特開２００２−３５３８４２号公報
特に第１の問題について、上述のスルーホールによる遮蔽メカニズムは、内部の配線等のインピーダンスに対して十分に低いインピーダンスで短絡することである。そのインピーダンスの不整合により、高周波信号が全反射することで機能する。外部に対しての不要電磁波の放射を抑制するためには、特に基板端から空間に不要電磁波を放射することを防止しなければならない。このため、従来は、基板端最外周部に細かな間隔で非常に多くのスルーホールを設けていた。また、これにより外部への不要電磁波の放射が防げたとしても、反射された高周波信号は遮蔽された内部では周辺のスルーホールで繰り返し反射し定在波となる。つまり、不要な高周波信号のエネルギーが基板内部に保存され、遮蔽された基板内部の本来必要な高周波信号に悪影響を及ぼすという問題がある。
また、定在波が存在することで、基板内部の伝送路の長さによってはその固有振動数が定在波の周波数に一致し共振を起こす場合がある。この場合には、より大きなノイズが発生し、回路モジュールに対してさまざまな性能悪化をもたらす。例えば、送信スプリアスの発生、キャリア対ノイズ比（Ｃ／Ｎ比）の悪化、受信感度の低下及び増幅率不足などである。しかも、近年電子回路の高速化・高周波化が進み、回路モジュール内部における電磁波干渉により、信号劣化が生じやすくなっている。これを防止するために、具体的な評価用サンプルを製作して実験を繰り返し、設計検証を行う必要が生じている。
その一方で、実装設計の効率化及び開発期間の短縮の要求により、電子回路の所定の機能単位での速やかなモジュール化が必要となってきている。これにより、時間的な制約から開発段階におけるモジュール単位の信号性能の最適化は必ずしも十分でない場合がある。そのため、結果的に機器の電気的な性能が、回路モジュールの性能により制限されてしまうという問題がある。
本発明はかかる問題点に鑑みてなされたものであって、回路モジュールの基板内に発生する高周波信号の基板端部での反射、基板内部における定在波の発生及び基板縁部からの外部への不要電磁波の放射を効果的に抑制することができる回路モジュールを提供することを目的とする。また、本発明の他の目的は、簡素な構造で、基板に搭載するアンテナ部品との電磁干渉を効果的に防止し、アンテナの送受信感度や指向性を改善した回路モジュールを提供することである。
本発明に係る回路モジュールは、配線基板と、この配線基板上に搭載された搭載部品と、を有し、前記配線基板は、その縁部の少なくとも一部に端縁に向かって厚さが減少し断面形状がテーパ形状をなす周辺傾斜部と、前記搭載部品を搭載する平面部とを有し、前記配線基板の複数の内層配線層の層間距離が、前記周辺傾斜部において、前記端縁に向かって狭くなることを特徴とする。
本発明においては、複数の内層配線層は周辺傾斜部において層間間隔が徐々に小さくなるため層間インピーダンスも段差なく徐々に小さくなる。また、周辺傾斜部の斜面と内層１１２との間のインピーダンス及び両斜面間のインピーダンスも徐々に小さくなり、端縁に向かって両斜面間のインピーダンスも段差なくゼロに近づく。このように、周辺傾斜部１０３の先端に至るまで各層間のインピーダンスは段差なく小さくなるため、いわば整合終端されるのと近似の状態になる。このため、本実施形態によれば、周辺傾斜部における高周波信号の反射を効果的に抑制することができる。また、これにより配線基板内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができる。
この場合に、前記配線基板は、前記周辺傾斜部の表面及び裏面に夫々形成された第１及び第２の配線導体と、を有し、前記第１及び第２の配線導体は、前記周辺傾斜部の先端で相互に電気的に接続されていてもよい。
本発明に係る他の回路モジュールは、配線基板と、この配線基板上に搭載された搭載部品と、を有し、前記配線基板は、その縁部の少なくとも一部に端縁に向かって厚さが減少し断面形状がテーパ形状をなす周辺傾斜部と、前記搭載部品を搭載する平面部と、前記周辺傾斜部の表面及び裏面に夫々形成された第１及び第２の配線導体と、を有し、前記第１及び第２の配線導体は、前記周辺傾斜部の先端で相互に電気的に接続されていることを特徴とする。
本発明においては、第１及び第２の配線導体は両者間の距離がテーパ形状に従い段差なく徐々に小さくなるように設けられ、周辺傾斜部の先端で相互に電気的に接続されている。このため、第１及び第２の配線導体の間のインピーダンスも段差なく徐々に小さくなり、周辺傾斜部の先端において両者間のインピーダンスが限りなく小さい状態から短絡される。これは、周辺傾斜部の先端において整合終端されるのと近似の状態である。このため、本実施形態によれば、周辺傾斜部における高周波信号の反射を効果的に抑制することができる。また、これにより配線基板内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができる。
この場合に、前記平面部に前記配線基板を厚さ方向に貫通するように導体が形成されたスルーホールを有していてもよい。
また、前記周辺傾斜部の表面及び裏面は、平面であるように構成することができる。
更に、前記周辺傾斜部の表面及び裏面は、夫々、裏面及び表面側に向けて凸となる曲面であるように構成することができる。
更にまた、前記配線基板は平面視で矩形状をなし、前記周辺傾斜部は、前記配線基板の１辺に設けられていてもよい。
更にまた、前記配線基板は平面視で矩形状をなし、前記周辺傾斜部は、前記配線基板の対向する１対の辺に設けられていてもよい。
更にまた、前記周辺傾斜部の表面及び裏面のうち少なくとも一方にも搭載部品が搭載されていてもよい。
更にまた、前記周辺傾斜部の表面及び裏面のうち少なくとも一方に搭載された搭載部品は、アンテナ部品であるように構成することができる。これにより、周辺傾斜部の斜面と配線基板の搭載部品が搭載されている平面部とがなす角度は１８０度より大きくなる。このため、アンテナ部品を搭載部品から離れた位置に配置するのと同様の効果が得られる。つまり、アンテナ部品をその指向性が搭載部品によって妨げられないように配置することができる。
更にまた、前記平面部に搭載された搭載部品を覆うように設けられ、前記第１の配線導体又は前記第２の配線導体と電気的に接続されるシールドケースを有していてもよい。
本発明によれば、回路モジュールの基板内に発生する高周波信号の基板端部での反射、基板内部における定在波の発生及び基板縁部からの外部への不要電磁波の放射を効果的に抑制することができる回路モジュールを提供することができる。また、簡素な構造で、基板に搭載するアンテナ部品との電磁干渉を効果的に防止し、アンテナの送受信感度や指向性を改善した回路モジュールを提供することができる。
上述した目的、およびその他の目的、特徴および利点は、以下に述べる好適な実施の形態、およびそれに付随する以下の図面によってさらに明らかになる。
本発明の第１の実施形態に係る回路モジュールを示す断面図である。 本発明の第２の実施形態に係る回路モジュールを示す断面図である。 本発明の第３の実施形態に係る回路モジュールを示す断面図である。 本発明の第４の実施形態に係る回路モジュールを示す断面図である。 本発明の第５の実施形態に係る回路モジュールを示す断面図である。 （ａ）及び（ｂ）は、夫々本発明の第６の実施形態に係る回路モジュールを示す断面図及び平面図である。 （ａ）及び（ｂ）は、夫々本発明の第７の実施形態に係る回路モジュールを示す断面図及び平面図である。 本発明の第８の実施形態に係る回路モジュールを示す断面図である。 本発明の第９の実施形態に係る回路モジュールを示す断面図である。 本発明の第１０の実施形態に係る回路モジュールを示す断面図である。 本発明の第１１の実施形態に係る回路モジュールを示す断面図である。
以下、図面を参照しつつ、本発明による半導体装置およびその製造方法の好適な実施形態について詳細に説明する。なお、図面の説明においては、同一要素には同一符号を付し、重複する説明を省略する。
（第１の実施形態）
先ず、本発明の第１の実施形態について説明する。本実施形態は、配線基板及びこれに搭載される搭載部品により構成される。図１は、本実施形態に係る回路モジュールを示す断面図である。
図１に示すように、配線基板１０２は平面部１１１及び周辺傾斜部１０３を有している。平面部１１１の上には搭載部品１０１が搭載されている。図１において、周辺傾斜部１０３は配線基板１０２の縁部に１箇所設けられ、端縁に向かって厚さが徐々に減少する曲線状のテーパ形状をなしている。配線基板１０２の内部には、複数の内層１１２が形成されている。内層１１２はＣｕなどの導電性の高い金属からなる。周辺傾斜部１０３の内部においては、内層１１２も配線基板１０２の端縁に向かって層間距離が徐々に小さくなるように構成されている。
次に、本実施形態の動作について説明する。一般に基板内の各部において、伝送路のインピーダンスに段差があるとその部分で高周波信号の反射が起こり、反射信号は基板内を迷走する。また、反射信号が反対側で更に反射するといった多重反射が起こると、基板内部で定在波として存在することになる。これにより、ノイズや波形の乱れなど、回路モジュールに対して性能上好ましくない影響を及ぼす。更に、定在波は基板外部へ不要電磁波として放射され外部の機器に悪影響を及ぼす場合もある。
本実施形態に係るモジュールにおいては、電子回路が発生する高周波信号は内層１１２に伝わり基板縁部の方向へ伝達される。内層１１２は周辺傾斜部１０３において層間間隔が徐々に小さくなるため層間インピーダンスも段差なく徐々に小さくなる。また、周辺傾斜部の斜面と内層１１２との間のインピーダンス及び両斜面間のインピーダンスも徐々に小さくなり、端縁に向かって両斜面間のインピーダンスも段差なくゼロに近づく。このように、周辺傾斜部１０３の先端に至るまで各層間のインピーダンスは段差なく小さくなるため、いわば整合終端されるのと近似の状態になる。従って、本実施形態によれば、周辺傾斜部１０３における高周波信号の反射を効果的に抑制することができる。また、これにより配線基板１０２内部の定在波を減らすことができると共に、外部への不要電磁波の放射も抑制することができる。
（第２の実施形態）
次に、本発明の第２の実施形態について説明する。図２は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、周辺傾斜部１０３はその表面及び裏面が平面となるように設けられている。本実施形態における上記以外の構成は、上述の第１の実施形態と同様である。
周辺傾斜部１０３において高周波信号の反射を抑制するためには、テーパ断面は指数関数的な曲線を描くように絞り込むのが理想的と考えられる。これは、配線基板１０２を形成する際に、内層１１２も同様の曲線を描いて層間距離を徐々に小さくすることを意味する。しかし、上記のような曲線とすると基板の構成によっては周辺傾斜部１０３の先端が極端に鋭利な形状となる場合もあり、製造上及び取り扱い上好ましくない。そこで本実施形態では周辺傾斜部１０３の表面及び裏面を平面とすることとした。この場合でも、内層１１２の層間距離が基板外周部へ向かうほど徐々に小さくなることは同様である。従って、高周波信号の反射を抑制する効果を得ながら、取り扱いに好適な回路モジュールを得ることができる。また、本実施形態の構成とすることにより、後述する周辺傾斜部１０３の斜面上に部品を搭載する実施形態において、搭載が容易となり好適である。
（第３の実施形態）
次に、本発明の第３の実施形態について説明する。図３は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、配線基板１０２において周辺傾斜部１０３以外の縁部に配線基板１０２を厚さ方向に貫通するようにスルーホール１１３が設けられている。本実施形態における上記以外の構成は、上述の第１の実施形態と同様である。
スルーホール１１３は、多層基板において異なる層間を接続するために設けられている。また、層間を短絡することで、短絡部において基板内部の層間インピーダンスに比して十分に低いインピーダンスとなる。このため、スルーホール１１３は基板内部の配線内に伝達される高周波信号を全反射させる遮蔽効果を有している。従って、本実施形態によれば、周辺傾斜部１０３以外の縁部においてはスルーホール１１３により内部の高周波信号が反射され、基板端縁からの不要電磁波の放射を防ぐことができる。また、反射された高周波信号は上述したように周辺傾斜部１０３において反射が抑制されるため、繰り返し反射によって基板内部で定在波となることを防ぐことができる。
（第４の実施形態）
次に、本発明の第４の実施形態について説明する。図４は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、内層１１２は配線基板１０２の各部において一定の層間距離となるように設けられている。また、図４において、周辺傾斜部１０３の上部側には第１の配線導体１０４が形成されている。また、下部側には第２の配線導体１０５が形成されている。第１の配線導体１０４及び第２の配線導体１０５としては、配線基板１０２に設けられる他の配線と同様の金属が使用される。そして、第１の配線導体１０４と第２の配線導体１０５とは、周辺傾斜部１０３の先端で相互に電気的に接続されている。本実施形態における上記以外の構成は、上述の第１の実施形態と同様である。
本実施形態においては、第１の配線導体１０４及び第２の配線導体１０５は内層１１２により励起され、基板内部の高周波信号が伝達される。この高周波信号は、第１の配線導体１０４及び第２の配線導体１０５内を基板縁部の方向に伝搬される。ここで、第１の配線導体１０４と第２の配線導体１０５との間の距離はテーパ形状に従い段差なく徐々に小さくなる。従って、これら両者間のインピーダンスも段差なく徐々に小さくなる。そして、周辺傾斜部１０３の先端で第１の配線導体１０４と第２の配線導体１０５とは相互に電気的に接続される。これは、第１の配線導体１０４及び第２の配線導体１０５の両者間のインピーダンスが限りなく小さい状態から短絡されるため、上述の実施の形態１と同様に周辺傾斜部１０３の先端において整合終端されるのと近似の状態である。そのため、本実施形態によれば、高周波信号を内部へ反射させず定在波となるのを防ぐ効果を得ることができる。
（第５の実施形態）
次に、本発明の第５の実施形態について説明する。図５は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、内層１１２は上述の第１の実施形態と同様に周辺傾斜部１０３において端縁に向かって層間距離が小さくなるように設けられている。本実施形態における上記以外の構成は、上述の第４の実施形態と同様である。
本実施形態においては、上述の第１の実施形態と同様に内層１１２について層間の特性インピーダンスの段差をなくし徐々に小さくすることができる。これにより本実施形態によれば、基板内部での高周波信号の反射抑制効果を得ることができる。また、本実施形態では上述の第４の実施形態による効果と併せてより効果的に反射を抑制することができる。
（第６の実施形態）
次に、本発明の第６の実施形態について説明する。図６（ａ）及び（ｂ）は、夫々本実施形態に係る回路モジュールを示す断面図及び平面図である。図６（ａ）は、図６（ｂ）中のＡ-Ａ'における断面を示す。本実施形態に係る回路モジュールにおいては、配線基板１０２は平面視で矩形状をなし、周辺傾斜部１０３は配線基板１０２の対向する１対の辺に設けられている。また、第１の配線導体１０４及び第２の配線導体１０５も夫々の周辺傾斜部１０３に設けられている。本実施形態における上記以外の構成は、上述の第５の実施形態と同様である。
周辺傾斜部１０３における高周波信号の反射抑制効果は上述の第５の実施形態と同様であるが、本実施形態では、対向する１対の基板縁部に設けられた周辺傾斜部１０３により、高周波信号の反射を抑制することができる。このため、本実施形態においては、配線基板１０２内部の定在波をより効果的に減らすことができると共に、基板端縁からの不要電磁波の放射も抑制することができる。
（第７の実施形態）
次に、本発明の第７の実施形態について説明する。図７（ａ）及び（ｂ）は、夫々本実施形態に係る回路モジュールを示す断面図及び平面図である。図７（ａ）は、図７（ｂ）中のＡ-Ａ'における断面を示す。本実施形態に係る回路モジュールにおいては、矩形の配線基板１０２に対し、周辺傾斜部１０３は対向する２対の縁部、即ち全周に設けられている。また、第１の配線導体１０４及第２の配線導体１０５も夫々の周辺傾斜部１０３に設けられている。本実施形態における上記以外の構成は、上述の第６の実施形態と同様である。
本実施形態の効果は上述の実施の形態６と同様であるが、周辺傾斜部１０３の数を増やすことで、より効果的に基板端部での高周波信号の反射を抑制することができる。外部への不要電磁波の放射抑制効果についても同様である。なお、本実施形態では簡単のため矩形状の配線基板１０２を用いているが、他の形状の配線基板１０２に対して対向する２対以上の縁部に周辺傾斜部１０３を設けることとしてもよい。
（第８の実施形態）
次に、本発明の第８の実施形態について説明する。図８は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、周辺傾斜部１０３の表面及び裏面は部品の搭載が容易となるように平面である。図８における上側の斜面上にはコネクタ部１０６が設けられている。アンテナ部品１０７はコネクタ部１０６を介して設けられており、配線基板１０２の配線と接続されている。本実施形態における上記以外の構成は、上述の第５の実施形態と同様である。
本実施形態においては、周辺傾斜部１０３の斜面と平面部１１１の平面とがなす角度は１８０度より大きくなる。従って、本実施形態によれば、アンテナ部品１０７を搭載部品１０１から離れた位置に配置するのと同様の効果が得られる。換言すれば、アンテナ部品１０７と搭載部品１０１との電磁干渉を防止し、アンテナ部品１０７をその指向性が搭載部品１０１によって妨げられないように配置することができる。
（第９の実施形態）
次に、本発明の第９の実施形態について説明する。図９は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、周辺傾斜部１０３の表面及び裏面に夫々コネクタ部１０６及びアンテナ部品１０７が設けられている。また、搭載部品１０１は平面部１１１の上下面に夫々配置されている。本実施形態における上記以外の構成は、上述の第８の実施形態と同様である。
本実施形態においては、２個のアンテナ部品１０７は上下のテーパ面に配置されている。従って、アンテナ部品１０７の中心がなす角度は、図９において周辺傾斜部１０３の先端を通る水平線を中心として１８０度未満となるように配置される。このため、特に基板の水平方向について２つのアンテナ感度の死角をなくすことができる。また、アンテナがダイバーシティ機能を有する場合に基板の水平方向における切り替え性能を向上させることができる。
なお、上述の本実施形態において、周辺傾斜部１０３上にコネクタ部１０６及びアンテナ部品１０７を設けることとしているが、本発明はこれに限定されるものではない。例えば、アンテナの代わりにマイクロフォンを設けることとしてもよい。マイクロフォンの配置は図９のアンテナと同様でもよいし、周辺傾斜部１０３の表面又は裏面のいずれか一方の斜面上に並べて配置することとしてもよい。
（第１０の実施形態）
次に、本発明の第１０の実施形態について説明する。図１０は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、アンテナ部品１０７はコネクタを介さずに周辺傾斜部１０３のテーパ面上に搭載されている。本実施形態における上記以外の構成及び効果は、上述の第８の実施形態と同様である。
（第１１の実施形態）
次に、本発明の第１１の実施形態について説明する。図１１は、本実施形態に係る回路モジュールを示す断面図である。本実施形態に係る回路モジュールにおいては、搭載部品１０１を覆うように、シールドケース１１４が配線基板１０２上に設けられている。シールドケース１１４は、例えばＣｕのような金属等からなる。また、シールドケース１１４は、第１の配線導体１０４と電気的に接続されている。本実施形態における上記以外の構成は、上述の第７の実施形態と同様である。
本実施形態においては、シールドケース１１４で電磁波を遮蔽することにより、搭載部品１０１とアンテナ部品１０７又は外部機器との電磁干渉を防止することができる。また、上述の第７の実施形態による効果と併せて、より効果的に部品同士又は外部との電磁干渉を防止することができる。
なお、上述の本実施形態において、シールドケース１１４は搭載部品１０１の全体を覆うように設けられているが、本発明はこれに限定されるものではない。例えば、シールドケース１１４は搭載部品１０１を個別に又は複数の部分に分けて覆うように設けられていてもよい。
本発明は、例えば高速信号モジュール及び高周波モジュール等の回路モジュールに好適に利用することができる。

Claims (11)

  1. 配線基板と、この配線基板上に搭載された搭載部品と、を有し、前記配線基板は、その縁部の少なくとも一部に端縁に向かって厚さが減少し断面形状がテーパ形状をなす周辺傾斜部と、前記搭載部品を搭載する平面部とを有し、前記配線基板の複数の内層配線層の層間距離が、前記周辺傾斜部において、前記端縁に向かって狭くなることを特徴とする回路モジュール。
  2. 配線基板と、この配線基板上に搭載された搭載部品と、を有し、前記配線基板は、その縁部の少なくとも一部に端縁に向かって厚さが減少し断面形状がテーパ形状をなす周辺傾斜部と、前記搭載部品を搭載する平面部と、前記周辺傾斜部の表面及び裏面に夫々形成された第１及び第２の配線導体と、を有し、前記第１及び第２の配線導体は、前記周辺傾斜部の先端で相互に電気的に接続されていることを特徴とする回路モジュール。
  3. 前記平面部に前記配線基板を厚さ方向に貫通するように導体が形成されたスルーホールを有することを特徴とする請求項１又は２に記載の回路モジュール。
  4. 前記配線基板は、前記周辺傾斜部の表面及び裏面に夫々形成された第１及び第２の配線導体と、を有し、前記第１及び第２の配線導体は、前記周辺傾斜部の先端で相互に電気的に接続されていることを特徴とする請求項１に記載の回路モジュール。
  5. 前記周辺傾斜部の表面及び裏面は、平面であることを特徴とする請求項１乃至４のいずれか１項に記載の回路モジュール。
  6. 前記周辺傾斜部の表面及び裏面は、夫々、裏面及び表面側に向けて凸となる曲面であることを特徴とする請求項１乃至４のいずれか１項に記載の回路モジュール。
  7. 前記配線基板は平面視で矩形状をなし、前記周辺傾斜部は、前記配線基板の１辺に設けられたことを特徴とする請求項１乃至６のいずれか１項に記載の回路モジュール。
  8. 前記配線基板は平面視で矩形状をなし、前記周辺傾斜部は、前記配線基板の対向する１対の辺に設けられたことを特徴とする請求項１乃至６のいずれか１項に記載の回路モジュール。
  9. 前記周辺傾斜部の表面及び裏面のうち少なくとも一方にも搭載部品が搭載されていることを特徴とする請求項１乃至８のいずれか１項に記載の回路モジュール。
  10. 前記周辺傾斜部の表面及び裏面のうち少なくとも一方に搭載された搭載部品は、アンテナ部品であることを特徴とする請求項９に記載の回路モジュール。
  11. 前記平面部に搭載された搭載部品を覆うように設けられ、前記第１の配線導体又は前記第２の配線導体と電気的に接続されるシールドケースを有することを特徴とする請求項２又は４に記載の回路モジュール。
JP2009501121A 2007-02-26 2008-02-20 回路モジュール Pending JPWO2008105149A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2007046248 2007-02-26
JP2007046248 2007-02-26
PCT/JP2008/000284 WO2008105149A1 (ja) 2007-02-26 2008-02-20 回路モジュール

Publications (1)

Publication Number Publication Date
JPWO2008105149A1 true JPWO2008105149A1 (ja) 2010-06-03

Family

ID=39720992

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009501121A Pending JPWO2008105149A1 (ja) 2007-02-26 2008-02-20 回路モジュール

Country Status (3)

Country Link
US (1) US20100032198A1 (ja)
JP (1) JPWO2008105149A1 (ja)
WO (1) WO2008105149A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10438658B2 (en) * 2014-12-26 2019-10-08 Intel Corporation Refresh logic to refresh only memory cells having a first value
CN204496889U (zh) 2015-04-07 2015-07-22 京东方科技集团股份有限公司 一种电路、显示基板以及显示装置
US11531404B2 (en) 2020-05-11 2022-12-20 Darfon Electronics Corp. Keyboard composite electrode module and luminous touch keyboard therewith

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335694A (ja) * 1992-05-27 1993-12-17 Mitsubishi Electric Corp 立体構造基板
JP2001237505A (ja) * 2000-02-22 2001-08-31 Oki Electric Ind Co Ltd 多層プリント回路基板
JP2003087022A (ja) * 2001-09-07 2003-03-20 Tdk Corp アンテナモジュールおよびそれを用いた電子装置
JP2004111563A (ja) * 2002-09-17 2004-04-08 Denso Corp アンテナを有する多層回路基板およびそれを用いたアンテナ構造
JP2004281578A (ja) * 2003-03-13 2004-10-07 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および集積回路装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07235621A (ja) * 1994-02-22 1995-09-05 Ibiden Co Ltd リードレスチップキャリア及びその製造方法
JPH11112156A (ja) * 1997-10-06 1999-04-23 Oki Electric Ind Co Ltd プリント配線板
TW420853B (en) * 1998-07-10 2001-02-01 Siemens Ag Method of manufacturing the wiring with electric conducting interconnect between the over-side and the underside of the substrate and the wiring with such interconnect
JP2000307203A (ja) * 1999-04-22 2000-11-02 Denso Corp 電子部品実装用基板
US6441479B1 (en) * 2000-03-02 2002-08-27 Micron Technology, Inc. System-on-a-chip with multi-layered metallized through-hole interconnection
JP2003332753A (ja) * 2002-05-10 2003-11-21 Nikon Corp 多層プリント基板
US6787884B2 (en) * 2002-05-30 2004-09-07 Matsushita Electric Industrial Co., Ltd. Circuit component, circuit component package, circuit component built-in module, circuit component package production and circuit component built-in module production

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05335694A (ja) * 1992-05-27 1993-12-17 Mitsubishi Electric Corp 立体構造基板
JP2001237505A (ja) * 2000-02-22 2001-08-31 Oki Electric Ind Co Ltd 多層プリント回路基板
JP2003087022A (ja) * 2001-09-07 2003-03-20 Tdk Corp アンテナモジュールおよびそれを用いた電子装置
JP2004111563A (ja) * 2002-09-17 2004-04-08 Denso Corp アンテナを有する多層回路基板およびそれを用いたアンテナ構造
JP2004281578A (ja) * 2003-03-13 2004-10-07 Matsushita Electric Ind Co Ltd プリント配線板とその製造方法および集積回路装置

Also Published As

Publication number Publication date
US20100032198A1 (en) 2010-02-11
WO2008105149A1 (ja) 2008-09-04

Similar Documents

Publication Publication Date Title
US6842093B2 (en) Radio frequency circuit module on multi-layer substrate
JP5003359B2 (ja) プリント配線基板
KR101385167B1 (ko) 프린트 회로판
US6396264B1 (en) Triplate striplines used in a high-frequency circuit and a shielded-loop magnetic field detector
US8502747B2 (en) Dipole antenna assembly
JP4656212B2 (ja) 接続方法
US9905918B2 (en) Electronic apparatus and land grid array module
JPWO2008105149A1 (ja) 回路モジュール
CN109560358B (zh) 波导系统、高频线路和雷达传感器
US20090195470A1 (en) Wide-band antenna
EP3062342B1 (en) Radio-frequency module
US10931010B1 (en) Anti-EMI antenna
JP2005183410A (ja) 無線回路モジュールおよび無線回路基板
JP2009032907A (ja) 配線基板および電子回路モジュール
JP2003114265A (ja) 高周波回路及び該高周波回路を用いたシールディドループ型磁界検出器
US11134563B2 (en) Optical module and method for manufacturing the same
JPH09232014A (ja) インタフェースケーブル接続用コネクタ
US10952313B1 (en) Via impedance matching
JP2012038863A (ja) 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置
JP2009130226A (ja) 多層配線基板とこれを用いた電子回路モジュール
JP6395638B2 (ja) 無線装置
JP4433882B2 (ja) ノイズ放射抑制メモリモジュール
WO2022172313A1 (ja) アンテナ装置
JP4329702B2 (ja) 高周波デバイス装置
JP4186166B2 (ja) 高周波回路モジュールおよび通信機

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20121016