JPWO2011111313A1 - 電子装置、配線基板およびノイズ遮蔽方法 - Google Patents
電子装置、配線基板およびノイズ遮蔽方法 Download PDFInfo
- Publication number
- JPWO2011111313A1 JPWO2011111313A1 JP2012504300A JP2012504300A JPWO2011111313A1 JP WO2011111313 A1 JPWO2011111313 A1 JP WO2011111313A1 JP 2012504300 A JP2012504300 A JP 2012504300A JP 2012504300 A JP2012504300 A JP 2012504300A JP WO2011111313 A1 JPWO2011111313 A1 JP WO2011111313A1
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- layer
- electronic device
- connection member
- electronic element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0236—Electromagnetic band-gap structures
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0237—High frequency adaptations
- H05K1/0243—Printed circuits associated with mounted high frequency components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
- H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
- H05K1/165—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed inductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/0929—Conductive planes
- H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09618—Via fence, i.e. one-dimensional array of vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/09663—Divided layout, i.e. conductors divided in two or more parts
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0969—Apertured conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
- H05K2201/0979—Redundant conductors or connections, i.e. more than one current path between two points
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10227—Other objects, e.g. metallic pieces
- H05K2201/10371—Shields or metal cases
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
Landscapes
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
- Structure Of Printed Boards (AREA)
Abstract
配線基板(100)は、電子素子(101)の実装予定位置を囲うように配置され、メタルキャップ(102)の端部と接続されるメタルキャップパッド(113)と、電子素子(101)と接続部材(116)によって接続し、間隙(137)を有する電源プレーン(131)と、電子素子(101)と接続部材(115)によって接続しているグラウンドプレーン(151)と、接続部材(115、116)と間隙(137)とを囲うように繰り返し配列されている複数の導体エレメント(121、141)と、を含む。そして、電源プレーン(131)とグラウンドプレーン(151)とは、複数の導体エレメント(121、141)によって囲われた領域の少なくとも一部と、複数の導体エレメント(121、141)に対向している領域の少なくとも一部とを平面視で包含するように延在している。
Description
本発明は、電子装置、配線基板およびノイズ遮蔽方法に関する。
電子装置において、電子素子から発生したノイズが、電源・グランドプレーンからなる平行平板を一種の導波路として伝播することにより、他の電子素子や近接する無線回路等に悪影響を与えることがある。従って、電子装置においては、ノイズ対策を施すことが一般的であり、数多くの技術が開発されてきた。
近年、特定の構造を有する導体パターンを周期的に配置すること(以下、メタマテリアルと記載)で電磁波の伝播特性を制御できることが明らかになっている。特に、特定の周波数帯域における電磁波伝播を抑制するように構成されるメタマテリアルを、電磁バンドギャップ構造(以下、EBG構造と記載)と呼び、EBG構造を用いたノイズ対策に注目が集まっている。
この種の技術として、例えば特許文献1(米国特許第6262495号明細書)に記載の技術がある。特許文献1のFIG.2には、シート状の導体プレーンの上方に島状の導体エレメントを複数配置し、この島状の導体エレメントそれぞれをビアで導体プレーンに接続した構造、いわゆるマッシュルーム型のEBG構造が示されている。
また、この種の技術として、特許文献2(特開2006−253929号公報)に記載の技術がある。特許文献2の図4には、対向する二つの導体を接続することによって構成されるEBG構造が示されている。なお、この対向する二つ導体のうち、下段に形成される導体は、Bragg周波数で大きな反射係数を得ることができる導体パターンを施すことによって、インダクタンス成分を増大させている。
多層基板を備える電子装置の場合、電子素子から配線や電位差の有る平行平板間においてノイズが伝播する。また、上記平行平板に孔や間隙が存在する場合、当該間隙からのノイズ漏洩も考慮しなくてはならない。さらに、電子素子が多層基板の一面に実装される場合、電子素子から空中に伝播するノイズや、一面上を伝播するノイズ、いわゆる表面波についても考慮しなくてはならない。従って、上記のような電子装置の場合、単純にEBG構造を構成するだけでは、十分なノイズ対策を実施することができなかった。
本発明は上記事情に鑑みてなされたものであり、その目的とするところは、実装される電子素子から伝播したノイズの漏洩を十分に防ぎうる電子装置、配線基板およびノイズ遮蔽方法を提供することにある。
本発明によれば、複数の層を有する配線基板と、前記配線基板の一面に実装されている電子素子と、前記電子素子を覆っているメタルキャップと、を備え、前記配線基板は、前記一面に位置し、前記電子素子を囲うように配置され、前記メタルキャップの端部と接続している第1導体と、第1の層に位置し、前記電子素子に第1接続部材を介して接続し、間隙を有する第2導体と、前記第1の層を介して前記一面と対向している第2の層に位置し、前記電子素子に第2接続部材を介して接続している第3導体と、前記第1接続部材と前記第2接続部材と前記間隙とを囲うように繰り返し配列されている複数の第4導体と、を含み、前記第2導体と前記第3導体とは、前記複数の第4導体に囲われた領域の少なくとも一部と、前記複数の第4導体に対向している領域の少なくとも一部とを平面視で包含するように延在していることを特徴とする電子装置が提供される。
また、本発明によれば、一面に位置し、電子素子の実装予定位置を囲うように配置され、メタルキャップの端部と接続される第1導体と、第1の層に位置し、前記電子素子と第1接続部材によって接続し、間隙を有する第2導体と、前記第1の層を介して前記一面と対向している第2の層に位置し、前記電子素子と第2接続部材によって接続している第3導体と、前記第1接続部材と前記第2接続部材とを囲うように繰り返し配列されている複数の第4導体と、を含み、前記第2導体と前記第3導体とは、前記複数の第4導体に囲われた領域の少なくとも一部と、前記複数の第4導体に対向している領域の少なくとも一部とを平面視で包含するように延在していることを特徴とする配線基板が提供される。
さらに、本発明によれば、配線基板の一面に実装されている電子素子で発生したノイズを遮蔽するノイズ遮蔽方法であって、前記電子素子から空中伝播したノイズを、前記電子素子を覆っているメタルキャップによって遮蔽し、前記一面の表面上を伝播したノイズを、前記一面に位置し、前記電子素子を囲うように配置され、前記メタルキャップの端部と接続している第1導体によって遮蔽し、第1の層に位置し、前記電子素子と第1接続部材によって接続し、間隙を有する第2導体と、前記第1の層を介して前記一面と対向している第2の層に位置し、前記電子素子と第2接続部材によって接続している第3導体との間を伝播したノイズを、前記第1接続部材と前記第2接続部材とを囲うように繰り返し配列されている複数の第4導体と、前記第2導体または前記第3導体の少なくとも一方と対向する領域で遮蔽し、前記第2導体と前記第3導体との間を伝播し、さらに前記間隙から漏れたノイズを、前記複数の第4導体と、前記第1導体もしくは前記第2導体の少なくとも一方と対向する領域、または前記メタルキャップによって遮蔽することを特徴とするノイズ遮蔽方法が提供される。
本発明によれば、実装される電子素子から伝播したノイズの漏洩を十分に防ぎうる電子装置、配線基板およびノイズ遮蔽方法が提供される。
以下、本発明の実施の形態について、図面を用いて説明する。尚、すべての図面において、同様な構成要素には同様の符号を付し、適宜説明を省略する。
〔第1の実施形態〕
図1は、本発明の第1の実施形態に係る配線基板100の上面図と断面図である。より詳細には、図1(A)は配線基板100の上面図であり、図1(B)は図1(A)で示す断面線における配線基板100の断面図である。配線基板100は、互いに対向するA層110、B層120、C層130、D層140およびE層150を少なくとも備える多層基板である。なお、配線基板100は、上述の5つの層以外の層を備えても構わない。例えば、各層の間には誘電体層が位置してもよい。また、配線基板100は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を他に備えてもよい。さらに、上述の5つの層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
図1は、本発明の第1の実施形態に係る配線基板100の上面図と断面図である。より詳細には、図1(A)は配線基板100の上面図であり、図1(B)は図1(A)で示す断面線における配線基板100の断面図である。配線基板100は、互いに対向するA層110、B層120、C層130、D層140およびE層150を少なくとも備える多層基板である。なお、配線基板100は、上述の5つの層以外の層を備えても構わない。例えば、各層の間には誘電体層が位置してもよい。また、配線基板100は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を他に備えてもよい。さらに、上述の5つの層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図1において、電子素子101とメタルキャップ102とは破線で示される。これは、電子素子101とメタルキャップ102とが未実装であることを意味している。すなわち、配線基板100の表層であるA層110には、電子素子101とメタルキャップ102とを実装する予定領域が定められている。ここで、電子素子101はLSI等の素子を想定している。なお、配線基板100に実装される電子素子101の数は単一であっても、複数であってもよい。
接続部材116(第1接続部材)は、電子素子101が実装された場合、電子素子101とC層130上の電源プレーン131とを接続する。ここでは、電子素子101と接続する接続部材116は一つのみを図示したが、複数であってもよい。
接続部材115(第2接続部材)は、電子素子101が実装された場合、電子素子101とE層150上のグラウンドプレーン151とを接続する。ここでは、電子素子101と接続する接続部材115は一つのみを図示したが、複数であってもよい。
メタルキャップパッド113(第1導体)は、A層110(一面)に位置し、接続部材115と接続部材116とを囲っている。なお、メタルキャップ102は、半田等でメタルキャップパッド113に接続されることによって配線基板100に実装される。
また、図1(A)において、導体エレメント121、141は表層より下層に位置するので破線で示し、双方の位置が平面視で重なっているので、一つの四角形で導体エレメント121と導体エレメント141とを表すものとする。なお、導体エレメント121と導体エレメント141とは、必ずしも平面視で重なる位置に配列されなくてもよく、少なくとも一部が対向するように配列されればよい。また、導体エレメント121または導体エレメント141の形状は四角形に限らず、三角形や六角形等であってもよい。
図2は、配線基板100のB層120とD層140を示す図である。B層120には、複数の導体エレメント121(第4導体)が、接続部材115と接続部材116と間隙137とを囲うように繰り返し配列される。また、D層140には、複数の導体エレメント141(第4導体)が、接続部材115と接続部材116と間隙137とを囲うように繰り返し配列される。なお、複数の導体エレメント121(または導体エレメント141)と間隙137との位置関係については、後述の図3も参照のこと。
ここで、導体エレメント121は相互に間隔を隔てて配列される島状の導体である。また、導体エレメント141は相互に間隔を隔てて配列される島状の導体である。そして、B層120における導体エレメント121が配列されていない領域、またはD層140における導体エレメント141が配列されていない領域は、絶縁体となっており、接続部材115等と絶縁されている。
ここで、導体エレメント121(または導体エレメント141)が接続部材115と接続部材116と間隙137とを囲うとは、接続部材115の位置と接続部材116の位置と間隙137の位置とを、平面視で囲うことを意味している。また、繰り返し配列されるとは、少なくとも三つ以上の導体エレメント121、141が間隔を隔てて連続的に配列されることを意味している。そして、導体エレメント121、141は相互に間隔を隔てているので、厳密に接続部材115の平面方向の全部を囲っているわけではない。導体エレメント121同士の間隔において、また導体エレメント141同士の間隔において、十分に抑制対象の周波数帯域のノイズが抑制できる程度に、当該間隔が定められればよい。
導体エレメント121は、それぞれメタルキャップパッド113と接続部材122によって接続されており、導体エレメント141は、それぞれグラウンドプレーン151と接続部材142によって接続されている。なお、導体エレメント121は、必ずしもメタルキャップパッド113に接続される必要はなく、導体エレメント141は、必ずしもグラウンドプレーン151に接続される必要はない。
図3は、配線基板100のC層130を示す図である。C層130には、電源プレーン131が設けられ、電源プレーン131は間隙137を有している。電源プレーン1311は、接続部材115が通過する開口が設けられており、接続部材115と絶縁されている。なお、間隙137の全部が、導体エレメント121(または141)に囲まれるように図示しているが、これに限らず、その一部が導体エレメント121(または141)に囲われる形態であってもよい。また、C層130において電源プレーン131が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
図4は、配線基板100のE層150を示す図である。E層150(第2の層)は、B層120、C層130およびD層140を介してA層110と対向している。また、グラウンドプレーン151(第3導体)は、シート状の導体であって、E層150に位置し、複数の導体エレメント121、141によって囲われた領域の少なくとも一部と、複数の導体エレメント121、141に対向している領域の少なくとも一部とを包含する領域に延在している。なお、メタルキャップパッド113と導体エレメント121、141とグラウンドプレーン151とは、少なくとも一部が互いに対向している。また、E層150においてグラウンドプレーン151が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
グラウンドプレーン151は、接地等によって基準電位が与えられ、電子素子101に基準電位を与えるグラウンドとして機能する。なお、グラウンドプレーン151は、配線基板100内の他の導体より相対的に低インピーダンスであることによって、基準電位が与えられているものと見なしてよい。
上記のように構成することによって、導体エレメント121は、メタルキャップパッド113と、電源プレーン131と、接続部材122と共に、いわゆるマッシュルーム型のEBG構造の単位セルを構成する。また、導体エレメント141は、グラウンドプレーン151と、電源プレーン131と、接続部材142と共に、マッシュルーム型のEBG構造の単位セルを構成する。より詳細には、接続部材122、142はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント121、141がマッシュルームのヘッド部分に相当し、それぞれ対向する電源プレーン131との間でキャパシタンスを形成する。
マッシュルーム型EBG構造は、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント121、141を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、前記導体エレメント121、141を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
これらの単位セルが周期的に配列されたことによって、A層110〜E層150を伝播するノイズを抑制することができる。なお、上記のEBG構造は、電子素子101によって発生するノイズの周波数をバンドギャップ帯域に含むことが望ましい。
ここで、単位セルとはEBG構造を構成する最小単位のことであって、配線基板100は、繰り返し配列させた単位セルを備えることによって、EBG構造の特性を有することができる。
なお、導体エレメント121とメタルキャップパッド113の間隔、導体エレメント141とグラウンドプレーン151の間隔、接続部材122、142の太さ、導体エレメント121の相互間隔および導体エレメント141の相互間隔などを調節することにより、抑制対象となる周波数帯域を所望の値に定めることができる。
また、繰り返し配列される単位セル、特に導体エレメント121、141や接続部材122、142の相互間隔は、それぞれ周期的であることが望ましい。なぜならば、単位セルが周期的に配置された場合は、EBG構造中を伝播する電磁波が周期性に起因するBragg反射を起こすため、より広帯域なノイズ伝播抑制効果が得られるからである。ただし、導体エレメント121の相互間隔と、導体エレメント141の相互間隔が必ずしも一致しなくてもよい。同様に、接続部材122の相互間隔と、接続部材142の相互間隔が必ずしも一致しなくてもよい。また当然、単位セルは周期的に配置される必要はなく、前記第1の領域を取り囲むように繰り返し配置されていれば、本発明の効果を得ることができる。
本実施形態で説明した単位セルは一例であり、EBG構造を構成可能な範囲で多様な形態を採りうる。例えば、図5は、導体エレメント121、141の形状について例示する図である。図5(A)は、導体エレメント121、141の一例の上面図である。ここで図示する導体エレメント121、141は平面方向に形成される螺旋状の伝送線路であって、一端は接続部材122、142に接続され、他端はオープン端となっている。当該伝送線路の形状は螺旋状に限らなくてもよい。例えば、当該伝送線路は、直線状であってもよいし、ミアンダ状であってもよい。図5(A)によって構成される単位セルは、いわゆるオープンスタブ型のEBG構造であって、導体エレメント121、141を含んで形成されるマイクロストリップ線路がオープンスタブとして機能する。
オープンスタブ型EBG構造は、平行平板を、前記オープンスタブと、前記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント121、141を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
また、マイクロストリップ線路を形成する導体エレメント121、141と対向するプレーンは近接していることが好ましい。なぜならば、導体エレメントと対向プレーンの距離が近いほど、前記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、前記導体エレメント121、141を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図5(B)で図示する導体エレメント121、141は四角形の導体であって、開口を有している。その開口の中には、一端が当該開口の淵に接続され、他端は接続部材122、142に接続される螺旋状のインダクタが形成されている。当該伝送線路は、螺旋状に限らなくてもよい。例えば、当該伝送線路は、直線状であってもよいし、ミアンダ状であってもよい。図5(B)によって構成される単位セルは、いわゆるインダクタンス増加型のEBG構造であって、マッシュルーム型EBG構造を基本として、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させている。
インダクタンス増加型EBG構造は、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント121、141を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、または前記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、前記導体エレメント121、141を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
ここで、第1の実施形態の効果について説明する。本実施形態の配線基板100に電子素子101とメタルキャップ102が実装された場合、電子素子101から空中伝播したノイズは、メタルキャップ102によって遮蔽することができる。また、A層110上を伝播したノイズ、いわゆる表面波は、電子素子101を囲っているメタルキャップパッド113によって遮蔽することができる。さらに、電源プレーン131とグラウンドプレーン151との間を伝播したノイズは、複数の導体エレメント141と、電源プレーン131またはグラウンドプレーン151の少なくとも一方とが対向する領域で構成されるEBG構造によって遮蔽することができる。そして、電源プレーン131とグラウンドプレーン151との間を伝播し、さらに間隙137から漏れたノイズを、複数の導体エレメント121と、メタルキャップパッド113または電源プレーン131の少なくとも一方とが対向する領域で構成されるEBG構造、またはメタルキャップ102によって遮蔽することができる。すなわち、配線基板100は、電子素子101から伝播されたノイズの伝播方向の全てに対してノイズ対策を施しているので、ノイズの漏洩を防ぐことができる。
さらに、本実施形態で構成されるEBG構造のバンドギャップ帯域に、電子素子101から発生するノイズの周波数を含めることによって、より高いノイズ抑制効果を得ることができる。
さらに、本実施形態は、メタルキャップパッド113をEBG構造の構成要素の一つとしても利用しているので、より省スペースに実装することができる。従って、配線基板100は小型化を図ることができる。
〔第2の実施形態〕
〔第2の実施形態〕
図6は、本発明の第2の実施形態に係る電子装置200の上面図と断面図である。より詳細には、図6(A)は電子装置200の上面図であり、図6(B)は図6(A)で示す断面線における電子装置200の断面図である。電子装置200は、互いに対向するA層210、B層220、C層230、D層240、E層250、F層260およびG層270を少なくとも備える多層基板である。なお、電子装置200は、上述の7つの層以外の層を備えても構わない。例えば、各層の間には誘電体層が位置してもよい。また、電子装置200は、本発明の構成に矛盾しない範囲で、図示しない孔やビア等を他に備えてもよい。さらに、上述の7つの層において、本発明の構成に矛盾しない範囲で、信号線が配列されてもよい。
なお、図6(A)において、電子素子201は破線で示される。これは、電子素子201がメタルキャップ202に覆われていることを意味している。すなわち、電子装置200の表面であるA層210(一面)には、電子素子201が実装されている。また、電子装置200は、電子素子201と電源プレーン241(第2導体)を接続する接続部材215(第1接続部材)と、電子素子201と電源プレーン242(第2導体)を接続する接続部材219(第1接続部材)と、電子素子201と電源プレーン243(第2導体)を接続する接続部材214(第1接続部材)と、を備える。さらに、電子装置200は、電子素子201とグラウンドプレーン271(第3導体)を接続する接続部材216(第2接続部材)を備える。ここで、電子素子201はLSI等の素子を想定している。電子装置200に実装される電子素子201の数は単一であっても、複数であってもよい。また、ここで説明した接続部材214、接続部材215、接続部材216および接続部材219の接続については、後述の図7〜図10も参照のこと。
メタルキャップパッド213(第1導体)は、A層210に位置し、接続部材215、216、217、218を囲っている。なお、メタルキャップ202の端部は、半田等でメタルキャップパッド213に接続されている。なお、メタルキャップ202の形状は多様な形態を採りうる。例えば、多面体状であってもよいし、球体状であってもよい。また、ノイズが漏洩しない程度の開口を有するメッシュ状であってもよい。
接続部材212は面方向に対して垂直に貫通している貫通ビアであって、メタルキャップパッド213とグラウンドプレーン271と導体エレメント231、251(第4導体)とを接続している。
また、図6(A)において、導体エレメント231、251はA層210より下層に位置するので破線で示し、双方の位置が平面視で重なっているので、一つの四角形で導体エレメント231と導体エレメント251とを表すものとする。なお、導体エレメント231と導体エレメント251とは、必ずしも平面視で重なる位置に配列されなくてもよく、平面視で不一致な位置に配列されてもよい。また、導体エレメント231または導体エレメント251の形状は四角形に限らず、三角形や六角形等であってもよい。
本実施形態の電子装置200において、電子素子201は、間隙244の一部と重なる領域に位置している。これは、電源プレーン241(または242、243)の各々から単一の電子素子201に電源供給することを想定した場合、電源プレーン241(または242、243)の各々への接続が比較的容易となるためである。しかし、電子素子201は、必ずしも間隙244と平面視で重なる領域に設ける必要はない。
図7は、電子装置200のC層230とE層250を示す図である。C層230には、複数の導体エレメント231が、接続部材214、215、216、218、219を囲うように繰り返し配列される。また、E層250には、複数の導体エレメント251が、接続部材216、218を囲うように繰り返し配列される。なお、複数の導体エレメント231、251が囲っている領域には、間隙244の少なくとも一部が含まれている。また、C層230における導体エレメント231が配列されていない領域は、絶縁体となっており、接続部材219、214、215、216、218等と絶縁されている。またはE層250における導体エレメント251が配列されていない領域は、絶縁体となっており、接続部材216、218等と絶縁されている。そして、複数の導体エレメント231(または導体エレメント251)と間隙244との位置関係については、後述の図9も参照のこと。
なお、本実施形態において、電子素子201から視ていずれの方向にも複数の導体エレメント231、251が配置されている。このように配列することによって、第1の実施形態のように単一の列で配置するよりも効果的にノイズを遮蔽することができる。
図8は、電子装置200のB層220とF層260を示す図である。B層220またはF層260は、いわゆる配線層であって、信号線221または信号線261が配列される。なお、信号線221、261の配列パターンは図示したパターンに限らず、接続部材212に電気的に接続しない範囲で配列されてもよい。
図9は、電子装置200のD層240を示す図である。A層210とG層270との中間層であるD層240(第3の層)には、電源プレーン241(または242、243)が間隙244を隔てて分割し延在している。なお、間隙244の少なくとも一部は、導体エレメント231、251によって囲われた領域に含まれている。また、間隙244は絶縁体が充填されているので、電源プレーン241(または242、243)は互いに絶縁され、各々に異なる電位を与えることが可能となっている。ただし、必ずしも全て異なる電位を与える必要はなく、互いに等しい電位が与えられてもよい。
電源プレーン241は接続部材215と接続し、電源プレーン242は接続部材219と接続し、電源プレーン243は接続部材214と接続する。また、接続部材212または接続部材216はグラウンドプレーン271と接続するので、電源プレーン241(または242、243)には接続部材212または接続部材216を通過させる開口が設けられ、電源プレーン241(または242、243)と接続部材212または接続部材216は絶縁されている。なお、導体エレメント231、251の一部または全部は、接続部材212を通過させる開口に対向するように配列されている。また、上記開口に対向している導体エレメント231、251は、対向している開口より大きい。すなわち、導体エレメント231の一部は開口の周囲の導体(電源プレーン241、242、243の一部)と対向しており、導体エレメント251の一部は開口の周囲の導体(電源プレーン241、242、243の一部)と対向している。
本実施形態においては、図示する全ての電源プレーン241、242、243のそれぞれに、接続部材214、215、219との接続点を設けているが、必ずしも全てに設ける必要はない。すなわち、電源プレーン241、242、243の少なくとも一つに接続部材214、215、219との接続点を設ければよい。
図10は、電子装置200のG層270を示す図である。G層270は、B層220またはF層260を介してA層210と対向している。また、グラウンドプレーン271は、シート状の導体であって、G層270に位置し、複数の導体エレメント231、251によって囲われた領域を包含する領域の少なくとも一部と、複数の導体エレメント231、251に対向している領域の少なくとも一部とを包含する領域に延在している。なお、メタルキャップパッド213と導体エレメント231、251とグラウンドプレーン271とは、少なくとも一部が互いに対向している。また、G層270においてグラウンドプレーン271が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
グラウンドプレーン271は、接地等によって基準電位が与えられ、電子装置200のグラウンドとして機能する。なお、グラウンドプレーン271は、電子装置200内の他の導体より相対的に低インピーダンスであることによって、基準電位が与えられているものと見なしてよい。
上記のように構成することによって、導体エレメント231、251は、対向するメタルキャップパッド213とグラウンドプレーン271、または接続部材212と共に、EBG構造の単位セルの少なくとも一部を構成する。なお、上記のEBG構造は、電子素子201によって発生するノイズの周波数をバンドギャップ帯域に含むことが望ましい。
本実施形態で説明した単位セルは一例であり、EBG構造を構成可能な範囲で多様な形態を採りうる。
図11〜図15は、導体エレメント231、251を含む単位セルについて例示する図である。なお、図11〜図15は、単一の導体エレメント231または単一の導体エレメント251に着目し、その周囲を拡大して図示している。図11〜図15で例示する構造は、それぞれ単一または複数の単位セルを構成しており、電子装置200は、これらの単位セルのいずれか、または複数の組み合わせを備えるものとする。
図11(A)は、導体エレメント231、251の一例の上面図である。ここで図示する導体エレメント231、251は四角形であって、接続部材212に接続されている。図11(B)は、図11(A)で図示した導体エレメント231、251の周囲における電子装置200の断面図である。接続部材212がメタルキャップパッド213およびグラウンドプレーン271に接続され、電源プレーン241(または242、243)の開口を通過している。なお、図11で図示した単位セルは、図6〜図10を用いて説明したEBG構造に用いられているものと同等である。
上述した図11の構造は、マッシュルーム型EBG構造を変形させた例である。詳細には、接続部材212はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント231、251がマッシュルームのヘッド部分に相当し、それぞれ対向する電源プレーン241(または242、243)との間でキャパシタンスを形成する。
ここで示す構造も、マッシュルーム型EBG構造と同様に、メタルキャップパッド213と電源プレーン241(または242、243)とからなる平行平板、または電源プレーン241(または242、243)とグラウンドプレーン271とからなる平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント231、251を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、前記導体エレメント231、251を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
この構成を採用することにより、貫通ビアを用いて前記平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
図12(A)は、導体エレメント231、251の一例の上面図である。ここで図示する導体エレメント231、251は平面方向に形成される螺旋状の伝送線路であって、一端は接続部材212に接続され、他端はオープン端となっていることを示している。なお、前記伝送線路の形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。図12(B)は、図12(A)で図示した導体エレメント231、251の周囲における電子装置200の断面図である。接続部材212がメタルキャップパッド213およびグラウンドプレーン271に接続され、電源プレーン241(または242、243)の開口を通過している。
図12に示した構造は、導体エレメント231、251を含んで形成されるマイクロストリップ線路がオープンスタブとして機能するオープンスタブ型のEBG構造の変形例である。詳細には、接続部材212はインダクタンスを形成している。一方、導体エレメント231、251が、それぞれ対向する電源プレーン241(または242、243)と電気的に結合することで電源プレーン241(または242、243)をリターンパスとするマイクロストリップ線路を形成している。前記マイクロストリップ線路の一端はオープン端となっており、オープンスタブとして機能するように構成されている。
図12で示した構造も、オープンスタブ型EBG構造と同様に、メタルキャップパッド213と電源プレーン241(または242、243)とからなる平行平板、または電源プレーン241(または242、243)とグラウンドプレーン271とからなる平行平板を、前記オープンスタブと、前記インダクタンスからなる、直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント231、251を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。
また、マイクロストリップ線路を形成する導体エレメント231、251と対向するプレーンは近接していることが好ましい。なぜならば、導体エレメントと対向プレーンの距離が近いほど、前記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、前記導体エレメント231、251を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
ここで示した構成を採用することにより、貫通ビアを用いて前記平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
図13(A)は、導体エレメント231、251の一例の上面図である。ここで図示する導体エレメント231、251は四角形の導体であって、開口を有している。その開口の中には、一端が当該開口の淵に接続され、他端は接続部材212に接続される螺旋状のインダクタが形成されている。なお、前記インダクタの形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。図13(B)は、図13(A)で図示した導体エレメント231、251の周囲における電子装置200の断面図である。接続部材212がメタルキャップパッド213およびグラウンドプレーン271に接続され、電源プレーン241(または242、243)の開口を通過している。
上述した図13の構造は、マッシュルームのヘッド部分にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造の変形例である。詳細には、接続部材212はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント231、251がマッシュルームのヘッド部分に相当し、それぞれ対向する電源プレーン241(または242、243)との間でキャパシタンスを形成する。
図13の構造も、マッシュルーム型EBG構造と同様に、メタルキャップパッド213と電源プレーン241(または242、243)とからなる平行平板、または電源プレーン241(または242、243)とグラウンドプレーン271とからなる平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント231、251を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、または前記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、前記導体エレメント231、251を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
ここで示した構成を採用することにより、貫通ビアを用いて前記平行平板にEBG構造を製造することが可能となる。通常、非貫通ビアは層ごとにビアを加工してから積層するのに対して、貫通ビアは、全ての層を積層した後、ドリルで貫通スルーホールを形成し、スルーホール内面をめっきすることによって製造されるため、非貫通ビアを用いる場合と比べて、製造コストを低減することができる。
図14(A)は、導体エレメント231、251の一例の上面図である。ここで図示する導体エレメント231、251は四角形であって、接続部材212に接続されている。また、図14(B)は、メタルキャップパッド213またはグラウンドプレーン271において、導体エレメント231、251と対向する領域の上面図である。ここで図示する領域は開口を有し、当該開口の中に、一端は当該開口の淵に接続され、他端は接続部材212に接続される螺旋状のインダクタが形成される。なお、前記インダクタの形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。図14(C)は、図14(A)で図示した導体エレメント231、251の周囲における電子装置200の断面図である。接続部材212がメタルキャップパッド213の開口に形成されるインダクタと、グラウンドプレーン271の開口に形成されるインダクタと、に接続されている。
上述した図14の構造は、マッシュルーム型EBG構造を基本として、メタルキャップパッド213またはグラウンドプレーン271にインダクタを設けることでインダクタンスを増加させた、インダクタンス増加型のEBG構造の変形例である。詳細には、導体エレメント231、251がマッシュルームのヘッド部分に相当し、それぞれ対向する電源プレーン241(または242、243)との間でキャパシタンスを形成する。一方、接続部材212はマッシュルームの軸部分に相当し、メタルキャップパッド213またはグラウンドプレーン271に設けられたインダクタと共にインダクタンスを形成している。
インダクタンス増加型EBG構造は、メタルキャップパッド213と電源プレーン241(または242、243)とからなる平行平板、または電源プレーン241(または242、243)とグラウンドプレーン271とからなる平行平板を、前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント231、251を、キャパシタンスを形成するそれぞれの対向プレーンに接近させて、キャパシタンスを大きくする、または前記インダクタの長さを長くしてインダクタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、前記導体エレメント231、251を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図15(A)は、導体エレメント231の一例の上面図である。ここで図示する導体エレメント231は平面方向に形成される螺旋状の伝送線路であって、一端は接続部材212に接続され、他端はオープン端であることを示している。なお、前記伝送線路の形状が螺旋状の場合を図示しているが、その形状はこれに限らなくてもよい。例えば、直線状であってもよいし、ミアンダ状であってもよい。図15(B)は、図15(A)で図示した断面線における導体エレメント231の周囲の断面図である。接続部材212がメタルキャップパッド213およびグラウンドプレーン271に接続され、電源プレーン241(または242、243)の開口を通過している。また、当該開口に導体エレメント231が対向している。
図15(A)、(B)に示す構成において、導体エレメント231は、メタルキャップパッド213と、電源プレーン241(または242、243)と、接続部材212と共にオープンスタブ型EBG構造を構成し、メタルキャップパッド213と電源プレーン241(または242、243)とからなる平行平板を伝播するノイズを抑制する。同時に、導体エレメント231は、グラウンドプレーン271と、電源プレーン241(または242、243)と、接続部材212と共にオープンスタブ型EBG構造を構成し、電源プレーン241(または242、243)とグラウンドプレーン271とからなる平行平板を伝播するノイズを抑制することができる。すなわち、導体エレメント231が形成されたC層230の数が、電源プレーン241(または242、243)が形成されたD層240の数と等しいにも関わらず、双方の平行平板に対してEBG構造を構成することができる。従って、図12に示す構成と比べて導体エレメント251が不要となるため、F層260における配線の引き回し自由度が向上する。また、F層260に配線を形成する必要がない場合はF層260を削減することが可能になるため電子装置200を薄くすることができる。
図15(A)、(B)に示す構造においても、他のオープンスタブ型EBG構造と全く同様に、前記導体エレメント231を含んで形成されるオープンスタブのスタブ長を長くすることでバンドギャップ帯域を低周波化することができる。また、マイクロストリップ線路を形成する導体エレメント231と対向するプレーンは近接していることが好ましい。なぜならば、導体エレメントと対向プレーンの距離が近いほど、前記マイクロストリップ線路の特性インピーダンスが低くなり、バンドギャップ帯域を広帯域化することができるためである。ただし、前記導体エレメント231を対向するプレーンに近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
図15(C)は、導体エレメント231の一例の上面図である。ここで図示する導体エレメント231は四角形であって、接続部材212と電気的に接続されている。図15(D)は、図15(C)で図示した断面線における導体エレメント231の周囲の断面図である。図15(D)では、接続部材212が貫通ビアとして形成されており、上記貫通ビアがメタルキャップパッド213とグラウンドプレーン271とに接続され、電源プレーン241(または242、243)の開口を通過している。
図15(C)、(D)で示す構造において、導体エレメント231は、メタルキャップパッド213と、電源プレーン241(または242、243)と、接続部材212と共にマッシュルーム型EBG構造を構成し、メタルキャップパッド213と電源プレーン241(または242、243)とからなる平行平板を伝播するノイズを抑制する。同時に、導体エレメント231は、グラウンドプレーン271と、電源プレーン241(または242、243)と、接続部材212と共にマッシュルーム型EBG構造を構成し、電源プレーン241(または242、243)とグラウンドプレーン271とからなる平行平板を伝播するノイズを抑制することができる。すなわち、導体エレメント231が形成されたC層230の数が、電源プレーン241(または242、243)が形成されたD層240の数と等しいにも関わらず、双方の平行平板に対してEBG構造を構成することができる。従って、図11に示す構成と比べて導体エレメント251が不要となるため、F層260における配線の引き回し自由度が向上する。また、F層260に配線を形成する必要がない場合はF層260を削減することが可能になるため配線基板200を薄くすることができる。
図15では、導体エレメント231は、メタルキャップパッド213と電源プレーン241(または242、243)との間に位置することを図示したが、電源プレーン241(または242、243)とグラウンドプレーン271との間に位置してもよい。
ここで、第2の実施形態の効果について説明する。本実施形態の電子装置200は、第1の実施形態と同様に、電子素子201から伝播されたノイズの伝播方向の全てに対してノイズ対策を施しているので、ノイズの漏洩を防ぐことができる。また、本実施形態で構成されるEBG構造のバンドギャップ帯域に、電子素子201から発生するノイズの周波数を含めることによって、より高いノイズ抑制効果を得ることができる。
また、導体エレメント231、251とメタルキャップパッド213とを貫通ビアである接続部材212で貫く構成であるため、製造工程を短縮することができる。さらに、接続部材212で貫通されることによって占有されるA層210上の領域に、メタルキャップパッド213を設けているので、より省スペースに実装することができる。従って、電子装置200の小型化を図ることができる。
さらに、電子装置200は、平面方向に伝播するノイズが複数の単位セルを通過する構成となっているので、より効果的に電磁波の電波を抑制することができる。
〔第3の実施形態〕
図16は、本発明の第3の実施形態に係る電子装置200の上面図と断面図である。より詳細には、図16(A)は電子装置200の上面図であり、図16(B)は図16(A)で示す断面線における電子装置200の断面図である。本実施形態の電子装置200は、第2の実施形態で説明した電子装置200に、H層280を追加した構成である。A層210、B層220、C層230、D層240、E層250、F層260およびG層270に含まれる各構成要素については、第2の実施形態と同様であるので、ここでの詳細な説明は割愛する。
図16は、本発明の第3の実施形態に係る電子装置200の上面図と断面図である。より詳細には、図16(A)は電子装置200の上面図であり、図16(B)は図16(A)で示す断面線における電子装置200の断面図である。本実施形態の電子装置200は、第2の実施形態で説明した電子装置200に、H層280を追加した構成である。A層210、B層220、C層230、D層240、E層250、F層260およびG層270に含まれる各構成要素については、第2の実施形態と同様であるので、ここでの詳細な説明は割愛する。
図17は、電子装置200のH層280を示す図である。H層280(第3の層)は、A層210とB層220との間に位置し、D層240を介してG層270と対向している。また、H層280に設けられるグラウンドプレーン281(第5導体)は、シート状の導体であって、複数の導体エレメント231、251によって囲われた領域を包含する領域の少なくとも一部と、複数の導体エレメント231、251に対向している領域の少なくとも一部とを包含する領域に延在している。なお、導体エレメント231、251とグラウンドプレーン281とは、少なくとも一部が互いに対向している。また、H層280においてグラウンドプレーン281が形成されていない領域は、絶縁体であってもよいし、導体であってもよいし、それらが混合していてもよい。
なお、グラウンドプレーン281とグラウンドプレーン271とは、接続部材216および接続部材212によって接続され、同電位であり、電子装置200のグラウンドとして機能する。また、グラウンドプレーン281は、接続部材219、214、215、217、218が通過する開口が設けられており、夫々と絶縁されている。
ここで、第3の実施形態の効果について説明する。本実施形態の配線基板200において、電子素子201から空中伝播したノイズは、メタルキャップ202によって遮蔽することができる。また、A層210上を伝播したノイズ、いわゆる表面波は、電子素子201を囲っているメタルキャップパッド213によって遮蔽することができる。さらに、電源プレーン241(または242、243)とグラウンドプレーン281(第1の平行平板)との間を伝播したノイズは、複数の導体エレメント231と、電源プレーン241(または242、243)またはグラウンドプレーン281の少なくとも一方とが対向する領域で構成されるEBG構造によって遮蔽することができる。さらに、電源プレーン241(または242、243)とグラウンドプレーン271(第2の平行平板)との間を伝播したノイズは、複数の導体エレメント251と、電源プレーン241(または242、243)またはグラウンドプレーン271の少なくとも一方とが対向する領域で構成されるEBG構造によって遮蔽することができる。そして、間隙244を介して第1の平行平板から第2の平行平板へ、または第2の平行平板から第1の平行平板へ漏洩するノイズは、グラウンドプレーン271またはグラウンドプレーン281によって遮蔽することができる。すなわち、電子装置200は、電子素子201から伝播されたノイズの伝播方向の全てに対してノイズ対策を施しているので、ノイズの漏洩を防ぐことができる。
〔第4の実施形態〕
図18は、本発明の第4の実施形態に係る配線基板100の上面図と断面図である。より詳細には、図18(A)は配線基板100の上面図であり、図18(B)は図18(A)で示す断面線における配線基板100の断面図である。第1の実施形態で説明した配線基板100において、接続部材122が導体エレメント121とメタルキャップパッド113とを接続しているのに対して、本実施形態の配線基板100においては、接続部材122が導体エレメント121と電源プレーン131とを接続している点において相違する。その他の各構成要素については、第1の実施形態と同様であるので、ここでの詳細な説明は割愛する。
図18は、本発明の第4の実施形態に係る配線基板100の上面図と断面図である。より詳細には、図18(A)は配線基板100の上面図であり、図18(B)は図18(A)で示す断面線における配線基板100の断面図である。第1の実施形態で説明した配線基板100において、接続部材122が導体エレメント121とメタルキャップパッド113とを接続しているのに対して、本実施形態の配線基板100においては、接続部材122が導体エレメント121と電源プレーン131とを接続している点において相違する。その他の各構成要素については、第1の実施形態と同様であるので、ここでの詳細な説明は割愛する。
上記のように構成することによって、導体エレメント121は、メタルキャップパッド113と電源プレーン131との間に位置し、メタルキャップパッド113と対向する。そして、導体エレメント121は、メタルキャップパッド113と、電源プレーン131と、接続部材122と共に、いわゆるマッシュルーム型のEBG構造の単位セルを構成する。より詳細には、接続部材122はマッシュルームの軸部分に相当し、インダクタンスを形成している。一方、導体エレメント121がマッシュルームのヘッド部分に相当し、対向するメタルキャップパッド113との間でキャパシタンスを形成する。
マッシュルーム型EBG構造は、平行平板を前記キャパシタンスと前記インダクタンスからなる直列共振回路でシャントした等価回路で表現することができ、前記直列共振回路の共振周波数がバンドギャップの中心周波数を与える。したがって、前記導体エレメント121を、対向しているメタルキャップパッド113に接近させて、キャパシタンスを大きくすることでバンドギャップ帯域を低周波化することができる。ただし、前記導体エレメント121を対向するメタルキャップパッド113に近接させない場合でも、本発明の本質的な効果には何ら影響を与えない。
以上、図面を参照して本発明の実施形態について述べたが、これらは本発明の例示であり、上記以外の様々な構成を採用することもできる。
例えば、上述の実施形態においては、導体エレメントが配列される層が単一または二つである構成について説明したが、三つ以上の層に配列される変形例で構成されてもよい。また、グラウンドプレーンが延在している層または電源プレーンが延在している層が単一である構成について説明したが、少なくとも一方が複数の層に延在している変形例で構成されてもよい。
また、上述の実施形態において、グラウンドプレーンは配線基板の内部に延在しているように図示しているが、電子素子が実装されている面の裏面に延在し、露出してもよい。
第2の実施形態において、導体エレメント231、251は、接続部材212によってメタルキャップパッド213とグラウンドプレーン271とに接続しているが、これに限らなくてもよい。例えば、導体エレメント231、251は、電源プレーン241(または242、243)と接続してもよいし、他の層に接続してもよい。
なお、当然ながら、上述した実施の形態および変形例は、その内容が相反しない範囲で組み合わせることができる。
この出願は、2010年3月8日に出願された日本特許出願特願2010−051083号を基礎とする優先権を主張し、その開示の全てをここに取り込む。
Claims (12)
- 複数の層を有する配線基板と、
前記配線基板の一面に実装されている電子素子と、
前記電子素子を覆っているメタルキャップと、を備え、
前記配線基板は、
前記一面に位置し、前記電子素子を囲うように配置され、前記メタルキャップの端部と接続している第1導体と、
第1の層に位置し、前記電子素子に第1接続部材を介して接続し、間隙を有する第2導体と、
前記第1の層を介して前記一面と対向している第2の層に位置し、前記電子素子に第2接続部材を介して接続している第3導体と、
前記第1接続部材と前記第2接続部材と前記間隙とを囲うように繰り返し配列されている複数の第4導体と、を含み、
前記第2導体と前記第3導体とは、前記複数の第4導体に囲われた領域の少なくとも一部と、前記複数の第4導体に対向している領域の少なくとも一部とを平面視で包含するように延在していることを特徴とする電子装置。 - 請求項1に記載の電子装置であって、
前記第2導体は、前記間隙を隔てて複数に分割しており、
前記第1接続部材は複数であり、かつ前記第1接続部材の少なくとも一部が互いに異なる前記第2導体に接続し、
前記複数の第4導体は、互いに異なる前記第2導体に接続している前記第1接続部材のそれぞれを囲うように繰り返し配列されていることを特徴とする電子装置。 - 請求項1または2に記載の電子装置であって、
前記第4導体は、前記一面、前記第1の層および前記第2の層のいずれとも異なる層に位置し、
さらに前記第2導体と接続している、または前記第1導体もしくは前記第3導体の少なくとも一方と接続していることを特徴とする電子装置。 - 請求項3に記載の電子装置であって、
前記第4導体は、前記第1導体と前記第2導体の間に位置し、前記第2導体と接続しており、かつ前記第1導体と対向していることを特徴とする電子装置。 - 請求項1乃至3いずれかに記載の電子装置であって、
前記第4導体は、前記一面に対して垂直に貫通している貫通ビアによって前記第1導体と前記第3導体と前記第4導体とを接続していることを特徴とする電子装置。 - 請求項5に記載の電子装置であって、
前記第4導体は、前記第1導体と前記第2導体との間、または前記第2導体と前記第3導体との間の少なくとも一方に位置し、
前記第2導体に設けられた前記貫通ビアを通過させる開口に対向し、当該開口より大きいことを特徴とする電子装置。 - 請求項6に記載の電子装置であって、
前記第4導体は、前記第1導体と前記第2導体の間、または前記第2導体と前記第3導体との間のいずれか一方に位置していることを特徴とする電子装置。 - 請求項1乃至7いずれかに記載の電子装置であって、
さらに、前記第1の層を介して前記第2の層と対向している第3の層に位置し、前記第3導体と前記第1接続部材または前記第2接続部材を介して接続している第5導体を備え、
前記第5導体は、前記複数の第4導体に囲われた領域の少なくとも一部と、前記複数の第4導体に対向している領域の少なくとも一部とを平面視で包含するように延在していることを特徴とする電子装置。 - 請求項1乃至8いずれかに記載の電子装置であって、
前記第3導体は前記電子素子に基準電位を与えるグラウンドプレーンであることを特徴とする電子装置。 - 請求項1乃至9いずれかに記載の電子装置であって、
前記第1導体と前記第2導体と前記第3導体と前記第4導体とは、電磁バンドギャップ構造の少なくとも一部を構成し、
かつ前記電磁バンドギャップ構造は、前記電子素子が発生するノイズの周波数をバンドギャップ帯域に含むことを特徴とする電子装置。 - 一面に位置し、電子素子の実装予定位置を囲うように配置され、メタルキャップの端部と接続される第1導体と、
第1の層に位置し、前記電子素子と第1接続部材によって接続し、間隙を有する第2導体と、
前記第1の層を介して前記一面と対向している第2の層に位置し、前記電子素子と第2接続部材によって接続している第3導体と、
前記第1接続部材と前記第2接続部材と前記間隙とを囲うように繰り返し配列されている複数の第4導体と、を含み、
前記第2導体と前記第3導体とは、前記複数の第4導体に囲われた領域の少なくとも一部と、前記複数の第4導体に対向している領域の少なくとも一部とを平面視で包含するように延在していることを特徴とする配線基板。 - 配線基板の一面に実装されている電子素子で発生したノイズを遮蔽するノイズ遮蔽方法であって、
前記電子素子から空中伝播したノイズを、前記電子素子を覆っているメタルキャップによって遮蔽し、
前記一面の表面上を伝播したノイズを、前記一面に位置し、前記電子素子を囲うように配置され、前記メタルキャップの端部と接続している第1導体によって遮蔽し、
第1の層に位置し、前記電子素子と第1接続部材によって接続し、間隙を有する第2導体と、前記第1の層を介して前記一面と対向している第2の層に位置し、前記電子素子と第2接続部材によって接続している第3導体との間を伝播したノイズを、前記第1接続部材と前記第2接続部材と前記間隙とを囲うように繰り返し配列されている複数の第4導体と、前記第2導体または前記第3導体の少なくとも一方と対向する領域で遮蔽し、
前記第2導体と前記第3導体との間を伝播し、さらに前記間隙から漏れたノイズを、前記複数の第4導体と、前記第1導体もしくは前記第2導体の少なくとも一方と対向する領域、または前記メタルキャップによって遮蔽することを特徴とするノイズ遮蔽方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010051083 | 2010-03-08 | ||
JP2010051083 | 2010-03-08 | ||
PCT/JP2011/000909 WO2011111313A1 (ja) | 2010-03-08 | 2011-02-18 | 電子装置、配線基板およびノイズ遮蔽方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPWO2011111313A1 true JPWO2011111313A1 (ja) | 2013-06-27 |
Family
ID=44563151
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012504300A Pending JPWO2011111313A1 (ja) | 2010-03-08 | 2011-02-18 | 電子装置、配線基板およびノイズ遮蔽方法 |
Country Status (3)
Country | Link |
---|---|
US (1) | US8873246B2 (ja) |
JP (1) | JPWO2011111313A1 (ja) |
WO (1) | WO2011111313A1 (ja) |
Families Citing this family (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102918938B (zh) * | 2010-06-02 | 2015-08-05 | 日本电气株式会社 | 配线板和电子装置 |
JP5969816B2 (ja) * | 2012-05-17 | 2016-08-17 | キヤノン株式会社 | 構造部材及び通信装置 |
JP6108887B2 (ja) * | 2013-03-13 | 2017-04-05 | キヤノン株式会社 | 半導体パッケージ及びプリント回路板 |
TW201438331A (zh) * | 2013-03-29 | 2014-10-01 | Hon Hai Prec Ind Co Ltd | 堆疊式電磁能隙結構 |
WO2015122203A1 (ja) * | 2014-02-12 | 2015-08-20 | 株式会社村田製作所 | プリント基板 |
WO2016129199A1 (ja) * | 2015-02-12 | 2016-08-18 | 日本電気株式会社 | 構造体および配線基板 |
JP6394482B2 (ja) * | 2015-04-28 | 2018-09-26 | 京セラドキュメントソリューションズ株式会社 | 電子機器 |
KR102528687B1 (ko) * | 2016-09-06 | 2023-05-08 | 한국전자통신연구원 | 전자기 밴드갭 구조물 및 그 제조 방법 |
US10978780B2 (en) | 2018-01-24 | 2021-04-13 | Samsung Electro-Mechanics Co., Ltd. | Antenna apparatus and antenna module |
KR102602697B1 (ko) * | 2018-05-21 | 2023-11-16 | 삼성전자주식회사 | 베이스 기판을 가지는 전자 장치 |
KR20210004054A (ko) * | 2019-07-03 | 2021-01-13 | 삼성전기주식회사 | 안테나 장치 |
DE102020209238A1 (de) * | 2020-07-22 | 2022-01-27 | Robert Bosch Gesellschaft mit beschränkter Haftung | EMV-Filter mit einer Abschirmung |
TWI769063B (zh) * | 2021-03-25 | 2022-06-21 | 嘉雨思科技股份有限公司 | 訊號傳輸電路封裝結構 |
TWI789877B (zh) * | 2021-08-19 | 2023-01-11 | 特崴光波導股份有限公司 | 天線結構 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07263908A (ja) * | 1994-03-18 | 1995-10-13 | Matsushita Electric Ind Co Ltd | チップ型高周波ローパスフィルタ |
US6262495B1 (en) | 1998-03-30 | 2001-07-17 | The Regents Of The University Of California | Circuit and method for eliminating surface currents on metals |
JP2006253929A (ja) | 2005-03-09 | 2006-09-21 | Mitsubishi Electric Corp | Ebgマテリアル |
JP2007088102A (ja) * | 2005-09-20 | 2007-04-05 | Fuji Xerox Co Ltd | プリント基板 |
JP2007165857A (ja) * | 2005-11-18 | 2007-06-28 | Nec System Technologies Ltd | 多層配線基板およびその製造方法 |
JP2009032907A (ja) * | 2007-07-27 | 2009-02-12 | Nec Corp | 配線基板および電子回路モジュール |
JP2009111132A (ja) * | 2007-10-30 | 2009-05-21 | Kyocera Corp | 多層配線基板 |
JP5324191B2 (ja) * | 2008-11-07 | 2013-10-23 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP2010171170A (ja) * | 2009-01-22 | 2010-08-05 | Hitachi Cable Ltd | 銅回路配線基板およびその製造方法 |
-
2011
- 2011-02-18 WO PCT/JP2011/000909 patent/WO2011111313A1/ja active Application Filing
- 2011-02-18 US US13/583,884 patent/US8873246B2/en active Active
- 2011-02-18 JP JP2012504300A patent/JPWO2011111313A1/ja active Pending
Also Published As
Publication number | Publication date |
---|---|
WO2011111313A1 (ja) | 2011-09-15 |
US20130003333A1 (en) | 2013-01-03 |
US8873246B2 (en) | 2014-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2011111313A1 (ja) | 電子装置、配線基板およびノイズ遮蔽方法 | |
JP5733303B2 (ja) | 配線基板及び電子装置 | |
JP5550100B2 (ja) | 電磁バンドギャップ素子及びそれを用いたアンテナ並びにフィルタ | |
JP5725013B2 (ja) | 構造体、配線基板および配線基板の製造方法 | |
JP5660123B2 (ja) | 構造体、配線基板および配線基板の製造方法 | |
JP5761184B2 (ja) | 配線基板及び電子装置 | |
JP5725032B2 (ja) | 構造体及び配線基板 | |
JP5725031B2 (ja) | 構造体及び配線基板 | |
JPWO2012008123A1 (ja) | 電子機器 | |
JPWO2017006552A1 (ja) | プリント基板 | |
JP2012060056A (ja) | 電子装置及び電子モジュール | |
JP6146801B2 (ja) | 配線基板、及び電子装置 | |
US8921711B2 (en) | Wiring substrate and electronic device | |
JP5556162B2 (ja) | 電子装置及びノイズ抑制方法 | |
JP5673552B2 (ja) | 電子機器 | |
JP5660124B2 (ja) | 構造体および配線基板 | |
WO2013001692A1 (ja) | 電子装置及びノイズ抑制方法 | |
WO2013018257A1 (ja) | 配線基板 | |
JP2012129221A (ja) | Ebg構造及び基板 | |
JP2011223241A (ja) | ケーブル |