JPWO2017006552A1

JPWO2017006552A1 - プリント基板

Info

Publication number: JPWO2017006552A1
Application number: JP2017527078A
Authority: JP
Inventors: 和弘柏倉; 文子上村
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 2015-07-08
Filing date: 2016-07-04
Publication date: 2018-04-05
Also published as: WO2017006552A1; US20180235076A1; US10375818B2; CN107852829A

Abstract

本発明は電源配線からのＥＭＩ放射の抑制が可能なプリント基板を提供することを目的とする。そのために本発明のプリント基板は、プリント基板にグランド層を複数層設け、前記複数層のグランド層で電源層を挟み、少なくとも前記プリント基板の外周に前記複数層のグランド層を接続するスルーホールを設け、前記スルーホールは抑制したい電磁波の最大周波数に対応する波長に応じた間隔で設けることを特徴とする。また本発明のプリント基板は、プリント基板に設けた電源層の上下をグランド層で挟み、上下のグランド層の間に複数のスルーホールを接続し、前記スルーホールは前記電源層とその近傍に、抑制したい電磁波の最大周波数に対応する波長に応じた間隔を開けて設けることを特徴とする。

Description

本発明は、ＥＭＩ（Electro-Magnetic Interference）を抑制するプリント基板に関し、特に電源雑音に起因するＥＭＩを抑制するプリント基板に関する。

近年、情報通信機器の大容量化は、信号の高速化や機器の大型化を招き電源雑音の高周波化、機器内部の共振モードの多用化を引き起こし、ＶＣＣＩ（Voluntary Control Council for Interference by Information Technology Equipment）などのＥＭＩ規格を準拠するのが困難になっている。

以下に説明するようにＥＭＩ低減技術が提案されているが、解決には至っていない。

特許文献１（特開2013-254759号公報）には、回路基板の外周にＧＮＤ配線をリング状に配し、基板内部にあるＧＮＤ層と複数箇所のＧＮＤビアを介して接続する技術が開示されている（同文献[００１４]〜[００１９]段落、図１等）。ＧＮＤビアが配置されているのである程度のＥＭＩの抑制効果はあるものの、ＧＮＤ配線がリング状で大きな隙間がありその隙間から電磁波が漏れるので、電磁波の遮断には効果が乏しい。

また特許文献２（特開平10-270862号公報）及び特許文献３（特開2001-53449号公報）には、ＬＳＩ（ＬａｒｇｅＳｃａｌｅＩｎｔｅｇｒａｔｉｏｎ）の給電配線にインダクタを持たせ外部電源とのインピーダンスを高め電源雑音の外部への伝搬を抑制する技術が開示されている（特許文献２では[００２３]、[００２５]段落、図２、３。特許文献３では[００３６]〜[００３７]段落、図２、３）。しかし電源雑音は電源−ＧＮＤ間を伝送線路と化し周囲に電磁波を伝搬させるため、根本的なＥＭＩ抑制は難しい。

また特許文献４（特開平11-220263号公報）には、電磁波ノイズの低減を図ったプリント配線板が記載されている。プリント配線板１は、信号パターン２が配線された信号層３と電源パターン４が配線された電源層５を中層に配設している。信号層３と電源層５は絶縁体６の中に埋設されている。プリント配線板１の表面（上面）および裏面（下面）にはグラウンドパターン７、８が配設されている。表面と裏面のグラウンドパターンは、プリント配線板１の全体に亘ってスルーホール１１によって接続されている。（[０００８]〜[００１１]段落、図１、図２）また信号層と電源層の周囲に環状のグラウンドパターンを形成して電磁ノイズを防止することも記載されている（[００２０]〜[００２４]段落、図１３，１４）
また特許文献５（特開2007-234500号公報）にはフレキシブル基板に形成した信号配線からの電磁波を遮断する技術が記載されている。複数の高速伝送路（信号配線）を配列するベース１１の表面と裏面の両方にグランドパターンを形成し、この２つのグラウンドパターンを複数のスルーホール１ｓで接続している（[００４８]〜[００５３]段落、図１、３、５）。また複数のスルーホール１ｓの間隔は特定電磁波の１／２波長以下にすることで特定電磁波以上の波長を持つ電磁波を遮断することも記載されている（[００６３]段落）。

特開2013-254759号公報特開平10-270862号公報特開2001-53449号公報特開平11-220263号公報特開2007-234500号公報特開2000-216509号公報

特許文献４（特開平11-220263号公報）は電源配線と信号配線の両方のＥＭＩ防止を目的としている。また特許文献５（特開2007-234500号公報）は信号配線からの電磁波を抑制することを目的としており、電源配線からの電磁波の抑制を目的としていない。

特許文献４、５はいずれも信号線からの電磁波の抑制を目的としている。しかし本発明者によれば、信号線におけるエネルギーの伝搬は殆ど伝送方向（配線の長さ方向）であり、信号配線に対して横方向（配線の幅方向と厚さ方向）の電磁波の流れは極めて小さい。この電磁波はエバネッセント波と呼ばれるが、エバネッセント波のエネルギーは小さく狭い領域しか持続しない。このような事象からＥＭＩの主要因は電源配線である。

本発明の目的は、以上述べた問題点を解決し、電源線からのＥＭＩ放射の抑制が可能なプリント基板を提供することである。

本発明は、プリント基板にグランド層を複数層設け、前記複数層のグランド層で電源層を挟み、少なくとも前記プリント基板の外周に前記複数層のグランド層を接続するスルーホールを設け、前記スルーホールは抑制したい電磁波の最大周波数に対応する波長に応じた間隔で設けることを特徴とするプリント基板である。

また本発明は、プリント基板に設けた電源層の上下をグランド層で挟み、上下のグランド層の間に複数のスルーホールを接続し、前記スルーホールは前記電源層とその近傍に、抑制したい電磁波の最大周波数に対応する波長に応じた間隔を開けて設けることを特徴とするプリント基板である。

本発明によれば、電源線からのＥＭＩ放射の抑制が可能なプリント基板を提供することが可能になる。

本発明の第１の実施形態のプリント基板を示す平面図及び断面図である。プリント基板から発生するＥＭＩ放射のメカニズムを説明するための模式的断面図である。ＧＮＤスルーホールの電磁波遮断のメカニズムを示すための図である。第１の実施形態における電磁界解析の解析モデルを示す図である。ＧＮＤスルーホールを形成していない場合のプリント基板内外の電界強度の解析結果を示す図である。図５のＧＮＤスルーホールを形成していない場合に、基板外の観測点にプローブを置き、そこでの周波数と電界強度との関係を解析した結果である。ＧＮＤスルーホールを基板外周に１層（１列）だけ形成した場合のプリント基板内外の電界強度の解析結果を示す図である。図７の場合を図６と同様に解析した図である。基板全体にＧＮＤスルーホールを形成した場合の、プリント基板内外の電界強度の解析結果を示す図である。図１０は図９の場合を図６と同様に解析した図である。ＧＮＤスルーホールを基板外周に２周（２列）形成した場合の、プリント基板内外の電界強度の解析結果を示す図である。ＧＮＤスルーホールを基板外周に３周（３列）形成した場合の、プリント基板内外の電界強度の解析結果を示す図である。図１１、１２のＧＮＤスルーホールを２周、３周形成した場合に、基板外の観測点にプローブを置き、そこでの周波数と電界強度との関係を解析した結果である。本発明の第３の実施形態を示す平面図と断面図である。本発明の第３の実施形態で上方のＧＮＤ層を一部にだけ形成した場合を示す平面図と断面図である。

（第１の実施形態）
図１〜図５を用いて本発明の第１の実施形態を説明する。
（構成の説明）
図１は本発明の第１の実施形態のプリント基板１を示す平面図及び断面図である。断面図は平面図に示した一点鎖線Ａ−Ａ’の箇所の断面を示す。分かり易いように、断面は直線で切るのではなく電源層を含む場所を通るように、折り曲げた線における断面を表示している。プリント基板１は多層プリント基板であり、絶縁層を間に挟んで電源層５、信号線６が形成されている。
少なくとも部品面（図１ではＬＳＩ２のある表面側）直下と半田面（部品面と反対の裏面側）直上には、ＧＮＤ層４１，４２，４３が基板全面グラウンド（ベタグラウンド）として形成されている。なお図１では半田の表示を省略している。基板全面に間隔ｄ（後述）で格子状にＧＮＤスルーホール３を配し、少なくとも２枚のＧＮＤ層（ＧＮＤ層４１，４２）を接続する。本実施形態ではＧＮＤスルーホール３はＧＮＤ層４１，４２，４３全てを貫通して接続している。電源線５１，５２，５３はプリント基板１中の同層に形成されＧＮＤ層４１，４２に挟まれている。以下電源線５１，５２，５３をまとめて電源層５と呼称することがある。ＬＳＩ２など部品が実装されている箇所ではＧＮＤスルーホール３はなくてもよい。ＧＮＤスルーホール３が電源層５を貫通している箇所がある。この貫通箇所ではＧＮＤスルーホール３と電源層５の間にギャップ（クリアランス）があり、絶縁体でこのギャップを埋めている。
（動作の説明）
図２を用いて、プリント基板１から発生するＥＭＩ放射のメカニズムを説明する。本実施形態で適用する基板構成はＧＮＤ層４（ＧＮＤ層４１，４２に対応）で挟まれた電源層５（電源線５１，５２，５３に対応）である。ＩＣ（ＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）の動作により電源電流が変化しそれに追従するように電源層５−ＧＮＤ層３間電位の変化、すなわち電界が変化することにより、電磁波が発生する。図２ではこれを雑音源９０で表現している。発生した電磁波は電源層５−ＧＮＤ層４間を伝送路と化し四方八方へと伝搬される。広がった電磁波は電源層５がない領域でも、例えばＧＮＤ層４２−ＧＮＤ層４３間あるいは他の電源層−ＧＮＤ層間、あるいは、電源層−電源層間を伝送路と化し更に基板端まで広がっていく。基板端から基板外部へ伝搬した電磁波がＥＭＩ放射である。

図３にＧＮＤスルーホール３の電磁波遮断のメカニズムを示す。ＧＮＤスルーホール３は理想的にはインピーダンスが０で電磁波の節になるもの以外通過することが出来ないが、現実的にはＧＮＤスルーホール３のインピーダンスは０ではなく進行波は減衰しながら進行する。図３では雑音進行波として表示している。このため格子間隔ｄよりも小さな波長λ１をもつ電磁波は、複数のＧＮＤスルーホール３で形成される格子中を伝搬（透過）することができる。しかし格子間隔ｄよりも長い波長λ２をもつ電磁波は、あたかも金属板（インピーダンス０）に衝突するかの如く振る舞い、格子中を伝搬することが出来ず、反射される。

この性質を利用し、ＥＭＩとして抑制したい周波数の波長よりも十分小さな格子間隔を配すれば電磁波を抑制することが可能となり、これを４分の１波長（節〜腹）よりも小さな間隔とする。ＥＭＩを抑制したい周波数の上限をｆ_ｍａｘとし、プリント基板の比誘電率をε_ｒ、光速をＣ_０として
ｄ≦λ／４＝Ｃ_０／（４・ｆ_ｍａｘ・√ε_ｒ）・・・（式１）
となる条件を導くことが出来る。

図３にある通り、λ／２より長い波長の電磁波はＧＮＤスルーホール３の格子を通過することができない。もしＧＮＤスルーホール３が完全導体であればλ／２で規定すればよいが、実際のスルーホールは完全導体ではないため、間隔λ／２では電磁波はＧＮＤスルーホール３の格子をすり抜ける可能性がある。このため、格子間隔をλ／４とし、上記の式１を定義している。プリント基板の比誘電率を４、抑制したい最大周波数ｆ_ｍａｘを１ＧＨｚとすると、ｄ≦３×１０^８／（４×１×１０^９×√４）＝３７．５ｍｍとなる。

これら効果を検証するため図４のような電磁界解析の解析モデルを作成し、電磁界解析により効果を確認した。解析モデルは次のようなものである。プリント基板１に２枚のＧＮＤ層４を形成し、この２枚のＧＮＤ層４で電源層５を挟んだ構造とし、電源層５とＧＮＤ層４の間に設けた雑音源９０によって雑音を印加し、それによる電磁波の電界強度を解析した。

図５〜図１０にこれらの解析結果を示す。図５、図６はプリント基板にＧＮＤスルーホールなし、図７、図８はプリント基板の外周だけにＧＮＤスルーホールを配し、図９、図１０はプリント基板全面にＧＮＤスルーホールを配した条件である。図５，７，９で、プリント基板１の中央部の最も黒い小さい正方形が電源層５である。実際の電源層（電源線）は細長い形状であるが、解析を簡略にするためここでは正方形で解析している。また図５，７，９の右上のスケールはゼロからマイナスに向かうスケールであり、マイナスに向かうほど電界強度が小さく、ゼロに向かうほど電界強度が強い。単位はｄＢ・Ｖ／ｍであるが、図では注入したエネルギーをｍａｘ（０ｄＢｏｒ１）とした相対値でプロットしているため図中のスケールでは単位を「ｍａｘｄＢ・Ｖ／ｍ」と表記している。

図５ではスルーホールを形成していない場合のプリント基板内外の電界強度の解析結果である。基板外に電源線からの電界が漏出していて、ＥＭＩ放射が生じている状態である。

図６はスルーホールを形成していない図５の場合に、基板外の観測点（図中の×印）にプローブを置き、そこでの周波数と電界強度との関係を示した図である。横軸に周波数（ＧＨｚ）を取り、縦軸がｄＢで表示した電界強度（ｄＢ・Ｖ／ｍ）である。図６を見ると１ＧＨｚ以上で電界強度が−４０ｄＢ・Ｖ／ｍを超え最大で０ｄＢ・Ｖ／ｍに達している。

図７はＧＮＤスルーホール３をプリント基板外周に１層（１列）だけ形成した場合の、プリント基板１内外の電界強度の解析結果である。図５よりは改善してはいるが、依然として基板１外にＥＭＩ放射が生じている状態であることが分かる。

図８は図７の場合を図６と同様に解析したものであるが、改善はあるものの依然として電界強度が高く、基板外にＥＭＩ放射が生じている状態である。

図９はプリント基板１全体にスルーホールを形成した場合の基板内外の電界強度の解析結果である。基板１外へのＥＭＩ放射は見られず、基板１内でも電磁波は電源層５の周囲に留まっている状態であることが分かる。

図１０は図９の場合を図６と同様に解析したものであるが、電界強度が測定周波数全体に渡って−８０ｄＢ・Ｖ／ｍを下回っていて大幅に改善されたことが分かる。
（効果の説明）
このように基板全面に格子状のＧＮＤスルーホールを設けることで、電源雑音のプリント基板周囲への伝搬を抑制し、ＥＭＩ放射を抑え込むことが可能となる。

なお図１では３つの電源線５１、５２、５３は全て同じ層に位置している。しかし一部の電源線が基板内の別の層にある、または、全ての電源層が基板内で別々の層にあっても、それぞれの電源線の上下をＧＮＤ層で挟み、ＧＮＤスルーホール３で接続すればよい。例えば図１において電源線５１がＧＮＤ層４１と４２の間ではなく、ＧＮＤ層４２と４３の間に位置していた場合、ＧＮＤ層４２、４３及びそれらを接続するＧＮＤスルーホールが電源線５１からの電磁波の外部への放射を抑制する。また電源線５３がＧＮＤ層４１と４２の間ではなく、ＧＮＤ層４１とＬＳＩのある表面の間に位置していた場合、ＧＮＤ層４１と表面の間に新たなＧＮＤ層を設ける。

また上でも述べたが、プリント基板の比誘電率を４、抑制したい最大周波数ｆｍａｘを１ＧＨｚとして上述の（式１）で計算すると、格子間隔ｄは３７．５ｍｍ以下となる。しかし特許文献４（特開平11-220263号公報）では、１ＧＨｚの電磁波ノイズの場合はスルーホールの間隔は２０ｍｍ四方と記載されている（[００１１]段落）。特許文献４では２０ｍｍと比較的狭くする必要があり、本実施形態では３７．５ｍｍと格子間隔が比較的大きくてよいという相違は、特許文献４が電源配線と信号配線の両方のＥＭＩ防止を目的としているのに対し、本実施形態は電源線のＥＭＩ防止を目的としている点にあると考えられる。
（第２の実施形態）
図７で解析した条件は基板外周にＧＮＤスルーホール３を一周だけ配したものであるが、基板１外にＥＭＩ放射が生じている。ＧＮＤスルーホール３を二周、三周あるいはそれ以上配することで、基板全面に配さなくても電磁波の進行を妨げる効果がある。

図１１はＧＮＤスルーホール３を２周配設した場合、図１２は３周配設した場合のプリント基板１内外の電界強度の解析結果である。図１１，１２ではいずれも基板外へのＥＭＩ放射は見られない。図１３は図１１、１２の場合に、基板外の観測点にプローブを置き、そこでの周波数と電界強度との関係を解析した結果である。比較のため、ＧＮＤスルーホールなしの場合（図５，６）と１周だけの場合（図７，８）も併せて示している。

特許文献４（特開平11-220263号公報）でも、信号層と電源層の周囲に環状のグラウンドパターンを形成しているが、プリント配線板の外周一層にしか形成されておらず、基板外へのＥＭＩ放射を抑制するには不十分である。その理由は（式１）の説明で述べたように、スルーホールが完全導体ではなくある程度インピーダンスを持っているためである。スルーホール列を二周、三周と増やすことによって電磁波を十分に封じ込めることができる。
（第３の実施形態）
図１４は本発明の第３の実施形態を示す平面図とそのＢ−Ｂ’における断面図である。Ｂ−Ｂ’断面図ではＩＣを省略している。第１，第２の実施形態ではプリント基板外への電源雑音の伝搬を抑制したが、本実施形態は基板内の電源層の周囲への電源雑音の伝搬を抑制するものである。

本実施形態ではＩＣ２１の下層に電源層つまりＩＣ用給電配線５４が図の上下方向にプリント基板１内を走っている。ＩＣ用給電配線５４の上下にＧＮＤ層４０１とＧＮＤ層４０２が形成され、電源雑音の発生源であるＩＣ用給電配線５４周囲だけにＧＮＤスルーホール３を設けている。図１４ではＧＮＤスルーホール３はＩＣ用給電配線５４を貫通するものと、両側に形成するものとがある。ＩＣ用給電配線５４を貫通するＧＮＤスルーホール３では、第１の実施形態と同様に、貫通箇所ではＧＮＤスルーホール３と電源層５の間にギャップ（クリアランス）があり、絶縁体でこのギャップを埋めている。なおＩＣ２１の上下にはＧＮＤスルーホール３を形成しない。図１４ではＩＣ２１を含む断面を示しているためＩＣ用給電配線５４を貫通するＧＮＤスルーホールが見えていない。

ここではＩＣ用給電配線５４の左側に３列、右側に４列（ＩＣ２１の左右では３列ずつ）形成しているが、上述した基板外周の場合と同様の理由で両側には最低限２列ずつ配列させればよい。

本実施形態ではＥＭＩ抑制のためにＧＮＤスルーホールをプリント基板１の外周または全面に形成する必要がない。そのため他の部品や配線をより高密度に配置でき、また設計の自由度が高い。

また図１４ではＧＮＤ層４０１，４０２はどちらも全面グラウンドとした。しかし二つのＧＮＤ層のどちらかは、電源層と重なる領域とその両側にＧＮＤスルーホール３を形成する領域にだけ形成されていればよい。図１５はその場合の平面図とそのＣ−Ｃ’における断面図である。Ｃ−Ｃ’断面図ではＩＣ２１を省略している。電源層の上方のＧＮＤ層４０４は、ＩＣ用給電配線５４と平面で見て重なる領域とＧＮＤスルーホール３を形成する領域にだけ形成されている。

またプリント基板には電源層は複数本形成されていることが多い。そのうちＥＭＩ放射抑制をしたい電源層が複数あれば、ＧＮＤ層４０４も電源層毎に形成する。

なお図１４で最上層に配置したＧＮＤ層４０３は、電源層を挟んでおらず、主に信号配線６１のインピーダンス制御用に使用する。もし信号層と同層に電源層があればＧＮＤ層４０３はＥＭＩ抑制機能が生じる。
（第４の実施形態）
前述の第３の実施形態では電源層の上下と周囲にＧＮＤ層とＧＮＤスルーホールを形成した。しかしそれに加えて、第２の実施形態で述べた、プリント基板外周に数周のＧＮＤスルーホールを形成したＥＭＩ抑制構造を組合せても良い。このようにすると、基板内での電源層の周囲へのＥＭＩ放射を抑制でき、しかも仮に想定以上の強度のＥＭＩ放射によって電源層外にＥＭＩ放射されたとしても、プリント基板外へＥＭＩ放射されるのを抑制できる。
（第５の実施形態）
上述の第１〜４の実施形態ではＧＮＤスルーホールはプリント基板または電源層の外周と平行に配列しているが、基板外周に対してジグザグにつまり千鳥状に配列しても良い。このように配置するとスルーホールの間隔を狭くできる。そのためスルーホールを形成する領域の面積を狭くできる。

本発明は、情報通信機器などの電子回路設計および製造に用いることができる。

以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上述した実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。

この出願は、２０１５年７月８日に出願された日本出願特願２０１５−１３７０９１を基礎とする優先権を主張し、その開示の全てをここに取り込む。

１プリント基板
２ＬＳＩ
３ＧＮＤスルーホール
４１、４２、４３、４０１、４０２、４０３、４０４ＧＮＤ層
５電源層
５１、５２、５３電源線
６信号線
２１ＩＣ

Claims

プリント基板にグランド層を複数層設け、前記複数層のグランド層で電源層を挟み、少なくとも前記プリント基板の外周に前記複数層のグランド層を接続するスルーホールを設け、前記スルーホールは抑制したい電磁波の最大周波数に対応する波長に応じた間隔で設けることを特徴とするプリント基板。
プリント基板に設けた電源層の上下をグランド層で挟み、前記上下のグランド層を複数のスルーホールで接続し、前記スルーホールは前記電源層とその近傍に、抑制したい電磁波の最大周波数に対応する波長に応じた間隔を開けて設けることを特徴とするプリント基板。
前記プリント基板の外周に前記複数層のグランド層を接続するスルーホールを設け、前記スルーホールは抑制したい電磁波の最大周波数に対応する波長に応じた間隔で設けた請求項２のプリント基板。
前記間隔は前記抑制したい電磁波の最大周波数に対応する波長の１／４以下である請求項１から３のいずれか一項に記載のプリント基板。
前記スルーホールは少なくとも２列に設ける請求項１から４のいずれか一項に記載のプリント基板。
前記複数層のグランド層は全面グランド層である請求項１から５のいずれか一項に記載のプリント基板。
前記上下のグランド層のどちらかは、前記電源層と重なる領域とその両側に前記スルーホールを形成する領域に形成されている請求項２または３に記載のプリント基板。
前記電源層を複数備え、そのうちの少なくとも一つの電源層が他の電源層とは別の層に形成されている場合、前記別の層に形成された電源層についてもその上下をグランド層で挟む請求項１から７のいずれか１項に記載のプリント基板。
前記スルーホールは前記プリント基板または前記電源層の外周と平行または斜めに配列されている請求項１から８のいずれか一項に記載のプリント基板。