CN105975417A - 一种信号复用的结构体、板卡及信号复用方法 - Google Patents
一种信号复用的结构体、板卡及信号复用方法 Download PDFInfo
- Publication number
- CN105975417A CN105975417A CN201610293207.1A CN201610293207A CN105975417A CN 105975417 A CN105975417 A CN 105975417A CN 201610293207 A CN201610293207 A CN 201610293207A CN 105975417 A CN105975417 A CN 105975417A
- Authority
- CN
- China
- Prior art keywords
- signal
- wiring layer
- layer
- type
- multiplexing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/382—Information transfer, e.g. on bus using universal interface adapter
- G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Coupling Device And Connection With Printed Circuit (AREA)
Abstract
本发明提供了一种信号复用的结构体、板卡及信号复用方法。该结构体包括:结构本体;第一布线层,位于所述结构本体上;第二布线层,位于所述结构本体上;换层过孔,用于连通所述第一布线层与所述第二布线层;连接器,位于所述结构本体的所述第一布线层上,接收第一类型信号并连接位于所述第一布线层的第一类型信号走线,以及接收第二类型信号并连接位于所述第一布线层的第二类型信号走线;第一对耦合电容,位于所述第一布线层,连接所述第一类型信号走线;第二对耦合电容,位于所述第二布线层,通过所述换层过孔连接所述第二类型信号走线。本方案能够实现不同类型信号的复用。
Description
技术领域
本发明涉及计算机技术领域,特别涉及一种信号复用的结构体、板卡及信号复用方法。
背景技术
在服务器板卡模块化设计中,需要降低研发成本并提高设计的通用性,使板卡的接口可以选择外接多种类型信号的设备,比如,既可选择性外接PCIE硬盘,也可以选择性外接SATA硬盘。
目前,没有合适的方法来使得诸如板卡类设备的接口实现不同类型信号的复用。
发明内容
本发明实施例提供了一种信号复用的结构体、板卡及信号复用方法,能够实现不同类型信号的复用。
一种信号复用的结构体,包括:
结构本体;
第一布线层,位于所述结构本体上;
第二布线层,位于所述结构本体上;
换层过孔,用于连通所述第一布线层与所述第二布线层;
连接器,位于所述结构本体的所述第一布线层上,接收第一类型信号并连接位于所述第一布线层的第一类型信号走线,以及接收第二类型信号并连接位于所述第一布线层的第二类型信号走线;
第一对耦合电容,位于所述第一布线层,连接所述第一类型信号走线;
第二对耦合电容,位于所述第二布线层,通过所述换层过孔连接所述第二类型信号走线。
所述第一布线层为top层;
所述第二布线层为bottom层。
所述第一类型信号为PCIE信号;
所述第二类型信号为SATA信号。
所述第一对耦合电容连接到外部PCIE硬盘;
所述第二对耦合电容连接到外部SATA硬盘。
所述第一对耦合电容和所述第二对耦合电容分别连接到后端芯片。
一种板卡,包括上述任意一种信号复用的结构体。
一种基于上述任意一种信号复用的结构体实现信号复用的方法,包括:
由连接器接收外部输入的信号选择指令;
由连接器分析所述信号选择指令,从所述第一类型信号和所述第二类型信号中确定中当前应连通的目标类型信号;
由连接器根据所述目标类型信号连通所述第一类型信号走线或所述第二类型信号走线。
所述第一布线层为top层;
所述第二布线层为bottom层。
所述第一类型信号为PCIE信号;
所述第二类型信号为SATA信号。
本发明实施例提供了一种信号复用的结构体、板卡及信号复用方法,通过一种特定的布局(layout)布线方式,包括:在两个不同的布线层上分别布设对应不同信号类型的耦合电容,虽然连接器和不同类型的信号均从同一个布线层上布局和接入,但是通过换层过孔可以将其中一个类型的信号引导到另一个布线层,从而连接位于该另一个布线层上的耦合电容。这样的结构可以实现不同类型信号的复用。后续,接通位于第一布线层的耦合电容实现第一类型信号的接口,或者接通位于第二布线层的耦合电容实现第二类型信号的接口,实现了选择上件。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是本发明一个实施例提供的信号复用的结构体的示意图。
图2是本发明另一个实施例提供的信号复用的结构体的示意图。
图3是本发明一个实施例提供的信号复用的方法的流程图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例,基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明一个实施例提出了一种信号复用的结构体,参见图1,包括:
结构本体101;
第一布线层102,位于所述结构本体101上;
第二布线层103,位于所述结构本体101上;
换层过孔104,用于连通所述第一布线层102与所述第二布线层103;
连接器105,位于所述结构本体101的所述第一布线层102上,接收第一类型信号并连接位于所述第一布线层102的第一类型信号走线,以及接收第二类型信号并连接位于所述第一布线层103的第二类型信号走线;
第一对耦合电容106,位于所述第一布线层102,连接所述第一类型信号走线;
第二对耦合电容107,位于所述第二布线层103,通过所述换层过孔104连接所述第二类型信号走线。
可见,本发明实施例提供的信号复用的结构体通过一种特定的布局(layout)布线方式,包括:在两个不同的布线层上分别布设对应不同信号类型的耦合电容,虽然连接器和不同类型的信号均从同一个布线层上布局和接入,但是通过换层过孔可以将其中一个类型的信号引导到另一个布线层,从而连接位于该另一个布线层上的耦合电容。这样的结构可以实现不同类型信号的复用。
在本发明一个实施例中,所述第一布线层为顶层即top层;所述第二布线层为底层即bottom层。这样的结构可以利用上下两层来分别实现不同类型信号的外接。
在本发明一个实施例中,所述第一类型信号为PCIE信号;所述第二类型信号为SATA信号。基于此种结构,可以实现对PCIE信号和SATA信号两种类型信号的复用。进一步地,在本发明一个实施例中,所述第一对耦合电容连接到外部PCIE硬盘;所述第二对耦合电容连接到外部SATA硬盘。
在本发明一个实施例中,所述第一对耦合电容和所述第二对耦合电容分别连接到后端芯片,从而实现从两对耦合电容输出的不同类型信号分别接到不同的设备上,实现不同的功能。
参见图2,以利用上下两层来实现PCIE信号和SATA信号两种类型信号的复用为例,在本发明一个实施例中,信号复用的结构体包括:
结构本体201;
顶层202,位于所述结构本体201上;
底层203,位于所述结构本体201上;
换层过孔204,用于连通所述顶层202与所述底层203;
连接器205,位于所述结构本体201的顶层202上,接收PCIE信号并连接位于所述顶层202的PCIE信号走线,以及接收SATA信号并连接位于顶层202的SATA信号走线;
第一对耦合电容206,位于所述顶层202,连接所述PCIE信号走线;
第二对耦合电容207,位于底层203,通过所述换层过孔204连接所述SATA信号走线。
参见图2所示的信号复用的结构体,在顶层和底层上分别布设对应PCIE信号和SATA信号的耦合电容,虽然连接器、PCIE信号和SATA信号均从顶层上布局和接入,但是通过换层过孔可以将其中一个类型比如SATA信号引导到底层,从而连接位于该底层上的耦合电容。这样的结构可以保证不同类型的信号PCIE信号和SATA信号从同一布线层被方便地接入,并通过顶层连接PCIE信号类型的后端设备,通过底层连接SATA信号类型的后端设备,方便地实现了PCIE信号和SATA信号的复用。
在本发明一个实施例中提出了一种板卡,包括本发明任一实施例提出的信号复用的结构体。此种板卡可以实现不同类型信号的复用,从而通过同一个板卡上的接口连接不同类型信号的设备,进而实现不同的功能。
基于本发明任意实施例提出的信号复用的结构体,在本发明一个实施例中提出了实现信号复用的方法,参见图3,包括:
301:由连接器接收外部输入的信号选择指令;
302:由连接器分析所述信号选择指令,从所述第一类型信号和所述第二类型信号中确定中当前应连通的目标类型信号;
303:由连接器根据所述目标类型信号连通所述第一类型信号走线或所述第二类型信号走线。
可见,利用上述图3所示的过程,基于本发明任意实施例提出的信号复用的结构体,可以选择上件,即选择是接通第一类型信号及其外接的设备,还是接通第二类型信号及其外接的设备。
在本发明一个实施例中,在上述图3所示过程中,所述第一布线层为top层;
所述第二布线层为bottom层。
所述第一类型信号为PCIE信号;
所述第二类型信号为SATA信号。
本发明的各个实施例至少具有如下的有益效果:
1、本发明实施例通过一种特定的布局(layout)布线方式,包括:在两个不同的布线层上分别布设对应不同信号类型的耦合电容,虽然连接器和不同类型的信号均从同一个布线层上布局和接入,但是通过换层过孔可以将其中一个类型的信号引导到另一个布线层,从而连接位于该另一个布线层上的耦合电容。这样的结构可以实现不同类型信号的复用。
2、本发明一个实施例可以利用上下两层来分别实现PCIE信号和SATA信号两种类型信号的复用。
3、由于不同类型的信号实现了复用,因此可以由客户选择接入的信号类型,避免重新设计,可降低成本,具有较高的通用性和灵活性。
需要说明的是,在本文中,诸如第一和第二之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来,而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且,术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含,从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素,而且还包括没有明确列出的其他要素,或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下,由语句“包括一个······”限定的要素,并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同因素。
本领域普通技术人员可以理解:实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成,前述的程序可以存储在计算机可读取的存储介质中,该程序在执行时,执行包括上述方法实施例的步骤;而前述的存储介质包括:ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质中。
最后需要说明的是:以上所述仅为本发明的较佳实施例,仅用于说明本发明的技术方案,并非用于限定本发明的保护范围。凡在本发明的精神和原则之内所做的任何修改、等同替换、改进等,均包含在本发明的保护范围内。
Claims (9)
1.一种信号复用的结构体,其特征在于,包括:
结构本体;
第一布线层,位于所述结构本体上;
第二布线层,位于所述结构本体上;
换层过孔,用于连通所述第一布线层与所述第二布线层;
连接器,位于所述结构本体的所述第一布线层上,接收第一类型信号并连接位于所述第一布线层的第一类型信号走线,以及接收第二类型信号并连接位于所述第一布线层的第二类型信号走线;
第一对耦合电容,位于所述第一布线层,连接所述第一类型信号走线;
第二对耦合电容,位于所述第二布线层,通过所述换层过孔连接所述第二类型信号走线。
2.根据权利要求1所述的信号复用的结构体,其特征在于,所述第一布线层为top层;
所述第二布线层为bottom层。
3.根据权利要求1所述的信号复用的结构体,其特征在于,所述第一类型信号为PCIE信号;
所述第二类型信号为SATA信号。
4.根据权利要求3中任一所述的信号复用的结构体,其特征在于,所述第一对耦合电容连接到外部PCIE硬盘;
所述第二对耦合电容连接到外部SATA硬盘。
5.根据权利要求1至4中任一所述的信号复用的结构体,其特征在于,所述第一对耦合电容和所述第二对耦合电容分别连接到后端芯片。
6.一种板卡,其特征在于,包括权利要求1至5中任一所述的信号复用的结构体。
7.一种基于权利要求1至5中任一所述的信号复用的结构体实现信号复用的方法,其特征在于,包括:
由连接器接收外部输入的信号选择指令;
由连接器分析所述信号选择指令,从所述第一类型信号和所述第二类型信号中确定中当前应连通的目标类型信号;
由连接器根据所述目标类型信号连通所述第一类型信号走线或所述第二类型信号走线。
8.根据权利要求7所述的方法,其特征在于,所述第一布线层为top层;
所述第二布线层为bottom层。
9.根据权利要求7所述的方法,其特征在于,所述第一类型信号为PCIE信号;
所述第二类型信号为SATA信号。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610293207.1A CN105975417A (zh) | 2016-05-05 | 2016-05-05 | 一种信号复用的结构体、板卡及信号复用方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201610293207.1A CN105975417A (zh) | 2016-05-05 | 2016-05-05 | 一种信号复用的结构体、板卡及信号复用方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN105975417A true CN105975417A (zh) | 2016-09-28 |
Family
ID=56992718
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201610293207.1A Pending CN105975417A (zh) | 2016-05-05 | 2016-05-05 | 一种信号复用的结构体、板卡及信号复用方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN105975417A (zh) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN201830545U (zh) * | 2010-09-29 | 2011-05-11 | 扬智科技股份有限公司 | 印刷电路板 |
CN102053650A (zh) * | 2009-11-06 | 2011-05-11 | 无锡江南计算技术研究所 | 背板系统及背板信号线布线方法 |
US20120155043A1 (en) * | 2010-12-17 | 2012-06-21 | Canon Kabushiki Kaisha | Printed circuit board |
CN102573270A (zh) * | 2010-12-10 | 2012-07-11 | 鸿富锦精密工业(深圳)有限公司 | 具有高速差分信号布线结构的印刷电路板 |
CN103037614A (zh) * | 2011-09-30 | 2013-04-10 | 无锡江南计算技术研究所 | 一种提高高速背板串扰性能的背板及其设计方法 |
CN103901946A (zh) * | 2012-12-26 | 2014-07-02 | 鸿富锦精密工业(武汉)有限公司 | 主板 |
CN104349572A (zh) * | 2013-07-30 | 2015-02-11 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
-
2016
- 2016-05-05 CN CN201610293207.1A patent/CN105975417A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102053650A (zh) * | 2009-11-06 | 2011-05-11 | 无锡江南计算技术研究所 | 背板系统及背板信号线布线方法 |
CN201830545U (zh) * | 2010-09-29 | 2011-05-11 | 扬智科技股份有限公司 | 印刷电路板 |
CN102573270A (zh) * | 2010-12-10 | 2012-07-11 | 鸿富锦精密工业(深圳)有限公司 | 具有高速差分信号布线结构的印刷电路板 |
US20120155043A1 (en) * | 2010-12-17 | 2012-06-21 | Canon Kabushiki Kaisha | Printed circuit board |
CN103037614A (zh) * | 2011-09-30 | 2013-04-10 | 无锡江南计算技术研究所 | 一种提高高速背板串扰性能的背板及其设计方法 |
CN103901946A (zh) * | 2012-12-26 | 2014-07-02 | 鸿富锦精密工业(武汉)有限公司 | 主板 |
CN104349572A (zh) * | 2013-07-30 | 2015-02-11 | 鸿富锦精密工业(深圳)有限公司 | 印刷电路板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8570760B2 (en) | Serial advanced technology attachment dual in-line memory module device assembly | |
CN104423760A (zh) | 用于显示设备的静电电容型触摸式面板 | |
CN104951384A (zh) | 一种基于nvme ssd硬盘的监控系统、基板管理控制器和监控方法 | |
CN105528126A (zh) | 内嵌式互电容触控面板及其布局 | |
US20160026294A1 (en) | Touch panel and method for arranging electrode thereof | |
CN105045453A (zh) | 一种内嵌式触摸屏及显示装置 | |
CN102065630B (zh) | 具有高速差分信号布线结构的印刷电路板 | |
CN104951143A (zh) | 一种阵列基板、触控面板及显示装置 | |
KR20220127798A (ko) | 적응형 인터페이스 고 가용성 스토리지 장치 | |
CN103135851A (zh) | 一种触控面板及触摸显示屏 | |
CN106413101B (zh) | 避开自身干扰信道的方法及移动终端 | |
CN106066735A (zh) | 阵列基板及触控显示屏 | |
CN105426265A (zh) | 具有虚拟装置的系统和装置以及控制虚拟装置的方法 | |
US20140126138A1 (en) | Serial advanced technology attachment dual in-line memory module device and motherboard for supporting the same | |
US8990442B2 (en) | Configuring signals based on device conditions | |
CN104571942A (zh) | 数据存储系统和非信号分析方法 | |
CN105975417A (zh) | 一种信号复用的结构体、板卡及信号复用方法 | |
CN109684255A (zh) | 一种fpga管脚复用电路及控制方法 | |
CN102624372A (zh) | 一种触摸按键电路 | |
CN103809769A (zh) | 一种block ram级联实现结构 | |
CN104678236B (zh) | 一种面板测试装置 | |
CN102855043A (zh) | 一种单导电层多点识别电容屏 | |
CN203909724U (zh) | 一种block ram级联实现结构 | |
CN104503547B (zh) | 一种raid卡 | |
CN204667360U (zh) | 利用自容特性的多屏同步触控装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20160928 |
|
WD01 | Invention patent application deemed withdrawn after publication |