JP2023045290A - 記憶装置 - Google Patents

Abstract

【課題】製造性の向上を図ることができる記憶装置を提供することである。【解決手段】実施形態の記憶装置は、筐体と、第１基板と、メモリと、キャパシタとを備える。前記第１基板は、前記筐体に収容されている。前記メモリは、前記第１基板に実装されている。前記キャパシタは、前記筐体または前記筐体に収容された第２基板に固定されるとともに、前記第１基板に電気的に接続されている。【選択図】図６

Description

本発明の実施形態は、記憶装置に関する。

基板と、基板に実装されたメモリとを有した記憶装置が知られている。このような記憶装置は、製造性の向上が期待されている。

特開２０１９－１０６２２７号公報

本発明が解決しようとする課題は、製造性の向上を図ることができる記憶装置を提供することである。

実施形態の記憶装置は、筐体と、第１基板と、メモリと、キャパシタとを備える。前記第１基板は、前記筐体に収容されている。前記メモリは、前記第１基板に実装されている。前記キャパシタは、前記筐体または前記筐体に収容された第２基板に固定されるとともに、前記第１基板に電気的に接続されている。

第１実施形態の半導体記憶装置を一部分解して示す斜視図。 図１中に示された半導体記憶装置のＦ２－Ｆ２線に沿う断面図。 第１実施形態の筐体を分解して示す斜視図。 第１実施形態の基板ユニットを示す斜視図。 第１実施形態の基板ユニットを示す下面図。 第１実施形態の基板ユニットを示す平面図。 第１実施形態の第１筐体部材およびキャパシタを示す平面図。 図２中に示されたＦ８線で囲む部分を一部分解して示す断面図。 図７中に示されたＦ９線で囲む部分を示す平面図。 図８中に示された構成の組立後の状態を示す断面図。 第１実施形態の半導体記憶装置の機能を説明するための断面図。 第１実施形態の第１変形例の半導体記憶装置を一部分解して示す断面図。 第１実施形態の第２変形例の第１筐体部材およびキャパシタを示す平面図。 第１実施形態の第２変形例の第１筐体部材およびキャパシタを示す平面図。 第２実施形態の半導体記憶装置を示す平面図。 第２実施形態の基板ユニットを一部分解して示す平面図。 第２実施形態の基板ユニットに関連した構成を示す平面図。 図１５中に示された半導体記憶装置のＦ１８－Ｆ１８線に沿う断面図。 第２実施形態の第２筐体部材を示す下面図。 図１５中に示された半導体記憶装置のＦ２０－Ｆ２０線に沿う断面図。 第２実施形態の変形例の基板ユニットに関連した構成を示す平面図。 図２１中に示された第２基板のＦ２２－Ｆ２２線に沿う断面図。

以下、実施形態の記憶装置を、図面を参照して説明する。以下の説明では、同一または類似の機能を有する構成に同一の符号を付す。そして、それら構成の重複する説明は省略する場合がある。本出願で「平行」とは「略平行」である場合を含み得る。本出願で「直交」とは「略直交」である場合を含み得る。本出願で「同じ」とは「略同じ」である場合を含み得る。本出願で「接続」とは電気的な接続を含み得る。すなわち本出願で「接続」とは、２つの部材が間に何も介在させずに隣り合う場合に限らず、２つの部材の間に別の部材が介在する場合を含み得る。本出願では、半導体記憶装置に含まれる基板が１枚だけの場合でもその基板を「第１基板」と称することがある。また、「メモリ」は、電荷の蓄積状態によってデータを記憶するメモリ素子を含むものに限定されず、磁気状態または抵抗状態などによりデータを記憶するメモリ素子を含むものでもよい。また、「記憶装置」は、半導体メモリを用いない記憶装置でもよい。

まず、＋Ｘ方向、－Ｘ方向、＋Ｙ方向、－Ｙ方向、＋Ｚ方向、および－Ｚ方向について定義する。＋Ｘ方向、－Ｘ方向、＋Ｙ方向、および－Ｙ方向は、後述する筐体１０の第１主壁１１（図３参照）と平行な方向である。＋Ｘ方向は、後述する筐体１０の第１端部１０ｅ１から第２端部１０ｅ２に向かう方向である（図１参照）。－Ｘ方向は、＋Ｘ方向とは反対の方向である。＋Ｘ方向と－Ｘ方向とを区別しない場合は、単に「Ｘ方向」と称する。＋Ｙ方向および－Ｙ方向は、Ｘ方向とは交差する（例えば直交する）方向である。＋Ｙ方向は、後述する筐体１０の第１側壁１３から第２側壁１４に向かう方向である（図１参照）。－Ｙ方向は、＋Ｙ方向とは反対の方向である。＋Ｙ方向と－Ｙ方向とを区別しない場合は、単に「Ｙ方向」と称する。

＋Ｚ方向および－Ｚ方向は、Ｘ方向およびＹ方向とは交差する（例えば直交する）方向である。＋Ｚ方向は、後述する筐体１０の第１主壁１１から第２主壁１２に向かう方向である（図３参照）。－Ｚ方向は、＋Ｚ方向とは反対の方向である。＋Ｚ方向と－Ｚ方向とを区別しない場合は、単に「Ｚ方向」と称する。Ｚ方向は、後述する基板３１の厚さ方向である。本出願では、説明の便宜上、＋Ｚ方向側を「上」、－Ｚ方向側を「下」と称することがある。ただし、これらは重力方向を限定するものではない。

（第１実施形態）
＜１．１ 全体構成＞
図１から図１４を参照し、第１実施形態の半導体記憶装置１について説明する。半導体記憶装置１は、「記憶装置」の一例である。半導体記憶装置１は、例えばＳＳＤ（Solid State Drive）のような記憶装置である。半導体記憶装置１は、例えば、サーバやパーソナルコンピュータなどの情報処理装置に取り付けられ、情報処理装置の記憶領域として利用される。本出願では、半導体記憶装置１が取り付けられる情報処理装置を「ホスト装置」と称する。

図１は、半導体記憶装置１を一部分解して示す斜視図である。半導体記憶装置１は、例えば、筐体１０、基板ユニット３０、複数の固定部材５０、および複数のキャパシタ４０を有する。

＜１．２ 筐体＞
まず、筐体１０について説明する。筐体１０は、半導体記憶装置１の外郭を成す部材である。筐体１０の形状は、扁平な矩形筒である。筐体１０は、第１端部１０ｅ１、第２端部１０ｅ２、第１主壁（下壁）１１、第２主壁（上壁）１２、第１側壁１３、および第２側壁１４を有する。

第１端部１０ｅ１および第２端部１０ｅ２は、長手方向（Ｘ方向）の端部である。第１端部１０ｅ１は、－Ｘ方向側の端部である。第２端部１０ｅ２は、＋Ｘ方向側の端部である。第２端部１０ｅ２は、第１端部１０ｅ１とは反対側に位置する。

第１主壁１１は、「第１壁部」の一例である。第１主壁１１の形状は、板である。第１主壁１１は、筐体１０の－Ｚ方向側の端部に位置する。第１主壁１１は、筐体１０の外部に露出する。第１主壁１１は、基板ユニット３０に対して－Ｚ方向側に位置する。本実施形態では、第１主壁１１は、本体部１１ａと、絶縁層１１ｂとを含む。本体部１１ａは、第１主壁１１の大部分を形成している。本体部１１ａは、後述する第１筐体部材２１の金属部分Ｍ１の一部である。絶縁層１１ｂは、本体部１１ａの表面に設けられている。絶縁層１１ｂは、後述する第１筐体部材２１の絶縁層Ｉ１の一部である。

第２主壁１２は、「第２壁部」の一例である。第２主壁１２の形状は、板である。第２主壁１２は、筐体１０の＋Ｚ方向側の端部に位置する。第２主壁１２は、筐体１０の外部に露出する。第２主壁１２は、Ｚ方向において第１主壁１１から離れる。第２主壁１２は、第１主壁１１と平行である。第２主壁１２は、基板ユニット３０に対して＋Ｚ方向側に位置する。

第１側壁１３の形状は、板である。第１側壁１３は、筐体１０の－Ｙ方向側の端部に位置する。第１側壁１３は、筐体１０の外部に露出する。第１側壁１３は、Ｚ方向において第１主壁１１と第２主壁１２とに亘る。第１側壁１３は、基板ユニット３０に対して－Ｙ方向側に位置する。

第２側壁１４の形状は、板である。第２側壁１４は、筐体１０の＋Ｙ方向側の端部に位置する。第２側壁１４は、筐体１０の外部に露出する。第２側壁１４は、Ｚ方向において第１主壁１１と第２主壁１２とに亘る。第２側壁１４は、基板ユニット３０に対して＋Ｙ方向側に位置する。

次に、第１主壁１１および第２主壁１２の配置について、詳細に説明する。図２は、図１中に示された半導体記憶装置のＦ２－Ｆ２線に沿う断面図である。

第１主壁１１は、後述する電源回路部品３５および複数の第１メモリ３７Ａに－Ｚ方向側から面する。第１主壁１１は、熱伝導性部材ＴＭ（例えば熱伝導性シート）を間に介在させて、電源回路部品３５および複数の第１メモリ３７Ａに接続される。

第２主壁１２は、後述するコントローラ３３、電力変換部品３４、および複数の第２メモリ３７Ｂに＋Ｚ方向側から面する。第２主壁１２は、熱伝導性部材ＴＭ（例えば熱伝導性シート）を間に介在させて、コントローラ３３、電力変換部品３４、および複数の第２メモリ３７Ｂに接続される。

次に、筐体１０を構成する部材について説明する。図３は、筐体１０を分解して示す斜視図である。筐体１０は、第１筐体部材２１と、第２筐体部材２２とに分解可能である。本実施形態では、第１筐体部材２１と第２筐体部材２２とが組み合わされることで、筐体１０が形成される。

第１筐体部材２１は、「第１部材」の一例である。第１筐体部材２１は、上述した第１主壁１１、第１側壁１３、および第２側壁１４を含む。さらに、第１筐体部材２１は、第１支持部２１Ａと、第２支持部２１Ｂと、第３支持部２１Ｃと、第４支持部２１Ｄと、金属部分Ｍ１と、絶縁層Ｉ１と、第１導電パッドＣＰ１と、配線Ｗ１と、電気接続部ＥＣとを有する。

第１支持部２１Ａおよび第２支持部２１Ｂは、筐体１０の第１端部１０ｅ１に設けられる。第１支持部２１Ａは、第１主壁１１の－Ｙ方向側の端部に設けられる。第２支持部２１Ｂは、第１主壁１１の＋Ｙ方向側の端部に設けられる。第１支持部２１Ａおよび第２支持部２１Ｂは、第１主壁１１から＋Ｚ方向に突出する。第１支持部２１Ａおよび第２支持部２１Ｂの各々には、後述する固定部材５０が挿入される固定穴２１ｈａが設けられる。固定穴２１ｈａは、例えば、ねじ穴である。

第３支持部２１Ｃおよび第４支持部２１Ｄは、筐体１０の第２端部１０ｅ２に設けられる。第３支持部２１Ｃは、第１主壁１１の－Ｙ方向側の端部に設けられる。第４支持部２１Ｄは、第１主壁１１の＋Ｙ方向側の端部に設けられる。第３支持部２１Ｃおよび第４支持部２１Ｄは、第１主壁１１から＋Ｚ方向に突出する。第３支持部２１Ｃおよび第４支持部２１Ｄの各々には、固定部材５０が挿入される固定穴２１ｈａが設けられる。固定穴２１ｈａは、例えば、ねじ穴である。

金属部分Ｍ１は、第１筐体部材２１に含まれる金属部分である。金属部分Ｍ１は、例えば、アルミニウムまたはアルミニウム合金である。金属部分Ｍ１は、第１筐体部材２１の主部を形成する。金属部分Ｍ１は、導電性を有する。金属部分Ｍ１は、半導体記憶装置１のグラウンドとして機能する。

絶縁層Ｉ１は、第１筐体部材２１に含まれる絶縁層である。絶縁層Ｉ１は、金属部分Ｍ１の表面に設けられる。絶縁層Ｉ１は、例えば、金属部分Ｍ１の両方の表面に設けられる。絶縁層Ｉ１は、筐体１０の内面の一部を形成する。本出願で「筐体１０の内面に設ける」とは、絶縁層Ｉ１上に設ける場合も含み得る。

第１導電パッドＣＰ１と、配線Ｗ１と、電気接続部ＥＣとについては後述する

第２筐体部材２２は、「第２部材」の一例である。第２筐体部材２２は、上述した第２主壁１２を含む。さらに、第２筐体部材２２は、第５支持部２２Ａと、第６支持部２２Ｂと、第７支持部２２Ｃと、第８支持部２２Ｄと、金属部分Ｍ２と、絶縁層Ｉ２と、第２導電パッドＣＰ２とを有する。

第５支持部２２Ａおよび第６支持部２２Ｂは、筐体１０の第１端部１０ｅ１に設けられる。第５支持部２２Ａは、第２主壁１２の－Ｙ方向側の端部に設けられる。第５支持部２２Ａは、Ｚ方向から見た場合、第１筐体部材２１の第１支持部２１Ａに重なる位置に配置される。第６支持部２２Ｂは、第２主壁１２の＋Ｙ方向側の端部に設けられる。第６支持部２２Ｂは、Ｚ方向から見た場合、第１筐体部材２１の第２支持部２１Ｂに重なる位置に配置される。第５支持部２２Ａおよび第６支持部２２Ｂは、第２主壁１２から－Ｚ方向に突出する。第５支持部２２Ａおよび第６支持部２２Ｂの各々には、固定部材５０が挿通される挿通穴２２ｈａが設けられる。

第７支持部２２Ｃおよび第８支持部２２Ｄは、筐体１０の第２端部１０ｅ２に設けられる。第７支持部２２Ｃは、第２主壁１２の－Ｙ方向側の端部に設けられる。第７支持部２２Ｃは、Ｚ方向から見た場合、第１筐体部材２１の第３支持部２１Ｃに重なる位置に配置される。第８支持部２２Ｄは、第２主壁１２の＋Ｙ方向側の端部に設けられる。第８支持部２２Ｄは、Ｚ方向から見た場合、第１筐体部材２１の第４支持部２１Ｄに重なる位置に配置される。第７支持部２２Ｃおよび第８支持部２２Ｄは、第２主壁１２から－Ｚ方向に突出する。第７支持部２２Ｃおよび第８支持部２２Ｄの各々には、固定部材５０が挿通される挿通穴２２ｈａが設けられる。

金属部分Ｍ２は、第２筐体部材２２に含まれる金属部分である。金属部分Ｍ２は、第２筐体部材２２の主部を形成する。金属部分Ｍ２は、例えば、アルミニウムまたはアルミニウム合金で形成される。金属部分Ｍ２は、導電性を有する。金属部分Ｍ２は、半導体記憶装置１のグラウンドとして機能する。

絶縁層Ｉ２は、第２筐体部材２２に含まれる絶縁層である。絶縁層Ｉ２は、金属部分Ｍ２の表面に設けられる。絶縁層Ｉ２は、例えば、金属部分Ｍ２の両方の表面に設けられる。絶縁層Ｉ２は、筐体１０の内面のなかで、絶縁層Ｉ１を含む一部とは別の一部を形成する。本出願で「筐体１０の内面に設ける」とは、絶縁層Ｉ２上に設ける場合も含み得る。

第２導電パッドＣＰ２については後述する。

＜１．３ 基板ユニット＞
次に、筐体１０に収容される基板ユニット３０について説明する。図４は、基板ユニット３０を示す斜視図である。基板ユニット３０は、回路に含まれる部品が実装された組立体である。基板ユニット３０は、例えば、基板３１、外部接続コネクタ３２、コントローラ３３、電力変換部品３４、電源回路部品３５、複数のＤＲＡＭ（Dynamic Random Access Memory）３６、および複数のメモリ３７を有する。ただし、基板３１に実装されるＤＲＡＭ３６は、１つでもよい。

基板３１は、プリント配線板である。基板３１は、「第１基板」の一例である。本実施形態では、第２基板は存在しないが、基板３１が「第１基板」の一例に該当する。基板３１の形状は、板である。基板３１の形状は、例えば、Ｘ方向に細長い矩形である。基板３１は、絶縁基材と、当該絶縁基材に設けられた配線パターンとを有する。

外部接続コネクタ３２は、基板３１に設けられた電気接続部である。外部接続コネクタ３２は、基板３１の第１端部３１ｅ１に設けられる。外部接続コネクタ３２は、筐体１０の外部に露出される（図１参照）。外部接続コネクタ３２は、Ｙ方向に並ぶ複数の金属端子３２ａを有する。外部接続コネクタ３２は、ホスト装置のコネクタと接続可能である。

コントローラ３３は、基板３１に実装された制御用部品である。コントローラ３３は、「発熱部品」の一例である。コントローラ３３は、例えば、基板３１の第２面３１ｂに実装される。コントローラ３３は、半導体記憶装置１の全体を統括的に制御する。コントローラ３３は、動作時に発熱する部品である。コントローラ３３の発熱量は、電源回路部品３５の発熱量よりも大きい。

電力変換部品３４は、電力を変換する部品である。電力変換部品３４は、例えば、ＤＣ－ＤＣコンバータである。電力変換部品３４は、動作時に発熱する部品である。電力変換部品３４は、「発熱部品」の別の一例である。電力変換部品３４は、例えば、基板３１の第２面３１ｂに実装される。電力変換部品３４は、ホスト装置から供給される電力を必要な電圧の電力に変換する。電力供給部品３４は、変換した電力を電源回路部品３５に出力する。

電源回路部品３５は、電力管理を行う部品である。電源回路部品３５は、例えば、ＰＭＩＣ（Power Management IC）である。電源回路部品３５は、例えば、基板３１の第１面３１ａに実装される。電源回路部品３５は、基板ユニット３０に含まれる各部品（コントローラ３３、ＤＲＡＭ３６、メモリ３７など）に対する電力制御を行う。電源回路部品３５は、陽極電源３５ａと、陰極電源３５ｂとを有する。陽極電源３５ａは、後述するキャパシタ４０に充電用の電力を供給可能な電源である。陰極電源３５ｂは、陽極電源３５ａと対となる電源である。

ＤＲＡＭ３６は、揮発性の半導体メモリチップを含む半導体パッケージである。ＤＲＡＭ３６は、ホスト装置から受信した書き込み対象データ、および１つ以上のメモリ３７から読み出された読み出し対象データなどが一時的に格納されるデータバッファとして用いられ得る。複数のＤＲＡＭ３６は、例えば、第１ＤＲＡＭ３６Ａと、第２ＤＲＡＭ３６Ｂとである。第１ＤＲＡＭ３６Ａは、基板３１の第１面３１ａに実装される。第２ＤＲＡＭ３６Ｂは、基板３１の第２面３１ｂに実装される。

メモリ３７は、不揮発性の半導体メモリチップを含む半導体パッケージである。メモリ３７は、例えば、ＮＡＮＤ型フラッシュメモリである。メモリ３７は、ＮＯＲ型メモリや、ＭＲＡＭ（Magnetoresistive Random Access Memory）、抵抗変化型メモリ、でもよい。メモリ３７は、動作時に発熱する部品である。メモリ３７は、「発熱部品」の別の一例である。複数のメモリ３７は、例えば、複数の第１メモリ３７Ａと、複数の第２メモリ３７Ｂとである。複数の第１メモリ３７Ａは、基板３１の第１面３１ａに実装される。複数の第１メモリ３７Ａは、Ｘ方向およびＹ方向に並べられる。複数の第２メモリ３７Ｂは、基板３１の第２面３１ｂに実装される。複数の第２メモリ３７Ｂは、Ｘ方向およびＹ方向に並べられる。

次に、基板ユニット３０の各部品のより詳細な構成について説明する。

基板３１は、第１面３１ａと、第２面３１ｂと、第１端部３１ｅ１と、第２端部３１ｅ２と、第３導電パッドＣＰ３と、配線Ｗ３と、第４導電パッドＣＰ４と、配線Ｗ４とを有する。第１面３１ａは、－Ｚ方向に向いた面である。第２面３１ｂは、＋Ｚ方向に向いた面である。

第１端部３１ｅ１および第２端部３１ｅ２は、長手方向（Ｘ方向）の端部である。第１端部３１ｅ１は、－Ｘ方向側の端部である。第１端部３１ｅ１の一部は、筐体１０の－Ｘ方向側の開口１０ｐを通じて筐体１０の外部に突出する（図１参照）。第２端部３１ｅ２は、＋Ｘ方向側の端部である。第２端部３１ｅ２は、第１端部３１ｅ１とは反対側に位置する。

第１端部３１ｅ１は、第１挿通穴３１Ａｈおよび第２挿通穴３１Ｂｈを有する。第１挿通穴３１Ａｈおよび第２挿通穴３１Ｂｈは、基板３１をＺ方向に貫通した穴である。第１挿通穴３１Ａｈおよび第２挿通穴３１Ｂｈには、それぞれ固定部材５０が通される。Ｚ方向から見た場合、第１挿通穴３１Ａｈは、第１筐体部材２１の第１支持部２１Ａの固定穴２１ｈａに重なる位置に配置される。Ｚ方向から見た場合、第２挿通穴３１Ｂｈは、第１筐体部材２１の第２支持部２１Ｂの固定穴２１ｈａに重なる位置に配置される。

第２端部３１ｅ２は、第３挿通穴３１Ｃｈおよび第４挿通穴３１Ｄｈを有する。第３挿通穴３１Ｃｈおよび第４挿通穴３１Ｄｈは、基板３１をＺ方向に貫通した穴である。第３挿通穴３１Ｃｈおよび第４挿通穴３１Ｄｈには、それぞれ固定部材５０が通される。Ｚ方向から見た場合、第３挿通穴３１Ｃｈは、第１筐体部材２１の第３支持部２１Ｃの固定穴２１ｈａに重なる位置に配置される。Ｚ方向から見た場合、第４挿通穴３１Ｄｈは、第１筐体部材２１の第４支持部２１Ｄの固定穴２１ｈａに重なる位置に配置される。

第３導電パッドＣＰ３と、配線Ｗ３と、第４導電パッドＣＰ４と、配線Ｗ４とについては後述する。

図５は、基板ユニット３０を示す下面図である。図５では説明の便宜上、第３導電パッドＣＰ３にハッチングを付す。

第３導電パッドＣＰ３は、基板３１に設けられた電気接続部である。第３導電パッドＣＰ３は、「第１電極」の一例である。第３導電パッドＣＰ３は、基板３１の第１面３１ａに設けられる。第３導電パッドＣＰ３は、基板３１の外部に露出する。Ｚ方向から見た場合、第３導電パッドＣＰ３は、第１筐体部材２１の第１支持部２１Ａに重なる位置に配置される。第３導電パッドＣＰ３は、例えば、挿通穴３１Ａｈの周囲に設けられる。第３導電パッドＣＰ３と挿通穴３１Ａｈとの間には、絶縁部が設けられる。

配線Ｗ３は、基板３１に設けられた配線ラインである。配線Ｗ３は、電源回路部品３５の陽極電源３５ａと第３導電パッドＣＰ３との間に設けられる。配線Ｗ３は、電源回路部品３５の陽極電源３５ａと第３導電パッドＣＰ３とを接続する。

図６は、基板ユニット３０を示す上面図である。図６では説明の便宜上、第４導電パッドＣＰ４にハッチングを付す。

第４導電パッドＣＰ４は、基板３１に設けられた電気接続部である。第４導電パッドＣＰ４は、「第２電極」の一例である。第４導電パッドＣＰ４は、基板３１の第２面３１ｂに設けられる。第４導電パッドＣＰ４は、基板３１の外部に露出する。Ｚ方向から見た場合、第４導電パッドＣＰ４は、第２筐体部材２２の第５支持部２２Ａに重なる位置に配置される。例えば、第４導電パッドＣＰ４は、挿通穴３１Ａｈの周囲に設けられる。

配線Ｗ４は、基板３１に設けられた配線ラインである。配線Ｗ４は、第４導電パッドＣＰ４と電源回路部品３５の陰極電源３５ｂとの間に設けられる。配線Ｗ４は、第４導電パッドＣＰ４と電源回路部品３５の陰極電源３５ｂとを接続する。第３導電パッドＣＰ３に接続された配線Ｗ３と、第４導電パッドＣＰ４に接続された配線Ｗ４とは、互いに電気的に独立した配線ラインである。配線Ｗ３および配線Ｗ４は、それぞれ個別に電源回路部品３５に接続される。

＜１．４ 固定部材５０＞
ここで、固定部材５０について説明する。固定部材５０は、金属製のねじ部材である。複数の固定部材５０は、第１固定部材５０Ａ、第２固定部材５０Ｂ、第３固定部材５０Ｃ、および第４固定部材５０Ｄである（図２参照）。第１固定部材５０Ａは、第２筐体部材２２の第５支持部２２Ａの挿通穴２２ｈａに通された後、基板３１の第１挿通穴３１Ａｈに通され、第１筐体部材２１の第１支持部２１Ａの固定穴２１ｈａに係合する。第２固定部材５０Ｂは、第２筐体部材２２の第６支持部２２Ｂの挿通穴２２ｈａに通された後、基板３１の第２挿通穴３１Ｂｈに通され、第１筐体部材２１の第２支持部２１Ｂの固定穴２１ｈａに係合する。第３固定部材５０Ｃは、第２筐体部材２２の第７支持部２２Ｃの挿通穴２２ｈａに通された後、基板３１の第３挿通穴３１Ｃｈに通され、第１筐体部材２１の第３支持部２１Ｃの固定穴２１ｈａに係合する。第４固定部材５０Ｄは、第２筐体部材２２の第８支持部２２Ｄの挿通穴２２ｈａに通された後、基板３１の第４挿通穴３１Ｄｈに通され、第１筐体部材２１の第４支持部２１Ｄの固定穴２１ｈａに係合する。これにより、筐体１０の第１筐体部材２１と第２筐体部材２２とが固定される。その結果、筐体１０の内部に基板３１が固定される。

＜１．５ キャパシタ＞
＜１．５．１ キャパシタの機能＞
次に、キャパシタ４０の機能について説明する。図７は、第１筐体部材２１およびキャパシタ４０を示す平面図である。

キャパシタ４０は、電荷を蓄え、蓄えた電荷を放出可能な部品である。キャパシタ４０は、例えば、電気二重層コンデンサである。キャパシタ４０は、予期せぬ電力遮断時のデータ保護を目的とする電源喪失保護（ＰＬＰ：Power Loss Protection）機能を持つ。キャパシタ４０は、例えば、ホスト装置から半導体記憶装置１への電力供給が予期せず遮断された場合、コントローラ３３、複数のＤＲＡＭ３６、および複数のメモリ３７などに対して電力を一定時間に亘り供給する。キャパシタ４０は、例えば、ＤＲＡＭ３６に一時的に格納された書き込み対象データがＤＲＡＭ３６から読み出され、書き込み対象データのメモリ３７への転送が完了するまでの間、コントローラ３３、ＤＲＡＭ３６、およびメモリ３７などに電力を供給する。これにより、電力供給が予期せず遮断された場合であってもデータの消失が抑制される。

＜１．５．２ キャパシタの配置＞
次に、キャパシタ４０の配置について説明する。複数のキャパシタ４０は、第１筐体部材２１の第１主壁１１の内面において、Ｙ方向に並べられる。キャパシタ４０は、Ｘ方向において、筐体１０の第２端部１０ｅ２と比べて、筐体１０の第１端部１０ｅ１の近くに配置される。すなわち、キャパシタ４０は、Ｘ方向において、発熱部品である複数のメモリ３７とは反対側の領域に配置される。

次に、キャパシタ４０の配置について説明する。図７は、図１中に示された半導体記憶装置１のＦ７－Ｆ７線に沿う断面図である。キャパシタ４０は、筐体１０の内面に取り付けられる。「内面」とは、筐体１０の内部空間に露出する面である。筐体１０の内部空間は、基板ユニット３０が収容される空間である。キャパシタ４０は、基板３１から離れる。キャパシタ４０は、Ｚ方向において、基板３１との間に隙間を空けて、基板３１に面する。キャパシタ４０は、例えば、筐体１０の第１主壁１１の内面に固定される。キャパシタ４０のＺ方向の長さは、第１支持部２１ＡのＺ方向の長さよりも小さい。

次に、キャパシタ４０に関係する電気接続構成について説明する。図８は、図２中に示された半導体記憶装置１のＦ８線で囲む部分を分解して示す断面図である。電気接続構成は、複数の部品を電気的に接続する電気接続部である。電気接続構成は、基板ユニット３０とキャパシタ４０とを電気的に接続する電気接続部である。電気接続構成の少なくとも一部は、筐体１０に設けられている。なお、電気接続構成の一部は、筐体１０自身によって構成されてもよい。

（第１支持部）
第１支持部２１Ａは、本体部２１Ａａと、絶縁層２１Ａｂとを含む。本体部２１Ａａは、第１支持部２１Ａの大部分を形成する。本体部２１Ａａは、第１筐体部材２１の金属部分Ｍ１の一部である。絶縁層２１Ａｂは、本体部２１Ａａの表面に設けられる。絶縁層２１Ａｂは、第１筐体部材２１の絶縁層Ｉ１の一部である。

（第１導電パッド）
第１導電パッドＣＰ１は、接続用の導電部である。第１導電パッドＣＰ１は、第１支持部２１Ａの＋Ｚ方向側の端面に設けられる。第１導電パッドＣＰ１は、第１支持部２１Ａの絶縁層２１Ａｂ上に設けられる。第１導電パッドＣＰ１は、第１支持部２１Ａの本体部２１Ａａとは離れる。第１導電パッドＣＰ１は、例えば、金属の蒸着またはめっき、或いは金属箔の貼り付けなどにより形成される。第１導電パッドＣＰ１は、Ｚ方向で基板３１の第３導電パッドＣＰ３に面する。第１導電パッドＣＰ１は、第３導電パッドＣＰ３に接することで第３導電パッドＣＰ３に接続される。

図９は、図７中に示されたＦ９線で囲む部分を示す平面図である。Ｚ方向から見た場合、第１導電パッドＣＰ１の外形は、第１支持部２１Ａの外形と同じである。第１導電パッドＣＰ１は、第１支持部２１Ａの固定穴２１ｈａの周囲に設けられる。第１導電パッドＣＰ１と固定穴２１ｈａとの間には、絶縁部２１ｓ（絶縁処理部）が設けられる。絶縁部２１ｓの形状は、固定穴２１ｈａを囲う円環である。絶縁部２１ｓは、絶縁部２１ｓとなる領域に第１導電パッドＣＰ１が形成される前にマスクを設ける処理により形成される。これに代えて、絶縁部２１ｓは、第１導電パッドＣＰ１が形成された後に固定穴２１ｈａに隣接する第１導電パッドＣＰ１の端部を除去する処理などにより形成されてもよい。絶縁部２１ｓは、第１導電パッドＣＰ１と、固定穴２１ｈａに挿入された固定部材５０との間の絶縁性を確保する。

（配線）
次に、図８を参照して配線Ｗ１の詳細を説明する。配線Ｗ１は、筐体１０に設けられた配線ラインである。配線Ｗ１は、例えば、金属の蒸着またはめっきなどにより形成される。配線Ｗ１は、第１支持部２１Ａの側面と、第１主壁１１の内面とに亘り設けられる。配線Ｗ１の一端部は、第１導電パッドＣＰ１に接続される。これにより、配線Ｗ１は、第１導電パッドＣＰ１を介して、基板３１の第３導電パッドＣＰ３に接続される。配線Ｗ１の他端部は、第１主壁１１の内面においてキャパシタ４０の近傍に位置する。

また、配線Ｗ１は、第１支持部２１Ａの絶縁層２１Ａｂ上および第１主壁１１の絶縁層１１ｂ上に設けられる。配線Ｗ１は、第１支持部２１Ａの本体部２１Ａａおよび第１主壁１１の本体部１１ａとは離れる。配線Ｗ１は、例えば、第１主壁１１の内面において分岐した複数の分岐部Ｗ１ａを有する（図９参照）。複数の分岐部Ｗ１ａの各々は、複数のキャパシタ４０のうち対応するキャパシタ４０の近傍まで延びる。

（電気接続部）
次に、図８を参照して電気接続部ＥＣの詳細を説明する。電気接続部ＥＣは、筐体１０に設けられたグラウンド用の電気接続部である。電気接続部ＥＣは、第１導電パッドＣＰ１と同様に、例えば金属の蒸着またはめっきなどにより形成される。電気接続部ＥＣは、第１主壁１１の絶縁層１１ｂが一部除去され、除去された部分に金属体が設けられることで形成される。電気接続部ＥＣは、キャパシタ４０に対して、配線Ｗ１とは反対側に設けられる。電気接続部ＥＣは、第１主壁１１の本体部１１ａに接続される。電気接続部ＥＣの電位は、グラウンド電位である。電気接続部ＥＣは、複数のキャパシタ４０の各々に対応して設けられる（図９参照）。

（キャパシタ）
次に、図８を参照してキャパシタ４０の詳細を説明する。キャパシタ４０は、第１端子４１と、第２端子４２とを有する。

第１端子４１は、キャパシタ４０の陽極である。第１端子４１は、第１主壁１１の内面において、配線Ｗ１に接続される。例えば、第１端子４１は、半田により配線Ｗ１に固定される。本実施形態では、複数のキャパシタ４０の第１端子４１は、配線Ｗ１の複数の分岐部Ｗ１ａに１対１で固定される（図９参照）。これにより、複数のキャパシタ４０の第１端子４１は、配線Ｗ１に対して互いに電気的に並列に接続される。各キャパシタ４０の第１端子４１は、配線Ｗ１および第１導電パッドＣＰ１を介して、基板３１の第３導電パッドＣＰ３に接続される。

第２端子４２は、キャパシタ４０の陰極である。第２端子４２は、第１主壁１１の内面において、電気接続部ＥＣに接続される。例えば、第２端子４２は、半田により電気接続部ＥＣに固定される。本実施形態では、複数のキャパシタ４０の第２端子４２は、複数の電気接続部ＥＣに１対１で固定される（図９参照）。各キャパシタ４０の第２端子４２は、電気接続部ＥＣを介して、第１主壁１１の本体部１１ａ（すなわち、第１筐体部材２１の金属部分Ｍ１）に接続される。

（第５支持部）
次に、図８を参照して第５支持部２２Ａの詳細を説明する。第５支持部２２Ａは、本体部２２Ａａと、絶縁層２２Ａｂとを含む。本体部２２Ａａは、第５支持部２２Ａの大部分を形成する。本体部２２Ａａは、上述した金属部分Ｍ２の一部である。絶縁層２２Ａｂは、本体部２２Ａａの表面に設けられる。絶縁層２２Ａｂは、上述した絶縁層Ｉ２の一部である。

（第２導電パッド）
次に、図８を参照して第２導電パッドＣＰ２の詳細を説明する。第２導電パッドＣＰ２は、接続用の導電部である。第２導電パッドＣＰ２は、例えば、金属の蒸着またはめっき、或いは金属箔の貼り付けなどにより形成される。第２導電パッドＣＰ２は、第５支持部２２Ａの－Ｚ方向側の端面に設けられる。第２導電パッドＣＰ２は、第５支持部２２Ａの絶縁層２２Ａｂ上に設けられる。第２導電パッドＣＰ２は、Ｚ方向で基板３１の第４導電パッドＣＰ４に面する。第２導電パッドＣＰ２は、第４導電パッドＣＰ４に接することで第４導電パッドＣＰ４に接続される。本実施形態では、第５支持部２２Ａの絶縁層２２Ａｂが一部除去され、除去された部分に第２導電パッドＣＰ２の一部が埋め込まれる。これにより、第２導電パッドＣＰ２は、第５支持部２２Ａの本体部２２Ａａに接続される。Ｚ方向から見た場合、第２導電パッドＣＰ２の外形は、第５支持部２２Ａの外形と同じである。第２導電パッドＣＰ２は、第５支持部２２Ａの挿通穴２２ｈａの周囲に設けられる。第２導電パッドＣＰ２と挿通穴２２ｈａとの間には、絶縁部が設けられてもよく、設けられなくてもよい。

次に、図１０を参照して、基板ユニット３０の電源回路部品３５とキャパシタ４０とを接続する電気接続部の詳細を説明する。図１０は、図８中に示した構成の組立後の状態を示す断面図である。第１筐体部材２１と第２筐体部材２２とが固定部材５０により固定されると、基板３１の配線Ｗ３、第３導電パッドＣＰ３、第１導電パッドＣＰ１、および配線Ｗ１を含む陽極接続ラインＬ１が形成される。また、第１筐体部材２１と第２筐体部材２２とが固定部材５０により固定されると、キャパシタ４０の第２端子４２、電気接続部ＥＣ、第１筐体部材２１の金属部分Ｍ１、固定部材５０、第２筐体部材２２の金属部分Ｍ２、第２導電パッドＣＰ２、第４導電パッドＣＰ４、および基板３１の配線Ｗ４を含む陰極接続ラインＬ２（グラウンド配線）が形成される。これらのうち、基板３１の配線Ｗ３と第３導電パッドＣＰ３、第１導電パッドＣＰ１と配線Ｗ１、キャパシタ４０の第２端子４２と電気接続部ＥＣ、および、第４導電パッドＣＰ４と基板３１の配線Ｗ４の電気的な接続については、すでに説明した通りである。

第１筐体部材２１と第２筐体部材２２とが基板３１を挟んだ状態で固定部材５０により連結されることで、第１筐体部材２１の第１導電パッドＣＰ１と基板３１の第３導電パッドＣＰ３とが互いに接した状態で互いに押圧される。同様に、第２筐体部材２２の第２導電パッドＣＰ２と基板３１の第４導電パッドＣＰ４とが互いに接した状態で互いに押圧される。これにより、第１筐体部材２１の第１導電パッドＣＰ１と基板３１の第３導電パッドＣＰ３とが電気的に強固に接続される。また、第２筐体部材２２の第２導電パッドＣＰ２と基板３１の第４導電パッドＣＰ４とが電気的に強固に接続される。

また、第１筐体部材２１と第２筐体部材２２とが基板３１を挟んだ状態で固定部材５０により連結されることで、固定部材５０と第１筐体部材２１の金属部分Ｍ１とが電気的に接続される。

ここで、第１筐体部材２１の第１支持部２１Ａの固定穴２１ｈａの内周面には、絶縁層２１Ａｂが設けられていない。固定穴２１ｈａの内周面には、金属製の本体部２１Ａａが露出する。

また、固定部材５０は、頭部５１と、軸部５２とを有する。軸部５２は、頭部５１よりも細い。軸部５２には、ねじ山が設けられる。

このため、軸部５２が固定穴２１ｈａに係合することで、固定部材５０と第１支持部２１Ａの本体部２１Ａａ（すなわち、第１筐体部材２１の金属部分Ｍ１）が電気的に接続される。

また、第１筐体部材２１と第２筐体部材２２とが基板３１を挟んだ状態で固定部材５０により連結されることで、固定部材５０と第２筐体部材２２の金属部分Ｍ２が電気的に接続される。

ここで、第２筐体部材２２の挿通穴２２ｈａは、第１部分５５と、第２部分５６とを有する。第１部分５５は、固定部材５０の頭部５１が挿入される穴である。第２部分５６は、固定部材５０の軸部５２が挿入される穴である。

挿通穴２２ｈａの第１部分５５は、底部５５ａを有する。底部５５ａは、第１部分５５と第２部分５６との境界に存在する段差部である。すなわち、底部５５ａは、第１部分５５と第２部分５６との直径の違いにより形成された段差部である。底部５５ａは、Ｚ方向で固定部材５０の頭部５１に面する。底部５５ａには、絶縁層Ｉ２が設けられていない。底部５５ａには、第２筐体部材２２の金属部分Ｍ２が露出する。

このため、固定部材５０の頭部５１が挿通穴２２ｈａの底部５５ａに面した状態で、固定部材５０の軸部５２が固定穴２１ｈａに挿入されることで、固定部材５０と第２筐体部材２２の金属部分Ｍ２が電気的に接続される。

＜１．６ 機能＞
次に、半導体記憶装置１の機能について説明する。図１１は、半導体記憶装置１の機能を説明するための断面図である。図１１では、通常動作時（ホスト装置からの正常な電力供給時）の陽極接続ラインＬ１における電荷移動方向を白抜き矢印Ａ１で示す。また図１１では、通常動作時の陰極接続ラインＬ２における電荷移動方向を黒矢印Ａ２で示す。

＜１．６．１ 通常動作時＞
通常動作時には、ホスト装置から外部接続コネクタ３２および電力変換部品３４を介して電源回路部品３５に電力が供給される。電源回路部品３５に供給された電力の一部は、電源回路部品３５による電力制御の下で、電源回路部品３５から基板ユニット３０に含まれる各部品（例えば、コントローラ３３、ＤＲＡＭ３６、およびメモリ３７）に供給される。

電源回路部品３５の陽極電源３５ａとキャパシタ４０の第１端子４１との間には、基板３１の配線Ｗ３、第３導電パッドＣＰ３、第１導電パッドＣＰ１、および配線Ｗ１を含む陽極接続ラインＬ１が形成される。一方で、キャパシタ４０の第２端子４２と電源回路部品３５の陰極電源３５ｂとの間には、電気接続部ＥＣ、第１筐体部材２１の金属部分Ｍ１、固定部材５０、第２筐体部材２２の金属部分Ｍ２、第２導電パッドＣＰ２、第４導電パッドＣＰ４、および基板３１の配線Ｗ４を含む陰極接続ラインＬ２が形成される。これにより、キャパシタ４０が満充電されるまで、電源回路部品３５から陽極接続ラインＬ１、キャパシタ４０、陰極接続ラインＬ２を介して電源回路部品３５に戻る電流が流れ、キャパシタ４０が充電される。

＜１．６．２ 予期せぬ電力遮断時＞
ホスト装置から半導体記憶装置１への電力供給が予期せず遮断された場合、キャパシタ４０において充電されていた電力が、キャパシタ４０から陽極接続ラインＬ１を介して電源回路部品３５に供給される。電源回路部品３５は、キャパシタ４０から供給される電力を、基板ユニット３０に含まれる各部品（例えば、コントローラ３３、ＤＲＡＭ３６、およびメモリ３７）に供給する。これにより、キャパシタ４０によるＰＬＰ機能が実現される。

＜１．７ 利点＞
本実施形態では、キャパシタ４０は、筐体１０に固定されるとともに、基板３１に電気的に接続される。このような構成によれば、以下に示す（１）～（４）のうち少なくとも１つ以上の利点がある。

（１）半導体記憶装置１の製造性の向上を図ることができる。一般的な半導体記憶装置の製造では、基板にコントローラやメモリなどの部品を実装する工程に加えて基板にキャパシタを実装する工程が必要になる。その結果、基板ユニットの製造に必要な工数が多くなる。一方で、本実施形態のようにキャパシタ４０が筐体１０に実装されると、基板にコントローラやメモリなどの部品を実装する工程と、筐体にキャパシタを実装する工程とを別々に行うこと（例えば並行して行うこと）ができる。これにより、半導体記憶装置１の製造性の向上を図ることができる。

（２）キャパシタ４０の劣化を抑制することができる。一般的な半導体記憶装置では、同じ基板にコントローラや電力変換部品、メモリなどの発熱部品、およびキャパシタが実装される。そして、発熱部品が発した熱の一部は、基板を介してキャパシタ４０に移動する。このため、キャパシタ４０の温度が上昇し、キャパシタ４０が劣化しやすくなる。

一方で、キャパシタ４０が筐体１０に実装されると、キャパシタ４０が基板３１に実装される場合と比べて、発熱部品が発する熱がキャパシタ４０に移動しにくくなる。その結果、キャパシタ４０の温度上昇が抑制される。これにより、キャパシタ４０の劣化を抑制することができる。

（３）半導体記憶装置１の性能向上を図ることができる。近年の半導体記憶装置は、大容量化が急速に進んでいる。その結果、ＰＬＰ機能を用いて退避するデータ量も増加傾向にあり、それに伴ってキャパシタ４０の数が増加する可能性がある。

しかしながら、基板３１の大きさは規格で決められるため、基板３１上に配置できる部品の量や大きさには限りがある。そのため、今後の半導体記憶装置１の性能向上のためには、限られた基板３１の面積を節約して有効に利用する必要がある。

本実施形態では、キャパシタ４０が筐体１０に実装されるため、基板３１におけるキャパシタ４０用の面積を小さくするまたは無くすことができる。これにより、限られた基板３１の面積を有効に活用することが可能になる。例えば、基板３１に実装されるメモリ３７の数を増加させることで、半導体記憶装置１の記憶容量を増加させることができる。

（４）キャパシタ４０の取り外しが容易になる。例えば不具合解析のために、基板３１に実装された部品を後で取り外す作業（リワーク）が必要になることがある。本実施形態では、キャパシタ４０は、筐体１０に固定されるため、キャパシタ４０が基板３１に実装される場合と比べて、基板３１から容易に分離させることができる。これにより、リワークの作業性を高めることができる。

本実施形態では、筐体１０は、筐体１０の内面に設けられた配線Ｗ１を有する。キャパシタ４０は、配線Ｗ１を介して基板３１に接続される。このような構成によれば、例えば別部材としてケーブルを用いて基板３１とキャパシタ４０とを接続する場合と比べて、基板３１とキャパシタ４０との間の電気接続を省スペースで行うことができる。これにより、半導体記憶装置１の小型化、薄型化、または高密度実装に適した構造を提供することができる。

本実施形態では、筐体１０は、基板３１に面する第１導電パッドＣＰ１を有する。配線Ｗ１は、第１導電パッドＣＰ１を介して基板３１に接続される。このような構成によれば、Ｘ方向またはＹ方向に関して基板３１と筐体１０との間に部品公差による位置ずれが生じた場合でも、基板３１とキャパシタ４０との間の電気接続をより安定して確保することができる。

本実施形態では、筐体１０は、第１主壁１１と、第１支持部２１Ａとを有する。第１支持部２１Ａとは、第１主壁１１から基板３１の厚さ方向に突出する。第１支持部２１Ａは、基板３１を支持する。第１導電パッドＣＰ１は、第１支持部２１Ａに設けられる。このような構成によれば、第１導電パッドＣＰ１を設けるための特別な突起部を設ける場合と比べて、半導体記憶装置１の小型化、薄型化、または高密度実装に適した構造を提供することができる。

本実施形態では、第１支持部２１Ａは、固定部材５０が挿入される固定穴２１ｈａを有する。第１導電パッドＣＰ１は、固定穴２１ｈａの周囲に設けられる。このような構成によれば、第１支持部２１Ａが固定穴２１ｈａを有する場合でも、第１導電パッドＣＰ１として比較的広い面積を確保することができる。これにより、基板３１とキャパシタ４０との間の電気接続をより安定して確保することができる。

本実施形態では、第１支持部２１Ａは、第１導電パッドＣＰ１と固定穴２１ｈａとの間に絶縁部２１ｓを有する。このような構成によれば、固定部材５０が金属製である場合であっても、固定部材５０と第１導電パッドＣＰ１との間の短絡を防止することができる。

本実施形態では、第１筐体部材２１は、金属部分Ｍ１を有する。キャパシタ４０の第２端子４２は、第１筐体部材２１の金属部分Ｍ１に接続される。このような構成によれば、第１筐体部材２１の金属部分Ｍ１を利用して陰極接続ラインＬ２の少なくとも一部が形成される。このような構成によれば、第１筐体部材２１の金属部分Ｍ１を利用しない構成と比べて、基板３１とキャパシタ４０との間の電気接続を省スペースで行うことができる。これにより、半導体記憶装置１の小型化、薄型化、または高密度実装に適した構造を提供することができる。

本実施形態では、基板３１は、第３導電パッドＣＰ３と、第４導電パッドＣＰ４とを有する。第３導電パッドＣＰ３は、基板３１の第１面３１ａに設けられる。第３導電パッドＣＰ３は、筐体１０の配線Ｗ１を介してキャパシタ４０の第１端子４１に接続される。第４導電パッドＣＰ４は、基板３１の第２面３１ｂに設けられる。第４導電パッドＣＰ４は、第１筐体部材２１の金属部分Ｍ１を介してキャパシタ４０の第２端子４２に接続される。このような構成によれば、基板３１の表裏を用いて陽極接続ラインＬ１および陰極接続ラインＬ２の一部を形成することができる。これにより、特別な部材を追加で設ける場合と比べて、半導体記憶装置１の小型化、薄型化、または高密度実装に適した構造を提供することができる。

本実施形態では、キャパシタ４０は、Ｚ方向で、第１支持部２１Ａの高さ範囲Ｈ内に設けられる。このような構成によれば、キャパシタ４０を筐体１０に固定した場合であっても、半導体記憶装置１が厚くなることを抑制することができる。これにより、半導体記憶装置１の薄型化に適した構造を提供することができる。

本実施形態では、発熱部品である複数のメモリ３７は、Ｘ方向において、筐体１０の第１端部１０ｅ１と比べて、筐体１０の第２端部１０ｅ２の近くに位置する。一方で、複数のキャパシタ４０は、Ｘ方向において、筐体１０の第２端部１０ｅ２と比べて、筐体１０の第１端部１０ｅ１の近くに配置されている。すなわち、複数のキャパシタ４０は、Ｘ方向において、発熱部品である複数のメモリ３７とは反対側の領域に配置されている。これにより、キャパシタ４０が筐体１０の第２端部１０ｅ２の近くに配置される場合と比べて、メモリ３７が発する熱がキャパシタ４０に伝わりにくい。

本実施形態では、発熱部品であるコントローラ３３および電力変換部品３４は、熱伝導性部材ＴＭを介して、第２筐体部材２２の第２主壁１２に接続されている。一方で、複数のキャパシタ４０は、第１筐体部材２１の第１主壁１１に固定されている。これにより、キャパシタ４０が第２主壁１２に固定される場合と比べて、コントローラ３３および電力変換部品３４が発する熱がキャパシタ４０に伝わりにくい。

＜１．８ 変形例＞
次に、第１実施形態のいくつかの変形例について説明する。なお各変形例において以下に説明する以外の構成は、第１実施形態の構成と同様である。

＜１．８．１ 第１変形例＞
図１２は、第１変形例の半導体記憶装置１を一部分解して示す断面図である。本変形例では、第１主壁１１は、窪み６１を有する。窪み６１は、筐体１０に設けられた窪みである。窪み６１は、キャパシタ４０に対応する領域に設けられる。窪み６１は、Ｚ方向において、基板３１から離れる方向（－Ｚ方向）に窪んでいる。

図１３は、第１変形例の第１筐体部材２１およびキャパシタ４０を示す平面図である。窪み６１は、Ｚ方向から見た場合、キャパシタ４０よりもひと回り大きい。キャパシタ４０は、Ｚ方向から見た場合、窪み６１の内側に配置される。

このような構成によれば、第１主壁１１が窪み６１を有しない場合と比べて、キャパシタ４０と基板３１との間の距離を大きくすることができる。キャパシタ４０と基板３１との間の距離を大きくすることができると、基板３１の第１面３１ａのなかでキャパシタ４０とＺ方向で重なる領域に配置される部品の自由度が高まる。例えば、基板３１の第１面３１ａのなかでキャパシタ４０とＺ方向で重なる領域に比較的背が高い部品を実装することができる。

また別の観点によれば、本変形例の構成によれば、第１主壁１１が窪み６１を有しない場合と比べて、第１主壁１１と基板３１との間の距離を小さくすることができる。第１主壁１１と基板３１との間の距離を小さくすることができると、半導体記憶装置１の薄型化または小型化を図ることができる。

＜１．８．２ 第２変形例＞
図１４は、第２変形例の第１筐体部材２１およびキャパシタ４０を示す平面図である。本変形例では、第１主壁１１の内面には、複数の窪み６１が設けられる。複数の窪み６１は、複数のキャパシタ４０に１対１で対応して設けられる。各窪み６１は、対応するキャパシタ４０の外形に沿う形状である。

第１主壁１１は、隣り合う２つの窪み６１の間に、窪み６１同士の境界部を形成する突出部６２を有する。突出部６２は、隣り合う２つの窪み６１の間に位置する壁である。突出部６２は、窪み６１の底部から＋Ｚ方向に突出する。突出部６２は、複数のキャパシタ４０が並ぶ方向とは交差した方向（Ｘ方向）に延びる。本変形例では、キャパシタ４０は、窪み６１の外形をガイドとして（例えば突出部６２をガイドとして）位置決めが行われる。

このような構成によれば、第１変形例の利点に加え、キャパシタ４０を容易に実装できるようになり、半導体記憶装置１の製造性を高めることができる。

（第２実施形態）
次に、第２実施形態について説明する。第２実施形態は、筐体１０に第１基板８１と第２基板９１とが収容され、第２基板９１にキャパシタ４０Ａが実装された点で、第１実施形態とは異なる。なお以下に説明する以外の構成は、第１実施形態の構成と同様である。

＜２．１ 全体構成＞
図１５は、第２実施形態の半導体記憶装置１Ａを示す平面図である。本実施形態では、筐体１０、基板ユニット３０Ａ、複数の固定部材１１０（図１７参照）、複数の導電部材１２０（図１７参照）、および複数の固定部材５０を有する。

筐体１０は、第１実施形態と同様に、第１主壁１１（図１８参照）、第２主壁１２、第１側壁１３、および第２側壁１４を有する。筐体１０の形状は、扁平な矩形筒である。

筐体１０は、第１筐体部材２１と、第２筐体部材２２とを有する。第１筐体部材２１は、第１主壁１１、第１側壁１３、および第２側壁１４を含む。第２筐体部材２２は、第２主壁１２を含む。

本実施形態では、第１筐体部材２１は、支持部２１Ａ、支持部２１Ｂ、支持部２１Ｃ、支持部２１Ｄ、支持部２１Ｅ、支持部２１Ｆ、支持部２１Ｇ、および支持部２１Ｈを有する。支持部２１Ａ、支持部２１Ｂ、支持部２１Ｃ、支持部２１Ｄ、支持部２１Ｅ、支持部２１Ｆ、支持部２１Ｇ、および支持部２１Ｈは、第１筐体部材２１に設けられた突出部である。

支持部２１Ａおよび支持部２１Ｃは、後述する第１基板８１の－Ｙ方向の端部に対応して設けられる。支持部２１Ａおよび支持部２１Ｃは、Ｘ方向で互いに離れる。支持部２１Ｂおよび支持部２１Ｄは、第１基板８１の＋Ｙ方向の端部に対応して設けられる。支持部２１Ｂおよび支持部２１Ｄは、Ｘ方向で互いに離れる。

支持部２１Ｅおよび支持部２１Ｇは、後述する第２基板９１の－Ｙ方向の端部に対応して設けられる。支持部２１Ｅおよび支持部２１Ｇは、Ｘ方向で互いに離れる。支持部２１Ｆおよび支持部２１Ｈは、第２基板９１の＋Ｙ方向の端部に対応して設けられる。支持部２１Ｆおよび支持部２１Ｈは、Ｘ方向で互いに離れる。これら支持部２１Ａ、支持部２１Ｂ、支持部２１Ｃ、支持部２１Ｄ、支持部２１Ｅ、支持部２１Ｆ、支持部２１Ｇ、および支持部２１Ｈの各々には、固定部材５０が挿入されて固定される固定穴２１ｈａ（図１８参照）が設けられる。固定穴２１ｈａは、例えば、ねじ穴である。

一方で、第２筐体部材２２は、支持部２２Ａ、支持部２２Ｂ、支持部２２Ｃ、支持部２２Ｄ、支持部２２Ｅ、支持部２２Ｆ、支持部２２Ｇ、および支持部２２Ｈを有する。支持部２２Ａ、支持部２２Ｂ、支持部２２Ｃ、支持部２２Ｄ、支持部２２Ｅ、支持部２２Ｆ、支持部２２Ｇ、および支持部２２Ｈは、第２筐体部材２２に設けられた突出部である。

支持部２２Ａ、支持部２２Ｂ、支持部２２Ｃ、支持部２２Ｄ、支持部２２Ｅ、支持部２２Ｆ、支持部２２Ｇ、および支持部２２Ｈは、第１筐体部材２１の支持部２１Ａ、支持部２１Ｂ、支持部２１Ｃ、支持部２１Ｄ、支持部２１Ｅ、支持部２１Ｆ、支持部２１Ｇ、および支持部２１Ｈにそれぞれ対応する位置（すなわち、Ｚ方向に重なる位置）に配置される。これら支持部２２Ａ、支持部２２Ｂ、支持部２２Ｃ、支持部２２Ｄ、支持部２２Ｅ、支持部２２Ｆ、支持部２２Ｇ、支持部２２Ｈの各々には、固定部材５０が挿通される挿通穴２２ｈａ（図１８参照）が設けられる。

さらに、筐体１０は、支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃを有する。支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃは、第１筐体部材２１（または第２筐体部材２２）に設けられた突出部である。

支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃは、Ｘ方向において、後述する第１基板８１と第２基板９１との境界部に対応して設けられる。支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃは、Ｙ方向に並べられる。支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃは、第１主壁１１から＋Ｚ方向に突出する（図１８参照）。支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃの各々は、後述する固定部材１１０が挿入される固定穴７１ｈａが設けられる。固定穴７１ｈａは、例えばねじ穴である。以下では、支持部７１Ａ、支持部７１Ｂ、および支持部７１Ｃを互いに区別しない場合、「支持部７１」と称する。

次に、筐体１０に収容される基板ユニット３０Ａについて説明する。図１６は、基板ユニット３０Ａを一部分解して示す平面図である。基板ユニット３０Ａは、例えば、第１基板８１、外部接続コネクタ３２、コントローラ３３、電力変換部品３４、電源回路部品３５、ＤＲＡＭ３６、複数のメモリ３７、第２基板９１、第１発光部品１０１、第２発光部品１０２、および複数のキャパシタ４０Ａを有する。

（第１基板）
第１基板８１は、プリント配線板である。第１基板８１は、Ｘ方向およびＹ方向に沿う。第１基板８１の形状は、例えば、Ｘ方向に細長い矩形である。第１基板８１は、絶縁基材と、当該絶縁基材に設けられた配線パターンとを有する。第１基板８１は、Ｚ方向に積層された３層以上（例えば４層以上）の導電層８２を含む（図１８参照）。これら複数の導電層８２は、少なくとも１層のグラウンド層８２Ａを含む。

第１基板８１は、第１面８１ａ（図１８参照）と、第２面８１ｂと、挿通穴８１Ａｈと、挿通穴８１Ｂｈと、挿通穴８１Ｃｈと、挿通穴８１Ｄｈと、第１端部８１ｅ１と、第２端部８１ｅ２と、第１配線８６Ａと、第２配線８６Ｂと、第３配線８６Ｃとを有する。

第１面８１ａは、－Ｚ方向に向いた面である。第２面８１ｂは、＋Ｚ方向に向いた面である。第２面８１ｂは、第１面８１ａとは反対側に位置する。

挿通穴８１Ａｈ、挿通穴８１Ｂｈ、挿通穴８１Ｃｈ、および挿通穴８１Ｄｈは、第１基板８１をＺ方向に貫通した穴である。挿通穴８１Ａｈ、挿通穴８１Ｂｈ、挿通穴８１Ｃｈ、および挿通穴８１Ｄｈは、第１筐体部材２１の支持部２１Ａ、支持部２１Ｂ、支持部２１Ｃ、および支持部２１Ｄの固定穴２１ｈａにそれぞれ対応する位置（すなわち、Ｚ方向に重なる位置）に設けられる。挿通穴８１Ａｈ、挿通穴８１Ｂｈ、挿通穴８１Ｃｈ、および挿通穴８１Ｄｈは、固定部材５０が通される。挿通穴８１Ｃｈの周囲には、導電パッドＣＰＣが設けられる。導電パッドＣＰＣについては後述する。

第１端部８１ｅ１は、－Ｘ方向側の端部である。第１端部８１ｅ１の一部は、筐体１０の－Ｘ方向側の開口１０ｐを通じて筐体１０の外部に突出する（図１５参照）。第１基板８１の第１端部８１ｅ１には、外部接続コネクタ３２が設けられる。

第１基板８１の第２端部８１ｅ２は、第１端部８１ｅ１とは反対側の端部である。第２端部８１ｅ２は、第１導電パッド８５Ａ、第２導電パッド８５Ｂ、および第３導電パッド８５Ｃを有する。以下では、第１導電パッド８５Ａ、第２導電パッド８５Ｂ、および第３導電パッド８５Ｃを互いに区別しない場合、単に「導電パッド８５」と称する。

導電パッド８５は、第１基板８１に設けられた電気接続部である。導電パッド８５は、第１基板８１の第２面８１ｂに設けられる。第１基板８１は、各導電パッド８５に対応する位置に切欠き部Ｎ１を有する。切欠き部Ｎ１は、第１基板８１の第２端部８１ｅ２に設けられた半円の切欠き部である。切欠き部Ｎ１の曲率半径は、後述する固定部材１１０の軸部１１２（図１８参照）の直径よりもわずかに大きい。切欠き部Ｎ１は、Ｚ方向において、第１筐体部材２１の支持部７１の固定穴７１ｈａの一部と重なる。導電パッド８５は、切欠き部Ｎ１に対して、－Ｘ方向、－Ｙ方向、および＋Ｙ方向の３方向から隣り合う。

第１配線８６Ａは、第１基板８１に設けられた配線ラインである。第１配線８６Ａは、電源回路部品３５と第１導電パッド８５Ａとの間に設けられる。第１配線８６Ａは、電源回路部品３５と第１導電パッド８５Ａとを接続する。

第２配線８６Ｂは、第１基板８１に設けられた配線ラインである。第２配線８６Ｂは、電源回路部品３５と第２導電パッド８５Ｂとの間に設けられる。第２配線８６Ｂは、電源回路部品３５と第２導電パッド８５Ｂとを接続する。

第３配線８６Ｃは、第１基板８１に設けられた配線ラインである。第３配線８６Ｃは、電源回路部品３５と第３導電パッド８５Ｃとの間に設けられる。第３配線８６Ｃは、電源回路部品３５と第３導電パッド８５Ｃとを接続する。

第１基板８１には、コントローラ３３、電力変換部品３４、電源回路部品３５、ＤＲＡＭ３６、および複数のメモリ３７が実装される。電源回路部品３５は、例えば、コントローラ３３、電力変換部品３４、ＤＲＡＭ３６、および複数のメモリ３７と比べて、第１基板８１の第２端部８１ｅ２の近くに配置される。

（第２基板）
第２基板９１は、プリント配線板である。第２基板９１は、Ｘ方向およびＹ方向に沿う。第２基板９１の形状は、例えば、Ｘ方向に細長い矩形である。第２基板９１は、第１基板８１に対して＋Ｘ方向側に配置される。すなわち、第２基板９１は、第１基板８１の長手方向において、第１基板８１と隣り合う。第２基板９１のＹ方向の幅Ｗ１２は、第１基板８１のＹ方向の幅Ｗ１１と同じである。第２基板９１のＺ方向の位置は、第２基板９１のＺ方向の位置と同じである（図１８参照）。

第２基板９１は、絶縁基材と、当該絶縁基材に設けられた配線パターンとを有する。本実施形態では、第２基板９１のＺ方向の厚さＴ２は、第１基板８１のＺ方向の厚さＴ１と同じである（図１８参照）。第２基板９１は、Ｚ方向に積層された２層以上（例えば３層以上）の導電層９２を含む（図１８参照）。これら導電層９２は、少なくとも１つのグラウンド層９２Ａを含む。

第２基板９１は、第１基板８１と比べて積層数が少ない層構成を有する。例えば、第２基板９１においてＺ方向に積層された導電層９２の数は、第１基板８１においてＺ方向に積層された導電層８２の数よりも少ない。

第２基板９１は、第１面９１ａ（図１８参照）と、第２面９１ｂと、挿通穴９１Ｅｈと、挿通穴９１Ｆｈと、挿通穴９１Ｇｈと、挿通穴９１Ｈｈと、第１端部９１ｅ１と、第２端部９１ｅ２と、第４配線９６Ａと、第５配線９６Ｂと、および第６配線９６Ｃとを有する。

第１面９１ａは、－Ｚ方向に向いた面である。第２面９１ｂは、＋Ｚ方向に向いた面である。第２面９１ｂは、第１面９１ａとは反対側に位置する。

挿通穴９１Ｅｈ、挿通穴９１Ｆｈ、挿通穴９１Ｇｈ、および挿通穴９１Ｈｈは、第２基板９１をＺ方向に貫通した穴である。挿通穴９１Ｅｈ、挿通穴９１Ｆｈ、挿通穴９１Ｇｈ、および挿通穴９１Ｈｈは、第１筐体部材２１の支持部２１Ｅ、支持部２１Ｆ、支持部２１Ｇ、および支持部２１Ｈの固定穴２１ｈａにそれぞれ対応する位置（すなわち、Ｚ方向に重なる位置）に設けられる。挿通穴９１Ｅｈ、挿通穴９１Ｆｈ、挿通穴９１Ｇｈ、および挿通穴９１Ｈｈは、固定部材５０が通される。挿通穴９１Ｅｈの周囲には、導電パッドＣＰＤが設けられる。導電パッドＣＰＤについては後述する。

第１端部９１ｅ１は、－Ｘ方向側の端部である。第１端部９１ｅ１は、第１基板８１の第２端部８１ｅ２とＸ方向で隣り合う。

第１端部９１ｅ１は、第４導電パッド９５Ａ、第５導電パッド９５Ｂ、および第６導電パッド９５Ｃを有する。以下では、第４導電パッド９５Ａ、第５導電パッド９５Ｂ、および第６導電パッド９５Ｃを互いに区別しない場合、単に「導電パッド９５」と称する。

導電パッド９５は、第２基板９１に設けられた電気接続部である。導電パッド９５は、第２基板９１の第２面９１ｂ設けられる。第２基板９１は、各導電パッド９５に対応する位置に切欠き部Ｎ２を含む。切欠き部Ｎ２は、第２基板９１の第１端部９１ｅ１に設けられた半円の切欠き部である。切欠き部Ｎ２の曲率半径は、後述する固定部材１１０の軸部１１２（図１８参照）の直径よりもわずかに大きい。切欠き部Ｎ２は、Ｚ方向において、対応する支持部７１の固定穴７１ｈａの一部と重なる。導電パッド９５は、切欠き部Ｎ２に対して、＋Ｘ方向、－Ｙ方向、および＋Ｙ方向の３方向から隣り合う。

第２端部９１ｅ２は、＋Ｘ方向側の端部である。第２端部９１ｅ２は、第１端部９１ｅ１とは反対側に位置する。第２端部９１ｅ２には、後述する第１発光部品１０１および第２発光部品１０２が実装される。

第４配線９６Ａは、第２基板９１に設けられた配線ラインである。第４配線９６Ａは、第４導電パッド９５Ａと第１発光部品１０１の陽極との間に設けられる。第４配線９６Ａは、例えば、第２基板９１の第１面９１ａと第２面９１ｂとに亘るスルーホールを含む。第４配線９６Ａは、第４導電パッド９５Ａと第１発光部品１０１の陽極とを接続する。

第５配線９６Ｂは、第２基板９１に設けられた配線ラインである。第５配線９６Ｂは、第５導電パッド９５Ｂと第２発光部品１０２の陽極との間に設けられる。第５配線９６Ｂは、第２基板９１の第１面９１ａと第２面９１ｂとに亘るスルーホールを含む。第５配線９６Ｂは、第５導電パッド９５Ｂと第２発光部品１０２の陽極とを接続する。一方で、第２発光部品１０２の陰極は、不図示の配線を介して、第２基板９１のグラウンド層９２Ａ（図１８参照）に接続される。

第６配線９６Ｃは、第２基板９１に設けられた配線ラインである。第６配線９６Ｃは、第６導電パッド９５Ｃと複数のキャパシタ４０Ａの各々の第１端子４１との間に設けられる。第６配線９６Ｃは、第６導電パッド９５Ｃと複数のキャパシタ４０Ａの各々の第１端子４１とを接続する。本実施形態では、複数のキャパシタ４０Ａは、第６配線９６Ｃに対して電気的に並列に接続されている。これに代えて、複数のキャパシタ４０Ａは、第６配線９６Ｃに対して電気的に直列に接続されてもよい。

（第１発光部品）
第１発光部品１０１は、発光素子を含む部品である。第１発光部品１０１は、例えば、ＬＥＤ（Light Emitting Diode）である。第１発光部品１０１は、例えば、第２基板９１の第１面９１ａに設けられる。第１発光部品１０１による発光は、筐体１０に設けられた不図示の窓部を通じて外部から視認可能である。

第１発光部品１０１の陽極は、第４配線９６Ａを介して、第４導電パッド９５Ａに接続される。一方で、第１発光部品１０１の陰極は、不図示の配線を介して、第２基板９１のグラウンド層９２Ａ（図１８参照）に接続される。

（第２発光部品）
第２発光部品１０２は、発光素子を含む部品である。第２発光部品１０２は、例えば、ＬＥＤである。第２発光部品１０２は、例えば、第２基板９１の第１面９１ａに設けられる。第２発光部品１０２による発光は、筐体１０に設けられた不図示の窓部を通じて外部から視認可能である。

第２発光部品１０２の陽極は、第５配線９６Ｂを介して、第５導電パッド９５Ｂに接続される。一方で、第２発光部品１０２の陰極は、不図示の配線を介して、第２基板９１のグラウンド層９２Ａに接続される。

（キャパシタ）
複数のキャパシタ４０Ａは、例えば、第２基板９１の第１面９１ａおよび第２面９１ｂに分かれて設けられる。キャパシタ４０Ａは、例えば、タンタルコンデンサである。複数のキャパシタ４０Ａの各々の第１端子４１は、第６配線９６Ｃを介して、第６導電パッド９５Ｃに接続される。一方で、複数のキャパシタ４０Ａの各々の第２端子４２は、不図示の配線を介して、第２基板９１のグラウンド層９２Ａ（図１８参照）に接続される。

＜２．２ 陽極に関する第１基板と第２基板の接続構成＞
次に、陽極に関する第１基板８１と第２基板９１の接続構成について説明する。図１７は、基板ユニット３０Ａに関連した構成を示す平面図である。本実施形態では、第１基板８１および第２基板９１は、第１基板８１の切欠き部Ｎ１と第２基板９１の切欠き部Ｎ２とがＸ方向で向かい合わせになるように配置される。そして、第１基板８１の導電パッド８５と第２基板９１の導電パッド９５とに跨るように、固定部材１１０および導電部材１２０が取り付けられる。

図１８は、図１５中に示された半導体記憶装置１ＡのＦ１８－Ｆ１８線に沿う断面図である。本実施形態では、固定部材１１０は、絶縁性のねじ部材である。固定部材１１０は、頭部１１１と、軸部１１２とを有する。頭部１１１は、＋Ｚ方向側から第１基板８１の導電パッド８５および第２基板９１の導電パッド９５に面する。軸部１１２は、頭部１１１よりも細い。軸部１１２には、ねじ山が設けられる。軸部１１２は、第１基板８１の切欠き部Ｎ１および第２基板９１の切欠き部Ｎ２に通され、支持部７１の固定穴７１ｈａに挿入される。

固定部材１１０の頭部１１１と、第１基板８１の導電パッド８５および第２基板９１の導電パッド９５との間には、導電部材１２０が挟まれる。導電部材１２０は、第１基板８１の導電パッド８５および第２基板９１の導電パッド９５を接続する電気接続部材である。導電部材１２０は、例えば金属製のスプリングワッシャである。固定部材１１０の頭部１１１は、導電部材１２０を、第１基板８１の導電パッド８５および第２基板９１の導電パッド９５に向けて押圧する。これにより、導電部材１２０と第１基板８１の導電パッド８５とが接続される。また、導電部材１２０と第２基板９１の導電パッド９５とが接続される。

これにより、第１基板８１の第１導電パッド８５Ａは、第２基板９１の第４導電パッド９５Ａに接続される。また、第１基板８１の第２導電パッド８５Ｂは、第２基板９１の第５導電パッド９５Ｂに接続される。さらに、第１基板８１の第３導電パッド８５Ｃは、第２基板９１の第６導電パッド９５Ｃに接続される。

＜２．３ 陰極に関する第１基板と第２基板の接続構成＞
次に、陰極に関する第１基板８１と第２基板９１の接続構成について説明する。図１９は、第２筐体部材２２を示す下面図である。説明の便宜上、図１９では、導電パッドＣＰＡ，ＣＰＢにハッチングを付す。

本実施形態では、支持部２２Ｃの－Ｚ方向側の端面には、導電パッドＣＰＡが設けられる。導電パッドＣＰＡは、第２筐体部材２２に設けられた電気接続部である。Ｚ方向から見た場合、導電パッドＣＰＡの外形は、支持部２２Ｃの外形と同じである。導電パッドＣＰＡは、支持部２２Ｃの挿通穴２２ｈａの周囲に設けられる。本実施形態では、第２筐体部材２２の絶縁層Ｉ２が一部除去され、除去された部分に導電パッドＣＰＡの一部が埋め込まれる。これにより、導電パッドＣＰＡは、第２筐体部材２２の金属部分Ｍ２に接続される。

支持部２２Ｅの－Ｚ方向側の端面には、導電パッドＣＰＢが設けられる。導電パッドＣＰＢは、第２筐体部材２２に設けられた電気接続部である。Ｚ方向から見た場合、導電パッドＣＰＢの外形は、支持部２２Ｅの外形と同じである。導電パッドＣＰＢは、支持部２２Ｅの挿通穴２２ｈａの周囲に設けられる。本実施形態では、第２筐体部材２２の絶縁層Ｉ２が一部除去され、除去された部分に導電パッドＣＰＢの一部が埋め込まれる。これにより、導電パッドＣＰＢは、第２筐体部材２２の金属部分Ｍ２に接続される。

一方で、支持部２２Ａ、支持部２２Ｂ、支持部２２Ｄ、支持部２２Ｆ、支持部２２Ｇ、および支持部２２Ｈには、導電パッドは設けられていない。

図２０は、図１５中に示された半導体記憶装置１ＡのＦ２０－Ｆ２０線に沿う断面図である。第１基板８１は、導電パッドＣＰＣを有する。導電パッドＣＰＣは、第１基板８１に設けられた電気接続部である。導電パッドＣＰＣは、第１基板８１の第２面８１ｂに設けられる。導電パッドＣＰＣは、Ｚ方向で支持部２２Ｃの導電パッドＣＰＡと面する。導電パッドＣＰＣは、支持部２２Ｃの導電パッドＣＰＡと接することで導電パッドＣＰＡに接続される。導電パッドＣＰＣは、第１基板８１の挿通穴８１Ｃｈの周囲に設けられる（図１６参照）。導電パッドＣＰＣは、第１基板８１のグラウンド層８２Ａに電気的に接続される。

第２基板９１は、導電パッドＣＰＤを有する。導電パッドＣＰＣは、第２基板８２に設けられた電気接続部である。導電パッドＣＰＤは、第２基板９１の第２面９１ｂに設けられる。導電パッドＣＰＤは、Ｚ方向で支持部２２Ｅの導電パッドＣＰＢと面する。導電パッドＣＰＤは、導電パッドＣＰＢと接することで導電パッドＣＰＢに接続される。導電パッドＣＰＤは、挿通穴９１Ｅｈの周囲に設けられる（図１６参照）。導電パッドＣＰＤは、第２基板９１のグラウンド層９２Ａに電気的に接続される。

これにより、第２基板９１のグラウンド層９２Ａから、第２基板９１の導電パッドＣＰＤ、支持部２２Ｅの導電パッドＣＰＢ、第２筐体部材２２の金属部分Ｍ２、支持部２２Ｃの導電パッドＣＰＡ、第１基板８１の導電パッドＣＰＣ、および第１基板８１のグラウンド層８２Ａを含む陰極接続ラインＬ２が形成される。

＜２．４ 機能＞
電源回路部品３５の陽極電源３５ａと、キャパシタ４０Ａの第１端子４１との間には、第１基板８１の配線８６Ｃ、第１基板８１の導電パッド８５Ｃ、導電部材１２０、第２基板９１の導電パッド９５Ｃ、および第２基板９１の配線９６Ｃを含む陽極接続ラインＬ１が形成される（図１７参照）。一方で、キャパシタ４０Ａの第２端子４２と電源回路部品３５の陰極電源３５ｂとの間には、第２基板９１のグラウンド層９２Ａ、第２基板９１の導電パッドＣＰＤ、支持部２２Ｅの導電パッドＣＰＢ、第２筐体部材２２の金属部分Ｍ２、支持部２２Ｃの導電パッドＣＰＡ、第１基板８１の導電パッドＣＰＣ、および第１基板８１のグラウンド層８２Ａを含む陰極接続ラインＬ２が形成される（図２０参照）。

これにより、キャパシタ４０Ａが満充電されるまで、電源回路部品３５から陽極接続ラインＬ１、キャパシタ４０Ａ、陰極接続ラインＬ２を介して電源回路部品３５に戻る電流が流れ、キャパシタ４０Ａが充電される。一方で、ホスト装置から半導体記憶装置１Ａへの電力供給が予期せず遮断された場合、キャパシタ４０Ａにおいて充電されていた電力が、キャパシタ４０Ａから陽極接続ラインＬ１を介して電源回路部品３５に供給される。

＜２．４ 利点＞
本実施形態の構成によれば、キャパシタ４０Ａは、第２基板９１に固定されるとともに、第１基板８１に電気的に接続される。このような構成によれば、以下に示す（１）または（２）のうち少なくとも１つ以上の利点がある。

（１）半導体記憶装置１Ａの製造性の向上を図ることができる。すなわち、本実施形態のようにキャパシタ４０Ａが第１基板８１とは別の第２基板９１に実装されると、第１基板８１にコントローラ３３やメモリ３７などの部品を実装する工程と、第２基板９１にキャパシタ４０Ａを実装する工程とを別々に行うこと（例えば並行して行うこと）ができる。これにより、半導体記憶装置１Ａの製造性の向上を図ることができる。

（２）キャパシタ４０Ａの取り外しが容易になる。例えば不具合解析のために、基板に実装された部品を後で取り外す作業（リワーク）が必要になることがある。本実施形態では、キャパシタ４０Ａは、第２基板９１に固定されるため、キャパシタ４０Ａが第１基板８１に実装される場合と比べて、第１基板８１から容易に分離させることができる。これにより、リワークの作業性を高めることができる。

本実施形態では、第２基板９１は、第１基板８１と比べて積層数が少ない層構成を有する。このような構成によれば、以下に示す（３）または（４）のうち少なくとも１つ以上の利点がある。

（３）半導体記憶装置１Ａの低コスト化を図ることができる。第２基板９１が第１基板８１と比べて積層数が少ない場合、第１基板８１と比べて高価な多層基板である第２基板９１の面積を小さくすることができる。これにより、半導体記憶装置１Ａの低コスト化を図ることができる。

（４）キャパシタ４０Ａの劣化を抑制することができる。ここで、第２基板９１が第１基板８１と比べて積層数が少ない場合、第２基板９１は、第１基板８１と比べて、基板の内部で熱伝導率が高い導電層が閉める割合が少ない。このため、第１基板８１の発熱部品が発する熱が第２基板９１のキャパシタ４０Ａに移動しにくくり、キャパシタ４０Ａの温度上昇が抑制される。これにより、キャパシタ４０Ａの劣化を抑制することができる。

＜２．５ 変形例＞
次に、第２実施形態の変形例について説明する。なお以下に説明する以外の構成は、第２実施形態と同様である。

図２１は、変形例の基板ユニット３０Ａに関連する構成を示す平面図である。本変形例では、複数のキャパシタ４０Ａは、アルミ電解コンデンサである。アルミ電解コンデンサの厚みは、例えばタンタルコンデンサの厚みと比べて２倍以上である。

本変形例では、第２基板９１の第１面９１ａおよび第２面９１ｂの各々は、キャパシタ４０Ａに対応する領域に、第２基板９１のＺ方向の厚さが薄くなる窪み１３１を有する。窪み１３１は、第２基板９１に設けられた窪みである。Ｚ方向から見た場合、キャパシタ４０Ａは、窪み１３１の内側に配置される。

本変形例では、キャパシタ４０Ａの第１端子４１は、第２基板９１のスルーホール１４１に挿入されるリードである。本変形例では、複数のキャパシタ４０Ａの第１端子４１は、互いに電気的に直列に接続される。例えば、複数のキャパシタ４０Ａの第１端子４１は、第２基板９１に設けられた配線９６Ｃによって互いに電気的に直列に接続される。

図２２は、図２１中に示された第２基板９１のＦ２２－Ｆ２２線に沿う断面図である。複数のキャパシタ４０Ａの各々の第２端子４２は、第２基板９１に設けられたスルーホール１５１に挿入されるリードである。複数のキャパシタ４０Ａの各々の第２端子４２は、スルーホール１５１を介して、第２基板９１のグラウンド層９２Ａに接続される。第２基板９１のグラウンド層９２Ａは、上述した第２実施形態と同様に、陰極接続ラインＬ２を介して電源回路部品３５の陰極電源３５ｂに接続される。

このような構成によっても、第２実施形態と同様の利点を得ることができる。本変形例では、第２基板９１は、キャパシタ４０Ａが配置される窪み１３１を有する。このような構成によれば、薄型化に適した構造を提供することができる。

以上、いくつかの実施形態および変形例について説明したが、実施形態および変形例は上記例に限定されない。例えば、２つ以上の実施形態および変形例は、互いに組み合わされて実現されてもよい。

以上説明した少なくともひとつの実施形態によれば、記憶装置は、筐体または筐体に収容された第２基板に固定されるとともに、第１基板に電気的に接続されたキャパシタを有する。このような構成によれば、製造性の向上を図ることができる。

実施形態は例示であり、発明の範囲はそれらに限定されない。

１，１Ａ…半導体記憶装置（記憶装置）、１０…筐体、１０ｐ…開口、１０ｅ１…第１端部、１０ｅ２…第２端部、１１…第１主壁（第１壁部）、１２…第２主壁（第２壁部）、１３…第１側壁、１４…第２側壁、２１…第１筐体部材（第１部材）、２１Ａ…支持部、２１ｈａ…固定穴、２１ｓ…絶縁部、２２…第２筐体部材（第２部材）、Ｍ１，Ｍ２…金属部分、Ｉ１，Ｉ２…絶縁層、３０，３０Ａ…基板ユニット、３１…基板、３７…メモリ、４０，４０Ａ…キャパシタ、５０，５０Ａ，５０Ｂ，５０Ｃ，５０Ｄ…固定部材、６１…窪み、８１…第１基板、９１…第２基板、ＣＰ１…第１導電パッド、ＣＰ２…第２導電パッド、ＣＰ３…第３導電パッド（第１電極）、ＣＰ４…第４導電パッド（第２電極）

Claims (13)

1. 筐体と、
   前記筐体に収容された第１基板と、
   前記第１基板に実装されたメモリと、
   前記筐体または前記筐体に収容された第２基板に固定されるとともに、前記第１基板に電気的に接続されたキャパシタと、
   を備えた記憶装置。
2. 前記キャパシタは、前記筐体に固定されている、
   請求項１に記載の記憶装置。
3. 前記筐体は、前記筐体の内面に設けられた配線を有し、
   前記キャパシタは、前記配線を介して前記第１基板に接続されている、
   請求項２に記載の記憶装置。
4. 前記筐体は、前記第１基板に面する平面部を含む導電部を有し、
   前記配線は、前記導電部を介して前記第１基板に接続されている、
   請求項３に記載の記憶装置。
5. 前記筐体は、第１壁部と、前記第１壁部から前記第１基板の厚さ方向に突出して前記第１基板を支持した支持部とを有し、
   前記導電部は、前記支持部に設けられている、
   請求項４に記載の記憶装置。
6. 前記筐体は、前記第１壁部および前記支持部を含む第１部材と、前記第１基板に対して前記第１壁部とは反対側に位置した第２壁部を含む第２部材と、前記第１部材と前記第２部材とを固定する固定部材とを有し、
   前記支持部は、前記固定部材が挿入される固定穴を有し、
   前記導電部は、前記固定穴の周囲に設けられている、
   請求項５に記載の記憶装置。
7. 前記支持部は、前記導電部と前記固定穴との間に絶縁部を有する、
   請求項６に記載の記憶装置。
8. 前記筐体は、金属部分を有し、
   前記キャパシタの陰極は、前記金属部分に電気的に接続されている、
   請求項３から請求項７のうちいずれか１項に記載の記憶装置。
9. 前記第１基板は、第１面と、前記第１面とは反対側に位置した第２面と、前記第１面に設けられて前記配線を介して前記キャパシタの陽極に接続された第１電極と、前記第２面に設けられて前記金属部分を介して前記キャパシタの陰極に接続された第２電極とを含む、
   請求項８に記載の記憶装置。
10. 前記筐体は、第１壁部と、前記第１壁部から前記第１基板の厚さ方向に突出して前記第１基板を支持した支持部とを有し、
    前記キャパシタは、前記第１基板の厚さ方向で、前記支持部の高さ範囲内に設けられた、
    請求項１から請求項９のうちいずれか１項に記載の記憶装置。
11. 前記筐体は、前記第１基板の厚さ方向で前記第１基板から離れる方向に窪む窪みを有し、
    前記第１基板の厚さ方向から見た場合、前記キャパシタは、前記窪みの内側に位置する、
    請求項１から請求項１０のうちいずれか１項に記載の記憶装置。
12. 前記第２基板は、前記第１基板と比べて積層数が少ない層構成を有し、
    前記キャパシタは、前記第２基板に固定されている、
    請求項１に記載の記憶装置。
13. 前記第２基板は、前記第１基板の長手方向において、前記第１基板と隣り合い、
    前記キャパシタは、前記第２基板に固定されている、
    請求項１に記載の記憶装置。

Images