JP2015012169A5 - プリント回路板及び電子機器 - Google Patents
プリント回路板及び電子機器 Download PDFInfo
- Publication number
- JP2015012169A5 JP2015012169A5 JP2013137013A JP2013137013A JP2015012169A5 JP 2015012169 A5 JP2015012169 A5 JP 2015012169A5 JP 2013137013 A JP2013137013 A JP 2013137013A JP 2013137013 A JP2013137013 A JP 2013137013A JP 2015012169 A5 JP2015012169 A5 JP 2015012169A5
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- conductor pattern
- circuit board
- printed circuit
- area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000005540 biological transmission Effects 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 57
- 239000012212 insulator Substances 0.000 claims 2
Description
本発明は、デジタル信号を送信する送信回路と、デジタル信号の伝送に用いられるプリント配線板とを備えたプリント回路板、及びプリント回路板を備えた電子機器に関する。
Claims (11)
- 複数の導体層が絶縁体層を介して積層されたプリント配線板と、
デジタル信号を送信する送信端子と、グラウンド電位が印加されるグラウンド端子とを有し、前記プリント配線板に実装された送信回路と、を備え、
前記プリント配線板は、
前記複数の導体層のうち、第1導体層に形成され、前記送信回路の送信端子に接続された信号導体パターンと、
前記信号導体パターンに分岐して接続され、複数の共振周波数で共振する共振部と、を有し、
前記共振部は、
前記複数の導体層のうち、前記第1導体層とは異なる第2導体層に形成され、前記送信回路のグラウンド端子に接続されたグラウンド導体パターンと、
前記複数の導体層のうち、前記第1導体層及び前記第2導体層とは異なる第3導体層に形成され、前記グラウンド導体パターンに絶縁体層を介して対向するよう、互いに間隔をあけて並設された複数の導体パターンと、
互いに隣接する前記各導体パターン同士を連結する連結導体と、
前記複数の導体パターンのうち外側に位置する第1導体パターンと、前記信号導体パターンとを連結するヴィア導体と、を有することを特徴とするプリント回路板。 - 前記複数の導体パターンを包囲する最短の包囲線で囲われた包囲領域の包囲面積は、前記共振部が前記デジタル信号の基本周波数の1倍で共振する面積であることを特徴とする請求項1に記載のプリント回路板。
- 前記各導体パターンは、前記各共振周波数が前記デジタル信号の基本周波数の整数倍となるように設定されていることを特徴とする請求項2に記載のプリント回路板。
- 前記複数の導体パターンが、前記第1導体パターンと、前記第1導体パターンに隣接する第2導体パターンとからなり、
前記第1導体パターンが前記包囲面積の1/2であり、前記第2導体パターンが前記包囲面積の1/4であることを特徴とする請求項2又は3に記載のプリント回路板。 - 前記第1導体パターンを、前記第2導体パターンに隣接する側の第1領域と、前記第1領域とは反対側の第2領域とに区分したとき、前記第2領域の面積が、前記包囲面積の1/4の面積であり、
前記ヴィア導体は、前記第1導体パターンの第2領域に接続されていることを特徴とする請求項4に記載のプリント回路板。 - 前記複数の導体パターンが、前記第1導体パターンと、前記第1導体パターンに隣接する第2導体パターンと、前記第2導体パターンに隣接する第3導体パターンとからなり、
前記第1導体パターンが前記包囲面積の1/4であり、前記第2導体パターンが前記包囲面積の5/36であり、前記第3導体パターンが前記包囲面積の1/4であり、
前記包囲領域における前記第1導体パターンと前記第2導体パターンとの間の面積が、前記包囲面積の1/9であり、前記包囲領域における前記第2導体パターンと前記第3導体パターンとの間の面積が、前記包囲面積の1/4であることを特徴とする請求項2又は3に記載のプリント回路板。 - 前記第1導体パターンを、前記第2導体パターンに隣接する側の第1領域と、前記第1領域とは反対側の第2領域とに区分したとき、前記第2領域の面積が前記包囲面積の1/9であり、
前記ヴィア導体は、前記第1導体パターンの第2領域に接続されていることを特徴とする請求項6に記載のプリント回路板。 - 前記複数の導体パターンは、それぞれ長方形状に形成されており、幅方向に沿って互いに間隔をあけて配置され、幅方向に直交する長さ方向で同一の長さに形成されていることを特徴とする請求項1乃至7のいずれか1項に記載のプリント回路板。
- 前記連結導体が、前記第3導体層に形成された線状の導体であることを特徴とする請求項1乃至8のいずれか1項に記載のプリント回路板。
- 前記ヴィア導体と前記第1導体パターンとの接続部分が、前記連結導体の延びる方向に沿う直線上にあることを特徴とする請求項9に記載のプリント回路板。
- 請求項1乃至10のいずれか1項に記載のプリント回路板を備えた電子機器。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013137013A JP6249648B2 (ja) | 2013-06-28 | 2013-06-28 | プリント回路板及び電子機器 |
US14/895,925 US10251274B2 (en) | 2013-06-28 | 2014-06-23 | Printed circuit board |
PCT/JP2014/067293 WO2014208763A1 (en) | 2013-06-28 | 2014-06-23 | Printed circuit board |
US16/281,435 US10721821B2 (en) | 2013-06-28 | 2019-02-21 | Printed circuit board |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013137013A JP6249648B2 (ja) | 2013-06-28 | 2013-06-28 | プリント回路板及び電子機器 |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2015012169A JP2015012169A (ja) | 2015-01-19 |
JP2015012169A5 true JP2015012169A5 (ja) | 2016-08-12 |
JP6249648B2 JP6249648B2 (ja) | 2017-12-20 |
Family
ID=52142085
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013137013A Active JP6249648B2 (ja) | 2013-06-28 | 2013-06-28 | プリント回路板及び電子機器 |
Country Status (3)
Country | Link |
---|---|
US (2) | US10251274B2 (ja) |
JP (1) | JP6249648B2 (ja) |
WO (1) | WO2014208763A1 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6249648B2 (ja) * | 2013-06-28 | 2017-12-20 | キヤノン株式会社 | プリント回路板及び電子機器 |
DE102016103447A1 (de) * | 2016-02-26 | 2017-08-31 | Epcos Ag | Filterbauelement und Verwendung eines Filterbauelements |
JP6826467B2 (ja) * | 2017-03-10 | 2021-02-03 | ルネサスエレクトロニクス株式会社 | 電子装置 |
CN110914976B (zh) * | 2017-07-20 | 2023-12-08 | 株式会社村田制作所 | 电路模块 |
US10637871B2 (en) * | 2017-07-25 | 2020-04-28 | Oracle International Corporation | Location-based authentication |
Family Cites Families (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH07142871A (ja) | 1993-11-17 | 1995-06-02 | Matsushita Electric Ind Co Ltd | プリント基板 |
JP2000077852A (ja) * | 1998-08-31 | 2000-03-14 | Kyocera Corp | 配線基板 |
JP2001127506A (ja) * | 1999-10-29 | 2001-05-11 | Kyocera Corp | 高周波回路基板 |
JP3531621B2 (ja) * | 2001-04-12 | 2004-05-31 | 日本電気株式会社 | 携帯型無線利用機器 |
JP2006314046A (ja) * | 2005-05-09 | 2006-11-16 | Mitsubishi Electric Corp | プリント配線板 |
JP2009232168A (ja) * | 2008-03-24 | 2009-10-08 | Kyocera Corp | ダイプレクサならびにそれを用いた無線通信モジュールおよび無線通信機器 |
JP2011066822A (ja) * | 2009-09-18 | 2011-03-31 | Fujitsu Ltd | フィルタ及び増幅回路 |
JPWO2011122502A1 (ja) * | 2010-03-30 | 2013-07-08 | 日本電気株式会社 | ノイズ抑制構造 |
JP2012038863A (ja) * | 2010-08-05 | 2012-02-23 | Nec Corp | 多層回路基板、多層回路基板が搭載された回路モジュール及び電子装置 |
WO2012147803A1 (ja) * | 2011-04-28 | 2012-11-01 | 日本電気株式会社 | ノイズ抑制構造を有する回路基板 |
US20140132371A1 (en) * | 2011-06-22 | 2014-05-15 | Nec Corporation | Noise suppression device and multilayer printed circuit board carrying same |
US9468090B2 (en) * | 2012-10-29 | 2016-10-11 | Cisco Technology, Inc. | Current redistribution in a printed circuit board |
WO2014178295A1 (ja) * | 2013-04-30 | 2014-11-06 | 株式会社村田製作所 | 高周波伝送線路 |
JP6249648B2 (ja) * | 2013-06-28 | 2017-12-20 | キヤノン株式会社 | プリント回路板及び電子機器 |
JP5969961B2 (ja) * | 2013-07-12 | 2016-08-17 | 富士フイルム株式会社 | 配線基板 |
US9620841B2 (en) * | 2014-06-13 | 2017-04-11 | Nxp Usa, Inc. | Radio frequency coupling structure |
US20160104934A1 (en) * | 2014-10-10 | 2016-04-14 | Samsung Electro-Mechanics Co., Ltd. | Antenna, antenna package, and communications module |
US9537199B2 (en) * | 2015-03-19 | 2017-01-03 | International Business Machines Corporation | Package structure having an integrated waveguide configured to communicate between first and second integrated circuit chips |
JP6633562B2 (ja) * | 2017-03-17 | 2020-01-22 | 株式会社東芝 | 高周波回路 |
-
2013
- 2013-06-28 JP JP2013137013A patent/JP6249648B2/ja active Active
-
2014
- 2014-06-23 US US14/895,925 patent/US10251274B2/en not_active Expired - Fee Related
- 2014-06-23 WO PCT/JP2014/067293 patent/WO2014208763A1/en active Application Filing
-
2019
- 2019-02-21 US US16/281,435 patent/US10721821B2/en active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI417008B (zh) | 印刷電路板及其共模濾波器 | |
JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
JP2014082455A5 (ja) | フレキシブル基板、基板接続構造及び光モジュール | |
JP2015012169A5 (ja) | プリント回路板及び電子機器 | |
JP2014039162A5 (ja) | ||
JP2013225610A5 (ja) | ||
JP2014225640A5 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP2014103236A5 (ja) | プリント配線板、プリント回路板及び電子機器 | |
JP2015532570A5 (ja) | ||
JP2012129443A5 (ja) | ||
JP2017130832A5 (ja) | ||
JP2015079911A5 (ja) | 車両電子装置 | |
WO2015015319A3 (en) | Architecture of spare wiring structures for improved engineering change orders | |
JP2015026652A5 (ja) | ||
JP2016134809A5 (ja) | ||
JP2013149758A5 (ja) | ||
JP2019096691A5 (ja) | ||
JP2016181816A5 (ja) | ||
JP4877791B2 (ja) | 配線回路基板 | |
JP2011181642A5 (ja) | ||
JP2018514164A5 (ja) | ||
JP2015035531A5 (ja) | ||
JP2014090170A5 (ja) | ||
JP2011249870A5 (ja) | ||
JP2014225642A5 (ja) |