JP2019096691A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2019096691A5 JP2019096691A5 JP2017223643A JP2017223643A JP2019096691A5 JP 2019096691 A5 JP2019096691 A5 JP 2019096691A5 JP 2017223643 A JP2017223643 A JP 2017223643A JP 2017223643 A JP2017223643 A JP 2017223643A JP 2019096691 A5 JP2019096691 A5 JP 2019096691A5
- Authority
- JP
- Japan
- Prior art keywords
- pair
- differential signal
- vias
- dielectric
- ground conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004020 conductor Substances 0.000 claims 30
- 230000005540 biological transmission Effects 0.000 claims 10
- 230000003287 optical Effects 0.000 claims 8
- 230000001702 transmitter Effects 0.000 claims 3
- 239000000758 substrate Substances 0.000 claims 2
Claims (8)
- 誘電体と、
前記誘電体を貫通するように設けられるＮ個（Ｎは２以上の整数）の差動信号ビアの対と、
前記誘電体の第一面上に設けられるＮ個の第一ストリップ導体対と、
前記誘電体の内部に設けられて前記Ｎ個の第一ストリップ導体対および前記誘電体とそれぞれＮ個の第一差動伝送線路を構成する第一接地導体層と、
前記誘電体の第二面上に設けられるＮ個の第二ストリップ導体対と、
前記誘電体の内部に設けられて前記Ｎ個の第二ストリップ導体対および前記誘電体とそれぞれＮ個の第二差動伝送線路を構成する第二接地導体層と、
を有し、
前記Ｎ個の第一ストリップ導体対と第二ストリップ導体対は前記Ｎ個の差動信号ビアの対を介して各々が接続され、
前記第一接地導体層は、前記Ｎ個の差動信号ビアの対と絶縁するための単一の第一開口を備え、と前記第二接地導体層は、前記Ｎ個の差動信号ビアの対と絶縁するための単一の第二開口を備え、
前記Ｎ個の差動信号ビアの対は、前記単一の第一及び第二開口を貫通するとともに、前記第一及び第二開口内で一の方向に沿って配置される、
プリント回路基板。 - 請求項１に記載のプリント回路基板であって、
前記Ｎ個の差動信号ビアの対のそれぞれを取り囲むように配置される（２Ｎ+２）個の接地導体ビアをさらに有し、
前記（２Ｎ+２）個の接地導体ビアのうちの２個の接地導体ビアは、前記Ｎ個の差動信号ビアの対のうちの隣接する２つの差動信号ビアの対との間に、前記第一及び第二開口を挟んで対向するよう配置され、
前記（２Ｎ+２）個の接地導体ビアは前記第一及び第二開口の外側において前記第一及び第二接地導体層に接続する、
ことを特徴とするプリント回路基板。 - 請求項１に記載のプリント回路基板であって、
前記Ｎ個の差動信号ビアの対のうち、隣接する二つの差動信号ビアの対の中心間距離Ｄ１、前記隣接する二つの差動信号ビアの対に接続される隣接する二つの第一差動伝送線路の中心間距離Ｐとする場合、（Ｄ１，Ｐ）は、（０．６ｍｍ，１．２ｍｍ）、（０．９ｍ
ｍ，１．６ｍｍ）、（１．２ｍｍ，２．２ｍｍ）、（０．６ｍｍ，２．２ｍｍ）を頂点と
する四角形の辺上又は該四角形の範囲の側に位置する、
ことを特徴とするプリント回路基板。 - 誘電体と、
前記誘電体を貫通するように設けられるＮ個（Ｎは２以上の整数）の差動信号ビアの対と、
前記誘電体の第一面上に設けられるＮ個の第一ストリップ導体対と、
前記誘電体の内部に設けられて前記Ｎ個の第一ストリップ導体対および前記誘電体とそれぞれＮ個の第一差動伝送線路を構成する第一接地導体層と、
前記誘電体の第二面上に設けられるＮ個の第二ストリップ導体対と、
前記誘電体の内部に設けられて前記Ｎ個の第二ストリップ導体対および前記誘電体とそれぞれＮ個の第二差動伝送線路を構成する第二接地導体層と、
を有し、
前記Ｎ個の第一ストリップ導体対と第二ストリップ導体対は前記Ｎ個の差動信号ビアの対を介して各々が接続され、
前記Ｎ個の差動信号ビアの対のうち、隣接する二つの差動信号ビアの対の中心間距離Ｄ１、前記隣接する二つの差動信号ビアの対に接続される隣接する二つの第一差動伝送線路の中心間距離Ｐとする場合、（Ｄ１，Ｐ）は、（０．６ｍｍ，１．２ｍｍ）、（０．９ｍ
ｍ，１．６ｍｍ）、（１．２ｍｍ，２．２ｍｍ）、（０．６ｍｍ，２．２ｍｍ）を頂点と
する四角形の辺上又は該四角形の範囲の側に位置する、
ことを特徴とするプリント回路基板。 - 請求項４に記載のプリント回路基板であって、
前記第一接地導体層は、前記Ｎ個の差動信号ビアの対と絶縁するための単一の第一開口を備え、と前記第二接地導体層は、前記Ｎ個の差動信号ビアの対と絶縁するための単一の第二開口を備え、
前記Ｎ個の差動信号ビアの対は、前記単一の第一及び第二開口を貫通するとともに、前記第一及び第二開口内で一の方向に沿って配置される、
ことを特徴とするプリント回路基板。 - 請求項４に記載のプリント回路基板であって、
前記Ｎ個の差動信号ビアの対のそれぞれを取り囲むように配置される（２Ｎ+２）個の接地導体ビアをさらに有し、
前記（２Ｎ+２）個の接地導体ビアのうちの２個の接地導体ビアは、前記Ｎ個の差動信号ビアの対のうちの隣接する２つの差動信号ビアの対との間に、前記第一及び第二開口を挟んで対向するよう配置され、
前記（２Ｎ+２）個の接地導体ビアは前記第一及び第二開口の外側において前記第一及び第二接地導体層に接続する、
ことを特徴とするプリント回路基板。 - 請求項１または４に記載のプリント回路基板を備える光送受信器。
- 請求項７に記載の光送受信器であって、
光信号を出力する光送信サブアセンブリと、
入力される光信号を電気信号に変換する光受信サブアセンブリと、
Ｎ個の第三差動伝送線路が形成されたフレキシブル基板と、
ＩＣと、
前記プリント回路基板、前記光受信サブアセンブリ、前記フレキシブル基板、そして前記ＩＣを格納するケースと、をさらに備え、
前記電気信号は、前記フレキシブル基板の前記第三差動伝送線路を介して前記プリント回路基板の前記第一差動伝送線路に接続される、
ことを特徴とする光送受信器。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017223643A JP6894352B2 (ja) | 2017-11-21 | 2017-11-21 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
| US16/185,036 US10470293B2 (en) | 2017-11-21 | 2018-11-09 | Printed circuit board and optical transceiver with the printed circuit board |
| US16/673,239 US11057986B2 (en) | 2017-11-21 | 2019-11-04 | Printed circuit board and optical transceiver with the printed circuit board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2017223643A JP6894352B2 (ja) | 2017-11-21 | 2017-11-21 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2019096691A JP2019096691A (ja) | 2019-06-20 |
| JP2019096691A5 true JP2019096691A5 (ja) | 2021-01-07 |
| JP6894352B2 JP6894352B2 (ja) | 2021-06-30 |
Family
ID=66534686
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2017223643A Active JP6894352B2 (ja) | 2017-11-21 | 2017-11-21 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US10470293B2 (ja) |
| JP (1) | JP6894352B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP6894352B2 (ja) | 2017-11-21 | 2021-06-30 | 日本ルメンタム株式会社 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
| JP7151567B2 (ja) * | 2019-03-14 | 2022-10-12 | 株式会社オートネットワーク技術研究所 | 回路装置及び電子制御ユニットと回路装置との接続構造 |
| CN113133186A (zh) * | 2021-04-15 | 2021-07-16 | 山东英信计算机技术有限公司 | 一种基于PCIe 5.0协议的高密连接器PCB结构 |
| US11924964B2 (en) * | 2022-04-07 | 2024-03-05 | Western Digital Technologies, Inc. | Printed circuit board for galvanic effect reduction |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1721496A2 (en) * | 2004-02-13 | 2006-11-15 | Molex Incorporated | Preferential ground and via exit structures for printed circuit boards |
| JP2005243864A (ja) * | 2004-02-26 | 2005-09-08 | Kyocera Corp | 配線基板 |
| JP4852979B2 (ja) * | 2005-10-31 | 2012-01-11 | ソニー株式会社 | フレックスリジッド基板、光送受信モジュール及び光送受信装置 |
| WO2008047852A1 (en) * | 2006-10-13 | 2008-04-24 | Nec Corporation | Multilayer substrate |
| US7999192B2 (en) * | 2007-03-14 | 2011-08-16 | Amphenol Corporation | Adjacent plated through holes with staggered couplings for crosstalk reduction in high speed printed circuit boards |
| JP4625822B2 (ja) * | 2007-03-16 | 2011-02-02 | 株式会社東芝 | 半導体記憶装置及びその製造方法 |
| WO2008133010A1 (ja) * | 2007-04-12 | 2008-11-06 | Nec Corporation | フィルタ回路素子及び電子回路装置 |
| JP4892514B2 (ja) * | 2008-04-22 | 2012-03-07 | 日本オプネクスト株式会社 | 光通信モジュールおよびフレキシブルプリント基板 |
| JP5216147B2 (ja) * | 2011-03-08 | 2013-06-19 | 日本オクラロ株式会社 | 差動伝送回路、光送受信モジュール、及び情報処理装置 |
| JP2014138015A (ja) | 2013-01-15 | 2014-07-28 | Fujitsu Ltd | プリント基板及びプリント基板の製造方法 |
| JP5983780B2 (ja) * | 2013-01-24 | 2016-09-06 | 日本電気株式会社 | プリント配線基板、電子機器及び配線接続方法 |
| US9554455B2 (en) | 2014-06-09 | 2017-01-24 | Hirose Electric Co., Ltd. | Method and apparatus for reducing far-end crosstalk in electrical connectors |
| JP6894352B2 (ja) | 2017-11-21 | 2021-06-30 | 日本ルメンタム株式会社 | プリント回路基板及び当該プリント回路基板を備える光送受信器 |
-
2017
- 2017-11-21 JP JP2017223643A patent/JP6894352B2/ja active Active
-
2018
- 2018-11-09 US US16/185,036 patent/US10470293B2/en active Active
-
2019
- 2019-11-04 US US16/673,239 patent/US11057986B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2019096691A5 (ja) | ||
| JP6252699B2 (ja) | 伝送線路およびフラットケーブル | |
| JP2014082455A5 (ja) | フレキシブル基板、基板接続構造及び光モジュール | |
| JP2014225640A5 (ja) | プリント配線板、プリント回路板及び電子機器 | |
| TW201711536A (zh) | 柔性線路板及其製作方法 | |
| SG135065A1 (en) | Conductive vias having two or more elements for providing communication between traces in different substrate planes, semiconductor device assemblies including such vias, and accompanying methods | |
| JP2013225610A5 (ja) | ||
| JP2018050076A5 (ja) | ||
| JP2017130832A5 (ja) | ||
| JP2012238848A5 (ja) | ||
| JP2014103236A5 (ja) | プリント配線板、プリント回路板及び電子機器 | |
| JP2012129443A5 (ja) | ||
| WO2007050429A3 (en) | Array interconnect for improved directivity | |
| JP2015198350A5 (ja) | ||
| JP6011065B2 (ja) | 伝送線路 | |
| TWI445462B (zh) | 軟性電路板 | |
| JP2017117890A5 (ja) | ||
| JP2015012169A5 (ja) | プリント回路板及び電子機器 | |
| JP6176400B2 (ja) | 伝送線路部材 | |
| JP2006050657A5 (ja) | ||
| JP2005277028A (ja) | 高速伝送用基板構造 | |
| JP2016066946A (ja) | 信号伝送用ケーブル | |
| JP6206347B2 (ja) | アクティブケーブル | |
| JP2017539068A5 (ja) | ||
| TWI450657B (zh) | 印刷電路板 |