JP6406423B2

JP6406423B2 - 電子部品

Info

Publication number: JP6406423B2
Application number: JP2017501968A
Authority: JP
Inventors: 祐介向井
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2015-02-23
Filing date: 2016-01-08
Publication date: 2018-10-17
Anticipated expiration: 2036-01-08
Also published as: CN107251424A; TWI587629B; TW201640822A; JPWO2016136295A1; US10389330B2; CN107251424B; US20170338789A1; WO2016136295A1

Description

本発明は、電子部品に関し、より特定的には、フィルタ回路を備えた電子部品に関する。

従来の電子部品としては、例えば、特許文献１に記載の電子部品が知られている。該電子部品は、積層体及び第１のランド電極ないし第３のランド電極を備えている。第１のランド電極ないし第３のランド電極は、長方形状をなしており、積層体の底面に設けられている。

特許文献１に示す電子部品では、小型化の要望が存在する。電子部品を小型化すると、隣り合う第１のランド電極ないし第３のランド電極の間隔も小さくなる。そのため、例えば、第１のランド電極から入力した高周波信号が、積層体内部の回路を通過せずに、第２のランド電極又は第３のランド電極から出力するおそれがある。すなわち、第１のランド電極ないし第３のランド電極の間でのアイソレーションが低下するという問題がある。

国際公開第２０１２／０１１３７０号

そこで、本発明の目的は、入出力端子間のアイソレーションを向上させることができる電子部品を提供することである。

本発明の一形態に係る電子部品は、複数の絶縁体層が積層方向に積層されることにより構成され、かつ、回路基板への実装時に該回路基板と対向する実装面を有する積層体と、前記実装面に設けられ、かつ、互いに隣り合う第１の入出力端子及び第２の入出力端子と、グランド端子と、前記積層体に設けられている第１のフィルタ回路であって、前記第１の入出力端子と前記第２の入出力端子との間に電気的に接続されている第１のフィルタ回路と、前記積層方向において前記第１のフィルタ回路と前記実装面との間に設けられているグランド導体層であって、該積層方向から平面視したときに、前記第１の入出力端子及び前記第２の入出力端子と重なっていると共に、前記グランド端子に接続されているグランド導体層と、を備えており、前記グランド導体層は、前記積層方向から平面視したときに、前記第１の入出力端子及び前記第２の入出力端子と重なっている容量部と、前記容量部と前記グランド端子とに接続されているインダクタ部と、を含んでいること、を特徴とする。
本発明の他の形態に係る電子部品は、複数の絶縁体層が積層方向に積層されることにより構成され、かつ、回路基板への実装時に該回路基板と対向する実装面を有する積層体と、前記実装面に設けられ、かつ、互いに隣り合う第１の入出力端子及び第２の入出力端子と、グランド端子と、前記積層体に設けられている第１のフィルタ回路であって、前記第１の入出力端子と前記第２の入出力端子との間に電気的に接続されている第１のフィルタ回路と、前記積層方向において前記第１のフィルタ回路と前記実装面との間に設けられているグランド導体層であって、該積層方向から平面視したときに、前記第１の入出力端子及び前記第２の入出力端子と重なっていると共に、前記グランド端子に接続されているグランド導体層と、前記実装面に設けられている第３の入出力端子と、前記積層体に設けられているハイパスフィルタであって、前記第１の入出力端子と前記第３の入出力端子との間に接続されているハイパスフィルタと、を備えており、前記グランド導体層は、前記積層方向から平面視したときに、前記第３の入出力端子とは重なっていること、を特徴とする。

本発明によれば、入出力端子間のアイソレーションを向上させることができる。

一実施形態に係る電子部品１０の等価回路図である。電子部品１０の外観斜視図である。電子部品１０の分解斜視図である。第１の通過特性を示したグラフである。第２の通過特性を示したグラフである。第１の通過特性を示したグラフである。第２の通過特性を示したグラフである。電子部品１０ａの等価回路図である。電子部品１０ａの分解斜視図である。電子部品１０ａの通過特性を示したグラフである。

以下に、本発明の実施形態に係る電子部品について図面を参照しながら説明する。

（電子部品の構成）
まず、一実施形態に係る電子部品１０の回路構成について図面を参照しながら説明する。図１は、一実施形態に係る電子部品１０の等価回路図である。

電子部品１０は、ダイプレクサであり、図１に示すように、信号経路ＳＬ１〜ＳＬ３、外部電極１４ａ〜１４ｄ、インダクタＬ１〜Ｌ４及びコンデンサＣ１〜Ｃ６を備えている。

外部電極１４ａ〜１４ｃは、高周波信号の入出力端子である。外部電極１４ｄは、接地電位に接続されるグランド端子である。信号経路ＳＬ１の一端は、外部電極１４ａに接続されている。信号経路ＳＬ１の他端は、信号経路ＳＬ２，ＳＬ３の一端に接続されている。信号経路ＳＬ２の他端は、外部電極１４ｂに接続されている。信号経路ＳＬ３の他端は、外部電極１４ｃに接続されている。すなわち、電子部品１０は、信号経路ＳＬ１から２本の信号経路ＳＬ２，ＳＬ３に枝分かれした構造を有している。

インダクタＬ１は、信号経路ＳＬ２に設けられている。インダクタＬ２とコンデンサＣ１とは、直列接続されることにより、ＬＣ直列共振器ＬＣ１を構成している。ＬＣ直列共振器ＬＣ１の一端は、インダクタＬ１と外部電極１４ｂとの間において、信号経路ＳＬ２に接続されている。ＬＣ直列共振器ＬＣ１の他端は、外部電極１４ｄに接続されている。

コンデンサＣ６（第２のコンデンサの一例）とインダクタＬ４（第１のインダクタの一例）とは、直列接続されることにより、ＬＣ直列共振器ＬＣ４（第２のＬＣ直列共振器の一例）を構成している。ＬＣ直列共振器ＬＣ４の一端は、インダクタＬ１と外部電極１４ｂとの間において、信号経路ＳＬ２に接続されている。ＬＣ直列共振器ＬＣ４の他端は、外部電極１４ｄに接続されている。

以上のように構成されたインダクタＬ１及びＬＣ直列共振器ＬＣ１，ＬＣ４は、外部電極１４ａ（第１の入出力端子の一例）と外部電極１４ｂ（第２の入出力端子の一例）との間に電気的に接続されているローパスフィルタ（第１のフィルタ回路の一例）を構成している。

コンデンサＣ２，Ｃ４は、信号経路ＳＬ３において直列接続されている。コンデンサＣ３及びインダクタＬ３とは、直列接続されることにより、ＬＣ直列共振器ＬＣ２を構成している。ＬＣ直列共振器ＬＣ２の一端は、コンデンサＣ２とコンデンサＣ４との間において、信号経路ＳＬ３に接続されている。ＬＣ直列共振器ＬＣ２の他端は、外部電極１４ｄに接続されている。

以上のように構成されたコンデンサＣ２，Ｃ４及びＬＣ直列共振器ＬＣ２は、外部電極１４ａと外部電極１４ｃ（第３の入出力端子）との間に接続されているハイパスフィルタを構成している。

コンデンサＣ５（第１のコンデンサの一例）とインダクタＬ４（第１のインダクタの一例）とは、直列接続されることにより、ＬＣ直列共振器ＬＣ３（第１のＬＣ直列共振器の一例）を構成している。ＬＣ直列共振器ＬＣ３の一端は、信号経路ＳＬ１に接続されている。ＬＣ直列共振器ＬＣ３の他端は、外部電極１４ｄに接続されている。

以上のように構成された電子部品１０は、前記の通り、ダイプレクサとして機能する。例えば、外部電極１４ａから入力してきた高周波信号のうち、相対的に低い周波数帯域（例えば、２ＧＨｚ付近）の高周波信号は、外部電極１４ｂから出力する。外部電極１４ａから入力してきた高周波信号のうち、相対的に高い周波数帯域（例えば、５ＧＨｚ〜６ＧＨｚ）の高周波信号は、外部電極１４ｃから出力する。

（電子部品の具体的構成）
次に、電子部品１０の具体的な構成について図面を参照しながら説明する。図２は、電子部品１０の外観斜視図である。図３は、電子部品１０の分解斜視図である。電子部品１０において、積層体１２の積層方向を上下方向と定義する。また、電子部品１０を上側から平面視したときに、電子部品１０の上面の長辺が延在する方向を左右方向と定義し、電子部品１０の上面の短辺が延在する方向を前後方向と定義する。

電子部品１０は、図２及び図３に示すように、積層体１２、外部電極１４ａ〜１４ｄ、インダクタ導体層１８ａ〜１８ｄ，２０ａ〜２０ｃ，３６ａ〜３６ｃ、コンデンサ導体層２２，２４，２６，２８，３０，３２，３４及びビアホール導体ｖ１〜ｖ９を備えている。

積層体１２は、直方体状をなしており、絶縁体層１６ａ〜１６ｐ（複数の絶縁体層の一例）が上側から下側へとこの順に積層されることにより構成されている。積層体１２の底面は、電子部品１０が回路基板に実装される際に回路基板と対向する実装面である。

絶縁体層１６ａ〜１６ｐは、上側から平面視したときに、左右方向に延在する長方形状をなしており、例えば、セラミック等により作製されている。以下では、絶縁体層１６ａ〜１６ｐの上面を表面と呼び、絶縁体層１６ａ〜１６ｐの下面を裏面と呼ぶ。

外部電極１４ａは、底面部１１４ａ及び側面部１１５ａを含んでいる。底面部１１４ａは、積層体１２の底面の右後ろの角に接するように該底面上に設けられており、長方形状をなしている。側面部１１５ａは、積層体１２の後面の右側の辺に沿って上下方向に延在するように、上下方向に実質的に平行な該後面（側面の一例）上に設けられており、長方形状をなしている。

外部電極１４ｂは、底面部１１４ｂ及び側面部１１５ｂを含んでいる。底面部１１４ｂは、積層体１２の底面の右前の角に接するように該底面上に設けられており、長方形状をなしている。側面部１１５ｂは、積層体１２の前面の右側の辺に沿って上下方向に延在するように、上下方向に実質的に平行な該前面（側面の一例）上に設けられており、長方形状をなしている。これにより、底面部１１４ｂは、底面部１１４ａと実装面において隣り合っている。底面部１１４ａと底面部１１４ｂとの間隔は、底面部１１４ａ，１１４ｂの前後方向の幅よりも小さい。

外部電極１４ｃは、底面部１１４ｃ及び側面部１１５ｃを含んでいる。底面部１１４ｃは、積層体１２の底面の左後ろの角に接するように該底面上に設けられており、長方形状をなしている。側面部１１５ｃは、積層体１２の後面の左側の辺に沿って上下方向に延在するように、上下方向に実質的に平行な該後面（側面の一例）上に設けられており、長方形状をなしている。

外部電極１４ｄは、底面部１１４ｄ及び側面部１１５ｄを含んでいる。底面部１１４ｄは、積層体１２の底面の左前の角に接するように該底面上に設けられており、長方形状をなしている。側面部１１５ｄは、積層体１２の前面の左側の辺に沿って上下方向に延在するように、上下方向に実質的に平行な該前面（側面の一例）上に設けられており、長方形状をなしている。これにより、底面部１１４ｄは、底面部１１４ｂと実装面において隣り合っている。底面部１１４ｃと底面部１１４ｄとの間隔は、底面部１１４ｃ，１１４ｄの前後方向の幅よりも小さい。

外部電極１４ａ〜１４ｄは、例えば、銅等からなる下地電極上にＮｉめっきが施された後にＡｕめっきが施されることにより作製されている。また、Ｎｉめっきを施す前にＳｎメッキを施してもよい。

インダクタ導体層１８ａ〜１８ｄは、絶縁体層１６ｂ，１６ｄ〜１６ｆの表面の右半分の領域に設けられている線状の導体層である。インダクタ導体層１８ａ〜１８ｄはそれぞれ、長方形状の環状の一部が切り欠かれた形状をなしており、上側から平面視したときに、互いに重なり合うことにより、長方形状の環状の軌道を形成している。以下では、インダクタ導体層１８ａ〜１８ｄにおいて、時計回り方向の上流側の端部を上流端と呼び、時計回り方向の下流側の端部を下流端と呼ぶ。インダクタ導体層１８ａの下流端は、絶縁体層１６ｂの前側の辺の右端近傍に引き出されており、側面部１１５ｂに接続されている。インダクタ導体層１８ｄの上流端は、絶縁体層１６ｆの後ろ側の辺の右端近傍に引き出されており、側面部１１５ａ（第１の入出力端子において、積層体の側面に設けられた部分の一例）に接続されている。

ビアホール導体ｖ１は、絶縁体層１６ｂ，１６ｃを上下方向に貫通しており、インダクタ導体層１８ａの上流端とインダクタ導体層１８ｂの下流端とを接続している。ビアホール導体ｖ２は、絶縁体層１６ｄを上下方向に貫通しており、インダクタ導体層１８ｂの上流端とインダクタ導体層１８ｃの下流端とを接続している。ビアホール導体ｖ３は、絶縁体層１６ｅを上下方向に貫通しており、インダクタ導体層１８ｃの上流端とインダクタ導体層１８ｄの下流端とを接続している。

以上のようなインダクタ導体層１８ａ〜１８ｄ及びビアホール導体ｖ１〜ｖ３は、インダクタＬ１を構成している。インダクタＬ１は、上側から平面視したときに、時計回り方向に周回しながら、上側に向かって進行する螺旋状をなしている。

インダクタ導体層２０ａ〜２０ｃは、絶縁体層１６ｊ〜１６ｌの表面における右半分の領域に設けられている線状の導体層である。インダクタ導体層２０ａ〜２０ｃはそれぞれ、長方形状の環状の一部が切り欠かれた形状をなしており、上側から平面視したときに、互いに重なり合うことにより、長方形状の環状の軌道を形成している。以下では、インダクタ導体層２０ａ〜２０ｃにおいて、反時計回り方向の上流側の端部を上流端と呼び、反時計回り方向の下流側の端部を下流端と呼ぶ。インダクタ導体層２０ａの上流端は、絶縁体層１６ｊの前側の辺の右端近傍に引き出されており、側面部１１５ｂ（第２の入出力端子において、積層体の側面に設けられた部分の一例）に接続されている。

ビアホール導体ｖ４は、絶縁体層１６ｊを上下方向に貫通しており、インダクタ導体層２０ａの下流端とインダクタ導体層２０ｂの上流端とを接続している。ビアホール導体ｖ５は、絶縁体層１６ｋを上下方向に貫通しており、インダクタ導体層２０ｂの下流端とインダクタ導体層２０ｃの上流端とを接続している。

以上のようなインダクタ導体層２０ａ〜２０ｃ及びビアホール導体ｖ４，ｖ５は、インダクタＬ２を構成している。インダクタＬ２は、上側から平面視したときに、反時計回り方向に周回しながら、下側に向かって進行する螺旋状をなしている。

コンデンサ導体層２２は、絶縁体層１６ｎの表面に設けられており、Ｌ字型をなしている。具体的には、コンデンサ導体層２２は、前側に向かって延在した後に、左側に向かって折れ曲がっている。コンデンサ導体層２６は、絶縁体層１６ｍの表面における左前の角近傍に設けられており、長方形状をなしている。コンデンサ導体層２６は、絶縁体層１６ｍの前側の辺の左端近傍に引き出されており、側面部１１５ｄに接続されている。コンデンサ導体層２２とコンデンサ導体層２６とは、上側から平面視したときに重なっており、コンデンサＣ１を構成している。

ビアホール導体ｖ６は、絶縁体層１６ｌ，１６ｍを上下方向に貫通しており、インダクタ導体層２０ｃの下流端とコンデンサ導体層２２とを接続している。これにより、インダクタＬ２とコンデンサＣ１とが直列接続されている。

コンデンサ導体層２８は、絶縁体層１６ｇの表面における中央近傍に設けられている。また、コンデンサ導体層２８は、絶縁体層１６ｇの後ろ側の辺の右端近傍に引き出されており、側面部１１５ａに接続されている。コンデンサ導体層３２は、絶縁体層１６ｉの表面における左後ろの角近傍に設けられている。また、コンデンサ導体層３２は、絶縁体層１６ｉの後ろ側の辺の左端近傍に引き出されており、側面部１１５ｃに接続されている。コンデンサ導体層３０は、絶縁体層１６ｈの表面における左半分の領域に設けられており、長方形状をなしている。コンデンサ導体層２８とコンデンサ導体層３０とは、上側から平面視したときに重なっており、コンデンサＣ２を構成している。また、コンデンサ導体層３０とコンデンサ導体層３２とは、上側から平面視したときに重なっており、コンデンサ導体層３０，３２は、コンデンサＣ４を構成している。

コンデンサ導体層３４は、絶縁体層１６ｇの表面における左半分の領域に設けられており、長方形状をなしている。コンデンサ導体層３０とコンデンサ導体層３４とは、上側から平面視したときに重なっており、コンデンサＣ３を構成している。

インダクタ導体層３６ａ〜３６ｃは、絶縁体層１６ｂ〜１６ｄの表面における左半分の領域に設けられている線状の導体層である。インダクタ導体層３６ａ〜３６ｃはそれぞれ、長方形状の環状の一部が切り欠かれた形状をなしており、上側から平面視したときに、互いに重なり合うことにより、長方形状の環状の軌道を形成している。以下では、インダクタ導体層３６ａ〜３６ｃにおいて、反時計回り方向の上流側の端部を上流端と呼び、反時計回り方向の下流側の端部を下流端と呼ぶ。インダクタ導体層３６ａの下流端は、絶縁体層１６ｂの前側の辺の左端近傍に引き出されており、側面部１１５ｄに接続されている。

ビアホール導体ｖ７は、絶縁体層１６ｂを上下方向に貫通しており、インダクタ導体層３６ａの上流端とインダクタ導体層３６ｂの下流端とを接続している。ビアホール導体ｖ８は、絶縁体層１６ｃを上下方向に貫通しており、インダクタ導体層３６ｂの上流端とインダクタ導体層３６ｃの下流端とを接続している。

以上のようなインダクタ導体層３６ａ〜３６ｃ及びビアホール導体ｖ７，ｖ８は、インダクタＬ３を構成している。インダクタＬ３は、上側から平面視したときに、反時計回り方向に周回しながら、上側に向かって進行する螺旋状をなしている。

ビアホール導体ｖ９は、絶縁体層１６ｄ〜１６ｆを上下方向に貫通しており、インダクタ導体層３６ｃの上流端とコンデンサ導体層３４とを接続している。これにより、インダクタＬ３とコンデンサＣ３とが直列接続されている。

コンデンサ導体層２４は、絶縁体層１６ｏの表面に設けられている導体層であり、接地電位に保たれるグランド導体層として機能する。すなわち、コンデンサ導体層２４は、上下方向において、ローパスフィルタ（インダクタＬ１及びＬＣ直列共振器ＬＣ１）と底面部１１４ａ，１１４ｂとの間に設けられている。また、コンデンサ導体層２４と底面部１１４ａ，１１４ｂとの間には、他の導体層が存在していない。コンデンサ導体層２４は、容量部２４ａ及びインダクタ部２４ｂを含んでいる。

容量部２４ａは、絶縁体層１６ｏの表面における右半分の領域に設けられている長方形状の導体層であり、上側から平面視したときに、底面部１１４ａ，１１４ｂと重なっている。これにより、容量部２４ａと底面部１１４ａとは、コンデンサＣ５を構成している。また、容量部２４ａと底面部１１４ｂとは、コンデンサＣ６を構成している。

更に、容量部２４ａは、上側から平面視したときに、インダクタＬ２（第２のインダクタの一例）と重なっている。これにより、容量部２４ａは、インダクタＬ２と底面部１１４ａ，１１４ｂとの間に位置している。その結果、インダクタＬ２と底面部１１４ａ，１１４ｂとが絶縁体層１６ｌ〜１６ｏを介して直接に対向することが抑制されている。

インダクタ部２４ｂは、絶縁体層１６ｏの表面における左半分の領域に設けられている帯状の導体層であり、容量部２４ａと側面部１１５ｄとに接続されている。インダクタ部２４ｂの線幅は、底面部１１４ａ，１１４ｂが並ぶ方向（前後方向・第１の方向の一例）及び上下方向に直交する方向（左右方向・第２の方向の一例）における容量部２４ａの幅の最小値よりも小さい。すなわち、インダクタ部２４ｂの線幅は、容量部２４ａの短辺の長さよりも小さい。これにより、インダクタ部２４ｂは、インダクタＬ４を構成している。

ただし、コンデンサ導体層２４は、上側から平面視したときに、底面部１１４ｃとは重なっていない。

（効果）
本実施形態に係る電子部品１０によれば、外部電極１４ａと外部電極１４ｂとの間のアイソレーションを向上させることができる。より詳細には、容量部２４ａは、上下方向において、ローパスフィルタ（インダクタＬ１及びＬＣ直列共振器ＬＣ１）と底面部１１４ａ，１１４ｂとの間に設けられており、上側から平面視したときに、底面部１１４ａ，１１４ｂと重なっている。更に、容量部２４ａは、接地電位に保たれる。そのため、底面部１１４ａから入力した高周波信号が、ローパスフィルタ側へと放射されても、容量部２４ａにおいて吸収される。同様に、ローパスフィルタを伝送されている高周波信号が、底面部１１４ｂへと放射されても、容量部２４ａにおいて吸収される。これにより、底面部１１４ａから入力した高周波信号が、ローパスフィルタを通過せずに、底面部１１４ｂから出力することが抑制される。その結果、電子部品１０によれば、外部電極１４ａと外部電極１４ｂとの間のアイソレーションを向上させることができる。

また、電子部品１０によれば、外部電極１４ａ，１４ｂに不要な高周波信号が入力することが抑制できる。より詳細には、インダクタＬ２は、ローパスフィルタのカットオフ周波数よりも高い周波数を有する不要な高周波信号をグランドへと導く役割を果たしている。したがって、インダクタＬ２と底面部１１４ａ，１１４ｂとが絶縁体層１６ｌ〜１６ｏを介して直接に対向していると、インダクタＬ２が発生した磁束が底面部１１４ａ，１１４ｂを通過するので、底面部１１４ａ，１１４ｂにノイズが入力する。

そこで、容量部２４ａは、上側から平面視したときに、インダクタＬ２と重なっている。これにより、インダクタＬ２と底面部１１４ａ，１１４ｂとが絶縁体層１６ｌ〜１６ｎを介して直接に対向することが抑制されている。その結果、インダクタＬ２が発生した磁束が底面部１１４ａ，１１４ｂを通過することが抑制され、外部電極１４ａ，１４ｂに不要な高周波信号が入力することが抑制できる。

また、電子部品１０によれば、ローパスフィルタの性能を向上させることができる。より詳細には、コンデンサ導体層２４は、容量部２４ａ及びインダクタ部２４ｂを含んでいる。これにより、ＬＣ直列共振器ＬＣ３，ＬＣ４が設けられている。ＬＣ直列共振器ＬＣ４は、通過特性において、ローパスフィルタのカットオフ周波数よりも高い周波数に位置する減衰極をカットオフ周波数近傍に移動させる役割を果たす。これにより、通過特性において、カットオフ周波数近傍における減衰量が大きくなる。その結果、ローパスフィルタの性能が向上する。通過特性とは、外部電極１４ａから入力した高周波信号の強度に対する外部電極１４ｂから出力した高周波信号の強度に対する比の値である。

（コンピュータシミュレーション）
本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明する第１のコンピュータシミュレーション及び第２のコンピュータシミュレーションを行った。

まず、第１のコンピュータシミュレーションについて説明する。本願発明者は、図３に示す構成を有する第１のモデルを作成し、図３に示す構成から容量部２４ａ及びインダクタ部２４ｂを除去した第２のモデルを作成した。そして、本願発明者は、第１のモデル及び第２のモデルの第１の通過特性及び第２の通過特性を調べた。第１の通過特性は、外部電極１４ａから入力した高周波信号の強度に対する外部電極１４ｂから出力した高周波信号の強度の比の値である。第２の通過特性は、外部電極１４ａから入力した高周波信号の強度に対する外部電極１４ｃから出力した高周波信号の強度の比の値である。

図４は、第１の通過特性を示したグラフである。図５は、第２の通過特性を示したグラフである。縦軸は通過特性を示し、横軸は周波数を示す。

図４によれば、第１のモデルの減衰極の周波数が、第２のモデルの減衰極の周波数よりも低くなっていることが分かる。これは、ＬＣ直列共振器ＬＣ４が追加されたためである。これにより、ローパスフィルタのカットオフ周波数よりも高い周波数における減衰量が大きくなっている。よって、第１のモデル（電子部品１０）によれば、ローパスフィルタの性能を向上させることができる。

また、図５によれば、第１のモデルの減衰極の周波数が、第２のモデルの減衰極の周波数よりも低くなっていることが分かる。これは、ＬＣ直列共振器ＬＣ３が追加されたためである。

次に、第２のコンピュータシミュレーションについて説明する。本願発明者は、図３に示す構成を有する第３のモデル及び第４のモデルを作成した。第３のモデルのインダクタ部２４ｂの線幅は、７５μｍであり、第４のモデルのインダクタ部２４ｂの線幅は、１２５μｍである。そして、本願発明者は、第３のモデル及び第４のモデルの第１の通過特性及び第２の通過特性を調べた。

図６は、第１の通過特性を示したグラフである。図７は、第２の通過特性を示したグラフである。

図６及び図７によれば、第３のモデルの減衰極の周波数の方が第４のモデルの減衰極の周波数よりも低くなっていることが分かる。これは以下の理由によるものである。インダクタ部２４ｂの線幅が細くなると、インダクタＬ４のインダクタンス値が大きくなり、ＬＣ直列共振器ＬＣ３，ＬＣ４の共振周波数が低くなる。その影響により、減衰極の周波数が低下する。したがって、電子部品１０では、ローパスフィルタの性能向上の観点から、インダクタ部２４ｂの線幅は細い方が好ましい。

（変形例）
以下に、変形例に係る電子部品１０ａについて図面を参照しながら説明する。図８は、電子部品１０ａの等価回路図である。図９は、電子部品１０ａの分解斜視図である。図１０は、電子部品１０ａの通過特性を示したグラフである。外観斜視図については、図２を援用する。

電子部品１０ａは、以下の２点において電子部品１０と相違する。第１の相違点は、電子部品１０ａがＬＣ並列共振器ＬＣ５を備えている点である。第２の相違点は、電子部品１０ａがＬＣ直列共振器ＬＣ６を備えている点である。

まず、第１の相違点について説明する。図８に示すように、コンデンサＣ４と外部電極１４ｃとの間にＬＣ並列共振器ＬＣ５が接続されている。ＬＣ並列共振器ＬＣ５は、インダクタＬ５とコンデンサＣ７とが並列接続されることにより構成されている。

また、電子部品１０ａには、絶縁体層１６ｈと絶縁体層１６ｉとの間に絶縁体層１６ｑが設けられている。更に、電子部品１０ａは、コンデンサ導体層４０、インダクタ導体層４２及びビアホール導体ｖ１０を更に備えている。

コンデンサ導体層４０は、絶縁体層１６ｑの表面の左半分の領域に設けられている長方形状の導体層である。コンデンサ導体層３０とコンデンサ導体層４０とは、上側から平面視したときに重なっている。コンデンサ導体層３０，４０はコンデンサＣ４を構成している。また、コンデンサ導体層３２とコンデンサ導体層４０とは、上側から平面視したときに重なっている。コンデンサ導体層３２，４０はコンデンサＣ７を構成している。

インダクタ導体層４２は、絶縁体層１６ｌの表面の左半分の領域に設けられている線状の導体層である。インダクタ導体層４２は、長方形状の環状の一部が切り欠かれた形状をなしている。以下では、インダクタ導体層４２において、時計回り方向の上流側の端部を上流端と呼び、時計回り方向の下流側の端部を下流端と呼ぶ。インダクタ導体層４２の下流端は、絶縁体層１６ｌの後ろ側の辺の左端近傍に引き出されており、側面部１１５ｃに接続されている。

ビアホール導体ｖ１０は、絶縁体層１６ｑ，１６ｉ〜１６ｋを上下方向に貫通しており、コンデンサ導体層４０とインダクタ導体層４２の上流端とを接続している。

次に、第２の相違点について説明する。外部電極１４ｃとＬＣ並列共振器ＬＣ５の間と、外部電極１４ｃとの間にＬＣ直列共振器ＬＣ６が接続されている。ＬＣ直列共振器ＬＣ６は、インダクタＬ３とコンデンサＣ８が直列に接続されている。

図９に示すように、容量部２４ａは、上側から平面視したときに、底面部１１４ｃと重なっている。これにより、コンデンサＣ８が形成されている。したがって、外部電極１４ｃとＬＣ並列共振器ＬＣ５の間と外部電極１４ｄとの間にＬＣ直列共振器ＬＣ６が接続されている。ただし、底面部１１４ｃと容量部２４ａとが重なっている面積は、底面部１１４ａと容量部２４ａとが重なっている面積及び底面部１１４ｂと容量部２４ａとが重なっている面積よりも小さい。

以上のように構成された電子部品１０ａでは、電子部品１０と同様の作用効果を奏する。

更に、電子部品１０ａでは、図１０に示すように、第２の通過特性において通過帯域の高周波側の立下りを急峻にすることができる。より詳細には、電子部品１０ａでは、ＬＣ並列共振器ＬＣ５とＬＣ直列共振器ＬＣ６が追加されている。そのため、図１０の点線に示すように、ＬＣ並列共振器ＬＣ５とＬＣ直列共振器ＬＣ６による減衰極が１１ＧＨｚ付近に形成される。そのため、容量部２４ａが底面部１１４ｃと重なっていない場合には、図１０の点線に示すように、１４ＧＨｚ付近の減衰極と１１ＧＨｚ付近の減衰極とが形成される。

ただし、電子部品１０ａでは、容量部２４ａが底面部１１４ｃと重なっている。これにより、１４ＧＨｚ付近の減衰極が１１ＧＨｚ付近の減衰極に近づく。その結果、２つの減衰極が重なることにより、１１ＧＨｚ付近の減衰極における減衰量が大きくなる。その結果、電子部品１０ａでは、第２の通過特性において通過帯域の高周波側の立下りを急峻にすることができる。

（その他の実施形態）
本発明に係る電子部品は、前記電子部品１０，１０ａに限らずその要旨の範囲内において変更可能である。

なお、電子部品１０は、ハイパスフィルタを含んでいなくてもよい。

また、電子部品１０，１０ａの構成を任意に組み合わせてもよい。

以上のように、本発明は、電子部品に有用であり、特に、入出力端子間のアイソレーションを向上させることができる点において優れている。

１０，１０ａ：電子部品
１２：積層体
１４ａ〜１４ｄ：外部電極
１６ａ〜１６ｐ：絶縁体層
１８ａ〜１８ｄ，２０ａ〜２０ｃ，３６ａ〜３６ｃ，４２：インダクタ導体層
２２，２４，２６，２８，３０，３４，４０：コンデンサ導体層
２４ａ：容量部
２４ｂ：インダクタ部
１１４ａ〜１１４ｄ：底面部
１１５ａ〜１１５ｄ：側面部
Ｃ１〜Ｃ８：コンデンサ
Ｌ１〜Ｌ５：インダクタ
ＬＣ１〜ＬＣ６：ＬＣ直列共振器
ｖ１〜ｖ１０：ビアホール導体

Claims

複数の絶縁体層が積層方向に積層されることにより構成され、かつ、回路基板への実装時に該回路基板と対向する実装面を有する積層体と、
前記実装面に設けられ、かつ、互いに隣り合う第１の入出力端子及び第２の入出力端子と、
グランド端子と、
前記積層体に設けられている第１のフィルタ回路であって、前記第１の入出力端子と前記第２の入出力端子との間に電気的に接続されている第１のフィルタ回路と、
前記積層方向において前記第１のフィルタ回路と前記実装面との間に設けられているグランド導体層であって、該積層方向から平面視したときに、前記第１の入出力端子及び前記第２の入出力端子と重なっていると共に、前記グランド端子に接続されているグランド導体層と、
を備えており、
前記グランド導体層は、
前記積層方向から平面視したときに、前記第１の入出力端子及び前記第２の入出力端子と重なっている容量部と、
前記容量部と前記グランド端子とに接続されているインダクタ部と、
を含んでいること、
を特徴とする電子部品。
前記インダクタ部は、帯状をなしていること、
を特徴とする請求項１に記載の電子部品。
前記第１の入出力端子と前記容量部とにより第１のコンデンサが構成され、
前記第２の入出力端子と前記容量部とにより第２のコンデンサが構成され、
前記インダクタ部により第１のインダクタが構成されており、
前記第１のコンデンサと前記第１のインダクタとは、第１のＬＣ直列共振器を構成しており、
前記第２のコンデンサと前記第１のインダクタとは、第２のＬＣ直列共振器を構成していること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
前記インダクタ部の線幅は、前記第１の入出力端子及び前記第２の入出力端子が並ぶ第１の方向及び前記積層方向に直交する第２の方向における前記容量部の幅の最小値よりも小さいこと、
を特徴とする請求項１ないし請求項３のいずれかに記載の電子部品。
前記実装面に設けられている第３の入出力端子と、
前記積層体に設けられているハイパスフィルタであって、前記第１の入出力端子と前記第３の入出力端子との間に接続されているハイパスフィルタと、
を備えており、
前記グランド導体層は、前記積層方向から平面視したときに、前記第３の入出力端子とは重なっていること、
を特徴とする請求項１ないし請求項４のいずれかに記載の電子部品。
複数の絶縁体層が積層方向に積層されることにより構成され、かつ、回路基板への実装時に該回路基板と対向する実装面を有する積層体と、
前記実装面に設けられ、かつ、互いに隣り合う第１の入出力端子及び第２の入出力端子と、
グランド端子と、
前記積層体に設けられている第１のフィルタ回路であって、前記第１の入出力端子と前記第２の入出力端子との間に電気的に接続されている第１のフィルタ回路と、
前記積層方向において前記第１のフィルタ回路と前記実装面との間に設けられているグランド導体層であって、該積層方向から平面視したときに、前記第１の入出力端子及び前記第２の入出力端子と重なっていると共に、前記グランド端子に接続されているグランド導体層と、
前記実装面に設けられている第３の入出力端子と、
前記積層体に設けられているハイパスフィルタであって、前記第１の入出力端子と前記第３の入出力端子との間に接続されているハイパスフィルタと、
を備えており、
前記グランド導体層は、前記積層方向から平面視したときに、前記第３の入出力端子とは重なっていること、
を特徴とする電子部品。
前記第１のフィルタ回路は、ローパスフィルタであること、
を特徴とする請求項１ないし請求項６のいずれかに記載の電子部品。
前記第１のフィルタ回路は、第２のインダクタを含んでおり、
前記グランド導体層は、前記積層方向から平面視したときに、前記第２のインダクタと重なっていること、
を特徴とする請求項７に記載の電子部品。
前記第１の入出力端子及び前記第２の入出力端子は、前記積層方向に対して実質的に平行な前記積層体の側面に設けられており、
前記第１のフィルタ回路は、前記第１の入出力端子及び前記第２の入出力端子において、前記積層体の側面に設けられた部分に接続されていること、
を特徴とする請求項１ないし請求項８のいずれかに記載の電子部品。