TWI452954B - 印刷電路板 - Google Patents

印刷電路板 Download PDF

Info

Publication number
TWI452954B
TWI452954B TW100114533A TW100114533A TWI452954B TW I452954 B TWI452954 B TW I452954B TW 100114533 A TW100114533 A TW 100114533A TW 100114533 A TW100114533 A TW 100114533A TW I452954 B TWI452954 B TW I452954B
Authority
TW
Taiwan
Prior art keywords
transmission line
differential
differential transmission
layer
printed circuit
Prior art date
Application number
TW100114533A
Other languages
English (en)
Other versions
TW201244577A (en
Inventor
Yung Chieh Chen
Shou Kuo Hsu
Hsien Chuan Liang
Shin Ting Yen
dan chen Wu
Original Assignee
Hon Hai Prec Ind Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hon Hai Prec Ind Co Ltd filed Critical Hon Hai Prec Ind Co Ltd
Priority to TW100114533A priority Critical patent/TWI452954B/zh
Priority to US13/156,359 priority patent/US8536456B2/en
Publication of TW201244577A publication Critical patent/TW201244577A/zh
Application granted granted Critical
Publication of TWI452954B publication Critical patent/TWI452954B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/025—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance
    • H05K1/0251—Impedance arrangements, e.g. impedance matching, reduction of parasitic impedance related to vias or transitions between vias and transmission lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0245—Lay-out of balanced signal pairs, e.g. differential lines or twisted lines
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/0929—Conductive planes
    • H05K2201/09309—Core having two or more power planes; Capacitive laminate of two power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09836—Oblique hole, via or bump

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

印刷電路板
本發明涉及一種印刷電路板，尤其涉及一種能夠保持差分訊號阻抗一致性的印刷電路板。
在現今多層印刷電路板中，經常使用內層的差分對來傳輸訊號。傳統印刷電路板中的差分對大多採用邊緣耦合(edge-couple)的方式布設，所述邊緣耦合的方式係指差分對的兩條差分傳輸線在印刷電路板的同一訊號層中相互耦合。當然，印刷電路板的差分對偶爾也會採用寬邊耦合(broadside-couple)的方式布設，所述寬邊耦合的方式係指差分對中的兩條差分傳輸線在印刷電路板的兩個相鄰層間耦合。若印刷電路板中的差分對需要混用邊緣耦合與寬邊耦合兩種方式，佈線設計人員一般會在每條傳輸線上增加一段不耦合的線段並使用垂直過孔來達到層與層之間相互連接。然而，多增加的不耦合線段會使每個差分對之間的差分訊號阻抗出現不連續性，影響訊號的傳輸品質。
有鑒於此，有必要提供一種能夠保持差分訊號阻抗一致性從而保證訊號傳輸品質的印刷電路板。
一種印刷電路板，其包括依次層疊的第一訊號層、第一參考層、第二訊號層、第三訊號層以及第二參考層。該第一訊號層上以邊 緣耦合方式佈設一個第一差分對。該第一差分對包括相鄰的第一差分傳輸線及第二差分傳輸線。該第二及第三訊號層中以寬邊耦合方式佈設一個第二差分對。該第二差分對包括佈設於該第二訊號層中的第三差分傳輸線以及佈設於該第三訊號層中的第四差分傳輸線。該第一差分傳輸線藉由一第一傾斜過孔與該第三差分傳輸線電性連接。該第二差分傳輸線藉由一第二傾斜過孔與該第四差分傳輸線電性連接。該印刷電路板還包括一個底層，該底層與該第二參考層緊密貼合。
相較於先前技術，該印刷電路板利用第一傾斜過孔將第一差分傳輸線與第三差分傳輸線電性連接，以及利用第二傾斜過孔將第二差分傳輸線與第四差分傳輸線電性連接，以縮短在每條傳輸線上增加的不耦合線段的長度，盡可能使差分對之間的差分訊號阻抗保持一致性，從而保證訊號的傳輸品質。
100‧‧‧印刷電路板
10‧‧‧第一訊號層
12‧‧‧佈線層
14‧‧‧連接層
16‧‧‧第一差分對
162‧‧‧第一差分傳輸線
164‧‧‧第二差分傳輸線
162a‧‧‧第一連接端
164a‧‧‧第二連接端
102‧‧‧第一傾斜過孔
104‧‧‧第二傾斜過孔
20‧‧‧第一參考層
30‧‧‧第二訊號層
30a‧‧‧第二差分對
32‧‧‧第三差分傳輸線
322‧‧‧第三連接端
40‧‧‧第三訊號層
42‧‧‧第四差分傳輸線
422‧‧‧第四連接端
50‧‧‧第二參考層
60‧‧‧底層
圖1係本發明第一實施方式提供的印刷電路板的立體示意圖。
圖2係圖1中的印刷電路板的佈線結構示意圖。
圖3係圖1中的印刷電路板的部份立體示意圖。
圖4係圖3中的印刷電路板的分解示意圖。
圖5係本發明第二實施方式提供的印刷電路板的佈線結構示意圖。
下面結合附圖將對本發明實施方式作進一步的詳細說明。
請參閱圖1及圖2，為本發明第一實施方式的印刷電路板100。該 印刷電路板100包括由上至下依次層疊的一個第一訊號層10、一個第一參考層20、一個第二訊號層30、一個第三訊號層40、一個第二參考層50以及一個底層60。
請結合圖3及圖4，該第一訊號層10包括一個佈線層12以及一個與該佈線層12相背的連接層14。該佈線層12上以邊緣耦合方式佈設一個第一差分對16。該第一差分對16包括一個第一差分傳輸線162及第二差分傳輸線164。該第一差分傳輸線162與該第二差分傳輸線164平行相鄰且相互耦合。該第一差分傳輸線162包括一個第一連接端162a。該第二差分傳輸線164包括一個第二連接端164a。該第一佈線層12上還佈設有電子元件(圖未示)，例如電容、電阻以及電感。
該第一參考層20與該第二參考層50用於保證訊號的傳輸品質，該第一參考層20與該第二參考層50可為接地層或電源層。該第一參考層20分別與該第一連接層14及該第二訊號層30緊密貼合。該第二參考層50分別與該第三訊號層40及該底層60緊密貼合。該底層60與該第二參考層50緊密貼合。該底層60上也可佈設有電子元件(圖未示)，例如電容、電阻以及電感。
該第二訊號層30和該第三訊號層40上以寬邊耦合方式佈設一個第二差分對30a。該第二差分對30a包括佈設於該第二訊號層30中的第三差分傳輸線32以及佈設於該第三訊號層40中的第四差分傳輸線42。該第三差分傳輸線32包括一個第三連接端322。該第四差分傳輸線42包括一個第四連接端422。該第三差分傳輸線32與該第四差分傳輸線42相互耦合。
該印刷電路板100還開設有一個第一傾斜過孔102以及一個第二傾 斜過孔104。該第一傾斜過孔102與該第二傾斜過孔104之間的空間位置關係為相異，即彼此之間不相交也不平行。該第一傾斜過孔102穿透第一訊號層10及第一參考層20。該第一傾斜過孔102的一端與第一連接端162a電性相連，另一端與第三連接端322電性相連，從而實現第一差分傳輸線162與第三差分傳輸線32的電性連接。該第二傾斜過孔104穿透第一訊號層10、第一參考層20以及第二訊號層30。該第二傾斜過孔104的一端與第二連接端164a電性相連，另一端與第四連接端422電性相連，從而實現第二差分傳輸線164與第四差分傳輸線42的電性連接。
該第一訊號層10中的第一差分對16只以該第一參考層20為參考層，此時，第一差分對16的電場大多分佈於第一參考層20與第一差分對16之間，以及第一差分傳輸線162與第二差分傳輸線164之間，較少串擾到第二訊號層30和第三訊號層40的第二差分對30a上。該第二差分對30a以該第一參考層20及該第二參考層50為參考層，此時，第二差分對30a的電場大多分佈於第二差分對30a內部的第三差分傳輸線32與第四差分傳輸線42之間，較少串擾到第一訊號層10上。本實施方式中，該第二差分對30a位於該第一差分傳輸線162與該第二差分傳輸線164的中心連線的垂直平分線上(請從圖3的X方向看去，也可從圖2看出)，因此，由第一差分對16串擾到第二差分對30a上的較少的雜訊會由於第一差分傳輸線162與第二差分傳輸線164傳輸為大小相等方向相反的訊號，而使得在第二差分對30a上的串擾相互抵銷至很小甚至為零。
可以理解，該第二差分對30a還可以與該第一差分傳輸線162豎直對應(圖5示)，或者係該第二差分對30a可以與該第二差分傳輸線 164豎直對應，或者是其他位置關係，只要保證該第一傾斜過孔102與該第二傾斜過孔104之間的空間位置關係為彼此之間不相交即可。
本發明提供的印刷電路板100利用第一傾斜過孔102將第一差分傳輸線162與第三差分傳輸線32直接電性連接，利用第二傾斜過孔104將第二差分傳輸線164與第四差分傳輸線42直接電性連接，以縮短在每條傳輸線上增加的不耦合線段的長度，盡可能使差分對之間的差分訊號阻抗保持一致性，從而保證訊號的傳輸品質。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上該者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士援依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧印刷電路板
10‧‧‧第一訊號層
162‧‧‧第一差分傳輸線
164‧‧‧第二差分傳輸線
102‧‧‧第一傾斜過孔
104‧‧‧第二傾斜過孔
20‧‧‧第一參考層
30‧‧‧第二訊號層
32‧‧‧第三差分傳輸線
322‧‧‧第三連接端
40‧‧‧第三訊號層
42‧‧‧第四差分傳輸線
422‧‧‧第四連接端

Claims (4)

  1. 一種印刷電路板，包括依次層疊的第一訊號層、第一參考層、第二訊號層、第三訊號層以及第二參考層，其改進在於，該第一訊號層上以邊緣耦合方式佈設一個第一差分對，該第一差分對包括相鄰的第一差分傳輸線及第二差分傳輸線，該第二及第三訊號層中以寬邊耦合方式佈設一個第二差分對，該第二差分對包括佈設於該第二訊號層中的第三差分傳輸線以及佈設於該第三訊號層中的第四差分傳輸線，該第一差分傳輸線藉由一第一傾斜過孔與該第三差分傳輸線電性連接，該第二差分傳輸線藉由一第二傾斜過孔與該第四差分傳輸線電性連接，該印刷電路板還包括一個底層，該底層與該第二參考層緊密貼合。
  2. 如申請專利範圍第1項所述之印刷電路板，其中，該第二差分對位於該第一差分傳輸線與該第二差分傳輸線中心連線的垂直平分線上。
  3. 如申請專利範圍第1項所述之印刷電路板，其中，該第二差分對與該第一差分傳輸線豎直對應。
  4. 如申請專利範圍第1項所述之印刷電路板，其中，該第二差分對與該第二差分傳輸線豎直對應。
TW100114533A 2011-04-26 2011-04-26 印刷電路板 TWI452954B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW100114533A TWI452954B (zh) 2011-04-26 2011-04-26 印刷電路板
US13/156,359 US8536456B2 (en) 2011-04-26 2011-06-09 Printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100114533A TWI452954B (zh) 2011-04-26 2011-04-26 印刷電路板

Publications (2)

Publication Number Publication Date
TW201244577A TW201244577A (en) 2012-11-01
TWI452954B true TWI452954B (zh) 2014-09-11

Family

ID=47067037

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100114533A TWI452954B (zh) 2011-04-26 2011-04-26 印刷電路板

Country Status (2)

Country Link
US (1) US8536456B2 (zh)
TW (1) TWI452954B (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9325536B2 (en) 2014-09-19 2016-04-26 Dell Products, Lp Enhanced receiver equalization
US9317649B2 (en) 2014-09-23 2016-04-19 Dell Products, Lp System and method of determining high speed resonance due to coupling from broadside layers
US9313056B1 (en) 2014-11-07 2016-04-12 Dell Products, Lp System aware transmitter adaptation for high speed serial interfaces
US10128903B2 (en) * 2016-11-09 2018-11-13 Dell Products, Lp System and method of cancelling floquet mode resonance and far end crosstalk, and mitigating crosstalk in a printed circuit board
CN106954334B (zh) * 2017-01-16 2019-04-05 安波科技股份有限公司 讯号传输电路

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050251777A1 (en) * 2004-05-05 2005-11-10 International Business Machines Corporation Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
TW200915954A (en) * 2007-09-28 2009-04-01 Hon Hai Prec Ind Co Ltd Printed circuit board

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7874065B2 (en) * 2007-10-31 2011-01-25 Nguyen Vinh T Process for making a multilayer circuit board
EP2539971A4 (en) * 2010-02-24 2014-08-20 Amphenol Corp CONNECTOR WITH HIGH BANDWIDTH
TW201228507A (en) * 2010-12-17 2012-07-01 Hon Hai Prec Ind Co Ltd Printed circuit board
TW201238410A (en) * 2011-03-07 2012-09-16 Hon Hai Prec Ind Co Ltd Printed circuit board with high speed differential signal wiring structure

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050251777A1 (en) * 2004-05-05 2005-11-10 International Business Machines Corporation Method and structure for implementing enhanced electronic packaging and PCB layout with diagonal vias
TW200915954A (en) * 2007-09-28 2009-04-01 Hon Hai Prec Ind Co Ltd Printed circuit board

Also Published As

Publication number Publication date
US20120273258A1 (en) 2012-11-01
TW201244577A (en) 2012-11-01
US8536456B2 (en) 2013-09-17

Similar Documents

Publication Publication Date Title
US8552308B2 (en) Differential signal pair transmission structure, wiring board and electronic module
TWI452954B (zh) 印刷電路板
TWI237536B (en) PCB and layout thereof
TWI429343B (zh) 電路板
JP2013225610A5 (zh)
US8418357B2 (en) Printed circuit board layout method
US9560758B2 (en) Uniform impedance circuit board
JP6098285B2 (ja) 配線基板及び電子装置
WO2009028108A1 (en) Multi-layer substrate
TWI572256B (zh) 線路板及電子總成
JP2008244179A (ja) 多層配線基板
US20070194434A1 (en) Differential signal transmission structure, wiring board, and chip package
TWI400011B (zh) 互連結構
US20140048323A1 (en) Wiring board
US20120152607A1 (en) Printed circuit board
WO2016075730A1 (ja) 高速信号伝送向け基板の構造
TWI393510B (zh) 印刷電路板
TWI394498B (zh) 印刷電路板
US8124884B2 (en) Printed circuit board
TWI558276B (zh) 電路板
TW201419800A (zh) 等化器陣列
TWM551764U (zh) 雙通道柔性電路橋接線及其連結的雙顯卡系統
JP6844035B2 (ja) 配線基板及び電子機器
TWI361025B (en) Printed circuit board
TWI287958B (en) Printed circuit board having improved vias

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees