TWI394498B - 印刷電路板 - Google Patents
印刷電路板 Download PDFInfo
- Publication number
- TWI394498B TWI394498B TW97113327A TW97113327A TWI394498B TW I394498 B TWI394498 B TW I394498B TW 97113327 A TW97113327 A TW 97113327A TW 97113327 A TW97113327 A TW 97113327A TW I394498 B TWI394498 B TW I394498B
- Authority
- TW
- Taiwan
- Prior art keywords
- differential pair
- layer
- signal layer
- ground line
- printed circuit
- Prior art date
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Description
本發明係關於一種印刷電路板,尤指一種具有高佈線密度之印刷電路板。
在現今多層印刷電路板中,經常使用內層之差分對來傳輸訊號。如圖1所示,習知印刷電路板中之差分對大多採用邊緣耦合(edge-couple)之方式佈設,該邊緣耦合之方式是指差分對之兩條差分傳輸線在印刷電路板之同一訊號層中相互耦合。在實際佈線時為保證訊號傳輸品質在差分對之上方或下方必須要設有參考層。如訊號層12中以邊緣耦合之方式佈設差分對17、18,訊號層13中以邊緣耦合之方式佈設差分對19、20,訊號層15中以邊緣耦合之方式佈設差分對21、22。在差分對17、18之上方佈設參考層11,差分對19、20之下方佈設參考層14,在差分對21、22之上下方佈設參考層14、16,在六層印刷電路板中有三層參考層11、14及16,只有三層訊號層12、13及15可用以佈設訊號線。因此,由於習知之以邊緣耦合方式佈設之差分對之兩條差分傳輸線均要佈設在同一層面上,對於六層以上之印刷電路板,至少需佔用印刷電路板之一個中間層面作為參考層,必然佔用較大佈線空間,導致印刷電路板之佈線密度較低,不符合現今資訊產品體積越來越小之趨勢。而且在相鄰之兩訊號層間隔距離較小之情況下必然會產生差分對間之訊號串擾。
鑒於上述內容,有必要提供一種具有高佈線密度且層間串擾較低之印刷電路板。
一種印刷電路板,包括層疊之一第一參考層、一第一訊號層、一第二訊號層,該第一訊號層設有一第一差分對,該第一差分對以第一參考層為參考層,該第二訊號層設有一第二差分對,該第二訊號層中還佈設一第一接地線和一第二接地線,該第一接地線和第二接地線對稱地佈設於該第二差分對之兩側,該第一差分對位於該第一接地線之上方且該第一差分對在第二訊號層上之正投影同該第一接地線有重疊區域,該第二差分對以第一接地線和第二接地線為參考層。
該印刷電路板將第二差分對與其參考層佈設於同一層,提高了印刷電路板之佈線密度,同時由於第一差分對之下方也設有接地線,可進一步抑制層間串擾。
請參照圖2,本發明印刷電路板較佳實施方式包括層疊之一第一參考層31、一第一訊號層32、一第二訊號層33、一第三訊號層34及一第二參考層35。該第一訊號層32上以邊緣耦合方式佈設兩差分對37,38。該第二訊號層33上以邊緣耦合方式佈設一差分對39。該第二訊號層33上還佈設一第一接地線361和一第二接地線362,該第一接地線361和第二接地線362對稱地佈設於差分對39之兩側,該第一接地線361位於差分對37之下方且該差分對37在第二訊號層33上之正投影同該第一接地線361有重疊區域
,該第二接地線362位於差分對38之下方且該差分對38在第二訊號層33上之正投影同該第二接地線362有重疊區域。該第三訊號層34上以邊緣耦合方式佈設兩差分對40,41,該差分對40位於第一接地線361之下方且該差分對40在第二訊號層33上之正投影同該第一接地線361有重疊區域,該差分對41位於第二接地線362之下方且該差分對41在第二訊號層33上之正投影同該第二接地線362有重疊區域。其中該第一參考層31及第二參考層35為接地層。該差分對37,38以第一參考層31為參考層,差分對39以第一接地線361和第二接地線362為參考層,差分對40,41以第二參考層35為參考層。圖2所示之印刷電路板將差分對39及其參考接地線佈設於印刷電路板之同一訊號層33中,無需佔用印刷電路板之中間層作為參考層,提高了印刷電路板之佈線密度。同時由於差分對37,38之下方分別設有第一接地線361和第二接地線362,差分對40,41之上方也分別設有第一接地線361和第二接地線362,因此可進一步抑制層間串擾雜訊。
本發明還可分別在第一訊號層32,第三訊號層34中分別佈設多個差分對,同時在第二訊號層33中佈設多個差分對及其相應之接地線。當在第一訊號層32中之多個差分對分別位於第二訊號層33中所佈設之一接地線之正上方,第三訊號層34中之多個差分對分別位於第二訊號層33中所佈設之一接地線之正下方時,各個訊號層之層間雜訊最小。在實際佈線時,第一訊號層32和第三訊號層34中之差分對同第二訊號層33中接地線之位置也可作適當
偏移,但應滿足阻抗控制之要求並將串擾控制在允許之範圍內,而印刷電路板中也可佈設複數個與第二訊號層33佈線結構類似之訊號層,因而提高了印刷電路板之佈線密度。
綜上所述,本發明符合發明專利要件,爰依法提出專利申請。惟,以上所述者僅為本發明之較佳實施例,舉凡熟悉本案技藝之人士,在爰依本發明精神所作之等效修飾或變化,皆應涵蓋於以下之申請專利範圍內。
31‧‧‧第一參考層
32‧‧‧第一訊號層
33‧‧‧第二訊號層
34‧‧‧第三訊號層
35‧‧‧第二參考層
361‧‧‧第一接地線
362‧‧‧第二接地線
37~41‧‧‧差分對
圖1係一種習知技術印刷電路板之佈線結構示意圖。
圖2係本發明印刷電路板較佳實施方式之佈線結構示意圖。
31‧‧‧第一參考層
32‧‧‧第一訊號層
33‧‧‧第二訊號層
34‧‧‧第三訊號層
35‧‧‧第二參考層
361‧‧‧第一接地線
362‧‧‧第二接地線
37~41‧‧‧差分對
Claims (3)
- 一種印刷電路板,包括層疊之一第一參考層、一第一訊號層、一第二訊號層,該第一訊號層設有一第一差分對,該第一差分對以第一參考層為參考層,該第二訊號層設有一第二差分對,該第二訊號層中還佈設一第一接地線和一第二接地線,該第一接地線和第二接地線對稱地佈設於該第二差分對之兩側,該第一差分對位於該第一接地線之正上方且該第一差分對在第二訊號層上之正投影同該第一接地線有重疊區域,該第二差分對以第一接地線和第二接地線為參考層。
- 如申請專利範圍第1項所述之印刷電路板,其中該第一訊號層上還設有一第三差分對,該第三差分對以第一參考層為參考層,該第三差分對位於該第二接地線之正上方。
- 如申請專利範圍第1項所述之印刷電路板,其中該第二訊號層下方還依次層疊設有一第三訊號層及一第二參考層,該第三訊號層上設有一第四差分對及一第五差分對,該第四差分對及第五差分對以第二參考層為參考層,該第四差分對位於該第一接地線之正下方,該第五差分對位於該第二接地線之正下方。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97113327A TWI394498B (zh) | 2008-04-11 | 2008-04-11 | 印刷電路板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW97113327A TWI394498B (zh) | 2008-04-11 | 2008-04-11 | 印刷電路板 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW200944081A TW200944081A (en) | 2009-10-16 |
TWI394498B true TWI394498B (zh) | 2013-04-21 |
Family
ID=44869173
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW97113327A TWI394498B (zh) | 2008-04-11 | 2008-04-11 | 印刷電路板 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI394498B (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN103188861B (zh) | 2011-12-27 | 2016-01-27 | 鸿富锦精密工业(武汉)有限公司 | 布设了差分对的印刷电路板 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053454A (ja) * | 1999-08-10 | 2001-02-23 | Nec Corp | 多層プリント配線板 |
TW200513162A (en) * | 2003-09-30 | 2005-04-01 | Hon Hai Prec Ind Co Ltd | PCB and layout thereof |
-
2008
- 2008-04-11 TW TW97113327A patent/TWI394498B/zh not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001053454A (ja) * | 1999-08-10 | 2001-02-23 | Nec Corp | 多層プリント配線板 |
TW200513162A (en) * | 2003-09-30 | 2005-04-01 | Hon Hai Prec Ind Co Ltd | PCB and layout thereof |
Also Published As
Publication number | Publication date |
---|---|
TW200944081A (en) | 2009-10-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8058557B2 (en) | Printed circuit board | |
US8022309B2 (en) | Flexible printed circuit board | |
JP4978269B2 (ja) | 多層配線基板 | |
TWI237536B (en) | PCB and layout thereof | |
CN101547552B (zh) | 印刷电路板 | |
TWI487434B (zh) | 佈設了差分對之印刷電路板 | |
CN101378618A (zh) | 印刷电路板 | |
US7781680B2 (en) | Flexible printed circuit board | |
US7237587B2 (en) | Multi-layer printed circuit board | |
TWI452954B (zh) | 印刷電路板 | |
CN201830545U (zh) | 印刷电路板 | |
TWI394498B (zh) | 印刷電路板 | |
TWI393510B (zh) | 印刷電路板 | |
WO2016075730A1 (ja) | 高速信号伝送向け基板の構造 | |
JP2003069239A (ja) | 高周波回路用多層配線板 | |
CN104619112A (zh) | 多电路层电路板 | |
TWI361025B (en) | Printed circuit board | |
CN105205260A (zh) | 一种低成本且抗干扰的dual模式叠层设计方法 | |
TWI574596B (zh) | 多電路層電路板 | |
TWI287958B (en) | Printed circuit board having improved vias | |
TW201349950A (zh) | 電路板 | |
TW201419800A (zh) | 等化器陣列 | |
US7683490B2 (en) | Semiconductor integrated circuit and semiconductor device having multilayer interconnection | |
TWI353200B (en) | Differential layout configuration | |
CN102762025A (zh) | 印刷电路板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | Annulment or lapse of patent due to non-payment of fees |