CN105205260A - 一种低成本且抗干扰的dual模式叠层设计方法 - Google Patents
一种低成本且抗干扰的dual模式叠层设计方法 Download PDFInfo
- Publication number
- CN105205260A CN105205260A CN201510610908.9A CN201510610908A CN105205260A CN 105205260 A CN105205260 A CN 105205260A CN 201510610908 A CN201510610908 A CN 201510610908A CN 105205260 A CN105205260 A CN 105205260A
- Authority
- CN
- China
- Prior art keywords
- layer
- design method
- adjacent
- layers
- signals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 19
- 230000009977 dual effect Effects 0.000 title claims description 13
- 238000003475 lamination Methods 0.000 claims abstract description 17
- 239000004744 fabric Substances 0.000 claims description 7
- 238000012827 research and development Methods 0.000 abstract 1
- 239000003292 glue Substances 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical group [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000001568 sexual effect Effects 0.000 description 1
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明公开了一种低成本且抗干扰的dual模式叠层设计方法，在dual？stripline模式的层叠设计中，当相邻的两层信号层同时布高速信号线时，在PP层同样位置增加同样面积的core来隔离两层信号干扰。本发明可降低研发成本的同时，降低相邻两信号层干扰，提高信号质量。
Description
技术领域
本发明涉及服务器主板设计技术领域，具体涉及一种低成本且抗干扰的dual模式叠层设计方法。
背景技术
伴随着云计算的到来，服务器的发展迅速崛起，在服务器的设计中，信号速率越来越高，高速信号对主板的空间设计需求及成本也在不断提升。因此，在叠层设计中，dualstripline模式备受设计人员青睐。
dualstripline模式的叠层设计与普通叠层设计不同，该叠层设计的特点是：将两层信号层设计为相邻层。
dualstripline模式的叠层设计采用两层相邻信号层布线，可降低设计成本，但信号层之间无GND层屏蔽，信号层之间串扰较大。通常叠层设计两相邻高速信号层有一层GND作为屏蔽层，dual模式叠层则是两高速信号线层无GND层屏蔽，此叠层则会带来相邻层互相干扰。
如图1所示，普通叠层设计：12层板6层走线层，16层板8层走线层，信号层与信号层之间有GND层屏蔽串扰，dualstripline设计：信号层与信号层之间无GND层，12层板即可有8层走线层。
在该设计增加信号的走线层设计空间，降低研发成本。但是缺点是：与普通叠层设计相比，信号层之间没有GND平面隔离，使得高速线串扰增大，信号质量下降。
因此，dualstripline模式可增加信号走线层面，增加信号走线设计空间，降低研发成本。但是，在采用dualstripline模式的情况下，为了降低信号间的串扰，满足信号完整性需求，对高速信号线layout布局就有了很大的挑战和要求。
发明内容
本发明要解决的技术问题是：为克服该问题，本发明提出一种低成本且抗干扰的dual模式叠层设计方法。
本发明所采用的技术方案为：
一种低成本且抗干扰的dual模式叠层设计方法，在dualstripline模式的层叠设计中，当相邻的两层信号层同时布高速信号线时，在PP层同样位置增加同样面积的core来隔离两层信号干扰。
所述方法在相邻两信号层没有高速信号线时，只设置PP层，减少core的使用量以此来降低成本。
所述方法在相邻两信号层只有一层布高速信号线时，只设置PP层，减少core的使用量以此来降低成本。
各相邻的两信号层之间设置GND层。
Power层为2层，各Power层分别与一GND层设置于同一层。
注：从PCB业界简单的来讲，prepreg半固化片就相当于胶水的作用，用prepreg把几张core用lamination层压的方法连结成多层板；
core是敷铜板，pp是prepreg的意思，是半固化胶，也即是粘合上下二层用的。
本发明的有益效果为：
本发明可降低研发成本的同时，降低相邻两信号层干扰，提高信号质量。
附图说明
图1为传统PCB板结构示意图；
图2为本发明PCB板结构示意图。
具体实施方式
下面根据说明书附图，结合具体实施方式对本发明进一步说明：
实施例1：
如图2所示，一种低成本且抗干扰的dual模式叠层设计方法，在dualstripline模式的层叠设计中，当相邻的两层信号层同时布高速信号线时，在PP层同样位置增加同样面积的core来隔离两层信号干扰。
将传统12层板有6层信号层的叠层，如图1所示，设计成12层板有8层信号层dual模式叠层，如图2所示，当相邻两信号层同时布高速信号线时，在PP层同样位置增加同样面积的core来隔离两层信号干扰。
实施例2：
在实施例1的基础上，本实施例所述方法在相邻两信号层没有高速信号线时，只设置PP层，减少core的使用量以此来降低成本。
实施例3：
在实施例1的基础上，本实施例所述方法在相邻两信号层只有一层布高速信号线时，只设置PP层，减少core的使用量以此来降低成本。
实施例4：
在实施例1-3的基础上，本实施例各相邻的两信号层之间设置GND层。
实施例5：
在实施例4的基础上，本实施例Power层为2层，各Power层分别与一GND层设置于同一层。
以上实施方式仅用于说明本发明，而并非对本发明的限制，有关技术领域的普通技术人员，在不脱离本发明的精神和范围的情况下，还可以做出各种变化和变型，因此所有等同的技术方案也属于本发明的范畴，本发明的专利保护范围应由权利要求限定。
Claims (5)
1.一种低成本且抗干扰的dual模式叠层设计方法，其特征在于：在dualstripline模式的层叠设计中，当相邻的两层信号层同时布高速信号线时，在PP层同样位置增加同样面积的core来隔离两层信号干扰。
2.根据权利要求1所述的一种低成本且抗干扰的dual模式叠层设计方法，其特征在于：所述方法在相邻两信号层没有高速信号线时，只设置PP层。
3.根据权利要求1所述的一种低成本且抗干扰的dual模式叠层设计方法，其特征在于：所述方法在相邻两信号层只有一层布高速信号线时，只设置PP层。
4.根据权利要求1-3任一所述的一种低成本且抗干扰的dual模式叠层设计方法，其特征在于：各相邻的两信号层之间设置GND层。
5.根据权利要求4任一所述的一种低成本且抗干扰的dual模式叠层设计方法，其特征在于：Power层为2层，各Power层分别与一GND层设置于同一层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510610908.9A CN105205260A (zh) | 2015-09-24 | 2015-09-24 | 一种低成本且抗干扰的dual模式叠层设计方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510610908.9A CN105205260A (zh) | 2015-09-24 | 2015-09-24 | 一种低成本且抗干扰的dual模式叠层设计方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN105205260A true CN105205260A (zh) | 2015-12-30 |
Family
ID=54952939
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510610908.9A Pending CN105205260A (zh) | 2015-09-24 | 2015-09-24 | 一种低成本且抗干扰的dual模式叠层设计方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN105205260A (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110398681A (zh) * | 2019-07-26 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种双带线检查方法及相关装置 |
| CN112084743A (zh) * | 2020-09-11 | 2020-12-15 | 苏州浪潮智能科技有限公司 | 一种ssd叠层布板结构及设计方法、装置 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050139864A1 (en) * | 2003-12-26 | 2005-06-30 | Micro-Star Int'l Co., Ltd. | Multi-layer substrate structure for reducing layout area |
| CN202262021U (zh) * | 2011-09-01 | 2012-05-30 | 青岛海信电器股份有限公司 | 六层电路板和电子终端 |
| CN103167719A (zh) * | 2011-12-19 | 2013-06-19 | 联想(北京)有限公司 | 印刷电路板的新型布线方法、印刷电路板和电子设备 |
-
2015
- 2015-09-24 CN CN201510610908.9A patent/CN105205260A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20050139864A1 (en) * | 2003-12-26 | 2005-06-30 | Micro-Star Int'l Co., Ltd. | Multi-layer substrate structure for reducing layout area |
| CN202262021U (zh) * | 2011-09-01 | 2012-05-30 | 青岛海信电器股份有限公司 | 六层电路板和电子终端 |
| CN103167719A (zh) * | 2011-12-19 | 2013-06-19 | 联想(北京)有限公司 | 印刷电路板的新型布线方法、印刷电路板和电子设备 |
Non-Patent Citations (1)
| Title |
|---|
| 何丽梅: "《SMT-表面组装技术》", 30 September 2006, 机械工业出版社 * |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110398681A (zh) * | 2019-07-26 | 2019-11-01 | 苏州浪潮智能科技有限公司 | 一种双带线检查方法及相关装置 |
| CN112084743A (zh) * | 2020-09-11 | 2020-12-15 | 苏州浪潮智能科技有限公司 | 一种ssd叠层布板结构及设计方法、装置 |
| CN112084743B (zh) * | 2020-09-11 | 2023-01-10 | 苏州浪潮智能科技有限公司 | 一种ssd叠层布板结构及设计方法、装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW201240531A (en) | Printed circuit board | |
| CN102056414A (zh) | 印刷电路板的制作方法 | |
| CN103298274B (zh) | 一种埋容印制电路板的制作方法以及埋容印制电路板 | |
| CN101547552B (zh) | 印刷电路板 | |
| CN105307427A (zh) | 一种内层空心多层板的压合结构及其制作方法 | |
| CN103906350A (zh) | 一种减小高速串扰的走线方法 | |
| CN104244574A (zh) | Pcb信号布线结构及电子产品接口 | |
| CN105792512A (zh) | 一种焊盘加固结构 | |
| CN110719690A (zh) | 高速多层pcb板叠层以及布线方法 | |
| US20150170996A1 (en) | Through-mesh-plane vias in a multi-layered package | |
| CN105205260A (zh) | 一种低成本且抗干扰的dual模式叠层设计方法 | |
| CN105117548A (zh) | 一种适用于dual stripline设计的差分走线方法 | |
| CN201830545U (zh) | 印刷电路板 | |
| CN105101642B (zh) | 一种增加多层pcb板金属箔面积的方法及多层pcb板 | |
| CN105188266A (zh) | 一种dual模式高速信号线立体布线的方法 | |
| CN204836777U (zh) | 一种多层高频盲孔pcb电路板 | |
| CN203027591U (zh) | 一种pcb板 | |
| CN104182593A (zh) | 一种性价比较好的pcb设计方法 | |
| CN106714475A (zh) | Pcb六层板叠层方法 | |
| CN106455295A (zh) | Pcb板 | |
| CN204335147U (zh) | 一种逆变器的多层抗干扰驱动电路板 | |
| CN201976340U (zh) | 一种阻抗电路板 | |
| CN205149058U (zh) | 防偏位层压组件 | |
| CN203618216U (zh) | 六层线路板非对称改良结构 | |
| TWI394498B (zh) | 印刷電路板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| RJ01 | Rejection of invention patent application after publication |
Application publication date: 20151230 |
|
| RJ01 | Rejection of invention patent application after publication |