JP2001053454A - 多層プリント配線板 - Google Patents

多層プリント配線板

Info

Publication number
JP2001053454A
JP2001053454A JP11226986A JP22698699A JP2001053454A JP 2001053454 A JP2001053454 A JP 2001053454A JP 11226986 A JP11226986 A JP 11226986A JP 22698699 A JP22698699 A JP 22698699A JP 2001053454 A JP2001053454 A JP 2001053454A
Authority
JP
Japan
Prior art keywords
signal
ground
layer
wiring
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP11226986A
Other languages
English (en)
Other versions
JP3669219B2 (ja
Inventor
Kenji Kamiya
賢司 神谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP22698699A priority Critical patent/JP3669219B2/ja
Priority to US09/635,175 priority patent/US6329604B1/en
Publication of JP2001053454A publication Critical patent/JP2001053454A/ja
Application granted granted Critical
Publication of JP3669219B2 publication Critical patent/JP3669219B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0286—Programmable, customizable or modifiable circuits
    • H05K1/0287—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns
    • H05K1/0289—Programmable, customizable or modifiable circuits having an universal lay-out, e.g. pad or land grid patterns or mesh patterns having a matrix lay-out, i.e. having selectively interconnectable sets of X-conductors and Y-conductors in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09718—Clearance holes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers

Landscapes

  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structure Of Printed Boards (AREA)

Abstract

(57)【要約】 【課題】 不要な電磁波を抑制した多層プリント配線板
を得る。 【解決手段】 少なくとも、２つの信号配線層１、４と
１つのグランド層２と電源層３とを有し、グランド層２
からより遠い信号配線層４の信号配線９と同じ層に隣接
したグランド配線１０を備え、信号配線９に流れる信号
電流の帰路電流路を形成する。この構成で、帰路電流経
路が信号電流の経路に隣接して確保され、信号配線はグ
ランドプレーンに対してより低インピーダンスとなり、
より短い閉ループでの電流帰還が可能となる。よって、
プリント配線板に配置された全ての信号配線に流れるグ
ランドを帰路とする信号電流とその帰路電流の作るルー
プが小さくでき、不要な電磁波の放射を抑えられる。ま
た、スルーホールで接続された異なる２つ以上の層の全
ての信号配線を連続して流れるグランドを帰路とする信
号電流とその帰路電流の作るループも小さくできる。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、多層プリント配線
板に関し、例えば、４層、６層等に構成された、多層プ
リント配線板に関する。
【０００２】
【従来の技術】従来、多層プリント配線板は一般的に、
電源プレーンを配置して構成される。図１４、図１５お
よび図１６は、従来の多層プリント配線板の構成例を示
している。
【０００３】図１４は、従来例１の４層プリント配線板
の構成例を示す断面図である。従来例１の４層プリント
配線は、板上から順に、第１の信号配線層１１１、グラ
ンド層１１２、電源層１１３および第２の信号配線層１
１４を有し、これらの信号配線層１１１〜信号配線層１
１４の間には、それぞれ層間絶縁体１１５、１１６、１
１７を有している。
【０００４】図１４の従来例１の４層プリント配線板に
おいて、第１の信号配線層１１１には信号配線１１８、
第２の信号配線層１１４には信号配線１１９、グランド
層１１２には平面状のグランドプレーン１２０、電源層
１１３には平面状の電源プレーン１２１が配置されてい
る。
【０００５】上記の信号配線１１８にグランドを帰路と
する信号電流が流れると、層間絶縁体１１５を介して隣
接配置したグランド層１１２のグランドプレーン１２０
に帰路電流が誘導され、信号配線１１８とグランドプレ
ーン１２０が作るループは小さく、そのループから放射
される不要な電磁波は小さい。
【０００６】図１５は、従来例２の６層プリント配線板
の構成例を示す断面図である。従来例２の６層プリント
配線板は、上から順に、第１の信号配線層１３１、第２
の信号配線層１３２、グランド層１３３、電源層１３
４、第３の信号配線層１３５および第４の信号配線層１
３６を有し、これらの信号配線層１３１〜信号配線層１
３６の間には、それぞれ層間絶縁体１３７、１３８、１
３９、１４０、１４１を有している。
【０００７】図１５の従来例２の６層プリント配線板に
おいて、第１の信号配線層１３１には信号配線１４２、
第２の信号配線層１３２には信号配線１４３、第３の信
号配線層１３５には信号配線１４４、第４の信号配線層
１３６には信号配線１４５、グランド層１３３には平面
状のグランドプレーン１４６、電源層１３４には平面状
の電源プレーン１４７が配置されている。本構成の信号
配線１４３にグランドを帰路とする信号電流が流れる
と、層間絶縁体１３８を介して隣接配置したグランド層
１３３のグランドプレーン１４６に帰路電流が誘導さ
れ、信号配線１４３とグランドプレーン１４６が作るル
ープは小さくそのループから放射される不要な電磁波は
小さい。
【０００８】図１６は、従来例３の６層プリント配線板
の他の構成例を示す断面図である。従来例３の６層プリ
ント配線板は、上から順に、第１の信号配線層１５１、
グランド層１５２、第２の信号配線層１５３、第３の信
号配線層１５４、電源層１５５および第４の信号配線層
１５６を有し、これらの信号配線層１５１、１５３、１
５４、１５６の間には、それぞれ層間絶縁体１５７、１
５８、１５９、１６０、１６１を有している。
【０００９】図１６の従来例３の６層プリント配線板に
おいて、第１の信号配線層１５１には信号配線１６２、
第２の信号配線層１５３には信号配線１６３、第３の信
号配線層１５４には信号配線１６４、第４の信号配線層
１５６には信号配線１６５、グランド層１５２にはグラ
ンドプレーン１６６、電源層１５５には電源プレーン１
６７が配置されている。本構成の信号配線１６２および
／または１６３にグランドを帰路とする信号電流が流れ
ると、それぞれ層間絶縁体１５７または１５８を介して
隣接配置したグランド層１５２のグランドプレーン１６
６に帰路電流が誘導され、信号配線１６２および／また
は１６３とグランドプレーン１６６が作るループは小さ
くそのループから放射される不要な電磁波は小さい。
【００１０】本発明と技術分野の類似する他の従来例４
として、特開昭６３−００４６９５号公報の「多層プリ
ント配線基板」がある。従来例４は、基板表面に放熱フ
ィンを設けて放熱特性を向上させ、ノイズの低減を図っ
ている。
【００１１】また、従来例５の特開平７−２７３４６８
号公報の「多層プリント配線基板」は、内層に位置する
信号線層または電源層に導体パターンを形成し、実質的
にグランドパターンの面積を拡大し、プリント配線板の
グランド電位を安定化して、電磁波の放射ノイズの低減
を図っている。
【００１２】
【発明が解決しようとする課題】しかしながら、図１４
で示した上記従来例１の４層プリント配線板において、
信号配線１１９にグランドを帰路とする信号電流が流れ
ると、層間絶縁体１１７を介して隣接配置した電源層１
１３の電源プレーン１２１には帰路電流は誘導されず、
どこか遠くのグランドに誘導される。このため、信号配
線１１９と帰路電流が誘導されるどこか遠くのグランド
が作るループは大きくなり、そのループから放射される
不要な電磁波は大きくなる。さらに、信号配線１１１と
信号配線１１４がスルーホール１２２で接続された場合
も同様に、どこか遠くのグランドに帰路電流が誘導さ
れ、連続した信号配線１１１、スルーホール１２２およ
び信号配線１１４とどこか遠くのグランドが作るループ
は大きくなり、そのループから放射される不要な電磁波
は大きくなるという問題がある。
【００１３】また、図１５で示した上記従来例２の６層
プリント配線板において、信号配線１４２、信号配線１
４４および／または信号配線１４５にグランドを帰路と
する信号電流が流れると、それぞれ層間絶縁体１３７、
１４０または１４１を介して隣接配置した信号配線層１
３２の信号配線１４２、電源層１３４の電源プレーン１
４７または、信号配線層１３６の信号配線１４５には帰
路電流は誘導されず、どこか遠くのグランドに誘導され
る。このため、信号配線１４２、１４４または１４５と
帰路電流が誘導されるどこか遠くのグランドが作るルー
プは大きくなり、そのループから放射される不要な電磁
波は大きくなる。さらに、信号配線１４２、１４３、１
４４および１４５の少なくとも２つ以上がスルーホール
１４８で接続された場合も同様にどこか遠くのグランド
に帰路電流が誘導され、連続した信号配線１４２、１４
３、１４４および１４５の少なくとも２つ以上およびス
ルーホール１４８とどこか遠くのグランドが作るループ
は大きくなり、そのループから放射される不要な電磁波
は大きくなるという問題がある。
【００１４】また、図１６で示した上記従来例３の６層
プリント配線板において、信号配線１６４および／また
は信号配線１６５にグランドを帰路とする信号電流が流
れると、それぞれ層間絶縁体１６０または１６１を介し
て隣接配置した電源層１５５の電源プレーン１６７には
帰路電流は誘導されず、どこか遠くのグランドに誘導さ
れる。このため、信号配線１６４および／または１６５
と帰路電流が誘導されるどこか遠くのグランドが作るル
ープは大きくなりそのループから放射される不要な電磁
波は大きくなる。さらに、信号配線１６４または１６５
を少なくとも１つ以上含み異なる信号配線層の信号配線
がスルーホール１６８で接続された場合も同様にどこか
遠くのグランドに帰路電流が誘導され、信号配線１６４
または１６５を少なくとも１つ以上を含む信号配線およ
びスルーホール１４８とで作られる連続した信号配線と
どこか遠くのグランドが作るループは大きくなり、その
ループから放射される不要な電磁波は大きくなるという
問題がある。
【００１５】本発明は、以上の問題点を解決し不要な電
磁波を抑制した多層プリント配線板を提供することを目
的とする。
【００１６】
【課題を解決するための手段】かかる目的を達成するた
め、請求項１記載の発明の多層プリント配線板は、少な
くとも２つの信号配線層（１、４）と、少なくとも１つ
のグランド層（２）と、少なくとも１つの電源層（３）
とを有し、グランド層（２）からより遠い少なくとも１
つの信号配線層（４）の信号配線（９）と同じ層にこの
信号配線（９）に隣接したグランド配線（１０）を備
え、このグランド配線（１０）が信号配線（９）に流れ
る信号電流の帰路電流路として構成されたことを特徴と
している。
【００１７】請求項２記載の発明では、請求項１記載の
多層プリント配線板は、さらに、少なくとも２つの信号
配線層（１、４）上の信号配線（８、９）間を接続する
信号スルーホール（１４）を有して構成されるとよい。
【００１８】請求項３記載の発明では、請求項２に記載
の多層プリント配線板は、さらに、少なくとも１つのグ
ランド層（２）上に設けられたグランドプレーン（１
２）とグランド配線（１０）とを接続するグランドスル
ーホール（１５）を有して構成されるとよい。
【００１９】請求項４記載の発明では、請求項２または
３に記載の多層プリント配線板において、グランドスル
ーホール（１５）は、信号スルーホール（１４）に近接
して構成されるとよい。
【００２０】請求項５記載の発明では、請求項２から４
の何れかに記載の多層プリント配線板において、グラン
ド配線（１０）は、２本の信号配線間に１本または２本
が設けられ、この信号配線と常に隣接する配置で構成さ
れるとよい。
【００２１】請求項６記載の発明では、請求項３から５
の何れかに記載の多層プリント配線板において、信号配
線はグランドプレーン（１２）に対してより低インピー
ダンスに構成され、より短い閉ループでの電流帰還を可
能とするとよい。
【００２２】
【発明の実施の形態】次に、添付図面を参照して本発明
による多層プリント配線板の実施の形態を詳細に説明す
る。図１〜図１３を参照すると、本発明の多層プリント
配線板の一実施形態が示されている。
【００２３】（第１の実施形態）図１は、第１の実施形
態の４層プリント配線板の断面構成例を示す図である。
図１において、本第１の実施形態の４層プリント配線板
は、上から順に第１の信号配線層１、グランド層２、電
源層３および第２の信号配線層４を有し、これらの第１
の信号配線層１と第２の信号配線層４の間には、それぞ
れ層間絶縁体５、６、７を有している。
【００２４】第１の信号配線層１には信号配線８、第２
の信号配線層４には信号配線９、グランド層２には平面
状のグランドプレーン１２、電源層３には平面状の電源
プレーン１３が、それぞれ構成されている。
【００２５】図２は、本第１の実施形態の４層プリント
配線板の平面構成例を示す図である。図３は、図２の４
層プリント配線板のＡ−Ａ断面図である。図４は、図２
の４層プリント配線板のＢ−Ｂ断面図である。これら図
２、図３および図４において、第１の実施形態の４層プ
リント配線板は、上から順に、第１の信号配線層１、グ
ランド層２、電源層３および第２の信号配線層４を有
し、これらの第１の信号配線層１と第２の信号配線層４
の間には、それぞれ層間絶縁体５、６、７を有してい
る。
【００２６】第１の信号配線層１には信号配線８ａ、８
ｂ、第２の信号配線層４には信号配線９および信号配線
９に隣接してグランド配線１０、グランド層２には平面
状のグランドプレーン１２、電源層３には平面状の電源
プレーン１３が、それぞれ配置されている。
【００２７】第１の信号配線層１において、信号配線８
ａは信号スルーホール１４ａに接続され、その信号スル
ーホール１４ａは第２の信号配線層４で信号配線９に接
続され、信号配線９は信号スルーホール１４ｂに接続さ
れ、その信号スルーホール１４ｂは第１の信号配線層１
で信号配線８ｂに接続され、連続した信号電流経路を形
成している。グランド配線１０は、信号スルーホール１
４ａおよび１４ｂに近接して配置されグランド層２のグ
ランドプレーン１２に接続されたグランドスルーホール
１５ａおよび１５ｂに接続されている。
【００２８】図５は、第１の実施形態の変化例を示す４
層プリント配線板の断面構成図である。図１において
は、信号配線９を２本配線毎にグランド配線１０を１本
の割合で隣接配置している。しかし、図５のように信号
配線２９を１本配線毎にグランド配線３０を１本の割合
で配置してもよい。つまり、信号配線に対して間に他の
配線を挟まずにグランド配線を配置してあればよい。
【００２９】（動作）次に、図１の第１の実施形態の４
層プリント配線板の動作例について説明する。第１の信
号配線層１の信号配線８にグランドを帰路とする信号電
流が流れると、層間絶縁体５を介して隣接配置したグラ
ンド層２のグランドプレーン１２に帰路電流が誘導され
る。この、グランドを帰路とする信号電流の流れる信号
配線８とその帰路電流が誘導されるグランドプレーン１
２が作るループは小さく、そのループから放射される不
要な電磁波は抑えられている。
【００３０】第２の信号配線層４の信号配線９にグラン
ドを帰路とする信号電流が流れると、層間絶縁体７を介
して隣接配置した電源層３の電源プレーン１３には帰路
電流は誘導されず、信号配線９に隣接して同じ層に配置
されたグランド配線１０に誘導され信号電流の流れる信
号配線９とその帰路電流が誘導されるグランド配線１３
が作るループは、第２の信号配線層４にグランド配線が
隣接して配置されていない場合と比較して小さくなり、
そのループから放射される不要な電磁波が抑えられる。
【００３１】さらに、図２、図３および図４の４層プリ
ント配線板の動作例について説明する。第１の信号配線
層１の信号配線８ａから信号スルーホール１４ａ、第２
の信号配線層４の信号配線９、信号スルーホール１４ｂ
および第１の信号配線層１の信号配線８ｂと複数の層に
連続した信号電流経路に信号電流が流れると、信号配線
８ａに対してグランドプレーン１２に、信号スルーホー
ル１４ａに対してグランドスルーホール１５ａに、信号
配線９に対してグランド配線１０に、信号スルーホール
１４ｂに対してグランドスルーホール１５ｂに信号配線
８ｂに対してグランドプレーン１２にそれぞれ帰路電流
が誘導され、グランドプレーン１２からグランドスルー
ホール１５ａ、グランド配線１０、グランドスルーホー
ル１５ｂ、グランドプレーン１２に連続した帰路電流経
路が形成され帰路電流が流れる。
【００３２】この信号電流の流れる連続した信号電流経
路と帰路電流の流れる帰路電流経路の作るループは、グ
ランド配線１０および／またはグランドスルーホール１
５ａおよび１５ｂの無い場合と比較して小さくなり、そ
のループから放射される不要な電磁波が抑えられる。
【００３３】図１において、第１の信号配線層１の信号
配線８に流れるグランドを帰路とする信号電流に対して
は、帰路電流は層間絶縁体５を介して配置されたグラン
ド層２のグランドプレーン１２に流れるが、第２の信号
配線層４に層間絶縁体７を介して隣接配置された電源層
３の電源プレーン１３には帰路電流は流れない。このた
め、信号配線９に隣接して信号配線９と同じ層にグラン
ド配線１０を配置して信号配線９に流れるグランドを帰
路とする信号電流の帰路電流経路をグランド配線１０に
確保し、信号配線とグランド配線の作るループは小さく
なり、不要な電磁放射を抑えることができる。
【００３４】図２、図３および図４において、第１の信
号配線層１の信号配線８ａが信号スルーホール１４ａで
第２の信号配線層４の信号配線９に接続され、さらに、
信号スルーホール１４ｂで第１の信号配線層１の信号配
線８ｂに接続されてグランドを帰路とする信号電流経路
を形成している。信号スルーホール１４ａおよび１４ｂ
に近接してグランド層２のグランドプレーン１２と接続
するスルーホール１５ａおよび１５ｂを配置しスルーホ
ール１５ａおよび１５ｂには信号配線９に隣接配置され
たグランド配線１０が接続され、信号配線８ａから信号
スルーホール１４ａ、信号配線９、信号スルーホール１
４ｂ、信号配線８ｂと連続したグランドを帰路とする信
号電流経路に対して、隣接してグランドプレーン１２、
グランドスルーホール１５ａ、グランド配線１０、グラ
ンドスルーホール１５ｂ、グランドプレーン１２と連続
した帰路電流経路を配置する。このことにより、連続し
た信号電流経路とそれに隣接した帰路電流経路が作るル
ープは小さくなり、不要な電磁放射を抑えることができ
る。
【００３５】（第２の実施形態）次に、本発明の他の実
施例について図面を参照して詳細に説明する。図６は、
本発明の第２の実施形態の６層プリント配線板の構成例
を示す断面図である。本図６において、上から順に第１
の信号配線層４１、第２の信号配線層４２、グランド層
４３、電源層４４、第３の信号配線層４５および第４の
信号配線層４６を有し、これらの信号配線層４１〜４６
の間にはそれぞれ層間絶縁体４７〜５１を有している。
第１の信号配線層４１には信号配線５２およびグランド
配線５３、第２の信号配線層４２には信号配線５４、第
３の信号配線層４５には信号配線５６およびグランド配
線５７、第４の信号配線層４６には信号配線５８および
グランド配線５９、グランド層４３には平面状のグラン
ドプレーン６０、電源層４４には平面状の電源プレーン
６１が配置されている。
【００３６】グランド層４３は、第２の信号配線層４２
に隣接して配置されており、平面状のグランドプレーン
６０が信号配線５４に流れるグランドを帰路とする信号
電流の帰路電流経路となる。第１の信号配線層４１の信
号配線５２に隣接してグランド配線５３が配置され信号
配線５２の信号電流の帰路電流経路となる。同様にして
第３の信号配線層４５の信号配線５６に隣接してグラン
ド配線５７が、第４の信号配線層４６の信号配線５８に
隣接してグランド配線５９が配置され信号配線５８に流
れる信号電流の帰路電流経路となる。これらの各信号電
流経路とその帰路電流経路の作るループは、グランド配
線５３、５７、５９が無い場合に比較して小さくなり、
不要な電磁波の放射が抑えられる。
【００３７】図８は、図６の６層プリント配線板の平面
図である。図９は、図８の６層プリント配線板のＣ−Ｃ
断面図である。図１０は、図８の６層プリント配線板の
Ｄ−Ｄ断面図である。
【００３８】これらの図８、図９および図１０におい
て、上から順に第１の信号配線層４１、第２の信号配線
層４２、グランド層４３、電源層４４、第３の信号配線
層４５および第４の信号配線層４６を有し、これらの信
号配線層４１〜４６の間にはそれぞれ層間絶縁体４７〜
５１を有し、さらに、第１の信号配線層４１には信号配
線５２および信号配線５２に近接配置したグランド配線
５３、第２の信号配線層４２には信号配線５４、第３の
信号配線層４５には信号配線５６および信号配線５６に
近接配置したグランド配線５７、第４の信号配線層４６
には信号配線５８および信号配線５８に近接配置したグ
ランド配線５９を有し、信号配線５２と信号配線５６に
接続した信号スルーホール６２ａと信号配線５６と信号
配線５８に接続した信号スルーホール６２ｂを有し、信
号スルーホール６２ａに近接してグランド配線５３、５
７およびグランドプレーン６０に接続したグランドスル
ーホール６３ａ、信号スルーホール６２ｂに近接してグ
ランド配線５７、５９およびグランドプレーン６０に接
続したグランドスルーホール６３ｂを有している。
【００３９】信号配線５２から信号スルーホール６２
ａ、信号配線５６、信号スルーホール６２ｂ、信号配線
５８へ連続してグランドを帰路とする信号電流が流れる
と信号配線５２に対してグランド配線５３に、信号スル
ーホール６２ａに対してグランドスルーホール６３ａ
に、信号配線５６に対してグランド配線５７に、信号ス
ルーホール６２ｂに対してグランドスルーホール６３ｂ
に、信号配線５８に対してグランド配線５９に帰路電流
が誘導され帰路電流経路も連続して確保され、この連続
した信号電流経路とその連続した帰路電流経路の作るル
ープは小さく、不要な電磁波の放射が抑えられる。
【００４０】図７は、第２の実施形態の変化例を示す６
層プリント配線板の断面図である。図７において、上か
ら順に第１の信号配線層７１、グランド層７２、第２の
信号配線層７３、第３の信号配線層７４、電源層７５お
よび第４の信号配線層７６を有し、これらの信号配線層
７１〜７６の間にはそれぞれ層間絶縁体７７〜８１を有
している。第１の信号配線層７１には信号配線８２、第
２の信号配線層７３には信号配線８４、第３の信号配線
層７４には信号配線８６および信号配線８６に近接配置
したグランド配線８７、第４の信号配線層７６には信号
配線８８および信号配線８８に近接配置したグランド配
線８９、グランド層７２には平面状のグランドプレーン
９０、電源層７５には平面状の電源プレーン９１が配置
されている。
【００４１】第１のグランド層７２は、第１の信号配線
層７１および第２の信号配線層７３の両方にそれぞれ層
間絶縁体７７および７８を介して隣接して配置され、グ
ランドプレーン９０が信号配線８２および８４に流れる
グランドを帰路とする信号電流の帰路電流経路となる。
グランド配線８７は信号配線８６に流れるグランドを帰
路とする信号電流の帰路電流経路、グランド配線８９は
信号配線８８に流れるグランドを帰路とする信号電流の
帰路電流経路となる。これらのグランド層７２と隣接し
ていない信号配線層のグランドを帰路とする信号電流の
流れる信号配線と、その帰路電流経路のグランド配線に
より作られるループがグランド配線８７およびまたはグ
ランド配線８９が無い場合に比較して小さくなり、不要
な電磁波の放射が抑えられる。
【００４２】図１１は、図７の６層プリント配線板の平
面図である。図１２は、図７の６層プリント配線板のＥ
−Ｅ断面図である。図１３は、図７の６層プリント配線
板のＦ−Ｆ断面図である。
【００４３】これらの図１１、図１２および図１３にお
いて、上から順に第１の信号配線層７１、グランド層７
２、第２の信号配線層７３、第３の信号配線層７４、電
源層７５および第４の信号配線層７６を有し、これらの
信号配線層７１〜７６の間にはそれぞれ層間絶縁体７７
〜８１を有し、さらに、第１の信号配線層７１には信号
配線８２、第２の信号配線層７３には信号配線８４、第
３の信号配線層７４には信号配線８６と信号配線８６に
近接配置したグランド配線８７、第４の信号配線層７６
には信号配線８８と信号配線８８に近接配置したグラン
ド配線８９を有し、信号配線８２と信号配線８６に接続
した信号スルーホール９２ａと信号配線８６と信号配線
８８に接続した信号スルーホール９２ｂを有し、信号ス
ルーホール９２ａに近接してグランド配線８７およびグ
ランドプレーン９０に接続したグランドスルーホール９
３ａ、信号スルーホール９２ｂに近接してグランド配線
８７、８９およびグランドプレーン９０に接続したグラ
ンドスルーホール９３ｂを有している。
【００４４】信号配線８２から信号スルーホール９２
ａ、信号配線８６、信号スルーホール９２ｂ、信号配線
８８へ連続してグランドを帰路とする信号電流が流れる
と信号配線５２に対してグランドプレーン９０に、信号
スルーホール９２ａに対してグランドスルーホール９３
ａに、信号配線８６に対してグランド配線８７に、信号
スルーホール９２ｂに対してグランドスルーホール９３
ｂに、信号配線８８に対してグランド配線８９に帰路電
流が誘導され帰路電流経路も連続して確保され、この連
続した信号電流経路とその連続した帰路電流経路の作る
ループは小さく、不要な電磁波の放射が抑えられる。
【００４５】上記実施形態の多層プリント配線板は、グ
ランド層に隣接していない信号配線層に配置された信号
配線に隣接してグランド配線を配置し、および／または
信号スルーホールに隣接してグランドスルーホールを配
置し、信号配線および／または信号スルーホールに流れ
る電流の帰路電流経路をグランド配線および／またはグ
ランドスルーホールに作り、不要な電磁放射を抑えるも
のである。
【００４６】上記の各実施形態によれば、グランドを帰
路とする信号電流の帰路電流経路をグランド層とより遠
い信号配線層に信号配線と隣接してグランド配線を配置
する。および／または、異なる信号配線層の信号配線を
接続する信号スルーホールに近接してグランドスルーホ
ールを配置し、そのグランドスルーホールにグランド層
とより遠い信号配線層に信号配線に隣接して配置したグ
ランド配線を接続する。このことで、信号電流の経路に
隣接して帰路電流経路を確保し、信号配線はグランドプ
レーンに対してより低インピーダンスに構成され、より
短い閉ループでの電流帰還を可能とする。
【００４７】尚、上述の実施形態は本発明の好適な実施
の一例である。但し、これに限定されるものではなく、
本発明の要旨を逸脱しない範囲内において種々変形実施
が可能である。
【００４８】
【発明の効果】以上の説明より明らかなように、本発明
の多層プリント配線板は、グランド層からより遠い少な
くとも１つの信号配線層の信号配線と同じ層にこの信号
配線に隣接したグランド配線を備え、このグランド配線
が信号配線に流れる信号電流の帰路電流路としている。
このことで、帰路電流経路が信号電流の経路に隣接して
確保され、信号配線はグランドプレーンに対してより低
インピーダンスに構成され、より短い閉ループでの電流
帰還が可能となる。
【００４９】第１の効果は、プリント配線板に配置され
た全ての信号配線に流れるグランドを帰路とする信号電
流とその帰路電流の作るループが小さくでき、不要な電
磁波の放射を抑えられることである。
【００５０】第２の効果は、スルーホールで接続された
異なる２つ以上の層の全ての信号配線を連続して流れる
グランドを帰路とする信号電流とその帰路電流の作るル
ープも小さくでき、不要な電磁波の放射を抑えられるこ
とである。
【００５１】第３の効果は、プリント配線板の層数を増
やすことなく信号配線に流れるグランドを帰路とする信
号電流の帰路電流経路が作られ、信号電流経路と帰路電
流経路の作るループも小さくでき、不要な電磁波の放射
を抑えられることである。
【図面の簡単な説明】
【図１】本発明の多層プリント配線板の第１の実施形態
の４層プリント配線板の断面構成例を示す図である。
【図２】第１の実施形態の４層プリント配線板の平面構
成例を示す図である。
【図３】図２の４層プリント配線板のＡ−Ａ断面図であ
る。
【図４】図２の４層プリント配線板のＢ−Ｂ断面図であ
る。
【図５】第１の実施形態の変化例を示す４層プリント配
線板の断面構成図である。
【図６】第２の実施形態の６層プリント配線板の構成例
を示す断面図である。
【図７】第２の実施形態の変化例を示す６層プリント配
線板の断面図である。
【図８】図６の６層プリント配線板の平面図である。
【図９】図８の６層プリント配線板のＣ−Ｃ断面図であ
る。
【図１０】図８の６層プリント配線板のＤ−Ｄ断面図で
ある。
【図１１】図７の６層プリント配線板の平面図である。
【図１２】図７の６層プリント配線板のＥ−Ｅ断面図で
ある。
【図１３】図７の６層プリント配線板のＦ−Ｆ断面図で
ある。
【図１４】従来例１の４層プリント配線板の構成例を示
す断面図である。
【図１５】従来例２の６層プリント配線板の構成例を示
す断面図である。
【図１６】従来例３の６層プリント配線板の他の構成例
を示す断面図である。
【符号の説明】
１、４１、７１ 第１の信号配線層 ２、４３、５３、７２ グランド層 ３、４４、７５ 電源層 ４、４２、７３ 第２の信号配線層 ５、６、７、４７〜５１、７７〜８１ 層間絶縁体 ８、９、２９、５２、５４、５６、５８、８２、８４、
８６、８８ 信号配線 １０、３０、５３、５７、５９、８７、７２、８９ グ
ランド配線 １２、６０、９０ グランドプレーン １３、６１、９１ 電源プレーン １４、６２ 信号スルーホール １５ グランドスルーホール ４５、６３、７４ 第３の信号配線層 ４６、７６ 第４の信号配線層 ４２、４３、４４、４５、４６ 信号配線層
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０５Ｋ 9/00 Ｈ０５Ｋ 9/00 Ｒ

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 少なくとも２つの信号配線層と、 少なくとも１つのグランド層と、 少なくとも１つの電源層とを有し、 前記グランド層からより遠い少なくとも１つの信号配線
    層の信号配線と同じ層に該信号配線に隣接したグランド
    配線を備え、 該グランド配線が前記信号配線に流れる信号電流の帰路
    電流路として構成されたことを特徴とする多層プリント
    配線板。
  2. 【請求項２】 請求項１記載の多層プリント配線板は、
    さらに、前記少なくとも２つの信号配線層上の信号配線
    間を接続する信号スルーホールを有して構成されたこと
    を特徴とする多層プリント配線板。
  3. 【請求項３】 請求項２に記載の多層プリント配線板
    は、さらに、前記少なくとも１つのグランド層上に設け
    られたグランドプレーンと前記グランド配線とを接続す
    るグランドスルーホールを有して構成されたことを特徴
    とする多層プリント配線板。
  4. 【請求項４】 請求項２または３に記載の多層プリント
    配線板において、前記グランドスルーホールは、前記信
    号スルーホールに近接して構成されたことを特徴とする
    多層プリント配線板。
  5. 【請求項５】 請求項２から４の何れかに記載の多層プ
    リント配線板において、前記グランド配線は、２本の前
    記信号配線間に１本または２本が設けられ、該信号配線
    と常に隣接する配置で構成されたことを特徴とする多層
    プリント配線板。
  6. 【請求項６】 請求項３から５の何れかに記載の多層プ
    リント配線板において、前記信号配線は前記グランドプ
    レーンに対してより低インピーダンスに構成され、より
    短い閉ループでの電流帰還を可能としたことを特徴とす
    る多層プリント配線板。
JP22698699A 1999-08-10 1999-08-10 多層プリント配線板 Expired - Fee Related JP3669219B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22698699A JP3669219B2 (ja) 1999-08-10 1999-08-10 多層プリント配線板
US09/635,175 US6329604B1 (en) 1999-08-10 2000-08-09 Multilayer printed circuit board

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22698699A JP3669219B2 (ja) 1999-08-10 1999-08-10 多層プリント配線板

Publications (2)

Publication Number Publication Date
JP2001053454A true JP2001053454A (ja) 2001-02-23
JP3669219B2 JP3669219B2 (ja) 2005-07-06

Family

ID=16853726

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22698699A Expired - Fee Related JP3669219B2 (ja) 1999-08-10 1999-08-10 多層プリント配線板

Country Status (2)

Country Link
US (1) US6329604B1 (ja)
JP (1) JP3669219B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153542A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 多層配線基板
WO2009072182A1 (ja) * 2007-12-04 2009-06-11 Fujitsu Limited 回路基板および電子機器
JP2009133873A (ja) * 2009-03-13 2009-06-18 Asahi Kasei Electronics Co Ltd 磁界測定装置
TWI394498B (zh) * 2008-04-11 2013-04-21 Hon Hai Prec Ind Co Ltd 印刷電路板
WO2017112035A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Through-hole interconnect network and method of making same

Families Citing this family (35)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3201345B2 (ja) * 1998-05-13 2001-08-20 日本電気株式会社 多層プリント配線板
JP3542028B2 (ja) * 2000-08-01 2004-07-14 インターナショナル・ビジネス・マシーンズ・コーポレーション Ｅｍｉ対策を施した回路基板
US6700076B2 (en) * 2000-09-28 2004-03-02 Eic Corporation Multi-layer interconnect module and method of interconnection
JP3842050B2 (ja) * 2001-02-08 2006-11-08 富士通株式会社 プレスフィットピン接続検査方法及びシステム
US20040108862A1 (en) * 2001-02-19 2004-06-10 Kenji Azuma Printed wiring board, multilayer printed wiring board, and method of detecting foreign matter and voids in inner layer of multilayer printed wiring board
TW517276B (en) * 2002-01-18 2003-01-11 Advanced Semiconductor Eng Substrate
US6713792B2 (en) * 2002-01-30 2004-03-30 Anaren Microwave, Inc. Integrated circuit heat sink device including through hole to facilitate communication
US6988898B2 (en) * 2002-02-12 2006-01-24 Mitsubishi Denki Kabushiki Kaisha Signal repeating device
US6965072B2 (en) * 2003-02-07 2005-11-15 Nokia Corporation Shielding arrangement
US7016198B2 (en) * 2003-04-08 2006-03-21 Lexmark International, Inc. Printed circuit board having outer power planes
US20100167561A1 (en) * 2003-04-11 2010-07-01 Neoconix, Inc. Structure and process for a contact grid array formed in a circuitized substrate
US7138716B2 (en) * 2003-06-27 2006-11-21 Intel Corporation Addition of metal layers with signal reallocation to a microprocessor for increased frequency and lower power
JP4259311B2 (ja) * 2003-12-19 2009-04-30 株式会社日立製作所 多層配線基板
US7030712B2 (en) * 2004-03-01 2006-04-18 Belair Networks Inc. Radio frequency (RF) circuit board topology
DE102004049485B3 (de) * 2004-10-11 2005-12-01 Siemens Ag Elektrische Schaltung mit einer Mehrlagen-Leiterplatte
TW200637454A (en) * 2005-04-13 2006-10-16 Asustek Comp Inc Printed circuit board
CN1856239A (zh) * 2005-04-18 2006-11-01 华硕电脑股份有限公司 印刷电路板
TW200743433A (en) * 2006-05-09 2007-11-16 Mitac Int Corp Circuit board with EMI isolation and layout method thereof
JPWO2008133010A1 (ja) * 2007-04-12 2010-07-22 日本電気株式会社 フィルタ回路素子及び電子回路装置
US20090049414A1 (en) * 2007-08-16 2009-02-19 International Business Machines Corporation Method and system for reducing via stub resonance
KR101385094B1 (ko) 2007-09-11 2014-04-14 삼성디스플레이 주식회사 인쇄회로기판, 이를 갖는 표시장치 및 이의 제조방법
CN201230402Y (zh) * 2008-07-03 2009-04-29 鸿富锦精密工业（深圳）有限公司 印刷电路板
KR101072591B1 (ko) * 2009-08-10 2011-10-11 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101038236B1 (ko) * 2009-09-16 2011-06-01 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101021548B1 (ko) * 2009-09-18 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101023541B1 (ko) * 2009-09-22 2011-03-21 삼성전기주식회사 Ｅｍｉ 노이즈 저감 인쇄회로기판
KR101021551B1 (ko) * 2009-09-22 2011-03-16 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
KR101092590B1 (ko) * 2009-09-23 2011-12-13 삼성전기주식회사 전자기 밴드갭 구조를 구비하는 인쇄회로기판
US8289727B2 (en) 2010-06-11 2012-10-16 Taiwan Semiconductor Manufacturing Company, Ltd. Package substrate
US8641428B2 (en) * 2011-12-02 2014-02-04 Neoconix, Inc. Electrical connector and method of making it
US8957325B2 (en) 2013-01-15 2015-02-17 Fujitsu Limited Optimized via cutouts with ground references
US9680273B2 (en) 2013-03-15 2017-06-13 Neoconix, Inc Electrical connector with electrical contacts protected by a layer of compressible material and method of making it
US9935166B2 (en) * 2013-03-15 2018-04-03 Qualcomm Incorporated Capacitor with a dielectric between a via and a plate of the capacitor
US11817250B2 (en) * 2019-05-07 2023-11-14 International Business Machines Corporation Broadside coupled coplanar inductors
CN112738981B (zh) * 2020-12-21 2022-04-12 苏州精濑光电有限公司 一种fpc板及测试系统

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB1501500A (en) * 1975-06-20 1978-02-15 Int Computers Ltd Multilayer printed circuit boards
JPS5563900A (en) * 1978-11-08 1980-05-14 Fujitsu Ltd Multilyaer ceramic circuit board
JPS634695A (ja) 1986-06-25 1988-01-09 日立超エル・エス・アイエンジニアリング株式会社 多層プリント配線基板
US4814945A (en) * 1987-09-18 1989-03-21 Trw Inc. Multilayer printed circuit board for ceramic chip carriers
US4916259A (en) * 1988-08-01 1990-04-10 International Business Machines Corporation Composite dielectric structure for optimizing electrical performance in high performance chip support packages
US5191174A (en) * 1990-08-01 1993-03-02 International Business Machines Corporation High density circuit board and method of making same
US5315069A (en) * 1992-10-02 1994-05-24 Compaq Computer Corp. Electromagnetic radiation reduction technique using grounded conductive traces circumscribing internal planes of printed circuit boards
JP3610088B2 (ja) 1994-03-31 2005-01-12 キヤノン株式会社 多層プリント配線板
US5739476A (en) * 1994-10-05 1998-04-14 Namgung; Chung Multilayer printed circuit board laminated with unreinforced resin
JPH08153975A (ja) * 1994-11-30 1996-06-11 Oki Electric Ind Co Ltd 多層プリント配線板
JP2638567B2 (ja) * 1995-06-08 1997-08-06 日本電気株式会社 多層配線基板
JPH09205283A (ja) * 1996-01-25 1997-08-05 Hitachi Ltd 半導体モジュール及びメモリモジュール
JPH10126014A (ja) * 1996-10-23 1998-05-15 Sony Corp 回路基板
US5856636A (en) * 1997-03-03 1999-01-05 Sanso; David W. Electronic circuit prototype wiring board with visually distinctive contact pads
US6191475B1 (en) * 1997-11-26 2001-02-20 Intel Corporation Substrate for reducing electromagnetic interference and enclosure
US6184477B1 (en) * 1998-12-02 2001-02-06 Kyocera Corporation Multi-layer circuit substrate having orthogonal grid ground and power planes

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008153542A (ja) * 2006-12-19 2008-07-03 Shinko Electric Ind Co Ltd 多層配線基板
WO2009072182A1 (ja) * 2007-12-04 2009-06-11 Fujitsu Limited 回路基板および電子機器
TWI394498B (zh) * 2008-04-11 2013-04-21 Hon Hai Prec Ind Co Ltd 印刷電路板
JP2009133873A (ja) * 2009-03-13 2009-06-18 Asahi Kasei Electronics Co Ltd 磁界測定装置
WO2017112035A1 (en) * 2015-12-23 2017-06-29 Intel Corporation Through-hole interconnect network and method of making same

Also Published As

Publication number Publication date
JP3669219B2 (ja) 2005-07-06
US6329604B1 (en) 2001-12-11

Similar Documents

Publication Publication Date Title
JP2001053454A (ja) 多層プリント配線板
JP3201345B2 (ja) 多層プリント配線板
JP5034095B2 (ja) プリント配線基板および電子装置
US5835979A (en) Wiring pattern preventing EMI radiation
JPH1167970A (ja) Ｌｓｉパッケージの配線構造
JP2004095614A (ja) 多層基板及び半導体装置
JP2000269211A (ja) 半導体装置
US6531932B1 (en) Microstrip package having optimized signal line impedance control
TW202031106A (zh) 多層印刷基板
JP2001060770A (ja) プリント配線基板
JP2007088104A (ja) カードエッジ基板
JP2001339170A (ja) 多層配線基板
JP2007150212A (ja) 回路基板
JPH0669613A (ja) プリント配線板
CN113891576B (zh) 一种包括多层pcb板的换层通孔电路、制作方法及设备
JP2012019102A (ja) 信号伝送回路及び多層基板
JP2007281004A (ja) 多層配線構造体および多層プリント基板
JP2804821B2 (ja) 電子部品搭載用基板
JP3787409B2 (ja) アレイ状接続型ｉｃを搭載した多層基板
WO2020194832A1 (ja) 電子基板
JP2022116622A (ja) 配線基板
JP2002344149A (ja) 配線構造基板
JP2003332753A (ja) 多層プリント基板
JPS622787Y2 (ja)
JP2643113B2 (ja) プリント配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040907

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041108

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050322

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050404

R150 Certificate of patent or registration of utility model

Ref document number: 3669219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080422

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees