JP2013225610A - プリント配線板、半導体パッケージ及びプリント回路板 - Google Patents

プリント配線板、半導体パッケージ及びプリント回路板 Download PDF

Info

Publication number
JP2013225610A
JP2013225610A JP2012097572A JP2012097572A JP2013225610A JP 2013225610 A JP2013225610 A JP 2013225610A JP 2012097572 A JP2012097572 A JP 2012097572A JP 2012097572 A JP2012097572 A JP 2012097572A JP 2013225610 A JP2013225610 A JP 2013225610A
Authority
JP
Japan
Prior art keywords
pad
conductor layer
circuit board
printed circuit
signal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2012097572A
Other languages
English (en)
Other versions
JP2013225610A5 (ja
JP5904856B2 (ja
Inventor
Yasuji Hayashi
靖二 林
Takuya Kondo
琢也 近藤
Shoji Matsumoto
昇司 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP2012097572A priority Critical patent/JP5904856B2/ja
Priority to US13/862,038 priority patent/US9192044B2/en
Priority to EP13164422.1A priority patent/EP2658353A1/en
Priority to CN201310142055.1A priority patent/CN103379733B/zh
Publication of JP2013225610A publication Critical patent/JP2013225610A/ja
Publication of JP2013225610A5 publication Critical patent/JP2013225610A5/ja
Application granted granted Critical
Publication of JP5904856B2 publication Critical patent/JP5904856B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
    • H05K1/114—Pad being close to via, but not surrounding the via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0237—High frequency adaptations
    • H05K1/0242—Structural details of individual signal conductors, e.g. related to the skin effect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/0939—Curved pads, e.g. semi-circular or elliptical pads or lands
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09454—Inner lands, i.e. lands around via or plated through-hole in internal layer of multilayer PCB
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09372—Pads and lands
    • H05K2201/09463—Partial lands, i.e. lands or conductive rings not completely surrounding the hole
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09636—Details of adjacent, not connected vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10674—Flip chip
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10734—Ball grid array [BGA]; Bump grid array

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Geometry (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】信号配線間で発生するクロストークノイズを低減する。
【解決手段】第１の導体層１０１には、第１及び第２の信号配線パターン１１１，１１２が形成されている。表層である第２の導体層１０２には、第１の信号配線パターン１１１に第１のヴィア１３１を介して電気的に接続された第１のパッド１２１、及び第２の信号配線パターン１１２に第２のヴィア１３２を介して電気的に接続された第２のパッド１２２が形成されている。第１の導体層１０１と第２の導体層１０２との間は、第３の導体層１０３が配置され、これら導体層の間には、絶縁体１０５が介在されている。第３の導体層１０３には、第１のヴィア１３１に電気的に接続された第１のヴィアパッド１４１が形成されている。第１のヴィアパッド１４１は、基板表面１００ａに垂直な方向から見て第２のパッド１２２に重なり、第２のパッド１２２に絶縁体１０５を介して対向する対向部分１４１ａを有する。
【選択図】図２

Description

本発明は、複数の導体層が絶縁体を介して積層されて形成されたプリント配線板、プリント配線板を備えた半導体パッケージ及び半導体パッケージを備えたプリント回路板に関する。
電子機器の小型化、高機能化を実現するために、半導体素子が搭載されるプリント配線板においては、配線の高密度化と回路動作の高速化が求められている。高密度化の要求によって、プリント配線板の信号配線同士は近接される傾向にあり、配線層の異なる配線同士を接続するヴィアも穴径を小さくし、狭ピッチ化する傾向にある。
また、半導体パッケージのインターポーザ（プリント配線板）とマザーボード（メイン基板）とをはんだボール等の接続端子で電気的及び物理的に接続して、半導体パッケージをメイン基板に実装したプリント回路板においても、接続端子間を狭ピッチ化している。このように高密度化により配線間距離を短縮するに連れて、信号配線間の電磁結合により発生するクロストークノイズが増大する。
さらに回路動作の高速化によって、信号伝送によって発生する電磁界も高周波化しており、微小な構造物で発生するクロストークノイズも無視できなくなっている。特に、プリント配線板の平面（表面）に沿う平面方向（面内方向）に延びて形成された信号配線パターンに比べて、構造としては小さいが、平面方向に直交する方向（面外方向）の配線であるヴィアや接続端子で発生するクロストークノイズが大きな問題となっている。
そこで、面外方向に延びる配線間に発生するクロストークノイズを低減する方法として、信号ヴィア間にグラウンド電位となるヴィアを隣接配置したものが提案されている（特許文献１参照）。
特開２００５−３４０２４７号公報
上述した従来の構成では、面外方向に延びる配線のうち、プリント配線板中の信号ヴィア間で発生するクロストークノイズを低減することはできる。しかしながら、面外方向に延びる配線のうち、プリント配線板のパッドとメイン基板のパッドとを接続する接続端子間で発生するクロストークノイズを低減することができなかった。したがって、平面方向に直交する方向に延びる配線間のクロストークノイズを低減する対策としては不十分であった。
そこで、本発明は、プリント配線板の平面に沿う平面方向に直交する方向に延びる配線間で発生するクロストークノイズの影響を低減することを目的とするものである。
本発明のプリント配線板は、第１の信号配線パターン及び第２の信号配線パターンが形成された第１の導体層と、前記第１の信号配線パターンに第１のヴィアを介して電気的に接続された第１のパッド、及び前記第２の信号配線パターンに第２のヴィアを介して電気的に接続された第２のパッドが形成され、基板表面に位置する第２の導体層と、前記第１の導体層と前記第２の導体層との間に絶縁体を介して配置された第３の導体層と、を備え、前記第３の導体層には、前記第１のヴィアに電気的に接続された第１のヴィアパッドが形成されており、前記第１のヴィアパッドは、前記基板表面に垂直な方向から見て前記第２のパッドに重なり、前記第２のパッドに前記絶縁体を介して対向する対向部分を有することを特徴とする。
本発明によれば、第１のヴィアパッドが、第２のパッドに対向する対向部分を有しているので、第１のヴィアを含む信号配線と、第２のヴィアを含む信号配線との間の容量性結合を増加させることができる。これにより、誘導性結合によるノイズ成分と容量性結合によるノイズ成分とが相殺され、その結果、信号配線間に発生するクロストークノイズを低減することができる。
本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。 本発明の第１実施形態に係るプリント回路板の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。 本発明の第１実施形態に係るプリント回路板に発生するクロストークノイズの電圧を示すグラフである。 本発明の第１実施形態に係るプリント回路板の他の例の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。 本発明の第２実施形態に係るプリント回路板の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。 本発明の第２実施形態に係るプリント回路板に発生するクロストークノイズの電圧を示すグラフである。 本発明の第２実施形態に係るプリント回路板の他の例の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。 本発明の第３実施形態に係るプリント回路板の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。 本発明の第３実施形態に係るプリント回路板に発生するクロストークノイズの電圧を示すグラフである。 本発明の第４実施形態に係るプリント回路板の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。 参考例のプリント回路板の一部分を示す詳細図であり、（ａ）はプリント回路板の一部の上面図、（ｂ）はプリント回路板の一部の正面図、（ｃ）はプリント回路板の一部の側面図である。
以下、本発明を実施するための形態を、図面を参照しながら詳細に説明する。
［第１実施形態］
図１は、本発明の第１実施形態に係るプリント回路板の概略構成を示す説明図である。プリント回路板５００は、メイン基板４００と、メイン基板４００に実装された半導体パッケージ３００とを備えている。半導体パッケージ３００は、プリント配線板１００と、プリント配線板１００に実装された半導体素子（半導体チップ）２００とを有している。本第１実施形態の半導体パッケージ３００は、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ：ボールグリッドアレイ）パッケージである。メイン基板４００はプリント配線板であり、表層に半導体パッケージ３００が実装される。
半導体パッケージ３００のプリント配線板１００は、一対の基板表面１００ａ，１００ｂを有しているインターポーザである。プリント配線板１００の一方の基板表面１００ａには、半導体素子２００が実装されている。プリント配線板１００の他方の基板表面１００ｂとメイン基板４００の一方の基板表面４００ａとは複数の接続端子、本第１実施形態では複数のはんだボールからなるはんだボール群５５０で接合されている。これにより、プリント配線板１００の信号配線（不図示）とメイン基板４００の信号配線（不図示）との間の信号伝送を行うものである。
半導体素子２００は、複数の信号端子を有しており、各信号端子がプリント配線板１００の一方の基板表面１００ａに形成された信号配線パターンにはんだ等で接合されている。図１では、複数の信号端子のうち、第１の信号端子２０１及び第２の信号端子２０２を図示している。なお、半導体素子２００及びプリント配線板１００の一方の基板表面１００ａは、不図示の封止樹脂で封止されていてもよい。
図２は、本発明の第１実施形態に係るプリント回路板の一部分を示す詳細図であり、図２（ａ）はプリント回路板の一部の上面図、図２（ｂ）はプリント回路板の一部の正面図、図２（ｃ）はプリント回路板の一部の側面図である。
半導体素子２００の第１の信号端子２０１は、図２（ｂ）に示すプリント配線板１００の第１の信号配線１３５を介してメイン基板４００の後述する第１のメイン基板側パッド４０１に接続されている。また、第２の信号端子２０２は、プリント配線板１００の第２の信号配線１３６を介してメイン基板４００の後述する第２のメイン基板側パッド４０２に接続されている。
半導体パッケージ３００のプリント配線板１００は、互いに間隔をあけて配置された第１の導体層１０１、第２の導体層１０２及び第３の導体層１０３と、これら導体層間に介在させた絶縁体（誘電体）１０５とを備えている多層プリント配線板である。第１の導体層１０１は、一方の基板表面１００ａに位置している表層であり、第２の導体層１０２は、他方の基板表面１００ｂに位置している表層である。第３の導体層１０３は、これら第１の導体層１０１と第２の導体層１０２との間に配置された内層である。なお、本第１実施形態では、第２の導体層１０２と第３の導体層１０３との間には、他の導体層が介在しておらず、第２の導体層１０２と第３の導体層１０３とは絶縁体１０５を挟んで対向している。この絶縁体１０５は、空気の比誘電率よりも大きい値の比誘電率を有する誘電体であり、例えば、４．１〜４．８（中位点４．３）の値の比誘電率を有するガラスエポキシ（ガラスクロスにエポキシ樹脂を含浸させた複合材）である。なお、これら導体層１０１〜１０３において、導体パターン以外の部分（穴を除く）は絶縁体１０５で満たされている。
第１の導体層１０１は、基板表面１００ａに沿う平面方向（以下、面内方向という）に延びる導体からなる複数の信号配線パターンが形成された信号配線層である。図２（ａ）では、複数の信号配線パターンのうち、第１の信号配線パターン１１１と、この第１の信号配線パターン１１１に隣接する第２の信号配線パターン１１２とを図示している。そして、第１の信号配線パターン１１１と第２の信号配線パターン１１２とは、表層である第１の導体層１０１において互いに平行に配置されている。
第１及び第２の信号配線パターン１１１，１１２には、半導体素子２００の複数の信号端子のうち、第１及び第２の信号端子２０１，２０２がそれぞれはんだ等で接合されている。これにより、第１及び第２の信号配線パターン１１１，１１２は、第１及び第２の信号端子２０１，２０２にそれぞれ電気的に接続されている。
第２の導体層１０２は、導体からなる複数のパッドがアレイ状に形成された信号配線層であり、図２（ａ）では、第１のパッド１２１とこの第１のパッド１２１に隣接する第２のパッド１２２とを図示している。第１のパッド１２１には、第２の導体層１０２に形成された第３の信号配線パターン１１３が電気的に接続されており、第２のパッド１２２には、第２の導体層１０２に形成された第４の信号配線パターン１１４が電気的に接続されている。
プリント配線板１００には、一方の基板表面１００ａから他方の基板表面１００ｂに平面方向と直交する方向（以下、面外方向という）に延びて貫通する第１のヴィア１３１及び第２のヴィア１３２が形成されている。第１のヴィア１３１の一端は、第１の導体層１０１における第１の信号配線パターン１１１に電気的に接続されており、第１のヴィア１３１の他端は、第２の導体層１０２における第３の信号配線パターン１１３に電気的に接続されている。また、第２のヴィア１３２の一端は、第１の導体層１０１における第２の信号配線パターン１１２に電気的に接続されており、第２のヴィア１３２の他端は、第２の導体層１０２における第４の信号配線パターン１１４に電気的に接続されている。これにより、第１の信号配線パターン１１１は、第１のヴィア１３１を介して他方の基板表面（裏面）１００ｂに引き出された後、第３の信号配線パターン１１３を経て、第１のパッド１２１に接続されている。また、第２の信号配線パターン１１２は、第２のヴィア１３２を介して他方の基板表面（裏面）１００ｂに引き出された後、第４の信号配線パターン１１４を経て、第２のパッド１２２に接続されている。
つまり、プリント配線板１００における第１の信号配線１３５は、第１の信号配線パターン１１１、第１のヴィア１３１、第３の信号配線パターン１１３、及び第１のパッド１２１を有して構成されている。また、プリント配線板１００における第２の信号配線１３６は、第２の信号配線パターン１１２、第２のヴィア１３２、第４の信号配線パターン１１４、及び第２のパッド１２２を有して構成されている。
メイン基板４００の一方の基板表面４００ａには、導体からなる複数のパッド（メイン基板側パッド）が形成されている。図２（ｂ）では、複数のメイン基板側パッドのうち、第１のメイン基板側パッド４０１及び第１のメイン基板側パッド４０１に隣接する第２のメイン基板側パッド４０２が図示されている。なお、第１のメイン基板側パッド４０１には、基板表面４００ａに形成された第１のメイン基板側配線パターン４１１が電気的に接続されている。また、第２のメイン基板側パッド４０２には、基板表面４００ａに形成された第２のメイン基板側配線パターン４１２が電気的に接続されている。
プリント配線板１００の各パッドと、メイン基板４００の各メイン基板側パッドとは、それぞれのはんだボールで電気的に接続されている。図２（ｂ）では、第１のパッド１２１と第１のメイン基板側パッド４０１とが第１の接続端子である第１のはんだボール５５１で電気的に接続されている。また、第２のパッド１２２と第２のメイン基板側パッド４０２とが第２の接続端子である第２のはんだボール５５２で電気的に接続されている。なお、これら接続端子としては、はんだボールに限らず、例えば剛球にはんだの膜を形成したボール、Ｃｕピラー、Ａｕピラー等を用いることが可能である。
本第１実施形態では、第１〜第４の信号配線パターン１１１〜１１４は、面内方向に延びる配線である。また、第１のヴィア１３１及び第１のはんだボール５５１により面外方向に延びる配線（第１の面外配線）１３７が構成され、第２のヴィア１３２及び第２のはんだボール５５２により面外方向に延びる配線（第２の面外配線）１３８が構成されている。また、本第１実施形態では、第３の導体層１０３に第１のヴィア１３１に電気的に接続されたヴィアパッド（第１のヴィアパッド）１４１が形成されている。
以上の構成で、半導体パッケージ３００の半導体素子２００の第１及び第２の信号端子２０１，２０２のそれぞれは、メイン基板４００の第１及び第２のメイン基板側配線パターン４１１，４１２のそれぞれに導通し、信号伝送を行うことが可能となる。
ところで、図１１は、参考例のプリント回路板の一部分を示す詳細図であり、図１１（ａ）はプリント回路板の一部の上面図、図１１（ｂ）はプリント回路板の一部の正面図、図１１（ｃ）はプリント回路板の一部の側面図である。なお、この図１１において、本第１実施形態に係るプリント回路板と同様の構成については、同一符号を付している。本第１実施形態のプリント回路板５００は、ヴィアパッド１４１が形成されている点が、図１１における参考例のプリント回路板と異なる。
本発明者らは、図１１に示す配線構造のうち、構造としては非常に小さいながらも面外方向に延びる配線１３７，１３８間で大きなクロストークノイズが発生することを見出した。
この図１１の構成において、面外方向に延びる第１の面外配線１３７に電気信号である電流が流れると、電磁界的に結合した面外方向に延びる第２の面外配線１３８に起電力、いわゆるクロストークノイズが発生する。
クロストークノイズは、信号配線間の容量性結合によって電界の影響をうけて発生するノイズ成分と、信号配線間の誘導性結合によって磁界の影響をうけて発生するノイズ成分とに分けられる。
信号配線に立ち上がりのステップパルス信号が流れた際、電界の影響をうけて隣接する信号配線に発生するクロストークノイズは正の振幅を持つパルスとして現れる。反対に磁界をうけて隣接する信号配線に発生するクロストークノイズは負の振幅を持つパルスとして現れる。実際には、この電界によってクロストークノイズが発生する現象と磁界によってクロストークノイズが発生する現象は、同時に起こる。そのため、最終的なクロストークノイズは、電界によって発生する正の振幅と磁界によって発生する負の振幅を足し合わせて、それぞれの影響を相殺した振幅となる。
磁界の影響で発生する負の振幅を持ったクロストークノイズは、信号配線間の誘導性結合の大きさに比例する。そして誘導性結合は、信号配線周囲の比透磁率に相関をもつ。また電界の影響で発生する正の振幅を持ったクロストークノイズは、信号配線間の容量性結合の大きさに比例する。そして容量性結合は、信号導体周囲の比誘電率に相関をもつ。
面内方向に延びる信号配線パターン１１１〜１１４は、プリント配線板１００上に構成されたマイクロストリップ構造ないしはストリップライン構造をとる。このとき、面内方向に延びる信号配線パターン１１１〜１１４の周囲の比透磁率は１．０、比誘電率は電子機器に搭載されるプリント配線板として通常用いられるガラスエポキシ基板では４．１〜４．８（中位点４．３）の値をとる。一方、面外方向に延びる面外配線１３７，１３８のうち、はんだボール５５１，５５２の周囲は空気であるため、比透磁率、比誘電率ともに１．０の値をとる。
このように、面外配線１３７，１３８におけるはんだボール５５１，５５２が面内方向に延びる信号配線パターン１１１〜１１４と異なる最大の特徴は、周囲の比誘電率が低く、信号配線間の容量性結合が小さいことである。このような構造であるため、電界の影響を受けて発生するクロストークノイズが小さく、磁界の影響を受けて発生するクロストークノイズが相殺されず、総合すると磁界の影響を主要因とした振幅の大きなクロストークノイズが発生することがわかった。
例えば、単位長さに対して比較すると、面内方向に延びる信号配線パターン１１１〜１１４に比べて面外配線１３７，１３８の方が１０倍程度大きなクロストークノイズが発生する。はんだボールとヴィアとからなる面外配線１３７，１３８の配線長を２ｍｍとすると、面内方向に延びる信号配線に換算して２０〜３０ｍｍ程度の配線と同等のクロストークノイズが発生することがわかった。
そこで、本第１実施形態では、図２（ａ）〜図２（ｃ）に示すように、第３の導体層１０３に、第１のヴィア１３１に電気的に接続したヴィアパッド１４１を配置したものである。このヴィアパッド１４１は、円盤状に形成されている。このヴィアパッド１４１は、基板表面１００ａに垂直な方向から見て、図２（ａ）に示すように、第２のパッド１２２の一部分（対向部分）１２２ａに重なり、第２のパッド１２２の一部分１２２ａに絶縁体１０５を介して対向する対向部分１４１ａを有している。
ヴィアパッド１４１の対向部分１４１ａと第２のパッド１２２の対向部分１２２ａとが、絶縁体１０５を介して対向しているので、互いに隣接した信号配線１３５，１３６間に発生する容量性結合を増加させることができる。つまり、はんだボール５５１，５５２間の容量性結合に、これら対向部分１２２ａ，１４１ａにおける容量性結合が付加されるので、容量性結合を増大させることができる。
この容量性結合に起因するノイズ成分は、誘導性結合に起因するノイズ成分と逆の振幅となるので、誘導性結合に起因するノイズ成分とで相殺し、その結果、全体としてクロストークノイズが低減する。
また、絶縁体１０５は、はんだボール５５１，５５２間を満たしている空気の比誘電率よりも大きい比誘電率を有している。したがって、ヴィアパッド１４１の対向部分１４１ａと第２のパッド１２２の対向部分１２２ａとの間で発生する容量性結合に起因するノイズ成分をより効果的に増大させることができる。
図３は、本発明の第１実施形態に係るプリント回路板に発生するクロストークノイズの電圧を示すグラフである。比較のために、図１１の参考例のプリント回路板に発生するクロストークノイズの電圧も合わせて示す。この図３において、実線は、本第１実施形態のプリント回路板５００におけるクロストークノイズを示し、一点鎖線は、参考例のプリント回路板におけるクロストークノイズを示している。参考例のプリント回路板では、−４０ｍＶ（ピーク値）の振幅を持つクロストークノイズが発生するが、本第１実施形態のプリント回路板５００では、クロストークノイズの振幅を−３５ｍＶ（ピーク値）に低減している。
このように、容量性結合は絶縁体１０５の絶縁材料（例えばガラスクロスにエポキシ樹脂を含浸させた複合材）の比誘電率に影響を受ける。この複合材の比誘電率は４．１〜４．８（中位点４．３）として知られている。はんだボール５５１，５５２での信号間の容量性結合に、この容量性結合を加え電界の影響で発生するノイズ成分を増加させ、磁界の影響によるノイズ成分とで相殺し、最終的に信号配線１３５，１３６間に発生するクロストークノイズを低減することが可能である。
なお、本第１実施形態では、ヴィアパッド（第１のヴィアパッド）１４１が円盤形状である場合について説明したが、この形状に限定するものではなく、第２のパッド１２２と重なる対向部分があればいかなる形状であってもよい。本第１実施形態の他の例のプリント回路板を、図４に示す。図４は、本発明の第１実施形態に係るプリント回路板の他の例の一部分を示す詳細図であり、図４（ａ）はプリント回路板の一部の上面図、図４（ｂ）はプリント回路板の一部の正面図、図４（ｃ）はプリント回路板の一部の側面図である。この図４では、第３の導体層１０３に、平面が四角形状に形成された板状のヴィアパッド１５１が形成されている。このヴィアパッド１５１は、第２のパッド１２２の一部分（対向部分）１２２ｂに対向する対向部分１５１ｂを有している。これによっても、誘導性結合のノイズ成分を相殺する容量性結合のノイズ成分により、クロストークノイズを低減することが可能である。つまり、ヴィアパッドの形状は、第２のパッド１２２に絶縁体１０５を介して対向する部分があれば、円形や四角形の板状のものに限らず、あらゆる形状のものが適用可能である。
［第２実施形態］
次に、本発明の第２実施形態に係るプリント回路板について説明する。図５は、本発明の第２実施形態に係るプリント回路板の一部分を示す詳細図であり、図５（ａ）はプリント回路板の一部の上面図、図５（ｂ）はプリント回路板の一部の正面図、図５（ｃ）はプリント回路板の一部の側面図である。なお、この図５において、上記第１実施形態に係るプリント回路板と同様の構成については、同一符号を付しており、その詳細な説明は省略する。
本第２実施形態では、上記第１実施形態のヴィアパッド１４１（１５１）の代わりに、図５（ｂ）に示すように、第３の導体層１０３に、第１のヴィアに電気的に接続されたヴィアパッド（第１のヴィアパッド）１６１が形成されている。そして、本第２実施形態では、上記第１実施形態と同様に、ヴィアパッド１６１の対向部分１６１ｃと第２のパッド１２２の対向部分１２２ｃとが絶縁体１０５を介して対向している。これにより、上記第１実施形態と同様、互いに隣接した信号配線１３５，１３６間に発生する容量性結合を増加させることができる。この容量性結合に起因するノイズ成分は、誘導性結合に起因するノイズ成分と逆の振幅となるので、誘導性結合に起因するノイズ成分とで相殺し、その結果、全体としてクロストークノイズが低減する。
また、絶縁体１０５は、はんだボール５５１，５５２間を満たしている空気の比誘電率よりも大きい比誘電率を有している。したがって、ヴィアパッド１６１の対向部分１６１ｃと第２のパッド１２２の対向部分１２２ｃとの間に発生する容量性結合をより効果的に増大させることができる。
このヴィアパッド１６１は、基板表面１００ａ（又は基板表面１００ｂ）に垂直な方向から見て、図５（ａ）に示すように、第１のパッド１２１に対向しない形状に形成されている。更に詳細に説明すると、ヴィアパッド１６１は、（又は基板表面１００ｂ）に垂直な方向から見て、図５（ａ）に示すように、第３の信号配線パターン１１３に対向しない形状に形成されている。本第２実施形態では、ヴィアパッド１６１には、第１のパッド１２１及び第３の信号配線パターン１１３に対向する部分に、切欠部１６１ａが形成されている。
信号配線間の電界の影響で発生するクロストークノイズ大きさは、信号配線間の単位長さあたりの容量性結合をＣｍ、信号配線自身の単位長さあたりの容量Ｃｓとすれば、Ｃｍ／Ｃｓに比例する。
ヴィアパッド１６１の対向部分１６１ｃと隣接配線の第２のパッド１２２の対向部分１２２ｃとの間の容量性結合は、容量Ｃｍを増加させることになる。一方、ヴィアパッド１６１において、ヴィアパッド１６１と電気的に接続されている第１のパッド１２１及び第３の信号配線パターン１１３の両方と対向する領域に切欠部１６１ａが形成されているので、信号配線自身の容量Ｃｓを低下させることになる。
そのため、切欠部１６１ａを設けたことにより、切欠部１６１ａがない場合と比較して、Ｃｍ／Ｃｓの分母が小さくなり、電界の影響で発生するクロストークノイズが更に大きくなる。そのため、磁界の影響で発生するクロストークノイズを更に相殺することができ、最終的なクロストークノイズの影響を更に低減することができる。
図６は、本発明の第２実施形態に係るプリント回路板に発生するクロストークノイズの電圧を示すグラフである。比較のために、図１１の参考例のプリント回路板に発生するクロストークノイズの電圧も合わせて示す。また同時に、切欠部１６１ａを形成していない、上記第１実施形態に係るプリント回路板に発生するクロストークノイズの電圧も合わせて示す。
参考例のプリント回路板では、−４０ｍＶ（ピーク値）の振幅を持つクロストークノイズが発生している。そして、上記第１実施形態のプリント回路板では、−３５ｍＶ（ピーク値）にまでクロストークノイズの振幅を低減できる。そして、本第２実施形態のプリント回路板の構成によれば、更に−３０ｍＶ（ピーク値）までクロストークノイズの振幅を低減することができる。
なお、本第２実施形態では、ヴィアパッド（第１のヴィアパッド）１６１に切欠部１６１ａが形成されている場合について説明したが、これに限定するものではない。ヴィアパッドと第１のパッドとが、基板表面１００ａに垂直な方向から見て、対向しておらず、ヴィアパッドと第２のパッドとが対向していれば、ヴィアパッドはいかなる形状であってもよい。
本第２実施形態の他の例のプリント回路板を、図７に示す。図７は、本発明の第２実施形態に係るプリント回路板の他の例の一部分を示す詳細図であり、図７（ａ）はプリント回路板の一部の上面図、図７（ｂ）はプリント回路板の一部の正面図、図７（ｃ）はプリント回路板の一部の側面図である。この図７では、第３の導体層１０３に、平面が楕円形状に形成された板状のヴィアパッド１７１が形成されている。ヴィアパッド１７１の長軸の延びる方向が隣接した信号の第２のパッド１２２に向いている。これにより、ヴィアパッド１７１は、第２のパッド１２２の一部分（対向部分）１２２ｄに対向する対向部分１７１ｄを有している。これによっても、誘導性結合のノイズ成分を相殺する容量性結合のノイズ成分により、クロストークノイズを低減することが可能である。
更に、楕円形状のヴィアパッド１７１の短軸の延びる方向が、自分自身の信号の第１のパッド１２１に向いており、ヴィアパッド１７１は、第１のパッド１２１と対向しない形状となっている。このような楕円形状のヴィアパッド１７１によっても、容量Ｃｓを小さくすることができ、同様の効果を得ることができる。また、例えば第１のパッドが楕円形状であった場合には、ヴィアパッドを円盤形状にしてもよく、ヴィアパッドと第１のパッドとが対向せず、ヴィアパッドと第２のパッドとが対向すれば、これらはいかなる形状であってもよい。また、基板表面１００ａに垂直な方向から見て、ヴィアパッドが第３の配線パターンと対向していない形状であれば更によい。
［第３実施形態］
次に、本発明の第３実施形態に係るプリント回路板について説明する。図８は、本発明の第３実施形態に係るプリント回路板の一部分を示す詳細図であり、図８（ａ）はプリント回路板の一部の上面図、図８（ｂ）はプリント回路板の一部の正面図、図８（ｃ）はプリント回路板の一部の側面図である。なお、この図８において、上記第１実施形態に係るプリント回路板と同様の構成については、同一符号を付しており、その詳細な説明は省略する。
本第３実施形態のプリント回路板では、上記第１実施形態の構成に加え、更に、第３の導体層１０３に形成され、第２のヴィア１３２に電気的に接続された第２のヴィアパッド１４２を有している。この第２のヴィアパッド１４２は、第１のヴィアパッド１４１と同一層に形成されている。この第２のヴィアパッド１４２は、第１のヴィアパッド１４１に隣接し、第１のヴィアパッド１４１と間隔をあけて配置されている。そして、これらヴィアパッド１４１，１４２の端面同士が、絶縁体１０５を挟んで対向している。
なお、本第３実施形態では、上記第１実施形態と同様、基板表面１００ａに垂直な方向から見て、第１のヴィアパッド１４１と第２のパッド１２２とは、互いに対向する対向部分１４１ａ，１２２ａを有している。
以上の構成により、上記第１実施形態と同様、対向部分１４１ａ，１２２ａにより、容量性結合を発生させることができる。更に、本第３実施形態では、内層の同一層に形成された第１のヴィアパッド１４１と第２のヴィアパッド１４２との間にも更に容量性結合を発生させることができる。したがって、本第３実施形態では、誘導性結合によるノイズ成分を更に効果的に容量性結合によるノイズ成分で相殺することができるので、更に効果的にクロストークノイズを低減することが可能である。
図９は、本発明の第３実施形態に係るプリント回路板に発生するクロストークノイズの電圧を示すグラフである。比較のために、図１１の参考例のプリント回路板に発生するクロストークノイズの電圧も合わせて示す。また同時に、上記第１実施形態に係るプリント回路板に発生するクロストークノイズの電圧も合わせて示す。
参考例のプリント回路板では、−４０ｍＶ（ピーク値）の振幅を持つクロストークノイズが発生している。そして、上記第１実施形態のプリント回路板では、−３５ｍＶ（ピーク値）にまでクロストークノイズの振幅を低減できる。そして、本第３実施形態のプリント回路板の構成によれば、更に−３２ｍＶ（ピーク値）までクロストークノイズの振幅を低減することができる。
［第４実施形態］
次に、本発明の第４実施形態に係るプリント回路板について説明する。図１０は、本発明の第４実施形態に係るプリント回路板の一部分を示す詳細図であり、図１０（ａ）はプリント回路板の一部の上面図、図１０（ｂ）はプリント回路板の一部の正面図、図１０（ｃ）はプリント回路板の一部の側面図である。なお、この図１０において、上記第１実施形態に係るプリント回路板と同様の構成については、同一符号を付しており、その詳細な説明は省略する。
本第４実施形態のプリント回路板では、上記第１実施形態の構成に加え、更に、半導体パッケージのプリント配線板１００Ａが、第１の導体層１０１と第３の導体層１０３との間に絶縁体１０５を介在させて配置された第４の導体層１０４を備えている。この第４の導体層１０４には、第２のヴィア１３２に電気的に接続された第２のヴィアパッド１４３が形成されている。
この第２のヴィアパッド１４３は、基板表面１００ａに垂直な方向から見て第１のヴィアパッド１４１の一部分（対向部分）１４１ｅに重なり、第１のヴィアパッド１４１の一部分１４１ｅに絶縁体１０５を介して対向する対向部分１４３ｅを有している。つまり、第１のヴィアパッド１４１の対向部分１４１ｅと第２のヴィアパッド１４３の対向部分１４３ｅとが絶縁体１０５を挟んで対向している。
なお、本第４実施形態では、上記第１実施形態と同様、基板表面１００ａに垂直な方向から見て、第１のヴィアパッド１４１と第２のパッド１２２とは、互いに対向する対向部分１４１ａ，１２２ａを有している。
以上の構成により、上記第１実施形態と同様、対向部分１４１ａ，１２２ａにより、容量性結合を発生させることができる。更に、本第４実施形態では、内層の互いに異なる層に形成された第１のヴィアパッド１４１と第２のヴィアパッド１４３との間にも更に容量性結合を発生させることができる。したがって、本第４実施形態では、誘導性結合によるノイズ成分を更に効果的に容量性結合によるノイズ成分で相殺することができるので、更に効果的にクロストークノイズを低減することが可能である。特に、第１のヴィアパッド１４１と第２のヴィアパッド１４３とを面で対向させているので、これらヴィアパッド１４１，１４３間の容量を大きくすることができ、より効果的にクロストークノイズを低減することができる。
なお、本発明は、以上説明した実施形態に限定されるものではなく、多くの変形が本発明の技術的思想内で当分野において通常の知識を有する者により可能である。
上記第１〜第４実施形態では、半導体パッケージに、メイン基板に実装するための接続端子を接続する場合について説明したが、半導体パッケージがメイン基板に実装するための接続端子を備えている構成の場合についても本発明は適用可能である。
また、ＢＧＡパッケージの場合、第１のパッドのまわりに複数の第２のパッドが配置されているので、第１のヴィアパッドがこれら複数の第２のパッドと重なるように、第１のヴィアパッドと複数の第２のヴィアパッドとを互いに対向させてもよい。これにより、複数の信号配線間のクロストークノイズを低減することが可能である。
また、上記第１〜第４実施形態では、半導体パッケージのプリント配線板において、メイン基板に接続端子で接続するパッドについて説明したが、これに限定するものではない。本発明は、半導体パッケージが、複数のプリント配線板を積層してなる積層型半導体パッケージであって、上下に隣接する各プリント配線板についても適用可能である。
また、上記第１〜第４実施形態では、第１の導体層が表層である場合について説明したが、第１の導体層が内層であってもよい。
１００…プリント配線板、１００ａ…基板表面、１０１…第１の導体層、１０２…第２の導体層、１０３…第３の導体層、１０５…絶縁体、１１１…第１の信号配線パターン、１１２…第２の信号配線パターン、１２１…第１のパッド、１２２…第２のパッド、１３１…第１のヴィア、１３２…第２のヴィア、１４１…第１のヴィアパッド、１４１ａ…対向部分、１４２…第２のヴィアパッド、１４３…第２のヴィアパッド、２００…半導体素子、３００…半導体パッケージ、４００…メイン基板、５００…プリント回路板

Claims (7)

  1. 第１の信号配線パターン及び第２の信号配線パターンが形成された第１の導体層と、
    前記第１の信号配線パターンに第１のヴィアを介して電気的に接続された第１のパッド、及び前記第２の信号配線パターンに第２のヴィアを介して電気的に接続された第２のパッドが形成され、基板表面に位置する第２の導体層と、
    前記第１の導体層と前記第２の導体層との間に絶縁体を介して配置された第３の導体層と、を備え、
    前記第３の導体層には、前記第１のヴィアに電気的に接続された第１のヴィアパッドが形成されており、
    前記第１のヴィアパッドは、前記基板表面に垂直な方向から見て前記第２のパッドに重なり、前記第２のパッドに前記絶縁体を介して対向する対向部分を有することを特徴とするプリント配線板。
  2. 前記第１のヴィアパッドは、前記基板表面に垂直な方向から見て、前記第１のパッドに対向しない形状に形成されていることを特徴とする請求項１に記載のプリント配線板。
  3. 前記第２の導体層には、前記第１のヴィアと前記第１のパッドとを電気的に接続する第３の信号配線パターンが形成されており、
    前記第１のヴィアパッドは、前記基板表面に垂直な方向から見て、前記第３の信号配線パターンに対向しない形状に形成されていることを特徴とする請求項２に記載のプリント配線板。
  4. 前記第３の導体層には、前記第２のヴィアに電気的に接続され、前記第１のヴィアパッドと間隔をあけて配置された第２のヴィアパッドが形成されていることを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線板。
  5. 前記第１の導体層と前記第３の導体層との間に前記絶縁体を介して配置された第４の導体層を更に備え、
    前記第４の導体層には、前記第２のヴィアに電気的に接続された第２のヴィアパッドが形成され、
    前記第２のヴィアパッドは、前記基板表面に垂直な方向から見て前記第１のヴィアパッドに重なり、前記第１のヴィアパッドに前記絶縁体を介して対向する対向部分を有することを特徴とする請求項１乃至３のいずれか１項に記載のプリント配線板。
  6. 請求項１乃至５のいずれか１項に記載のプリント配線板と、
    前記プリント配線板に実装され、前記第１の信号配線パターンに接続された第１の信号端子、及び前記第２の信号配線パターンに接続された第２の信号端子を有する半導体素子と、を備えたことを特徴とする半導体パッケージ。
  7. 請求項６に記載の半導体パッケージと、
    前記半導体パッケージが実装され、前記第１のパッドが第１の接続端子で接続される第１のメイン基板側パッド、及び前記第２のパッドが第２の接続端子で接続される第２のメイン基板側パッドを有するメイン基板と、を備えたことを特徴とするプリント回路板。
JP2012097572A 2012-04-23 2012-04-23 プリント配線板、半導体パッケージ及びプリント回路板 Expired - Fee Related JP5904856B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2012097572A JP5904856B2 (ja) 2012-04-23 2012-04-23 プリント配線板、半導体パッケージ及びプリント回路板
US13/862,038 US9192044B2 (en) 2012-04-23 2013-04-12 Printed wiring board, semiconductor package, and printed circuit board
EP13164422.1A EP2658353A1 (en) 2012-04-23 2013-04-19 Printed wiring board, semiconductor package, and printed circuit board with semiconductor package
CN201310142055.1A CN103379733B (zh) 2012-04-23 2013-04-23 印刷布线板、半导体封装件和印刷电路板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012097572A JP5904856B2 (ja) 2012-04-23 2012-04-23 プリント配線板、半導体パッケージ及びプリント回路板

Publications (3)

Publication Number Publication Date
JP2013225610A true JP2013225610A (ja) 2013-10-31
JP2013225610A5 JP2013225610A5 (ja) 2015-06-18
JP5904856B2 JP5904856B2 (ja) 2016-04-20

Family

ID=48141810

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012097572A Expired - Fee Related JP5904856B2 (ja) 2012-04-23 2012-04-23 プリント配線板、半導体パッケージ及びプリント回路板

Country Status (4)

Country Link
US (1) US9192044B2 (ja)
EP (1) EP2658353A1 (ja)
JP (1) JP5904856B2 (ja)
CN (1) CN103379733B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216292A (ja) * 2014-05-13 2015-12-03 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6238567B2 (ja) 2012-08-01 2017-11-29 キヤノン株式会社 放電回路、電源装置及び画像形成装置
US9356525B2 (en) 2012-08-31 2016-05-31 Canon Kabushiki Kaisha Power supply device and image forming apparatus
US20140174812A1 (en) * 2012-12-21 2014-06-26 Raul Enriquez Shibayama Method and Apparatus for Far End Crosstalk Reduction in Single Ended Signaling
JP6036513B2 (ja) * 2013-04-19 2016-11-30 株式会社デンソー 車両用電子機器
US20150085458A1 (en) * 2013-09-26 2015-03-26 Raul Enriquez Shibayama Reducing Far End Crosstalk in Single Ended Interconnects and Buses
KR102198858B1 (ko) 2014-07-24 2021-01-05 삼성전자 주식회사 인터포저 기판을 갖는 반도체 패키지 적층 구조체
US9864826B2 (en) * 2014-11-03 2018-01-09 Toshiba Memory Corporation Multilayer printed board and layout method for multilayer printed board
JP6462360B2 (ja) * 2014-12-27 2019-01-30 京セラ株式会社 配線基板
US9722012B1 (en) * 2016-09-02 2017-08-01 Qualcomm Incorporated Circuits and methods providing mutual capacitance in vertical electrical connections
JP6818534B2 (ja) 2016-12-13 2021-01-20 キヤノン株式会社 プリント配線板、プリント回路板及び電子機器
US10074919B1 (en) * 2017-06-16 2018-09-11 Intel Corporation Board integrated interconnect
US20190164891A1 (en) * 2017-11-27 2019-05-30 Finisar Corporation Tunable differential via circuit
US10716211B2 (en) 2018-02-08 2020-07-14 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, electronic device, and camera
CN110364510B (zh) * 2018-04-09 2021-04-20 华为技术有限公司 芯片及通信设备
CA3107249C (en) * 2018-07-26 2023-06-13 Mitsubishi Electric Corporation Printed circuit board
JP6942679B2 (ja) 2018-09-21 2021-09-29 キヤノン株式会社 伝送回路、電子機器、及び撮像装置
TWI681527B (zh) * 2019-03-21 2020-01-01 創意電子股份有限公司 線路結構及晶片封裝件
US11019719B2 (en) 2019-08-06 2021-05-25 Canon Kabushiki Kaisha Printed circuit board, printed wiring board, and electronic device
CN112818624B (zh) * 2021-01-06 2023-10-27 深圳沸石智能技术有限公司 印制线路板设计图的生成方法、印制电路板及其制作方法
JP2022146063A (ja) 2021-03-22 2022-10-05 キヤノン株式会社 電子モジュール及び電子機器
JP7414768B2 (ja) 2021-04-01 2024-01-16 キヤノン株式会社 電気回路及び電子機器

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2001284488A (ja) * 2000-03-30 2001-10-12 Ngk Spark Plug Co Ltd 配線基板
US20050191785A1 (en) * 2004-02-27 2005-09-01 Howard Gregory E. Via structure of packages for high frequency semiconductor devices
JP2011086767A (ja) * 2009-10-15 2011-04-28 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5639989A (en) * 1994-04-19 1997-06-17 Motorola Inc. Shielded electronic component assembly and method for making the same
JP2001203470A (ja) 2000-01-21 2001-07-27 Toshiba Corp 配線基板、半導体パッケージ、および半導体装置
JP2002290030A (ja) * 2001-03-23 2002-10-04 Ngk Spark Plug Co Ltd 配線基板
JP2004064052A (ja) * 2002-07-27 2004-02-26 Samsung Electro Mech Co Ltd ノイズ遮蔽型積層基板とその製造方法
US7583513B2 (en) * 2003-09-23 2009-09-01 Intel Corporation Apparatus for providing an integrated printed circuit board registration coupon
WO2005091367A1 (ja) * 2004-03-19 2005-09-29 Renesas Technology Corp. 電子回路、半導体装置及び実装基板
JP4647243B2 (ja) 2004-05-24 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US20070275607A1 (en) * 2006-05-04 2007-11-29 Kwark Young H Compensation for far end crosstalk in data buses
JP5354949B2 (ja) 2007-06-19 2013-11-27 キヤノン株式会社 プリント回路板
US7564695B2 (en) 2007-07-09 2009-07-21 Canon Kabushiki Kaisha Circuit connection structure and printed circuit board
KR100923928B1 (ko) 2007-10-29 2009-10-28 포항공과대학교 산학협력단 서펜타인 형태의 마이크로 스트립 전송선 구조
US7897880B1 (en) * 2007-12-07 2011-03-01 Force 10 Networks, Inc Inductance-tuned circuit board via crosstalk structures
JP5284194B2 (ja) 2008-08-07 2013-09-11 キヤノン株式会社 プリント配線板およびプリント回路板
JP5610970B2 (ja) 2010-10-19 2014-10-22 キヤノン株式会社 プリント回路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001102479A (ja) * 1999-09-27 2001-04-13 Toshiba Corp 半導体集積回路装置およびその製造方法
JP2001284488A (ja) * 2000-03-30 2001-10-12 Ngk Spark Plug Co Ltd 配線基板
US20050191785A1 (en) * 2004-02-27 2005-09-01 Howard Gregory E. Via structure of packages for high frequency semiconductor devices
JP2011086767A (ja) * 2009-10-15 2011-04-28 Renesas Electronics Corp 半導体装置及び半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015216292A (ja) * 2014-05-13 2015-12-03 日立化成株式会社 半導体装置の製造方法、半導体装置及び半導体装置製造用部材

Also Published As

Publication number Publication date
US9192044B2 (en) 2015-11-17
US20130279134A1 (en) 2013-10-24
EP2658353A1 (en) 2013-10-30
JP5904856B2 (ja) 2016-04-20
CN103379733B (zh) 2016-06-01
CN103379733A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
JP5904856B2 (ja) プリント配線板、半導体パッケージ及びプリント回路板
JP6325605B2 (ja) 電子部品内蔵基板
JP5503567B2 (ja) 半導体装置および半導体装置実装体
TWI573229B (zh) 配線基板
JP2008010859A (ja) 半導体装置
JP4365166B2 (ja) キャパシタ、多層配線基板及び半導体装置
TWI572256B (zh) 線路板及電子總成
JP6098285B2 (ja) 配線基板及び電子装置
JP2015142149A (ja) 半導体装置
US9565750B2 (en) Wiring board for mounting a semiconductor element
JP2019145766A (ja) プリント回路基板
JP5460616B2 (ja) 半導体パッケージ
US8324508B2 (en) Composite circuit board
US8063481B2 (en) High-speed memory package
US10332826B2 (en) Semiconductor device and method of manufacturing semiconductor device
JP6535788B2 (ja) 半導体装置
US6630628B2 (en) High-performance laminate for integrated circuit interconnection
JP5306551B1 (ja) 多層回路基板
JP5855913B2 (ja) 半導体装置
JP2012243800A (ja) 半導体装置
JP2009302180A (ja) 半導体装置
JP6320681B2 (ja) 半導体装置
JP2012174998A (ja) 半導体装置
JP2009105095A (ja) デバイス及び装置
JP2008227105A (ja) 伝送線路実装基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20150422

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150422

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160216

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160315

R151 Written notification of patent or utility model registration

Ref document number: 5904856

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

LAPS Cancellation because of no payment of annual fees