JP2015142149A - 半導体装置 - Google Patents

Abstract

【課題】半導体装置のノイズ耐性を向上させる。
【解決手段】半導体装置が有する配線基板２は、信号が伝送される配線２ｄが形成された第１配線層と、上記第１配線層の上層または下層に隣接して設けられた第２配線層と、を有する。また、上記第２配線層には、配線２ｄの一部と厚さ方向に重なる位置に開口部ＰＬｈが形成された導体プレーン２ＰＬ、および導体プレーン２ＰＬの開口部ＰＬｈ内に配置された導体パターンＭＰ１が形成される。また、導体パターンＭＰ１は、導体プレーン２ＰＬと離間する本体部（メッシュパターン部）ＭＰｍ、および本体部ＭＰｍと導体プレーン２ＰＬとを連結する複数の連結部ＭＰｊを有する。
【選択図】図７

Description

本発明は、半導体装置の技術に関し、例えば、複数の配線層が積層された配線基板上に半導体チップが搭載されている半導体装置に適用して有効な技術に関するものである。

半導体チップが搭載される配線基板には、半導体チップに形成された回路と外部機器とを電気的に接続する、信号伝送経路が形成される。この信号伝送経路に形成されたインピーダンス不連続を無効化するため、インピーダンス不連続を逆向きのインピーダンス不連続で打ち消す技術（discontinuity cancellation）がある。

例えば、特開２００４−２５３９４７号公報（特許文献１）には、第１の平面線路と第１の平面線路より高い特性インピーダンスを有する第２の平面線路との間に、第１の平面線路よりも高い特性インピーダンスを有する第３の平面線路と、第２の平面線路よりも高い特性インピーダンスを有する第４の平面線路とを直列に接続する技術が記載されている。

また例えば、下記、非特許文献１には、貫通ビア（スルービア：through via）とソルダーボールパッド（solder ball pad）からなる低インピーダンス部の前後を高インピーダンス線路で挟むことで、平均インピーダンスを５０オームに合わせる技術が記載されている。

また例えば、下記、非特許文献２には、小さなビアと配線パターンを組み合わせて作成したインダクタの形状の導電層により、貫通ビアとソルダーボールパッドからなる低インピーダンス部を含む信号伝送路の平均インピーダンスを５０オームに合わる技術が記載されている。

特開２００４−２５３９４７号公報

Ｎａｎｊｕ Ｎａ， Ｍａｒｋ Ｂａｉｌｅｙ ａｎｄ Ａｓａｄ Ｋａｌａｎｔａｒｉａｎ， "Ｐａｃｋａｇｅ Ｐｅｒｆｏｒｍａｎｃｅ Ｉｍｐｒｏｖｅｍｅｎｔ ｗｉｔｈ Ｃｏｕｎｔｅｒ−Ｄｉｓｃｏｎｔｉｎｕｉｔｙ ａｎｄ ｉｔｓ Ｅｆｆｅｃｔｉｖｅ Ｂａｎｄｗｉｄｔｈ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ １６ｔｈ Ｔｏｐｉｃａｌ ｍｅｅｔｉｎｇ ｏｎ Ｅｌｅｃｔｒｉｃａｌ Ｐｅｒｆｏｒｍａｎｃｅ ｏｆ Ｅｌｅｃｔｒｏｎｉｃ Ｐａｃｋａｇｉｎｇ， ｐ．１６３〜ｐ．１６８ （２００７） Ｎａｍｈｏｏｎ Ｋｉｍ， Ｈｏｎｇｓｉｋ Ａｈｎ， Ｃｈｒｉｓ Ｗｙｌａｎｄ， Ｒａｙ Ａｎｄｅｒｓｏｎ， Ｐａｕｌ Ｗｕ， "Ｓｐｉｒａｌ Ｖｉａ Ｓｔｒｕｃｔｕｒｅ ｉｎ ａ ＢＧＡ Ｐａｃｋａｇｅ ｔｏ Ｍｉｔｉｇａｔｅ Ｄｉｓｃｏｎｔｉｎｕｉｔｉｅｓ ｉｎ Ｍｕｌｔｉ−Ｇｉｇａｂｉｔ ＳＥＲＤＥＳ Ｓｙｓｔｅｍ"， Ｐｒｏｃｅｅｄｉｎｇｓ ｏｆ ６０ｔｈ Ｅｌｅｃｔｒｏｎｉｃ Ｃｏｍｐｏｎｅｎｔｓ ａｎｄ Ｔｅｃｈｎｏｌｏｇｙ Ｃｏｎｆｅｒｅｎｃｅ， ｐ．１４７４〜ｐ．１４７８ （２０１０）

ところが、インピーダンス不連続の部分を打ち消すために逆向きのインピーダンス不連続の部分を伝送路内に追加する方法の場合、信号の周波数が高くなってくると、インピーダンスを打ち消すことができず、二個のインピーダンス不連続として作用する場合がある。つまり、高周波信号の信号伝送経路では、約２倍のインピーダンス不連続を持つインピーダンス不連続の境界で信号が反射してしまう。このため、インピーダンス不連続の部分が所定のインピーダンス（例えば５０オーム）に近づくように対策する必要がある。

また、容量性のインピーダンス不連続を解消するため、インピーダンス不連続が生じる部分を覆う別層の導体パターンに開口部を形成した場合、信号伝送経路に対応するリターンパス（還流電流経路）と信号伝送経路の距離が局所的に離れるので、当該部分で誘導性のクロストークノイズの影響を受けやすくなる。

その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。

一実施の形態による半導体装置が有する配線基板は、第１信号が伝送される第１配線が形成された第１配線層と、上記第１配線層の上層または下層に隣接して設けられた第２配線層と、を有する。また、上記第２配線層には、上記第１配線の一部と厚さ方向に重なる位置に第１開口部が形成された第１導体板、および上記第１導体板の上記第１開口部内に配置された第１導体パターンが形成される。また、上記第１導体パターンは、上記第１導体板と離間するメッシュパターン部、および上記メッシュパターン部と上記導体板とを連結する複数の連結部を有するものである。

上記一実施の形態によれば、半導体装置のノイズ耐性を向上させることができる。

実施の形態の半導体装置の斜視図である。 図１に示す半導体装置の下面図である。 図１に示す放熱板を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。 図１のＡ−Ａ線に沿った断面図である。 ストリップラインの配線構造例を示す拡大断面図である。 マイクロストリップラインの配線構造例を示す拡大断面図である。 電磁波吸収体である導体パターンの平面形状の例を示す拡大平面図である。 図７に点線で示す配線の延在方向に沿った拡大断面図である。 図８とは異なる位置における拡大断面図である。 図９に示す拡大断面における導体パターンの要部構造を示す拡大斜視図である。 図９に対する変形例を示す拡大断面図である。 図７に対する変形例を示す拡大平面図である。 図７に対する他の変形例を示す拡大平面図である。 図１３に示す導体パターン周辺の拡大斜視図である。 図１〜図４に示す半導体装置の組立工程のフローを示す説明図である。 図１５に示す基板準備工程において配線基板に電磁波吸収体である導体パターンを形成する工程を模式的に示す説明図である。 図７に対する変形例を示す拡大平面図である。 図７に対する他の変形例を示す拡大平面図である。 図７に対する他の変形例を示す拡大平面図である。 図７に対する他の変形例を示す拡大平面図である。

（本願における記載形式・基本的用語・用法の説明）
本願において、実施の態様の記載は、必要に応じて、便宜上複数のセクション等に分けて記載するが、特にそうでない旨明示した場合を除き、これらは相互に独立別個のものではなく、記載の前後を問わず、単一の例の各部分、一方が他方の一部詳細または一部または全部の変形例等である。また、原則として、同様の部分は繰り返しの説明を省略する。また、実施の態様における各構成要素は、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、必須のものではない。

同様に実施の態様等の記載において、材料、組成等について、「ＡからなるＸ」等といっても、特にそうでない旨明示した場合および文脈から明らかにそうでない場合を除き、Ａ以外の要素を含むものを排除するものではない。たとえば、成分についていえば、「Ａを主要な成分として含むＸ」等の意味である。たとえば、「シリコン部材」等といっても、純粋なシリコンに限定されるものではなく、ＳｉＧｅ（シリコン・ゲルマニウム）合金やその他シリコンを主要な成分とする多元合金、その他の添加物等を含む部材も含むものであることはいうまでもない。また、金めっき、Ｃｕ層、ニッケル・めっき等といっても、そうでない旨、特に明示した場合を除き、純粋なものだけでなく、それぞれ金、Ｃｕ、ニッケル等を主要な成分とする部材を含むものとする。

さらに、特定の数値、数量に言及したときも、特にそうでない旨明示した場合、理論的にその数に限定される場合および文脈から明らかにそうでない場合を除き、その特定の数値を超える数値であってもよいし、その特定の数値未満の数値でもよい。

また、本願では、平面や側面という用語を用いるが、半導体チップの半導体素子形成面を基準面として、その基準面に平行な面を平面として記載する。また、平面に対して交差する面を側面として記載する。また、側面視において、離間して配置される二つの平面間を結ぶ方向を厚さ方向として記載する。

また、本願では、上面、あるいは下面という用語を用いる場合があるが、半導体パッケージの実装態様には、種々の態様が存在するので、半導体パッケージを実装した後、例えば上面が下面よりも下方に配置される場合もある。本願では、半導体チップの素子形成面側の平面、または配線基板のチップ搭載面側の平面を上面、上面とは反対側に位置する面を下面として記載する。

また、実施の形態の各図中において、同一または同様の部分は同一または類似の記号または参照番号で示し、説明は原則として繰り返さない。

また、添付図面においては、却って、煩雑になる場合または空隙との区別が明確である場合には、断面であってもハッチング等を省略する場合がある。これに関連して、説明等から明らかである場合等には、平面的に閉じた孔であっても、背景の輪郭線を省略する場合がある。更に、断面でなくとも、空隙でないことを明示するため、あるいは領域の境界を明示するために、ハッチングやドットパターンを付すことがある。

（実施の形態）
図１は本実施の形態の半導体装置の斜視図、図２は、図１に示す半導体装置の下面図である。また、図３は、図１に示す放熱板を取り除いた状態で配線基板上の半導体装置の内部構造を示す透視平面図である。また、図４は図１のＡ−Ａ線に沿った断面図である。なお、図１〜図４では、見易さのため、端子数を少なくして示している。また、図４では、見易さのため、図２に示す例よりも半田ボール４の数を少なくして示している。図示は省略するが、端子（ボンディングパッド２ＰＤ、ランド２ＬＤ、半田ボール４）の数は、図１〜図４に示す態様以外にも種々の変形例が適用できる。

＜半導体装置＞
まず、本実施の形態の半導体装置１の概要構成について、図１〜図４を用いて説明する。本実施の形態の半導体装置１は、配線基板２、および配線基板２上に搭載された半導体チップ３（図４参照）を備えている。

図４に示すように、配線基板２は、半導体チップ３が搭載された上面（面、主面、第１面、チップ搭載面）２ａ、上面２ａとは反対側の下面（面、主面、第２面、実装面）２ｂ、および上面２ａと下面２ｂの間に配置された複数の側面２ｓ（図１〜図３参照）を有し、図２および図３に示すように平面視において四角形の外形形状を成す。

配線基板２は、上面２ａ側に搭載された半導体チップ３と図示しない実装基板を電気的に接続するためのインタポーザ（中継基板）であって、チップ搭載面である上面２ａ側と実装面である下面２ｂ側を電気的に接続する複数の配線層（図４に示す例では６層）を有する。配線基板２は、例えば、ガラス繊維に樹脂を含浸させたプリプレグ材からなる絶縁層（コア層、コア材、コア絶縁層）２ＣＲの上面２Ｃａおよび下面２Ｃｂに、それぞれ複数の配線層をビルドアップ工法により積層することで、形成されている。また、絶縁層２ＣＲの上面２Ｃａ側の配線層と下面２Ｃｂ側の配線層とは、上面２Ｃａと下面２Ｃｂのうちの一方から他方までを貫通するように設けられた複数の貫通孔（スルーホール）に埋め込まれた、複数のスルーホール配線２ＴＷを介して電気的に接続されている。

なお、図４では、配線基板の一例としてコア層である絶縁層２ＣＲを有する配線基板２を示しているが、図４に対する変形例として、コア層を有しない、所謂、コアレス基板を用いることもできる。この場合、スルーホール配線２ＴＷは形成されず、上面２ａ側の配線層と下面２ｂ側の配線層は、各配線層を連絡する複数のビア配線２Ｖを介して電気的に接続される。

配線基板２の上面２ａには、半導体チップ３と電気的に接続される複数のボンディングパッド（端子、半導体チップ接続用端子）２ＰＤが形成されている。また、配線基板２の下面２ｂには、半導体装置１の外部入出力端子である複数のランド（端子、外部端子、電極、外部電極）２ＬＤが形成されている。複数のボンディングパッド２ＰＤと複数のランド２ＬＤは、配線基板２に形成された複数の配線２ｄ、および層間導電路である複数のビア配線２Ｖを介して、それぞれ電気的に接続されている。また、図４に示す例では、配線基板２にはコア層である絶縁層２ＣＲが含まれる。このため、絶縁層２ＣＲの上面２Ｃａ側と下面２Ｃｂ側は、絶縁層２ＣＲの上面２Ｃａおよび下面２Ｃｂのうち、一方から他方まで貫通するように形成されたスルーホールに導体（例えば銅などの金属）が埋め込まれた、スルーホール配線２ＴＷを介して接続される。配線基板２が有する各配線層の詳細な構成は、後述する。

また、図４に示す例では、複数のランド２ＬＤのそれぞれには、半田ボール（半田材、端子、外部端子、電極、外部電極）４が接続されている。半田ボール４は、半導体装置１を図示しない実装基板に実装する際に、実装基板側の複数の端子（図示は省略）と複数のランド２ＬＤを電気的に接続する、導電性部材である。半田ボール４は、例えば、鉛（Ｐｂ）入りのＳｎ−Ｐｂ半田材や、Ｐｂを実質的に含まない、所謂、鉛フリー半田からなる半田材である。鉛フリー半田の例としては、例えば錫（Ｓｎ）のみ、錫−ビスマス（Ｓｎ−Ｂｉ）、または錫−銅−銀（Ｓｎ−Ｃｕ−Ａｇ）、錫−銅（Ｓｎ−Ｃｕ）などが挙げられる。ここで、鉛フリー半田とは、鉛（Ｐｂ）の含有量が０．１ｗｔ％以下のものを意味し、この含有量は、ＲｏＨＳ（Restriction of Hazardous Substances）指令の基準として定められている。

また、図２に示すように複数の半田ボール４は、行列状（アレイ状、マトリクス状）に配置されている。また、図２では図示を省略するが、複数の半田ボール４が接合される複数のランド２ＬＤ（図４参照）も行列状（マトリクス状）に配置されている。このように、配線基板２の実装面側に、複数の外部端子（半田ボール４、ランド２ＬＤ）を行列状に配置する半導体装置を、エリアアレイ型の半導体装置と呼ぶ。エリアアレイ型の半導体装置は、配線基板２の実装面（下面２ｂ）側を、外部端子の配置スペースとして有効活用することができるので、外部端子数が増大しても半導体装置の実装面積の増大を抑制することが出来る点で好ましい。つまり、高機能化、高集積化に伴って、外部端子数が増大する半導体装置を省スペースで実装することができる。

なお、図１、図２および図４に示す例では、外部端子として、半田ボール４を用いた、所謂、ＢＧＡ（Ball Grid Array）型の半導体パッケージを例示的にしめしているが、外部端子の配列および構造には、種々の変形例がある。例えば、図４に示す下面２ｂにおいて、複数のランド２ＬＤを露出させた構造、あるいは、下面２ｂにおいて露出する複数のランド２ＬＤに、薄い半田材を接合した構造などの変形例がある。これらの変形例の半導体パッケージは、ＬＧＡ（Land Grid Array）型と呼ばれる。

また、半導体装置１は、配線基板２上に搭載される半導体チップ３を備えている。図４に示すように、半導体チップ３のそれぞれは、表面（主面、上面）３ａ、表面３ａとは反対側の裏面（主面、下面）３ｂ、および、表面３ａと裏面３ｂとの間に位置する側面３ｓを有し、図３に示すように平面視において配線基板２よりも平面積が小さい四角形の外形形状を成す。図３に示す例では、半導体チップ３は、四つの側面３ｓのそれぞれが、配線基板２の四つの側面２ｓのそれぞれに沿って延びるように配線基板２の上面２ａの中央部に搭載されている。

また、図４に示すように、半導体チップ３の表面３ａには、複数のパッド（ボンディングパッド）３ＰＤが形成されている。本実施の形態では、半導体チップ３の表面３ａには、複数のパッド３ＰＤが行列状（マトリクス状、アレイ状）に配置されている。半導体チップ３の電極である複数のパッド３ＰＤを行列状に配置することで、半導体チップ３の表面３ａを電極の配置スペースとして有効活用することができるので、半導体チップ３の電極数が増大しても平面積の増大を抑制することが出来る点で好ましい。ただし、図示は省略するが、本実施の形態に対する変形例としては、複数のパッドが表面３ａの周縁部に形成されるタイプの半導体チップに適用することもできる。

また、図４に示す例では、半導体チップ３は、表面３ａが配線基板２の上面２ａと対向配置された状態で、配線基板２上に搭載されている。このような搭載方式は、フェイスダウン実装方式、あるいはフリップチップ接続方式と呼ばれる。

また、図示は省略するが、半導体チップ３の主面（詳しくは、半導体チップ３の基材である半導体基板の素子形成面に設けられた半導体素子形成領域）には、複数の半導体素子（回路素子）が形成されている。複数のパッド３ＰＤは、半導体チップ３の内部（詳しくは、表面３ａと図示しない半導体素子形成領域の間）に配置される配線層に形成された配線（図示は省略）を介して、この複数の半導体素子と、それぞれ電気的に接続されている。

半導体チップ３（詳しくは、半導体チップ３の基材）は、例えばシリコン（Ｓｉ）から成る。また、表面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数のパッド３ＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数のパッド３ＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。

また、図４に示すように、複数のパッド３ＰＤにはそれぞれ突起電極３ＢＰが接続され、半導体チップ３の複数のパッド３ＰＤと、配線基板２の複数のボンディングパッド２ＰＤとは、複数の突起電極３ＢＰを介して、それぞれ電気的に接続されている。突起電極３ＢＰは、半導体チップ３の表面３ａ上に突出するように形成された金属部材である。突起電極３ＢＰは、本実施の形態では、パッド３ＰＤ上に、下地金属膜（アンダーバンプメタル）を介して半田材が積層された、所謂、半田バンプである。下地金属膜は、例えば、パッド３ＰＤとの接続面側からチタン（Ｔｉ）、銅（Ｃｕ）、ニッケル（Ｎｉ）が積層された積層膜（ニッケル膜上にさらに金（Ａｕ）膜を形成する場合もある）を例示することができる。また、半田バンプを構成する半田材としては、上記した半田ボール４と同様に、鉛入りの半田材や鉛フリー半田を用いることができる。半導体チップ３を配線基板２に搭載する際には、複数のパッド３ＰＤおよび複数のボンディングパッド２ＰＤの双方に、予め半田バンプを形成しておき、半田バンプ同士を接触させた状態で加熱処理（リフロー処理）を施すことで、半田バンプ同士が一体化して、突起電極３ＢＰが形成される。また、本実施の形態に対する変形例としては、銅（Ｃｕ）やニッケル（Ｎｉ）からなる導体柱の先端面に半田膜を形成したピラーバンプを突起電極３ＢＰとして用いても良い。

また、図４に示すように半導体チップ３と配線基板２の間には、アンダフィル樹脂（絶縁性樹脂）５が配置される。アンダフィル樹脂５は、半導体チップ３の表面３ａと配線基板２の上面２ａの間の空間を塞ぐように配置される。また、アンダフィル樹脂５は、絶縁性（非導電性）の材料（例えば樹脂材料）から成り、半導体チップ３と配線基板２の電気的接続部分（複数の突起電極３ＢＰの接合部）を封止するように配置される。このように、複数の突起電極３ＢＰの接続部を封止するようにアンダフィル樹脂５を配置することで、半導体チップ３と配線基板２の電気的接続部分に生じる応力を緩和させることができる。

＜信号伝送経路の配線構造＞
次に、図１〜図４に示す配線基板２のうち、信号伝送経路の配線構造について説明する。図５は、ストリップラインの配線構造例を示す拡大断面図である。また図６は、マイクロストリップラインの配線構造例を示す拡大断面図である。また、図７は、本実施の形態の電磁波吸収体である導体パターンの平面形状の例を示す拡大平面図である。また、図８は、図７に点線で示す配線の延在方向に沿った拡大断面図である。

なお、図７では、電磁波吸収体の各構成部分と電磁波吸収体の周囲の導体プレーン２ＰＬの区別を見やすくするため、平面図であるが、導体プレーン２ＰＬにハッチングを付し、導体パターンＭＰ１の本体部ＭＰｍにドットパターンを付している。また、図７では、電磁波吸収体とは別の配線層に形成された配線２ｄと電磁波吸収体との平面的な位置関係を明示するため、信号伝送経路を構成する配線２ｄのレイアウトの一例を点線で示している。また、図８では、見易さのため、図４に示す半田ボール４については、図示を省略する。

本実施の形態の配線基板２が有する複数の伝送経路には、例えば、１０Ｇｂｐｓ（Gigabit per second）〜２５Ｇｂｐｓ程度の伝送速度で信号が伝送される伝送経路（高速伝送経路）が含まれる。このように信号伝送経路における伝送速度を高速化する場合、信号伝送経路のノイズ耐性を向上させる観点から、信号伝送経路の周囲に広がる電界および磁界の広がりを抑制することが好ましい。言い換えれば、信号伝送経路で発生する電磁波の散乱を抑制することで、信号伝送経路のノイズ耐性を向上させることができる。

信号伝送経路の周囲に広がる電界および磁界の広がりを抑制する配線構造として、図５や図６に示すように、信号伝送経路を構成する配線２ｄと厚さ方向に重なるように板状に形成された金属膜である導体プレーン（導体板）２ＰＬを形成し、導体プレーンに２ＰＬに例えば接地電位などの基準電位を供給する技術がある。

図５に示す配線構造例では、配線２ｄの上層の配線層、および配線２ｄの下層の配線層には、板状に形成された金属膜である導体プレーン２ＰＬが、それぞれ形成されている。言い換えれば、側面視において、配線２ｄは、上層の配線層に形成された導体プレーン２ＰＬと下層の配線層に形成された導体プレーン２ＰＬの間に挟まれている。また、配線２ｄと同層の配線層には、配線２ｄと離間するように導体プレーン２ＰＬが形成され、配線２ｄの周囲は導体プレーン２ＰＬに囲まれている。図５に示す配線構造は、ストリップラインと呼ばれる。

一方、図６に示す配線構造例では、配線２ｄの下層の配線層には、導体プレーン２ＰＬが配置されている。また、配線２ｄと同層の配線層には、配線２ｄと離間するように導体プレーン２ＰＬが形成され、配線２ｄの周囲は導体プレーン２ＰＬに囲まれている。しかし、図６に示す配線構造例では、配線２ｄは最上層の配線層に形成されているため、配線２ｄの上層には導体プレーン２ＰＬが形成されていない。図６に示す配線構造は、マイクロストリップラインと呼ばれる。

図６に示すマイクロストリップラインの場合、配線２ｄの下方には、配線２ｄと厚さ方向に重なる位置に、導体プレーン２ＰＬが配置されている。このため、配線２ｄの下方では、電界や磁界が広がり難い。また、配線２ｄと同層の配線層には、配線２ｄと離間するように導体プレーン２ＰＬが形成され、配線２ｄの周囲は導体プレーン２ＰＬに囲まれている。このため、平面視における配線２ｄの周囲においては、電界や磁界が広がり難い。しかし、配線２ｄの上方には、導体プレーン２ＰＬが形成されていないので、配線２ｄの上方では、電界や磁界が配線２ｄの下方と比較して広がり易い。このため、図５に示すストリップラインと比較して、電磁波の散乱の影響、あるいは、近傍に配置される他の配線からのノイズ伝播の影響を受け易い。

したがって、高速で信号を伝送する経路では、図５に示すストリップラインの配線構造を適用した方が、図６に示すマイクロストリップラインの配線構造よりも有利である。

しかし、図４に示すように、配線基板２では、積層された複数の配線層を電気的に接続して、上面２ａ側と下面２ｂ側とを電気的に接続する。このため、伝送経路の全ての部分でストリップライン構造を適用することは困難であり、伝送経路中には、配線構造が変化する部分が含まれることになる。配線構造が変化する部分の例としては、隣接する配線層間を電気的に接続するビア配線２Ｖの部分がある。特に、信号伝送経路の一部を構成する配線２ｄとランド２ＬＤを接続する部分や、配線２ｄとスルーホールランド２ＴＬを接続する部分では、ビア配線２Ｖの接続部分で大きな信号反射が発生し易い。このため、信号反射に起因する電磁波の散乱が発生し易い。

また、配線構造が変化する部分の別の例としては、例えばストリップラインの構造からマイクロストリップラインの構造に変化する部分や、マイクロストリップラインの構造からストリップラインの構造に変化する部分が例示できる。

ここで、配線構造が変化する部分では、伝送経路に沿って進行する電磁波が散乱しやすい。そして、散乱した電磁波の一部が元来た方向に戻ると（言い換えれば信号反射が発生すると）、伝送経路の配線構造が変化する部分はインピーダンス不連続の部分として観測される。したがって、電気信号を高速で伝送する信号伝送経路を備える半導体装置の信頼性を向上させるためには、インピーダンス不連続の部分を無効化する技術が必要になる。

上述したように、インピーダンス不連続の部分を打ち消すために、逆向きのインピーダンス不連続の部分を伝送路内に追加する方法がある。しかし、この方法の場合、信号の周波数が高くなってくると、インピーダンスを打ち消すことができず、二個のインピーダンス不連続として作用する場合がある。

また、容量性のインピーダンス不連続を解消するため、インピーダンス不連続が生じる部分を覆う別層の導体パターン（導体プレーン２ＰＬ）に開口部を形成し、容量結合を抑制する方法が考えられる。しかしこの方法の場合、信号伝送経路に対応するリターンパス（還流電流経路）と信号伝送経路の距離が局所的に離れるので、当該部分で誘導性のクロストークノイズの影響を受けやすくなる。

そこで、本願発明者は、高速の伝送経路において、インピーダンス不連続を効果的に無効化できる技術について検討を行った。この結果、インピーダンス不連続と信号反射とには、以下の関係があることが判った。すなわち、インピーダンス不連続があるから信号反射が起こるのではなく、散乱した電磁波の一部が元来た方向に戻ることによりインピーダンス不連続として観測されることが判った。このことから、インピーダンスの不連続の符号（容量性・誘導性）に関わらず、散乱電磁波を除去してしまえば、インピーダンスの不連続を無効化させることができることを、本願発明者は見出した。

本実施の形態では、インピーダンス不連続として観測される部分、言い換えれば、信号伝送経路において、配線構造が変化する部分と厚さ方向に重なる位置に、散乱電磁波を熱エネルギーに変換することで消滅させる電磁波吸収体を設ける。電磁波吸収体は、金属などの導体により構成される。

図７および図８に示す例では、電磁波吸収体である導体パターン（金属パターン）ＭＰ１は、平面視において、導体プレーン２ＰＬに形成された開口部ＰＬｈ内に形成される。導体プレーン２ＰＬは、例えば基準電位（ＧＮＤ）が供給されるグランドプレーン（基準電位供給用導体板）であって、図８に示すように開口部ＰＬｈは、導体プレーン２ＰＬを厚さ方向に貫通するように形成されている。また、導体パターンＭＰ１は、導体プレーン２ＰＬと離間する本体部（メッシュパターン部）ＭＰｍ、および本体部ＭＰｍと導体プレーン２ＰＬとを連結する複数の連結部ＭＰｊを有する。本体部ＭＰｍおよび連結部ＭＰｊは、それぞれ導体プレーン２ＰＬと同じ金属材料（例えば銅を主体とする金属）により形成されている。

信号伝送経路の一部を構成する配線２ｄに信号が伝送される（信号電流が流れる）と、配線２ｄの周囲に向かって電磁波が散乱する。そして、導体パターンＭＰ１の本体部ＭＰｍに信号伝送経路で発生した電磁波が到達すると、本体部ＭＰｍに電流が流れる。信号伝送経路の信号帯域、すなわち、信号伝送経路で使用する周波数帯が高周波であれば、表皮効果の影響により、本体部ＭＰｍの導体抵抗が高くなる。このため、電気的エネルギーが熱エネルギーに変換され、電磁波の少なくとも一部が消滅する。すなわち、導体パターンＭＰ１は、電磁波の少なくとも一部をジュール変換により消滅させる、電磁波吸収体として機能する。

ここで、図７に示す本体部ＭＰｍとは別の実施態様として、複数の開口部ＭＰｈが形成されたメッシュ形状にせず、例えば図示しない平面円形の板状の導体パターンであっても、電磁波により電流が流れれば電磁波の一部を消滅させることができる。しかし、電磁波のエネルギーを熱エネルギーに変換する効率を向上させる観点からは、本体部ＭＰｍの表面積が大きい方が好ましい。このため、本実施の形態の導体パターンＭＰ１の本体部ＭＰｍは、複数の開口部ＭＰｈが規則的に配置されたメッシュパターン（網目形状）にすることが好ましい。

また、電磁波吸収体としての機能のみを考慮すれば、導体パターンＭＰ１のように、導体プレーン２ＰＬと本体部ＭＰｍを連結する必要はない。しかし、本実施の形態では、後で詳細に説明するように、電磁波吸収体の一部を、信号伝送経路のリターンパスとして利用する。このため、導体プレーン２ＰＬと本体部ＭＰｍは、連結部ＭＰｊを介して電気的に接続されている。また、本体部ＭＰｍと導体プレーン２ＰＬを電気的に接続すれば、電磁波吸収体である導体パターンＭＰ１の電位が、導体プレーン２ＰＬの電位と同電位（例えば接地電位）で安定する。

ここで、電磁波吸収体は信号伝送経路における電磁波の散乱を抑制する目的で形成されるので、図８に示すように信号伝送経路を構成する配線２ｄの一部と厚さ方向に重なる位置に形成される。上記したように、導体プレーン２ＰＬは、基準電位（例えば接地電位）が供給されるグランドプレーンであって、信号伝送経路に対応するのリターンパスの一部を構成する。図７に示すように、電磁波吸収体は導体プレーン２ＰＬの開口部ＰＬｈ内に形成されるので、電磁波吸収体と導体プレーン２ＰＬを電気的に接続しなければ、信号伝送経路に対応するリターンパス（リターン経路）は、開口部ＰＬｈの縁を迂回することになる。つまり、信号伝送経路とリターンパスの離間距離が、部分的に大きくなる。

複数の信号伝送経路間のクロストークノイズを低減する観点からは、信号伝送経路とリターンパスの離間距離は、小さく、かつ、一定であることが好ましい。しかし、上記の通り、リターンパスが導体プレーン２ＰＬに形成された開口部ＰＬｈの縁に沿って迂回する場合、信号伝送経路とリターンパスの離間距離が部分的に大きくなる。この結果、離間距離が大きくなった箇所において、クロストークノイズの影響を受けやすくなる。言い換えれば、電磁波吸収体と導体プレーン２ＰＬとを接続しなければ、部分的にクロストークノイズ耐性が低下する。そこで、本願発明者は、電磁波吸収体の一部をリターンパスとして利用する技術について更に検討を行い、本実施の形態の構成を見出した。。

まず、図７および図８に示すように、本実施の形態では、電磁波吸収体である導体パターンＭＰ１は、信号伝送経路に対するリターンパスを構成するグランドプレーンである導体プレーン２ＰＬと電気的に接続されている。これにより、電磁波吸収体である導体パターンＭＰ１の一部を信号伝送経路に対するリターンパスとして利用することができる。

また、図７に示すように導体パターンＭＰ１の本体部ＭＰｍは、複数の開口部ＭＰｈが規則的に配置されたメッシュパターン（網目形状）になっている。開口部ＭＰｈのそれぞれは、導体パターンＭＰ１を構成する金属膜を厚さ方向に貫通する貫通孔になっており、図７に示す例では、格子状（グリッド状）に配列されている。このように、本体部ＭＰｍの平面形状をメッシュパターンにすると、リターンパスがメッシュ形状に沿って形成される。このため、導体パターンＭＰ１と厚さ方向に重なる位置に形成された配線２ｄのレイアウトに関わらず、配線２ｄの延在方向に沿ってリターンパスを形成することができる。

また、本実施の形態では、本体部ＭＰｍを導体プレーン２ＰＬと連結する連結部ＭＰｊを複数設けている。このため、平面視において、複数の連結部ＭＰｊのうちのいずれか一つが配線２ｄの近くに形成されていれば、連結部ＭＰｊに沿って配線２ｄを形成することができる。例えば、図７に示す例では、平面視において、導体パターンＭＰ１の複数の連結部ＭＰｊのうちの一つは、配線２ｄと厚さ方向に重なっている。そして、平面視において、配線２ｄのもっとも近くに配置される連結部ＭＰｊが信号伝送経路に対応するリターンパスを構成する。図７に示す例では、複数の連結部ＭＰｊのうちの一つが配線２ｄと重なっているので、この連結部ＭＰｊがリターンパスを構成する。

つまり、本実施の形態によれば、インピーダンス不連続が観測される部分における電磁波の散乱を電磁波吸収体により抑制しつつ、かつ、電磁波吸収体の一部をリターンパスとして利用することで信号伝送経路とリターンパスの距離が局所的に離れてしまうことを抑制できる。また、電磁波吸収体をリターンパスとして利用可能であれば、電磁波吸収体を形成することが配線レイアウト状の制約になり難いので、配線基板２に多くの電磁波吸収体を形成できる。この結果、図４に示す半導体装置１のノイズ耐性を向上させることができる。

また、配線レイアウトの設計の自由度を向上させる観点からは、本実施の形態は、以下のように考えることができる。すなわち、本実施の形態によれば、平面形状がメッシュパターンである本体部ＭＰｍを有する導体パターンＭＰ１が配線２ｄの一部と厚さ方向に重なる位置に配置され、かつ、導体プレーン２ＰＬと電気的に接続されている。このため、配線２ｄのレイアウトに関わらず、配線２ｄの延在方向に沿ってリターンパスを形成することができるので、配線２ｄの設計の自由度を向上させることができる。

なお、配線２ｄ（すなわち信号伝送経路）の延在方向に沿ってリターンパスを形成する、という表現には、開口部ＰＬｈと重なる位置において、配線２ｄとリターンパスの全体が厚さ方向に重なっている場合の他、以下の場合も含む。

例えば、図７および図８に示す例では、開口部ＰＬｈ内において、配線２ｄの平面形状と、導体パターンＭＰ１の本体部ＭＰｍのメッシュパターン（グリッドパターン）は完全には一致せず、開口部ＭＰｈと配線２ｄが重なっている部分が存在する。言い換えれば、平面視において、リターンパスを構成する導体パターンＭＰ１の位置と配線２ｄの位置がずれる部分が存在する。

しかし、本体部ＭＰｍはメッシュパターンになっているので、リターンパスはメッシュパターンに沿って形成される。したがって、メッシュパターンの開口部ＭＰｈのそれぞれの開口径を小さくすれば、リターンパスと配線２ｄのずれ量を低減できる。本願発明者の検討によれば、リターンパスと配線２ｄ（信号伝送経路）のずれ量は、要求されるリターンロス特性に依存するが５０μｍ以下にすることが好ましい。

図７に示す例では、開口部ＭＰｈの平面形状は四角形であり、開口部ＭＰｈの一辺の長さが、例えば３０μｍ〜２００μｍ程度の正方形である。なお、開口部ＭＰｈの平面形状や大きさは種々の変形例がある。例えば、開口部ＭＰｈの形状が円形、三角形、あるいは多角形であっても良い。また例えば、開口部ＭＰｈの平面形状は正多角形や正円以外の形状（例えば長方形や楕円形等）であっても良い。ただし、動作周波数が高くなるにしたがって開口サイズを小さくする必要が有る。

また、図７に示す例では、平面視において、導体パターンＭＰ１の複数の連結部ＭＰｊのうちの一つは、配線２ｄと厚さ方向に重なっている。ただし、上記したように、平面視において、リターンパスを構成する導体パターンＭＰ１（例えば連結部ＭＤｊ）の位置と配線２ｄの位置がずれても、ずれ量が小さければ、クロストークノイズを低減できる。

本実施の形態では、配線２ｄのレイアウトを任意に設計しても、連結部ＭＰｊと配線２ｄのずれ量を低減するため、複数の連結部ＭＰｊは、互いの離間距離が同程度になるように配置されている。図７に示す例では、複数の連結部ＭＰｊには、Ｘ方向に沿って開口部ＰＬｈの中心を通る仮想線ＶＬｘに沿って、本体部ＭＰｍを挟むように配置される二個の連結部ＭＰｊｘが含まれる。また、複数の連結部ＭＰｊには、Ｘ方向に直交するＹ方向に沿って開口部ＰＬｈの中心を通る仮想線ＶＬｙに沿って、本体部ＭＰｍを挟むように配置される二個の連結部ＭＰｊｙが含まれる。また、二個の連結部ＭＰｊｘおよび二個の連結部ＭＰｊｙのうち、互いに隣り合う連結部ＭＰｊｘと連結部ＭＰｊｙのそれぞれの間に、二個の連結部ＭＰｊｓが配置されている。また、各連結部ＭＰｊは、互いの離間距離が揃うように（略同じになるように）配置されている。

なお、連結部ＭＰｊｘと連結部ＭＰｊｙの間に配置する連結部ＭＰｊｓの数は、開口部ＰＬｈの大きさに応じて、種々の変形例を適用できる。例えば、開口部ＰＬｈの開口面積が十分に小さく、配線２ｄが連結部ＭＰｊｘと連結部ＭＰｊｙの間のどの位置にあっても、ずれ量が許容範囲内である場合は、連結部ＭＰｊｓを配置しなくても良い。また例えば、連結部ＭＰｊｘと連結部ＭＰｊｙの間に連結部ＭＰｊｓを１個配置すれば、配線２ｄとのずれ量が許容範囲内になる場合には、連結部ＭＰｊｓを１個配置する場合もある。また、開口部ＰＬｈの開口面積が大きい場合には、連結部ＭＰｊｘと連結部ＭＰｊｙの間に３個以上の連結部ＭＰｊｓを配置しても良い。ただし、配線２ｄのレイアウトの設計上の自由度を向上させる観点からは、連結部ＭＰｊｓが何個配置される場合であっても、導体パターンＭＰ１の平面形状は、開口部ＰＬｈの中心に対して点対称であることが好ましい。

また、図７に示すように、複数の連結部ＭＰｊｓのそれぞれは、Ｘ方向およびＹ方向に対して、４５度傾斜した方向に延びる。このように連結部ＭＰｊｓの延在方向が、Ｘ方向およびＹ方向に対して、４５度傾斜していることで、複数の連結部ＭＰｊｓの離間距離を揃え易い。また、配線レイアウトの設計では、基準となる二軸（例えばＸ軸とＹ軸）、および基準となる二軸に対して４５度傾斜する第三番目の軸を組み合わせて配線を引き回す場合が多い。例えば、図７に例示するように信号伝送経路を構成する配線２ｄは、複数の屈曲部を有し、屈曲部の角度は、４５度の倍数（１８０度未満の部分の角度が４５度、９０度、または１３５度のうちの何れか）になっている。したがって、図７に示すように、このように連結部ＭＰｊｓの延在方向が、Ｘ方向およびＹ方向に対して、４５度傾斜している場合、配線２ｄの延在方向と連結部ＭＰｊｓの延在方向を一致させ易い。

＜電磁波吸収体を配置する位置＞
次に、図７および図８を用いて説明した電磁波吸収体である導体パターンＭＰ１を配置する位置について説明する。図９は、図８とは異なる位置における拡大断面図である。また、図１０は、図９に示す拡大断面における導体パターンの要部構造を示す拡大斜視図である。また、図１１は、図９に対する変形例を示す拡大断面図である。

なお、図９および図１１では、導体パターンＭＰ１に形成された複数の開口部は図示せず、導体パターンＭＰ１の本体部ＭＰｍが配置された部分をハッチングを付して示している。また、図９および図１１では、導体プレーン２ＰＬと導体パターンＭＰ１の本体部ＭＰｍが電気的に接続されていることを模式的に示すため、連結部ＭＰｊを点線で示している。また、図１０では、見易さのため、導体パターンＭＰ１に接続される導体プレーン２ＰＬは図示を省略している。

上記したように、電磁波吸収体である導体パターンは、配線構造が変化する部分に形成される。例えば、図８に示す例では、ランド２ＬＤと厚さ方向に重なる位置に導体パターンＭＰ１が形成されている。

図８に示す例では、配線基板２は、信号伝送経路である配線２ｄが形成される配線層ＷＬ１、配線層ＷＬ１の上層側（チップ搭載面側）に隣接し、導体パターンＭＰ１が形成されるＷＬ２、および配線層ＷＬ１の下層側（実装面側）に隣接し、信号伝送経路であるランド２ＬＤが形成される配線層ＷＬ３を有する。配線２ｄとランド２ＬＤとは、層間導電路であるビア配線２Ｖを介して電気的に接続されている。ランド２ＬＤは、半導体装置１（図４参照）の外部端子であり、半田ボール４（図４参照）を接続する部分なので、配線２ｄの幅よりも十分に大きい幅を備えている必要がある。

図８において、配線２ｄに信号が伝送される（信号電流が流れる）と、信号の周波数が十分に高い場合、ランド２ＬＤと配線２ｄを電気的に接続するビア配線２Ｖの接続部分で大きな信号反射が起こり、散乱電磁波が発生する。細長い線形に形成された配線２ｄと、配線２ｄよりも十分に幅が大きい金属パターンであるランド２ＬＤを電気的に接続する部分では、配線２ｄ同士を接続する部分よりも信号反射が発生しやすい。この散乱電磁波が広がると信号伝送経路の伝送性能が低下する。そこで、本実施の形態では、ランド２ＬＤと厚さ方向に重なる位置に導体パターンＭＰ１を形成し、導体パターンＭＰ１とランド２ＬＤの間に信号が伝送される（信号電流が流れる）配線２ｄを配置する。また、図６に示す例では、ビア配線２Ｖは、ランド２ＬＤと導体パターンＭＰ１の間に（言い換えれば、ランド２ＬＤおよび導体パターンＭＰ１と厚さ方向に重なる位置に）形成されている。

これにより、配線構造が変化する部分で発生した散乱電磁波の少なくとも一部は、導体パターンＭＰ１によりトラップされ、熱エネルギーに変換されて消滅する。散乱電磁波をトラップしやすくする観点からは、開口部ＭＰｈの開口径（平面形状が四角形の場合、一辺の長さ）は、伝送される信号の信号帯域に対応する電磁波の波長よりも小さいことが好ましい。また、開口部ＭＰｈの開口径（平面形状が四角形の場合、一辺の長さ）は、上記電磁波の波長の１／２０以下であることが特に好ましい。

また、本実施の形態によれば、配線層ＷＬ２において、導体パターンＭＰ１と導体プレーン２ＰＬを、複数の連結部ＭＰｊ（図７参照）を介して電気的に接続するので、信号伝送経路とリターンパスの離間距離を一定に保つことができる。このため信号伝送経路とリターンパスが局所的に離れることに起因するクロストークノイズを抑制できる。

また、図７および図８に示す例では、ランド２ＬＤと重なる位置に導体パターンＭＰ１を形成する例を説明した。しかし、配線構造が変化する部分は他にも存在する。例えば、図９に示すように、配線基板２が備える複数の絶縁層２ｅに、プリプレグ材から成る絶縁層（コア層、コア絶縁層）２ＣＲが含まれる場合、絶縁層２ｅの上面２Ｃａと下面２Ｃｂを電気的に接続するスルーホール配線２ＴＷは、配線２ｄよりも幅（径）が大きいスルーホールランド２ＴＬに接続される。

図９に示す例では、配線基板２は、コア層である絶縁層２ＣＲの下面２Ｃｂ側に、信号伝送経路である配線２ｄが形成される配線層ＷＬ１、配線層ＷＬ１の下層側（実装面側）に隣接し、導体パターンＭＰ１が形成される配線層ＷＬ２、および配線層ＷＬ１の上層側（チップ搭載面側）に隣接し、スルーホールランド２ＴＬが形成される配線層ＷＬ３を有する。また、配線基板２は、コア層である絶縁層２ＣＲの上面２Ｃａ側に、信号伝送経路である配線２ｄが形成される配線層ＷＬ４、配線層ＷＬ４の上層側（チップ搭載面側）に隣接し、導体パターンＭＰ１が形成される配線層ＷＬ５、および配線層ＷＬ４の下層側（実装面側）に隣接し、スルーホールランド２ＴＬが形成される配線層ＷＬ６を有する。

スルーホールランド２ＴＬは、例えば平面形状が円形の導体パターンである。また、スルーホールランド２ＴＬの径（幅）は、図８に示すランド２ＬＤよりは径が小さいが、配線２ｄの幅よりも大きい。コア層である絶縁層２ＣＲは、ビルドアップ工法により形成される他の絶縁層（ビルドアップ層）２ｅと比較して硬く、厚さが大きいので、スルーホール配線２ＴＷの直径は、ビルドアップ層に形成されるビア配線２Ｖの直径よりも大きくなる。このため、スルーホール配線２ＴＷの両端に形成されるスルーホールランド２ＴＬの幅は、配線２ｄの幅およびビア配線２Ｖの直径よりも大きい。

図９において、配線２ｄに信号が伝送される（信号電流が流れる）と、信号の周波数が十分に高い場合、スルーホールランド２ＴＬと配線２ｄを電気的に接続するビア配線２Ｖの接続部分で信号反射が起こり、散乱電磁波が発生する。信号反射は、コア層である絶縁層２ＣＲの上面２Ｃａ側および下面２Ｃｂ側でそれぞれ発生する。

そこで、本実施の形態では、スルーホールランド２ＴＬと厚さ方向に重なる位置に導体パターンＭＰ１をそれぞれ形成し、導体パターンＭＰ１とスルーホールランド２ＴＬの間に信号が伝送される（信号電流が流れる）配線２ｄを配置する。また、図９に示す例では、ビア配線２Ｖは、スルーホールランド２ＴＬと導体パターンＭＰ１の間に（言い換えれば、スルーホールランド２ＴＬおよび導体パターンＭＰ１と厚さ方向に重なる位置に）形成されている。

これにより、スルーホールランド２ＴＬと配線２ｄを電気的に接続するビア配線２Ｖの接続部分で発生した散乱電磁波の少なくとも一部は、導体パターンＭＰ１によりトラップされ、熱エネルギーに変換されて消滅する。導体パターンＭＰ１の好ましい形状は、図７および図８を用いて既に説明した通りなので重複する説明は省略する。

ところで、図９に示す例では、導体パターンＭＰ１が形成される配線層ＷＬ３と図８に示すランド２ＬＤが形成される配線層ＷＬ３を兼用しているので、ランド２ＬＤの位置によっては、配線層ＷＬ３が形成できない場合もある。この場合、ランド２ＬＤ（図８参照）の配置を優先させて、導体パターンＭＰ１は、ランド２ＬＤとスルーホールランド２ＴＬが重ならない部分に形成することができる。

また、ランド２ＬＤやスルーホールランド２ＴＬの数やレイアウトの関係で、スルーホールランド２ＴＬとランド２ＬＤが厚さ方向に重なる場合、図１１や図１２に示す変形例のように、配線層の数を増やして厚さ方向に重なるランド２ＬＤとスルーホールランド２ＴＬの間に導体パターンＭＰ１を形成しても良い。

図１１に示す変形例の配線基板２Ａは、導体パターンＭＰ１が形成される配線層ＷＬ３のさらに下層側（実装面側）に隣接して、ランド２ＬＤが形成される配線層ＷＬ７が設けられている点で、図９に示す配線基板２と相違する。異なる見方をすれば、図１１に示す変形例の配線基板２Ａは、複数の導体パターンＭＰ１が配線層ＷＬ３に形成され、かつ、複数のランド２ＬＤが配線層ＷＬ３とは異なる配線層ＷＬ７に形成されている点で図９に示す配線基板２と相違する。また、配線基板２Ａは、スルーホールランド２ＴＬが形成される配線層ＷＬ２とランド２ＬＤが形成される配線層ＷＬ７の間に、信号が伝送される（信号電流が流れる）配線２ｄが形成された配線層ＷＬ１、および導体パターンＭＰ１が形成された配線層ＷＬ３が設けられている。

配線基板２Ａの場合、配線層数は図８や図９に示す配線基板２よりも増加する。しかし、ランド２ＬＤとスルーホールランド２ＴＬが、厚さ方向に重なっている場合でも、スルーホールランド２ＴＬおよびランド２ＬＤの両方と厚さ方向に重なる位置に電磁波吸収体である導体パターンＭＰ１を配置することができる。このため、スルーホールランド２ＴＬと配線２ｄの接続部分で発生した散乱電磁波が、ランド２ＬＤに向かって広がることを抑制できる。

図１１に示すランド２ＬＤは、基準電位の供給用の外部端子である。このため、導体プレーン２ＰＬの一部を絶縁層２ｅから露出させて、ランド２ＬＤとして使用している。この場合、配線層ＷＬ７の導体プレーン２ＰＬと配線層ＷＬ３の導体プレーン２ＰＬを接続するビア配線２Ｖは、導体パターンＭＰ１と重ならない位置に配置できる。したがって、例えば図７に示す導体パターンＭＰ１と同じ平面形状の導体パターンＭＰ１を、電磁波吸収体として形成することができる。

また、図１２に示す変形例の配線基板２Ｂは、導体パターンＭＰ１が形成される配線層ＷＬ３とランド２ＬＤが形成される配線層ＷＬ７の間にランド２ＬＤに接続される配線２ｄが形成される配線層ＷＬ９が設けられている点で、図１１に示す配線基板２Ａと相違する。配線層ＷＬ９に形成されている配線２ｄは、配線層ＷＬ１に形成された配線２ｄと同じ、あるいは異なる信号が伝送される（信号電流が流れる）信号伝送経路の一部であって、ビア配線２Ｖを介してランド２ＬＤに接続されている。別の見方をすれば、図１２に示す変形例の配線基板２Ｂは、導体パターンＭＰ１の上層と下層に、それぞれ信号経路を構成する（信号電流が流れる）配線２ｄが形成されている点で、図１１に示す配線基板２Ａと相違する。

配線基板２Ｂの場合、配線層数は図１１に示す配線基板２Ａよりもさらに増加する。しかし、信号伝送経路を構成するランド２ＬＤと、信号伝送経路を構成するスルーホールランド２ＴＬが、厚さ方向に重なっている場合でも、スルーホールランド２ＴＬに接続される配線２ｄ、およびランド２ＬＤに接続される配線２ｄの両方と厚さ方向に重なる位置に電磁波吸収体である導体パターンＭＰ１を配置することができる。このため、スルーホールランド２ＴＬと配線２ｄの接続部分で発生した散乱電磁波が、ランド２ＬＤに向かって広がることを抑制できる。また、ランド２ＬＤと配線２ｄの接続部分で発生した散乱電磁波が、スルーホールランド２ＴＬに向かって広がることを抑制できる。つまり配線基板２Ｂの場合、配線層ＷＬ３に形成された導体パターンＭＰ１により、導体パターンＭＰ１の下層で発生した電磁波と導体パターンＭＰ１の上層で発生した電磁波の影響をそれぞれ低減できる。

また、配線基板２Ｂの場合、配線層ＷＬ９に形成された配線２ｄを流れる信号電流と配線層ＷＬ１に形成された配線２ｄを流れる信号電流とが、同じ信号電流であっても良いし、異なる信号電流であっても良い。つまり、配線層ＷＬ９に形成された配線２ｄと配線層ＷＬ１に形成された配線２ｄが一つの信号伝送経路を構成している場合にも適用できるし、別の信号伝送経路を構成している場合にも適用できる。

なお、図１１に示す配線基板２Ａは、導体パターンＭＰ１が形成された配線層ＷＬ５のさらに上層に導体プレーン２ＰＬが形成された配線層ＷＬ８を有する。また、図１２に示す配線基板２Ｂは、配線層ＷＬ８と配線層ＷＬの間に、導体プレーン２ＰＬが形成された配線層ＷＬ１０を有する。絶縁層２ＣＲの上面２Ｃａ側に、ランド２ＬＤなどの径（幅）が大きいパターンが形成されていない場合には、図１１や図１２に示す配線層ＷＬ８や図１２に示す配線層ＷＬ１０は省略することもできる。ただし、コア層である絶縁層２ＣＲの上面２Ｃａ側と下面２Ｃｂ側で、線膨張係数の値を近くして、配線基板の反り変形を抑制する観点からは、絶縁層２ＣＲの上面２Ｃａ側と下面２Ｃｂ側に形成される配線層の層数を同じにすることが好ましい。

また、配線基板２の一つの配線層に、多数の導体パターンＭＰ１を形成した場合、一つの導体パターンＭＰ１に複数の信号伝送経路が重なる場合がある。例えば、図１３および図１４に示す例では、導体パターンＭＰ１が形成された配線層に隣接する下層の配線層に、第１信号が伝送される配線２ｄ１が形成されている。また、導体パターンＭＰ１が形成された配線層に隣接する上層の配線層に、第１信号電流とは異なる第２信号が伝送される配線２ｄ２が形成されている。配線２ｄ１と配線２ｄ２には、それぞれ異なる種類の信号が伝送されるので、各信号伝送経路のリターンパスが重なると、クロストークノイズが発生する。

しかし、上記したように、本実施の形態の導体パターンＭＰ１は、グランドプレーンである導体プレーン２ＰＬ（図１３参照）に複数の連結部ＭＰｊを介して電気的に接続される。このため、導体パターンＭＰ１の一部をリターンパスとして利用できるので、各信号伝送経路のリターンパスが重なり難くなる。また、本実施の形態によれば、上記したように、信号伝送経路とリターンパスの距離を近づけることができる。したがって、信号経路間のクロストークノイズの影響を低減できる。

＜半導体装置の製造方法＞
次に、図１〜図４に示す半導体装置１の製造方法（組立工程）について、図１５に示すフロー図を用いて説明する。図１５は、図１〜図４に示す半導体装置の組立工程のフローを示す説明図である。なお、以下の製造方法の説明においては、予め製品サイズに形成された配線基板２を準備して、一つの半導体装置１を製造する方法について説明する。しかし、変形例としては、複数の製品形成領域に区画された、所謂、多数個取り基板を準備して、複数の製品形成領域のそれぞれについて組立を行ったあと、製品形成領域毎に分割して複数の半導体装置を取得する、多数個取り方式にも適用できる。このため、図１５では、多数個取り方式の時に適用する個片化工程について、括弧書きで記載している。

まず、図１５に示す基板準備工程では、図４に示す配線基板２を準備する。なお、配線基板２を準備する、という表現には、配線基板２を製造することにより準備する他、完成品の配線基板２を購入して準備する事も含まれる。本工程で準備する配線基板２は、図４に示す半田ボール４が未だ接続されていない点、半導体チップ３が搭載されていない点を除き、図１〜図１４を用いて説明した構成部材が予め形成されている。ただし、配線基板２の複数のボンディングパッド２ＰＤ上には、それぞれ、突起電極３ＢＰと接合される半田材（半田バンプ）が予め形成されている。

なお、図７〜図１４に示す導体パターンＭＰ１は、例えば以下のように形成される。図１６は、図１５に示す基板準備工程において配線基板に電磁波吸収体である導体パターンを形成する工程を模式的に示す説明図である。

図７〜図１４に示す導体パターンＭＰ１は、図４に示す配線２ｄや導体プレーン２ＰＬなど、同層（同じ配線層）に形成される他の金属パターンと同時に、一括して形成される。図１６に示す例では、まず、マスク形成工程として、絶縁層２ｅの導体パターン形成面に、フィルム状のマスクＭＳＫを形成する。マスクＭＳＫは、導体パターンＭＰ１（図７参照）を形成しない位置に形成され、例えば、図７に示す例では、複数の開口部ＭＰｈや開口部ＰＬｈに対応する部分に、マスクＭＳＫが形成される。

次に、導体パターン形成として、マスクＭＳＫの開口部に、金属を堆積させてパターニングされた金属膜を形成する。この金属膜には導体パターンＭＰ１や導体プレーン２ＰＬが含まれる。

次に、マスク除去工程では、フィルム状のマスクＭＳＫを除去する。マスクＭＳＫが除去されると、マスクＭＳＫが存在した部分に、開口部ＭＰｈや開口部ＰＬｈが形成される。

次に、絶縁層形成工程では、導体パターンＭＰ１や導体プレーン２ＰＬを覆うように、ビルドアップ層である絶縁層２ｅを形成する。本工程では、導体パターンＭＰ１の開口部ＭＰｈ内および開口部ＰＬｈ内に絶縁層２ｅが埋め込まれる。

上記のように、本実施の形態の導体パターンＭＰ１は、導体プレーン２ＰＬや配線２ｄ（図４参照）と同時に一括して形成できるので、導体パターンＭＰ１を形成した場合でも、製造工程は増加しない。

また、図１５に示す半導体チップ準備工程では、図４に示す半導体チップ３を準備する。半導体チップ３の表面３ａには、半導体チップ３の基材および配線を覆う絶縁膜が形成されており、複数のパッド３ＰＤのそれぞれの表面は、この絶縁膜に形成された開口部において、絶縁膜から露出している。また、複数のパッド３ＰＤは、それぞれ金属からなり、本実施の形態では、例えばアルミニウム（Ａｌ）からなる。複数のパッド３ＰＤにはそれぞれ突起電極３ＢＰが接続され、半導体チップ３の複数のパッド３ＰＤと、配線基板２の複数のボンディングパッド２ＰＤとは、複数の突起電極３ＢＰを介して、それぞれ電気的に接続されている。突起電極３ＢＰは、例えば、パッド３ＰＤ上に、下地金属膜（アンダーバンプメタル）を介して半田材が積層された、所謂、半田バンプである。

次に、半導体チップ搭載工程では、図４に示すように半導体チップ３を配線基板２のチップ搭載面である上面２ａ上に搭載する。本実施の形態では、図４に示すように、複数のパッド３ＰＤが形成された表面３ａが配線基板２の上面２ａと対向するように、フェイスダウン実装方式（あるいはフリップチップ接続方式）により搭載する。この場合、複数の突起電極３ＢＰと配線基板の複数のボンディングパッド２ＰＤのそれぞれに形成された半田バンプとを接合することにより、半導体チップ３に形成された回路と、配線基板２に形成された回路（伝送経路）とを、電気的に接続する。

次に、アンダフィル充填工程では、図４に示すように半導体チップ３と配線基板２の間には、アンダフィル樹脂（絶縁性樹脂）５が配置する。アンダフィル樹脂５は、半導体チップ３の表面３ａと配線基板２の上面２ａの間の空間を塞ぐように配置される。また、アンダフィル樹脂５は、絶縁性（非導電性）の材料（例えば樹脂材料）から成り、半導体チップ３と配線基板２の電気的接続部分（複数の突起電極３ＢＰの接合部）を封止するように充填する。

なお、アンダフィル樹脂５の変形例として、図１５に示す半導体チップ搭載工程の前に、半導体チップ３を搭載する予定領域であるチップ搭載領域上に、フィルム状、あるいはペースト状の絶縁材料（図示は省略）を予め塗布しておき、この絶縁材料上から半導体チップ３を押し付けて搭載する方式を適用することもできる。

次に、ボールマウント工程では、配線基板２の実装面である下面２ｂ側に、複数の半田ボール４を取り付ける。本工程では、図４に示す実装面側の絶縁層２ｅから露出するランド２ＬＤ上に半田ボール４を配置して、リフロー処理（加熱して半田成分を溶融接合させた後、冷却する処理）を施すことにより半田ボール４を取り付けられる。

また、個片化工程を行う場合には、複数の製品形成領域を区画するダイシングライン（分割ライン）に沿って、多数個取りの配線基板を切断することにより、製品形成領域毎に個片化し、複数の半導体装置１を取得する。

その後、外観検査や電気的試験など、必要な検査、試験を行い、出荷、あるいは、図示しない実装基板に実装する。

＜変形例＞
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は上記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。上記実施の形態では、既にいくつかの変形例について説明したが、以下では上記実施の形態に対する代表的な変形例を挙げて説明する。

まず、上記実施の形態では、半導体装置１の例として、図４に示すように、プリプレグ材から成る絶縁層２ＣＲをコア層として有する配線基板２を使用する実施態様について説明した。しかし、上記実施の形態で説明した技術は、コア層を有さず、ビルドアップ層が積層されることにより形成される、所謂、コアレス基板にも適用可能である。この場合、コア層を貫通するスルーホール配線２ＴＷおよびスルーホールランド２ＴＬは形成されない。したがって、導体パターンＭＰ１は、図８に示すように、主にランド２ＬＤと厚さ方向に重なる位置に形成すれば、半導体装置１のノイズ耐性を向上させることができる。

また、上記実施の形態では、信号の種類として、接地電位を基準に信号の電圧レベルで“Ｈ”レベルと“Ｌ”レベルを決定する、所謂、シングルエンド信号を利用する例を取り上げて説明した。しかし、信号の種類には、対になる二本の信号伝送経路（差動対）にそれぞれ信号電位を供給し、差動対間の電位差で“Ｈ”レベルと“Ｌ”レベルを決定する、差動信号がある。上記実施の形態で説明した技術は、差動信号を伝送する信号伝送経路にも適用できる。図１７は、図７に対する変形例を示す拡大平面図である。

図１７に示す配線基板２Ｄは、配線２ｄに差動信号が流れる点で図７に示す配線基板２と相違する。詳しくは、配線基板２Ｄの配線層のうち、導体パターンＭＰ１が形成される配線層の導体プレーン２ＰＬには、差動対の一方を構成する配線２ｄ３の一部と厚さ方向に重なる位置に開口部ＰＬｈが形成される。また、導体プレーン２ＰＬには、差動対の他方を構成する配線２ｄ４の一部と厚さ方向に重なる位置に、別の開口部ＰＬｈが形成される。また、異なる２つの開口部ＰＬｈには、それぞれ導体パターンＭＰ１が形成される。

配線２ｄ３および配線２ｄ４は差動対を成し、差動信号が伝送される信号伝送経路を構成する。また、配線２ｄ３および配線２ｄ４は、互いに同じ配線層に形成され、導体パターンＭＰ１が形成された配線層と配線２ｄ３および配線２ｄ４が形成される配線層は隣接している。

上記実施の形態で説明したシングルエンド信号の場合、信号伝送経路とリターンパスの離間距離を一定に保つ事が、ノイズ対策として重要であることを説明した。差動信号の場合、各信号伝送経路とリターンパスの離間距離を一定に保つ事に加えて、対になる信号伝送経路間のインピーダンス整合を図ることが重要である。図１７に示す変形例の場合、導体パターンＭＰ１のそれぞれをグランドプレーンである導体プレーン２ＰＬと電気的に接続することで、電磁波吸収体である導体パターンＭＰ１が各信号伝送経路のリターンパスの一部を構成する。

また、導体パターンＭＰ１の本体部ＭＰｍは、複数の開口部ＭＰｈが規則的に配置されたメッシュパターン（網目形状）になっている。このように、本体部ＭＰｍの平面形状をメッシュパターンにすると、リターンパスがメッシュ形状に沿って形成される。このため、導体パターンＭＰ１と厚さ方向に重なる位置に形成された配線２ｄ３、２ｄ４のレイアウトに関わらず、配線２ｄ３、２ｄ４の延在方向に沿ってリターンパスを形成することができる。

このため、図１７に示す配線基板２Ｄは、差動対を構成する配線２ｄ３と配線２ｄ４の形状を揃えれば、差動対間のインピーダンス整合をとり易くなる。また、上記実施の形態で説明したように、本体部ＭＰｍを導体プレーン２ＰＬと連結する連結部ＭＰｊを複数設ることで、連結部ＭＰｊに沿って配線２ｄ３、２ｄ４を形成することができる。

また、重複する説明は省略するが、上記実施の形態で説明した導体パターンＭＰ１の好ましい形状（例えば、配線レイアウトの自由度を向上させる観点から好ましい形状等）は、図１７に示す差動信号を伝送する実施態様の場合にも同様に適用できる。この場合、インピーダンス整合をとる観点から、配線２ｄ３と重なる導体パターンＭＰ１と配線２ｄ４と重なる導体パターンＭＰ１を同じ形状にすることが好ましい。

また、上記実施の形態では、導体パターンＭＰ１の本体部ＭＰｍの平面形状の例として、正方形を成す複数の開口部ＭＰｈが格子状（グリッド状）に配列された例を説明したが、種々の変形例を適用できる。例えば、図１８に示す配線基板２Ｅでは、導体パターンＭＰ１の本体部（メッシュパターン部）ＭＰｍに形成された複数の開口部ＭＰｈの開口形状は円形を成す。また例えば、図１９に示す配線基板２Ｆは、導体パターンＭＰ１の本体部（メッシュパターン部）ＭＰｍに形成された複数の開口部ＭＰｈの開口形状は長方形を成す。

図１６を用いて説明したように、メッシュパターンである導体パターンＭＰ１を形成する際に、マスクＭＳＫを用いる場合、開口部ＭＰｈの開口径が小さくなると、マスクＭＳＫが製造工程中に剥離する懸念がある。図１９に示す配線基板２Ｆのように、開口部ＭＰｈの開口形状を長方形にすれば、マスクＭＳＫの平面積が大きくなるので、図１６に示す導体パターン形成工程の前にマスクＭＳＫが剥離することを抑制できる。

また、図２０に示す配線基板２Ｇは、導体パターンＭＰ１の本体部（メッシュパターン部）ＭＰｍに形成された複数の開口部ＭＰｈはの形状は長方形と正方形が混在している。また、配線基板２Ｆの複数の開口部ＭＰｈは、長方形の輪郭を構成する長辺ＬＳと短辺ＳＳのうち、短辺ＳＳがＹ方向に対して一列に並ばないように千鳥格子状に配列されている。この場合、開口部ＭＰｈの平面積を大きくした場合でも、リターンパスと配線２ｄのずれの程度を抑制できる。なお、図２０では、千鳥格子状に配列するために長方形の開口部ＭＰｈと正方形の開口部ＭＰｈを混在させた例を示しているが、長方形のＭＰｈのみで構成することもできる。

図２０に示す配線基板２Ｇのように、長方形の開口部ＭＰｈと正方形の開口部ＭＰｈが混在する場合、図１６に示す配線基板２のように、開口部ＰＬｈの中心に対して点対称になるように導体パターンＭＰ１の平面形状を構成することが難しい。この場合、配線２ｄのレイアウトの設計上の自由度を向上させる観点からは、連結部ＭＰｊｓが何個配置される場合であっても、導体パターンＭＰ１の平面形状は、開口部ＰＬｈの中心を通る中心線のうちの一つ（例えば図２０に示す例では、仮想線ＶＬｙ）に対して線対称であることが好ましい。

また、例えば、上記実施の形態では種々の変形例について説明したが、上記で説明した各変形例同士を組み合わせて適用することができる。

また、実施の形態やその変形例で説明した半導体装置および半導体装置の製造方法について技術的思想を抽出すれば、下記のように表現することができる。

〔付記１〕
（ａ）チップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置される複数の第１端子、前記実装面に配置される複数の第２端子、および前記複数の第１端子と前記複数の第２端子を電気的に接続する複数層の配線層を有する配線基板を準備する工程、
（ｂ）複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップを前記配線基板の前記チップ搭載面に搭載し、前記半導体チップの前記複数の電極パッドと前記配線基板の前記複数の第１端子とをそれぞれ電気的に接続する工程、
を含み、
前記複数層の配線層は、第１信号が伝送される第１配線が形成された第１配線層と、前記第１配線層の上層または下層に隣接して設けられた第２配線層と、を含み、
前記第２配線層には、前記第１配線の一部と厚さ方向に重なる位置に第１開口部を有する第１導体板、および前記第１導体板の前記第１開口部内に配置された第１導体パターンが形成され、
前記第１開口部は、前記第１導体板を厚さ方向に貫通するように形成され、
前記第１導体パターンは、前記第１導体板と離間するメッシュパターン部、および前記メッシュパターン部と前記第１導体板とを連結する複数の連結部を有する、半導体装置の製造方法。

１ 半導体装置
２、２Ａ、２Ｂ、２Ｄ、２Ｅ、２Ｆ、２Ｇ 配線基板
２ａ 上面（第１面、チップ搭載面）
２ｂ 下面（第２面、実装面）
２Ｃａ 上面
２Ｃｂ 下面
２ＣＲ 絶縁層（コア層、コア材、コア絶縁層）
２ｄ、２ｄ１、２ｄ２、２ｄ３、２ｄ４ 配線
２ｅ 絶縁層（ビルドアップ層）
２ＬＤ ランド（端子、外部端子、電極、外部電極）
２ＰＤ ボンディングパッド（端子、半導体チップ接続用端子）
２ＰＬ 導体プレーン（導体板）
２ｓ 側面
２ＴＬ スルーホールランド
２ＴＷ スルーホール配線
２Ｖ ビア配線
３ 半導体チップ
３ａ 表面（主面、上面）
３ｂ 裏面（主面、下面）
３ＢＰ 突起電極
３ＰＤ パッド（ボンディングパッド）
３ｓ 側面
４ 半田ボール（半田材、端子、外部端子、電極、外部電極）
５ アンダフィル樹脂（絶縁性樹脂）
ＬＳ 長辺
ＭＰ１ 導体パターン（金属パターン）
ＭＰｈ 開口部
ＭＰｊ、ＭＰｊｓ、ＭＰｊｘ、ＭＰｊｙ 連結部
ＭＰｍ 本体部（メッシュパターン部）
ＭＳＫ マスク
ＰＬｈ 開口部
ＳＳ 短辺
ＶＬｘ、ＶＬｙ 仮想線
ＷＬ、ＷＬ１、ＷＬ２、ＷＬ３、ＷＬ４、ＷＬ５、ＷＬ６、ＷＬ７、ＷＬ８、ＷＬ９、ＷＬ１０ 配線層

Claims (18)

1. 複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップと、
   前記半導体チップが搭載されたチップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置され、前記半導体チップの前記複数の電極パッドと電気的に接続される複数の第１端子、前記実装面に配置される複数の第２端子、および前記複数の第１端子と前記複数の第２端子を電気的に接続する複数層の配線層を有する配線基板と、
   を有し、
   前記複数層の配線層は、第１信号が伝送される第１配線が形成された第１配線層と、前記第１配線層の上層または下層に隣接して設けられた第２配線層と、を含み、
   前記第２配線層には、前記第１配線の一部と厚さ方向に重なる位置に第１開口部を有する第１導体板、および前記第１導体板の前記第１開口部内に配置された第１導体パターンが形成され、
   前記第１開口部は、前記第１導体板を厚さ方向に貫通するように形成され、
   前記第１導体パターンは、前記第１導体板と離間するメッシュパターン部、および前記メッシュパターン部と前記第１導体板とを連結する複数の連結部を有する、半導体装置。
2. 請求項１において、
   前記複数の連結部は、
   平面視において、第１方向に沿って前記第１開口部の中心を通る第１仮想線に沿って前記メッシュパターン部を挟むように配置される二個の第１連結部と、
   平面視において、前記第１方向と直交する第２方向に沿って前記第１開口部の中心を通る第２仮想線に沿って前記メッシュパターン部を挟むように配置される二個の第２連結部と、
   を含む、半導体装置。
3. 請求項２において、
   前記複数の連結部は、
   平面視において、前記二個の第１連結部および前記二個の第２連結部のうち、隣り合う第１連結部と第２連結部のそれぞれの間に配置される複数の第３連結部をさらに含む、半導体装置。
4. 請求項３において、
   前記複数の第３連結部のそれぞれは、前記第１方向および前記第２方向に対して、４５度の方向に延びる、半導体装置。
5. 請求項４において、
   前記第１配線は、平面視において、複数の屈曲部を有し、前記複数の屈曲部の角度は、それぞれ４５度の倍数になっている、半導体装置。
6. 請求項３において、
   前記第１、第２および第３連結部は、互いの離間距離が揃うように配置される、半導体装置。
7. 請求項１において、
   前記第１導体パターンの平面形状は、前記第１開口部の中心に対して点対称である、半導体装置。
8. 請求項１において、
   前記第１導体パターンの平面形状は、前記第１開口部の中心を通る中心線に対して線対称である、半導体装置。
9. 請求項１において、
   前記第１配線は、平面視において、前記複数の連結部のうちの一つに沿って延びる、半導体装置。
10. 請求項１において、
    前記第１配線は、平面視において、前記複数の連結部のうちの一つと重なる、半導体装置。
11. 請求項１において、
    前記複数層の配線層は、前記第２配線層に隣接し、かつ前記第１配線層とは異なる第３配線層をさらに含み、
    前記第３配線層には、前記第１信号とは異なる第２信号が伝送される第２配線が形成され、
    前記第２配線の一部は、前記第１導体パターンと厚さ方向に重なる、半導体装置。
12. 請求項１において、
    前記第１導体パターンの前記メッシュパターン部は、長方形の開口形状である複数の第２開口部が規則的に配置される、半導体装置。
13. 請求項１２において、
    前記複数の第２開口部は、前記長方形の短辺が、前記短辺の延在方向に対して一列に並ばないように千鳥格子状に配列されている、半導体装置。
14. 請求項１において、
    前記第１配線層は、前記複数の第２端子が形成された第３配線層と前記第２配線層の間に形成され、
    前記第１導体パターンは、前記複数の第２端子のうちの一つと厚さ方向に重なる、半導体装置。
15. 請求項１４において、
    前記第１配線は、前記第１導体パターンと厚さ方向に重なる位置でビア配線を介して前記複数の第２端子のうちの一つと電気的に接続される、半導体装置。
16. 請求項１において、
    前記配線基板は、
    プリプレグ材から成り、前記配線基板のチップ搭載面側に位置する第１面、および前記第１面の反対側の第２面を有するコア層と、
    前記コア層の前記第１面および前記第２面のうち、一方から他方までを貫通するスルーホール配線と、
    前記第１面において、前記スルーホール配線に接続される第１スルーホールランドと、
    前記第２面において、前記スルーホール配線に接続される第２スルーホールランドと、
    を有し、
    前記第１導体パターンは、前記第１スルーホールランドの上方、および前記第２スルーホールランドの下方に、それぞれ形成され、
    前記第１導体パターンは、前記第１および第２スルーホールランドと厚さ方向に重なる、半導体装置。
17. 複数の電極パッドが形成された表面、および前記表面の反対側に位置する裏面を有する半導体チップと、
    前記半導体チップが搭載されたチップ搭載面、前記チップ搭載面の反対側に位置する実装面、前記チップ搭載面に配置され、前記半導体チップの前記複数の電極パッドと電気的に接続される複数の第１端子、前記実装面に配置される複数の第２端子、および前記複数の第１端子と前記複数の第２端子を電気的に接続する複数層の配線層を有する配線基板と、
    を有し、
    前記複数層の配線層は、差動信号が伝送される差動対を構成する第１配線および第２配線が形成された第１配線層と、前記第１配線層の上層または下層に隣接して設けられた第２配線層と、を含み、
    前記第２配線層には、
    前記第１配線の一部と厚さ方向に重なる位置に形成された第１開口部、および前記第２配線の一部と厚さ方向に重なる位置に形成された第２開口部を有する第１導体板と、
    前記第１導体板の前記第１開口部内に配置された第１導体パターンと、
    前記第１導体板の前記第２開口部内に配置された第２導体パターンと、
    が形成され、
    前記第１開口部および前記第２開口部のそれぞれは、前記第１導体板を厚さ方向に貫通するように形成され、
    前記第１導体パターンおよび前記第２導体パターンのそれぞれは、前記第１導体板と離間するメッシュパターン部、および前記メッシュパターン部と前記第１導体板とを連結する複数の連結部を有する、半導体装置。
18. 請求項１７において、
    前記第１導体パターンと前記第２導体パターンは同じ形状である、半導体装置。

Images