WO2020054414A1 - 回路基板、半導体装置、および、電子機器 - Google Patents

回路基板、半導体装置、および、電子機器 Download PDF

Info

Publication number
WO2020054414A1
WO2020054414A1 PCT/JP2019/033637 JP2019033637W WO2020054414A1 WO 2020054414 A1 WO2020054414 A1 WO 2020054414A1 JP 2019033637 W JP2019033637 W JP 2019033637W WO 2020054414 A1 WO2020054414 A1 WO 2020054414A1
Authority
WO
WIPO (PCT)
Prior art keywords
conductor
width
mesh
configuration example
wiring
Prior art date
Application number
PCT/JP2019/033637
Other languages
English (en)
French (fr)
Inventor
宗 宮本
誠 早淵
Original Assignee
ソニーセミコンダクタソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ソニーセミコンダクタソリューションズ株式会社 filed Critical ソニーセミコンダクタソリューションズ株式会社
Priority to US17/250,765 priority Critical patent/US20210352801A1/en
Publication of WO2020054414A1 publication Critical patent/WO2020054414A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H01L27/14621—Colour filter arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H01L27/14645—Colour imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0219—Printed shielding conductors for shielding around or between signal conductors, e.g. coplanar or coaxial printed shielding conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H05K1/0224—Patterned shielding planes, ground planes or power planes
    • H05K1/0225—Single or multiple openings in a shielding, ground or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09218—Conductive traces
    • H05K2201/09236—Parallel layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09672—Superposed layout, i.e. in different planes
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09681—Mesh conductors, e.g. as a ground plane

Definitions

  • the present technology relates to a circuit board, a semiconductor device, and an electronic device, and more particularly, to a circuit board, a semiconductor device, and an electronic device that can more effectively suppress generation of noise in a signal.
  • noise may occur in a pixel signal generated by each pixel due to an internal configuration of the solid-state imaging device.
  • CMOS complementary metal-oxide semiconductor
  • some active elements such as transistors and diodes that exist inside the solid-state imaging device generate fine hot carrier emission, and when this hot carrier emission leaks into the photoelectric conversion unit formed in the pixel, Noise will be generated in the signal.
  • Patent Document 1 As a method of suppressing noise caused by hot carrier emission generated from an active element, a technique of providing a wiring formed between an active element and a photoelectric conversion unit with a light-shielding structure is known (for example, Patent Document 1). 1).
  • noise inductive noise
  • noise may be generated in a pixel signal due to induced electromotive force due to a magnetic field generated due to an internal configuration of the solid-state imaging device.
  • a control line for transmitting a control signal for selecting a pixel from which the pixel signal is to be read is transmitted, and a pixel signal read from the selected pixel is transmitted.
  • a conductor loop is formed on the pixel array from the signal line.
  • a change in current flowing in the wiring generates a magnetic flux passing through the conductor loop, thereby generating an induced electromotive force in the conductor loop and causing a pixel signal to be generated. May cause inductive noise.
  • a conductor loop in which a magnetic flux is generated due to a change in current flowing in a nearby wiring and thereby an induced electromotive force is generated is referred to as a Victim conductor loop.
  • the present technology has been made in view of such a situation, and is intended to more effectively suppress the occurrence of noise in a signal.
  • the circuit board includes a first conductor group including two or more conductors having a first conductor width arranged in a first direction at a first periodic width; A second conductor group composed of two or more conductors having a second conductor width arranged at a second periodic width in a second direction orthogonal to the first direction, and at least one of the second conductor group; A part is located at a position where it is moved by one time the first cycle width in the first direction and one time by a third cycle width in the second direction.
  • a semiconductor device includes a first conductor group including two or more conductors having a first conductor width arranged at a first periodic width in a first direction; A second conductor group composed of two or more conductors having a second conductor width arranged at a second periodic width in a second direction orthogonal to the first direction, and at least one of the second conductor group; A part is disposed at a position moved by one time of the first period width in the first direction and by one time of a third period width in the second direction. And a circuit board having a mesh conductor including one moving conductor group and having a different third cycle width from the second cycle width.
  • An electronic device includes a first conductor group including two or more conductors having a first conductor width arranged in a first direction at a first periodic width; A second conductor group composed of two or more conductors having a second conductor width arranged at a second periodic width in a second direction orthogonal to the first direction, and at least one of the second conductor group; A part is located at a position where it is moved by one time the first cycle width in the first direction and one time by a third cycle width in the second direction.
  • a semiconductor device comprising a meshed conductor including one moving conductor group and a circuit board having a different third cycle width and a different second cycle width.
  • a first conductor group including two or more conductors having a first conductor width arranged in a first direction at a first periodic width;
  • a second conductor group composed of two or more conductors having a second conductor width arranged at a second periodic width in a second direction orthogonal to the first direction; At least a portion is arranged at a position moved by one time of the first cycle width in the first direction and by one time of a third cycle width in the second direction.
  • a mesh conductor including a first moving conductor group is provided, and the third periodic width and the second periodic width are different from each other.
  • the circuit board, the semiconductor device, and the electronic device may be independent devices, or may be a module incorporated in another device.
  • FIG. 21 is a block diagram illustrating a configuration example of a solid-state imaging device to which the present technology is applied.
  • FIG. 3 is a block diagram illustrating an example of main components of a pixel / analog processing unit.
  • FIG. 3 is a diagram illustrating a detailed configuration example of a pixel array.
  • FIG. 3 is a circuit diagram illustrating a configuration example of a pixel.
  • FIG. 2 is a block diagram illustrating an example of a cross-sectional structure of a solid-state imaging device.
  • FIG. 3 is a schematic configuration diagram illustrating an example of a planar arrangement of a circuit block including a region in which an active element group is formed.
  • FIG. 4 is a diagram illustrating an example of a positional relationship between a light-shielding target area by a light-shielding structure, an active element group area, and a buffer area.
  • FIG. 6 is a diagram illustrating a first comparative example of conductor layers A and B.
  • FIG. 7 is a diagram illustrating conditions of current flowing in a first comparative example.
  • FIG. 9 is a diagram illustrating a simulation result of inductive noise corresponding to the first comparative example.
  • FIG. 3 is a diagram illustrating a first configuration example of conductor layers A and B.
  • FIG. 4 is a diagram illustrating a condition of a current flowing in the first configuration example.
  • FIG. 9 is a diagram illustrating a simulation result of inductive noise corresponding to the first configuration example.
  • FIG. 6 is a diagram illustrating a first comparative example of conductor layers A and B.
  • FIG. 7 is a diagram illustrating conditions of current flowing in a first comparative example.
  • FIG. 4 is a diagram illustrating a second configuration example of conductor layers A and B.
  • FIG. 9 is a diagram illustrating a condition of a current flowing in a second configuration example. It is a figure showing the simulation result of the inductive noise corresponding to the 2nd example of composition.
  • FIG. 9 is a diagram illustrating a second comparative example of conductor layers A and B.
  • FIG. 14 is a diagram illustrating a simulation result of inductive noise corresponding to a second comparative example.
  • FIG. 9 is a diagram illustrating a third comparative example of conductor layers A and B. It is a figure showing the simulation result of inductive noise corresponding to the 3rd comparative example.
  • FIG. 9 is a diagram illustrating a third configuration example of conductor layers A and B.
  • FIG. 9 is a diagram illustrating a condition of a current flowing in a third configuration example. It is a figure showing the simulation result of the inductive noise corresponding to the 3rd example of composition.
  • FIG. 9 is a diagram illustrating a fourth configuration example of the conductor layers A and B. It is a figure showing the 5th example of composition of conductor layers A and B.
  • FIG. 9 is a diagram illustrating a sixth configuration example of the conductor layers A and B. It is a figure showing the simulation result of the inductive noise corresponding to the 4th thru / or the 6th example of composition. It is a figure showing the 7th example of composition of conductor layers A and B.
  • FIG. 14 is a diagram illustrating a condition of a current flowing in a seventh configuration example.
  • FIG. 21 is a diagram showing conditions of current flowing in an eleventh configuration example. It is a figure showing the simulation result of the inductive noise corresponding to the 11th example of composition.
  • FIG. 4 is a plan view illustrating a first arrangement example of pads on a semiconductor substrate.
  • FIG. 6 is a plan view illustrating a second example of the arrangement of pads on a semiconductor substrate.
  • FIG. 11 is a plan view illustrating a third example of arrangement of pads on a semiconductor substrate.
  • FIG. 3 is a diagram illustrating an example of a conductor having different resistance values in an X direction and a Y direction.
  • FIG. 9 is a diagram illustrating a modification in which the conductor period in the X direction of the second configuration example of the conductor layers A and B is modified by a factor of 2 and the effect thereof. It is a figure which shows the modification which changed the conductor period of the X direction of the 5th structural example of the conductor layer A and B by 1/2, and its effect. It is a figure which shows the modification which changed the conductor period of the X direction of the 6th structural example of the conductor layer A and B by 1/2, and its effect.
  • FIG. 9 is a diagram illustrating a modification in which the conductor period in the Y direction of the second configuration example of the conductor layers A and B is modified by a factor of 2 and the effect thereof.
  • FIG. 9 is a diagram illustrating a modification in which the conductor width in the X direction of the second configuration example of the conductor layers A and B is doubled, and the effect thereof. It is a figure which shows the modification which changed the conductor width of the X direction of the 5th structural example of the conductor layer A and B twice, and its effect.
  • FIG. 9 is a diagram illustrating a modification of the second configuration example of the conductor layers A and B in which the conductor width in the Y direction is doubled, and the effect thereof. It is a figure which shows the modification which changed the conductor width of Y direction of the 5th structural example of the conductor layer A and B twice, and its effect. It is a figure which shows the modification which changed the conductor width
  • FIG. 9 is a diagram for describing an improvement in layout flexibility.
  • FIG. 4 is a diagram for explaining reduction of a voltage drop (IR-Drop).
  • FIG. 4 is a diagram for explaining reduction of a voltage drop (IR-Drop).
  • FIG. 4 is a diagram for explaining reduction of capacitive noise. It is a figure explaining a main conductor part and a lead conductor part of a conductor layer. It is a figure showing the 11th example of composition of conductor layers A and B. It is a figure showing the 14th example of composition of conductor layer A and B.
  • FIG. 39 is a diagram illustrating another configuration example of the conductor layer B in the twenty-second configuration example. It is a figure showing the 23rd example of composition of conductor layers A and B. It is a figure showing the 24th example of composition of conductor layers A and B. It is a figure showing the 25th example of composition of conductor layers A and B. It is a figure showing the 26th example of composition of conductor layers A and B. It is a figure showing the 27th example of composition of conductor layers A and B.
  • FIG. 39 is a diagram illustrating another configuration example of the conductor layer B in the twenty-second configuration example. It is a figure showing the 23rd example of composition of conductor layers A and B. It is a figure showing the 24th example of composition of conductor layers A and B. It is a figure showing the 25th example of composition of conductor layers A and B. It is a figure showing the 26th example of composition of conductor layers A and B. It is a figure showing the 27th example of composition of conductor layers A and
  • FIG. 39 is a diagram illustrating a twenty-eighth configuration example of the conductor layers A and B.
  • FIG. 39 is a diagram illustrating another configuration example of the conductor layer A in the twenty-eighth configuration example.
  • FIG. 3 is a plan view showing the entirety of a conductor layer A formed on a substrate. It is a top view showing the 4th example of arrangement of a pad. It is a top view showing the 5th example of arrangement of a pad. It is a top view showing the 6th example of arrangement of a pad. It is a top view showing the example of the 7th arrangement of a pad. It is a top view showing the 8th example of arrangement of a pad. It is a top view showing the 9th example of arrangement of a pad.
  • FIG. 2 is a diagram illustrating an example of package stacking of a first semiconductor substrate and a second semiconductor substrate that form a solid-state imaging device.
  • FIG. 4 is a diagram illustrating a first configuration example of an arrangement of a conductive shield with respect to a signal line and a planar shape.
  • FIG. 9 is a diagram illustrating a second configuration example of an arrangement of a conductive shield with respect to a signal line and a planar shape. It is a figure showing arrangement of a conductive shield to a signal line, and the 3rd example of composition of plane shape. It is a figure showing arrangement of a conductive shield to a signal line, and the 4th example of composition of plane shape.
  • FIG. 3 is a diagram illustrating a first configuration example of a three-layer conductor layer. It is a figure showing the 2nd example of composition of a three-layer conductor layer. It is a figure showing the 1st modification of the 2nd example of composition of a 3rd conductor layer. It is a figure showing the 2nd modification of the 2nd example of composition of a 3rd conductor layer. It is a figure showing the 3rd example of composition of three conductor layers. It is a figure showing the modification of the 3rd example of composition of a 3rd conductor layer.
  • FIG. 4 is a diagram illustrating a conductor width and a gap width of a first shifted configuration example of the mesh conductor. It is a top view of the 1st shift configuration example of a mesh conductor. It is a top view of the 1st shift configuration example of a mesh conductor.
  • FIG. 9 is a diagram illustrating theoretical values of capacitive noise in a first shifted configuration example.
  • FIG. 9 is a diagram illustrating theoretical values of capacitive noise in a first shifted configuration example. It is a figure explaining the definition of a mesh conductor. It is a figure explaining the definition of a mesh conductor. It is a top view which shows the 1st and 2nd modification of a 1st shift configuration example. It is a top view which shows the 3rd and 4th modification of a 1st shift configuration example. It is a top view which shows the 5th and 6th modification of a 1st offset constitution example. It is a top view which shows the 7th and 8th modification of a 1st shift configuration example.
  • FIG. 2 is a block diagram illustrating a configuration example of an imaging device. It is a block diagram which shows an example of a schematic structure of an in-vivo information acquisition system. It is a figure showing an example of the schematic structure of an endoscope operation system.
  • FIG. 3 is a block diagram illustrating an example of a functional configuration of a camera head and a CCU. It is a block diagram showing an example of a schematic structure of a vehicle control system. It is explanatory drawing which shows an example of the installation position of a vehicle exterior information detection part and an imaging part.
  • Victim conductor loop and magnetic flux For example, in a solid-state imaging device (semiconductor device) such as a CMOS image sensor, if there is a circuit in which a Victim conductor loop is formed near a power supply wiring, when the magnetic flux passing through the loop plane of the Victim conductor loop changes, the Victim conductor In some cases, the induced electromotive force generated in the loop changes and noise is generated in the pixel signal.
  • the Victim conductor loop may be formed so as to include a conductor at least in part. Further, the whole Victim conductor loop may be formed of a conductor.
  • the Victim conductor loop (first conductor loop) refers to a conductor loop on the side that is affected by a change in the magnetic field intensity generated in the vicinity.
  • a conductor loop that is present near the Victim conductor loop, causes a change in the magnetic field intensity due to a change in flowing current, and has an influence on the Victim conductor loop is referred to as an Aggressor conductor loop (second conductor loop). .
  • FIG. 1 is a diagram illustrating a change in induced electromotive force due to a change in the Victim conductor loop.
  • a solid-state imaging device such as a CMOS image sensor shown in FIG. 1 is configured by stacking a pixel substrate 10 and a logic substrate 20 in this order from the top.
  • the solid-state imaging device of FIG. 1 at least a part of the Victim conductor loop 11 (11A, 11B) is formed in the pixel region of the pixel substrate 10, and the Victim conductor loop 11 of the logic substrate 20 laminated on the pixel substrate 10 is formed.
  • a power supply wiring 21 for supplying (digital) power is formed near 11.
  • ⁇ indicates a magnetic flux
  • H indicates a magnetic field strength
  • ⁇ indicates a magnetic permeability
  • S indicates an area of the Victim conductor loop 11.
  • the loop path of the Victim conductor loop 11 formed in the pixel region of the pixel substrate 10 varies depending on the position of a pixel selected as a pixel to be read from which a pixel signal is read.
  • the loop path of the Victim conductor loop 11A formed when the pixel A is selected is the loop of the Victim conductor loop 11B formed when the pixel B at a position different from the pixel A is selected. Different from the route. In other words, the effective shape of the conductor loop changes depending on the position of the selected pixel.
  • the present disclosure proposes a technique for suppressing generation of inductive noise due to induced electromotive force in a Victim conductor loop.
  • FIG. 2 is a block diagram illustrating a main configuration example of a solid-state imaging device according to an embodiment of the present technology.
  • the solid-state imaging device 100 shown in FIG. 2 is a device that photoelectrically converts light from a subject and outputs it as image data.
  • the solid-state imaging device 100 is configured as a back-illuminated CMOS image sensor using CMOS or the like.
  • the solid-state imaging device 100 is configured by stacking a first semiconductor substrate 101 and a second semiconductor substrate 102.
  • a pixel / analog processing unit 111 having pixels, analog circuits, and the like is formed.
  • a digital processing unit 112 having a digital circuit and the like is formed on the second semiconductor substrate 102.
  • the first semiconductor substrate 101 and the second semiconductor substrate 102 are superimposed on each other while being insulated from each other. That is, the configuration of the pixel / analog processing unit 111 and the configuration of the second semiconductor substrate 102 are basically insulated from each other. Although illustration is omitted, the configuration formed in the pixel / analog processing unit 111 and the configuration formed in the digital processing unit 112 may be, for example, a conductor via (VIA), through silicon via (TSV), Cu-Cu bonding, Au-Au bonding, or similar metal bonding such as Al-Al bonding, Cu-Au bonding, Cu-Al bonding, Au- Al bonding, etc. Are electrically connected to each other via a dissimilar metal bonding or a bonding wire.
  • VIP conductor via
  • TSV through silicon via
  • Cu-Cu bonding Cu-Cu bonding
  • Au-Au bonding or similar metal bonding such as Al-Al bonding, Cu-Au bonding, Cu-Al bonding, Au- Al bonding, etc.
  • the solid-state imaging device 100 including two stacked substrates has been described as an example, but the number of stacked substrates constituting the solid-state imaging device 100 is arbitrary. For example, it may be a single layer or three or more layers. In the following, a case will be described in which the substrate is formed of a two-layer substrate as in the example of FIG.
  • FIG. 3 is a block diagram showing an example of main components formed in the pixel / analog processing unit 111.
  • the pixel / analog processing unit 111 includes a pixel array 121, an A / D conversion unit 122, a vertical scanning unit 123, and the like.
  • a plurality of pixels 131 (FIG. 4) each having a photoelectric conversion element such as a photodiode are arranged vertically and horizontally.
  • the A / D conversion unit 122 A / D converts an analog signal or the like read from each pixel 131 of the pixel array 121 and outputs a digital pixel signal obtained as a result.
  • the vertical scanning unit 123 controls the operation of the transistor (the transfer transistor 142 and the like in FIG. 5) of each pixel 131 of the pixel array 121.
  • the electric charge accumulated in each pixel 131 of the pixel array 121 is read out under the control of the vertical scanning unit 123, and is converted into a pixel signal through the signal line 132 (FIG. 4) for each unit pixel column.
  • the data is supplied to the D conversion unit 122 and A / D converted.
  • the A / D conversion unit 122 supplies the A / D conversion result (digital pixel signal) to a logic circuit (not shown) formed in the digital processing unit 112 for each column of the pixel 131.
  • FIG. 4 is a diagram showing a detailed configuration example of the pixel array 121.
  • Pixels 131-11 to 131-MN are formed in the pixel array 121 (M and N are arbitrary natural numbers). That is, in the pixel array 121, the pixels 131 of M rows and N columns are arranged in a matrix (array).
  • the pixels 131-11 to 131-MN are referred to as pixels 131 when it is not necessary to individually distinguish them.
  • Signal lines 132-1 to 132-N and control lines 133-1 to 133-M are formed in the pixel array 121.
  • signal lines 132 when it is not necessary to individually distinguish the signal lines 132-1 to 132-N, they are referred to as signal lines 132, and when it is not necessary to individually distinguish the control lines 133-1 to 133-M, they are referred to as control lines 133. Name.
  • the pixel 131 is connected to a signal line 132 corresponding to each column (column).
  • the pixels 131 are connected to a control line 133 corresponding to each row for each row.
  • a control signal from the vertical scanning unit 123 is transmitted to the pixel 131 via the control line 133.
  • an analog pixel signal is output to the A / D conversion unit 122 via the signal line 132.
  • FIG. 5 is a circuit diagram illustrating a configuration example of the pixel 131.
  • the pixel 131 includes a photodiode 141 as a photoelectric conversion element, a transfer transistor 142, a reset transistor 143, an amplification transistor 144, and a select transistor 145.
  • the photodiode 141 photoelectrically converts the received light into photocharges (here, photoelectrons) of a charge amount corresponding to the light amount, and accumulates the photocharges.
  • the anode electrode of the photodiode 141 is connected to GND, and the cathode electrode is connected to the floating diffusion (FD) via the transfer transistor 142. It is needless to say that the cathode electrode of the photodiode 141 may be connected to a power supply, the anode electrode may be connected to the floating diffusion via the transfer transistor 142, and the photoelectric charge may be read as a light hole.
  • the transfer transistor 142 controls reading of a photoelectric charge from the photodiode 141.
  • the transfer transistor 142 has a drain electrode connected to the floating diffusion and a source electrode connected to the cathode electrode of the photodiode 141.
  • a transfer control line for transmitting a transfer control signal TRG supplied from the vertical scanning unit 123 (FIG. 3) is connected to the gate electrode of the transfer transistor 142.
  • the reset transistor 143 resets the potential of the floating diffusion.
  • the reset transistor 143 has a drain electrode connected to the power supply potential and a source electrode connected to the floating diffusion.
  • a reset control line for transmitting a reset control signal RST supplied from the vertical scanning unit 123 is connected to a gate electrode of the reset transistor 143.
  • the reset control signal RST that is, the gate potential of the reset transistor 143
  • the reset control signal RST that is, the gate potential of the reset transistor 143
  • the reset control signal RST that is, the gate potential of the reset transistor 143
  • the charge of the floating diffusion is discharged to the power supply potential, and the floating diffusion is reset.
  • the amplification transistor 144 outputs an electric signal (analog signal) corresponding to the voltage of the floating diffusion (flows a current).
  • the amplification transistor 144 has a gate electrode connected to the floating diffusion, a drain electrode connected to a (source follower) power supply voltage, and a source electrode connected to the drain electrode of the select transistor 145.
  • the amplification transistor 144 outputs a reset signal (reset level) as an electric signal corresponding to the voltage of the floating diffusion reset by the reset transistor 143 to the select transistor 145 as a pixel signal.
  • the amplification transistor 144 outputs a light accumulation signal (signal level) as an electric signal corresponding to the voltage of the floating diffusion to which the photocharge has been transferred by the transfer transistor 142 to the select transistor 145 as a pixel signal.
  • the select transistor 145 controls the output of the electric signal supplied from the amplification transistor 144 to the signal line (VSL) 132 (that is, the A / D converter 122).
  • the select transistor 145 has a drain electrode connected to the source electrode of the amplification transistor 144 and a source electrode connected to the signal line 132.
  • a select control line for transmitting a select control signal SEL supplied from the vertical scanning unit 123 is connected to a gate electrode of the select transistor 145.
  • the select control signal SEL that is, the gate potential of the select transistor 145
  • the amplifier transistor 144 and the signal line 132 are electrically disconnected. Therefore, in this state, the pixel 131 does not output a reset signal or a light accumulation signal as a pixel signal.
  • the pixel 131 When the select control signal SEL (that is, the gate potential of the select transistor 145) is on, the pixel 131 is in a selected state. That is, the amplification transistor 144 is electrically connected to the signal line 132, and a reset signal or a light accumulation signal as a pixel signal output from the amplification transistor 144 is supplied to the A / D conversion unit 122 via the signal line 132. You. That is, a reset signal or a light accumulation signal as a pixel signal is read from the pixel 131.
  • the configuration of the pixel 131 is arbitrary, and is not limited to the example in FIG.
  • the control line 133 for controlling the various transistors described above and the signal line 132 Various Victim conductor loops (loop-shaped (annular) conductors) are formed by power supply wiring (analog power supply wiring, digital power supply wiring) and the like. An induced electromotive force is generated when a magnetic flux generated from a nearby wiring or the like passes through the loop plane of the Victim conductor loop.
  • the Victim conductor loop only needs to include a part of at least one of the control line 133 and the signal line 132. Further, the Victim conductor loop including a part of the control line 133 and the Victim conductor loop including a part of the signal line 132 may exist as independent Victim conductor loops. Further, the Victim conductor loop may be partially or entirely included in the second semiconductor substrate 102. Further, the Victim conductor loop may have a variable or fixed loop path.
  • the wiring directions of the control line 133 and the signal line 132 forming the icVictim conductor loop are desirably substantially orthogonal to each other, but may be substantially parallel to each other.
  • a conductor loop existing near another conductor loop can be a Victim conductor loop.
  • a conductor loop that is not affected can be a Victim conductor loop.
  • the Victim conductor loop when a high-frequency signal flows through the wiring (Aggressor conductor loop) existing in the vicinity and the magnetic field intensity around the Aggressor conductor loop changes, an induced electromotive force is generated in the Victim conductor loop due to the effect, and the Victim conductor Noise sometimes occurred in the loop.
  • the change in magnetic field intensity increases, and the induced electromotive force (ie, noise) generated in the Victim conductor loop also increases.
  • the direction of the magnetic flux generated from the loop surface of the Aggressor conductor loop is adjusted so that the magnetic field does not pass through the Aggressor conductor loop.
  • FIG. 6 is a diagram illustrating an example of a cross-sectional structure of the solid-state imaging device 100.
  • the solid-state imaging device 100 is configured by stacking the first semiconductor substrate 101 and the second semiconductor substrate 102.
  • a plurality of pixel units including a photodiode 141 serving as a photoelectric conversion unit and a plurality of pixel transistors are two-dimensionally arranged.
  • a pixel array is formed.
  • the photodiode 141 is formed having, for example, an n-type semiconductor region and a p-type semiconductor region on the substrate surface side (the lower side in the figure) in a well region formed in the semiconductor substrate 152.
  • a plurality of pixel transistors are formed on the semiconductor substrate 152.
  • a multilayer wiring layer 153 in which a plurality of wiring layers are arranged via an interlayer insulating film is formed.
  • the wiring is formed, for example, of a copper wiring.
  • the vertical scanning unit 123, and the like wirings of different wiring layers are connected at required places by connection conductors penetrating between the wiring layers.
  • an anti-reflection film, a light-shielding film for shielding a predetermined area, and a color filter or a micro lens provided at a position corresponding to each photodiode 141 Is formed On the back surface (upper surface in the figure) of the semiconductor substrate 152, for example, an anti-reflection film, a light-shielding film for shielding a predetermined area, and a color filter or a micro lens provided at a position corresponding to each photodiode 141 Is formed.
  • a logic circuit as the digital processing unit 112 is formed on the second semiconductor substrate 102.
  • the logic circuit includes, for example, a plurality of MOS transistors 164 formed in a p-type semiconductor well region of the semiconductor substrate 162.
  • FIG. 6 shows two wiring layers (wiring layers 165A and 165B) among a plurality of wiring layers forming the multilayer wiring layer 163.
  • the light-shielding structure 151 is formed by the wiring layer 165A and the wiring layer 165B.
  • an active element group 167 a region in the second semiconductor substrate 102 where active elements such as the MOS transistor 164 are formed is referred to as an active element group 167.
  • a circuit for realizing one function is configured by combining active elements such as a plurality of nMOS transistors and pMOS transistors.
  • the area where the active element group 167 is formed is defined as a circuit block (corresponding to the circuit blocks 202 to 204 in FIG. 7).
  • a diode or the like may be present in addition to the MOS transistor 164.
  • the light-shielding structure 151 including the wiring layer 165A and the wiring layer 165B exists between the active element group 167 and the photodiode 141. This prevents leakage of hot carrier emission generated from the photodiode 141 into the photodiode 141 (details will be described later).
  • the wiring layer 165A closer to the first semiconductor substrate 101 on which the photodiode 141 and the like are formed is referred to as a conductor layer A (first conductor layer). I will call it.
  • the wiring layer 165B closer to the active element group 167 will be referred to as a conductor layer B (second conductor layer).
  • the wiring layer 165A closer to the first semiconductor substrate 101 on which the photodiode 141 and the like are formed may be the conductor layer B, and the wiring layer 165B closer to the active element group 167 may be the conductor layer A.
  • any one of an insulating layer, a semiconductor layer, another conductive layer, and the like may be provided between the conductive layers A and B.
  • any one of an insulating layer, a semiconductor layer, another conductor layer, and the like may be provided in addition to between the conductor layers A and B.
  • the conductor layer A and the conductor layer B are desirably the conductor layers through which current flows most easily in a circuit board, a semiconductor substrate, and an electronic device, but are not limited thereto.
  • One of the conductor layer A and the conductor layer B is the first conductor layer through which a current easily flows in a circuit board, a semiconductor substrate, and an electronic device, and the other is the second conductor layer in a circuit board, a semiconductor substrate, and an electronic device. It is desirable that the conductor layer be easy to flow current, but this is not a limitation.
  • one of the conductor layer A and the conductor layer B is not the conductor layer through which current hardly flows in a circuit board, a semiconductor substrate, or an electronic device, but this is not a limitation. It is desirable that both the conductor layer A and the conductor layer B are not the conductor layers through which current hardly flows in a circuit board, a semiconductor substrate, or an electronic device, but this is not a limitation.
  • one of the conductive layers A and B is the first conductive layer in the first semiconductor substrate 101 through which current flows easily, and the other is the second conductive layer in the first semiconductor substrate 101.
  • the conductor layer may easily flow.
  • one of the conductive layers A and B is the first conductive layer in the second semiconductor substrate 102 through which current flows easily, and the other is the second conductive layer in the second semiconductor substrate 102.
  • the conductor layer may easily flow.
  • one of the conductive layers A and B is the first conductive layer in the first semiconductor substrate 101 through which a current easily flows, and the other is the first conductive layer in the second semiconductor substrate 102.
  • the conductor layer may easily flow.
  • one of the conductive layers A and B is the first conductive layer in the first semiconductor substrate 101 through which a current easily flows, and the other is the second conductive layer in the second semiconductor substrate 102.
  • the conductor layer may easily flow.
  • one of the conductor layers A and B is the second most conductive layer in the first semiconductor substrate 101, and the other is the first conductor layer in the second semiconductor substrate 102.
  • the conductor layer may easily flow.
  • one of the conductive layers A and B is the second conductive layer in the first semiconductor substrate 101 through which a current easily flows, and the other is the second conductive layer in the second semiconductor substrate 102.
  • the conductor layer may easily flow.
  • one of the conductor layers A and B may not be the conductor layer in the first semiconductor substrate 101 or the second semiconductor substrate 102 through which current hardly flows.
  • both the conductor layer A and the conductor layer B may not be the conductor layers in the first semiconductor substrate 101 or the second semiconductor substrate 102 through which the current hardly flows.
  • the above-described conductor layer in which electric current easily flows in a circuit board, a semiconductor substrate, or an electronic device is a conductor layer in which electric current easily flows in a circuit board, a conductive layer in which electric current easily flows in a semiconductor substrate, or an electronic device. It may be considered as any one of the conductor layers through which current flows easily.
  • a conductor layer in which current does not easily flow in a circuit board, a semiconductor substrate, or an electronic device described above is a conductor layer in which current does not easily flow in a circuit board, a conductor layer in which current does not easily flow in a semiconductor substrate, or a layer of an electronic device. It may be considered as any one of the conductor layers in which current does not easily flow.
  • the above-described conductor layer through which current easily flows may be replaced by a conductor layer having low sheet resistance, and the conductor layer through which current does not easily flow may be replaced by a conductor layer having high sheet resistance.
  • the conductor material used for the conductor layers A and B may be a metal such as copper, aluminum, tungsten, chromium, nickel, tantalum, molybdenum, titanium, gold, silver, iron, or a mixture containing at least any of these.
  • Compounds, or alloys are mainly used.
  • a semiconductor such as silicon, germanium, a compound semiconductor, or an organic semiconductor may be included.
  • insulators such as cotton, paper, polyethylene, polyvinyl chloride, natural rubber, polyester, epoxy resin, melamine resin, phenol resin, polyurethane, synthetic resin, mica, asbestos, glass fiber, and porcelain may be included. .
  • the conductor layers A and B forming the light shielding structure 151 can form an Aggressor conductor loop when a current is passed.
  • FIG. 7 is a schematic configuration diagram showing an example of a planar arrangement of a circuit block including a region in which the active element group 167 is formed in the semiconductor base 162.
  • FIG. 7A shows an example in which a plurality of circuit blocks 202 to 204 are collectively defined as a light-shielding target area by the light-shielding structure 151, and an area 205 including all of the circuit blocks 202, 203, and 204 is defined as a light-shielding target area.
  • FIG. 7B illustrates an example in which a plurality of circuit blocks 202 to 204 are individually set as light-shielding target areas by the light-shielding structure 151, and areas 206 and 207 including the circuit blocks 202, 203 and 204, respectively, and 208 is a light-shielding target area individually, and an area 209 other than the areas 206 to 208 is a light-shielding non-target area.
  • the present disclosure proposes a structure of the conductor layers A and B that allows the layout to be easily designed while preventing the degree of freedom of the layout of the conductor layers A and B from being limited.
  • the light-shielding target area includes, in addition to the circuit block representing the area of the active element group 167 serving as a light emitting source of hot carrier emission, a buffer area around the circuit block so as to be a light-shielding target area. Is provided. By providing the buffer region around the circuit block, it is possible to prevent the hot carrier emission emitted from the circuit block in an oblique direction from leaking into the photodiode 141.
  • FIG. 8 is a diagram showing an example of the positional relationship between the light-shielding target area by the light-shielding structure 151, the area of the active element group, and the buffer area.
  • the region where the active element group 167 is formed and the buffer region 191 around the active element group 167 are the light shielding target region 194, and the light shielding structure 151 is opposed to the light shielding target region 194. It is formed.
  • the length from the active element group 167 to the light shielding structure 151 is defined as an interlayer distance 192.
  • the length from the end of the active element group 167 to the end of the light-shielding structure 151 by wiring is defined as a buffer region width 193.
  • the light shielding structure 151 is formed such that the buffer region width 193 is larger than the interlayer distance 192. Thereby, it is possible to shield the oblique component of hot carrier emission generated as a point light source.
  • the appropriate value of the buffer region width 193 changes depending on the interlayer distance 192 between the light shielding structure 151 and the active element group 167. For example, when the interlayer distance 192 is long, it is necessary to provide a large buffer region 191 so that the oblique component of the hot carrier emission from the active element group 167 can be sufficiently shielded. On the other hand, when the interlayer distance 192 is short, hot carrier emission from the active element group 167 can be sufficiently shielded without providing a large buffer region 191. Therefore, if the light-shielding structure 151 is formed using a wiring layer close to the active element group 167 among a plurality of wiring layers forming the multilayer wiring layer 163, the layout flexibility of the conductor layers A and B is improved. Can be done.
  • a description will be given of a configuration example of the conductor layer A (wiring layer 165A) and the conductor layer B (wiring layer 165B) forming the light shielding structure 151, which can be an Aggressor conductor loop in the solid-state imaging device 100 to which the present technology is applied.
  • a comparative example to be compared with the configuration example will be described.
  • FIG. 9 is a plan view showing a first comparative example for comparing conductor layers A and B forming the light shielding structure 151 with a plurality of configuration examples described later.
  • 9A shows the conductor layer A
  • FIG. 9B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • linear conductors 211 long in the Y direction are periodically arranged in the X direction with a conductor period FXA.
  • the conductor period FXA the conductor width WXA in the X direction + the gap width GXA in the X direction.
  • Each linear conductor 211 is, for example, a wiring (Vss wiring) connected to GND or a minus power supply.
  • linear conductors 212 long in the Y direction are periodically arranged in the X direction with a conductor period FXB.
  • the conductor period FXB conductor width WXB in the X direction + gap width GXB in the X direction.
  • Each linear conductor 212 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • conductor period FXB conductor period FXA.
  • connection destinations of the conductor layers A and B may be switched so that each linear conductor 211 is a Vdd wiring and each linear conductor 212 is a Vss wiring.
  • FIG. 9 shows a state where the conductor layers A and B shown in FIGS. 9A and 9B are viewed from the photodiode 141 side (back side).
  • the linear conductor 211 constituting the conductor layer A and the linear conductor 212 constituting the conductor layer B are arranged in a superposed manner, Since the linear conductors 211 and 212 are formed so that overlapping portions occur, the hot carrier emission from the active element group 167 can be sufficiently shielded.
  • the width of the overlapping portion is also referred to as an overlapping width.
  • FIG. 10 is a diagram showing the conditions of the current flowing in the first comparative example (FIG. 9).
  • a Victim conductor loop consisting of the control line 133 is formed on the XY plane.
  • the induced electromotive force is easily generated by the magnetic flux in the Z direction, and the larger the change in the induced electromotive force, the worse the image output from the solid-state imaging device 100 becomes (the more inductive noise increases).
  • the induced electromotive force is proportional to the dimension of the Victim conductor loop. Therefore, by moving the selected pixel in the pixel array 121, the Victim conductor loop including the signal line 132 and the control line 133 is moved. When the effective dimensions are changed, the induced electromotive force changes significantly.
  • the direction of the magnetic flux (substantially Z direction) generated from the loop surface of the Aggressor conductor loop of the light-shielding structure 151 including the conductor layers A and B, and the magnetic flux that tends to generate an induced electromotive force in the Victim conductor loop. Since the direction (Z direction) substantially matches, deterioration of an image output from the solid-state imaging device 100 (generation of inductive noise) is expected.
  • FIG. 11 shows a simulation result of inductive noise generated when the first comparative example is applied to the solid-state imaging device 100.
  • FIG. 11 illustrates an image output from the solid-state imaging device 100 and in which inductive noise has occurred.
  • FIG. 11B illustrates a change in pixel signal in the line segment X1-X2 of the image illustrated in FIG. 11A.
  • FIG. 11C shows a solid line L1 representing an induced electromotive force that causes inductive noise in an image.
  • the horizontal axis of C in FIG. 11 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the solid line L1 shown in FIG. 11C is used for comparison with a simulation result of inductive noise generated when the configuration example of the conductor layers A and B forming the light shielding structure 151 is applied to the solid-state imaging device 100. I do.
  • FIG. 12 shows a first configuration example of the conductor layers A and B.
  • 12A shows the conductor layer A
  • FIG. 12B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the first configuration example is composed of the planar conductor 213.
  • the planar conductor 213 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the first comparative example is composed of the planar conductor 214.
  • the planar conductor 214 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • connection destinations of the conductor layers A and B may be switched so that the planar conductor 213 is a Vdd wiring and the planar conductor 214 is a Vss wiring. The same applies to each configuration example described below.
  • CC of FIG. 12 shows a state in which the conductor layers A and B shown in FIGS. 12A and 12B are viewed from the photodiode 141 side (back side).
  • the hatched region 215 where the oblique lines intersect in FIG. 12C indicates a region where the planar conductor 213 of the conductor layer A and the planar conductor 214 of the conductor layer B overlap. Therefore, the case of C in FIG. 12 indicates that the entire surface of the planar conductor 213 of the conductor layer A and the entire surface of the planar conductor 214 of the conductor layer B overlap.
  • the entire surface of the planar conductor 213 of the conductor layer A and the planar conductor 214 of the conductor layer B overlap, so that the hot carrier emission from the active element group 167 can be reliably blocked. .
  • FIG. 13 is a diagram showing conditions of current flowing in the first configuration example (FIG. 12).
  • the AC current flows evenly at the ends of the planar conductor 213 constituting the conductor layer A and the planar conductor 214 constituting the conductor layer B.
  • the current direction changes with time. For example, when a current flows from the upper side to the lower side of the drawing in the planar conductor 214 as the Vdd wiring, the current flows in the planar conductor 213 as the Vss wiring in the drawing. Flow from the lower side to the upper side.
  • the planar conductors 213 and 214 are provided between the planar conductor 213 that is a Vss wiring and the planar conductor 214 that is a Vdd wiring.
  • the conductor loop whose loop surface is substantially perpendicular to the X-axis and the conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including (in cross section of) the planar conductors 213 and 214.
  • the magnetic flux in the direction and the substantially Y direction is easily generated.
  • a Victim conductor loop consisting of the control line 133 is formed on the XY plane.
  • the induced electromotive force is easily generated by the magnetic flux in the Z-axis direction, and the greater the change in the induced electromotive force, the worse the image output from the solid-state imaging device 100 (the inductive noise is reduced). Increase).
  • the induced electromotive force is generated in the direction of the magnetic flux (substantially X direction or substantially Y direction) generated from the loop surface of the Aggressor conductor loop of the light shielding structure 151 including the conductor layers A and B, and the Victim conductor loop.
  • the direction (Z direction) of the magnetic flux to be applied is substantially orthogonal and differs by about 90 degrees.
  • the direction of the loop surface where the magnetic flux is generated from the Aggressor conductor loop and the direction of the loop surface where the induced electromotive force is generated in the Victim conductor loop are different from each other by approximately 90 degrees. Therefore, it is expected that deterioration of the image output from the solid-state imaging device 100 (generation of inductive noise) is smaller than in the case of the first comparative example.
  • FIG. 14 shows simulation results of inductive noise generated when the first configuration example (FIG. 12) is applied to the solid-state imaging device 100.
  • FIG. 14 shows an image output from the solid-state imaging device 100 where inductive noise may occur.
  • FIG. 14B shows a change in pixel signal in the line segment X1-X2 of the image shown in FIG.
  • FIG. 14C shows a solid line L11 representing an induced electromotive force that causes inductive noise in an image.
  • the horizontal axis of C in FIG. 14 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the dotted line L1 in FIG. 14C corresponds to the first comparative example (FIG. 9).
  • the first configuration example suppresses a change in the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example. be able to. Therefore, generation of inductive noise in an image output from the solid-state imaging device 100 can be suppressed.
  • FIG. 15 shows a second configuration example of the conductor layers A and B.
  • 15A shows the conductor layer A
  • FIG. 15B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the second configuration example is composed of a mesh conductor 216.
  • the conductor width in the X direction of the mesh conductor 216 is WXA
  • the gap width is GXA
  • the conductor width in the Y direction of the mesh conductor 216 is WYA
  • the gap width is GYA
  • the mesh conductor 216 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the second configuration example is made of a mesh conductor 217.
  • the conductor width in the X direction of the mesh conductor 217 is WXB
  • the gap width is GXB
  • the conductor width in the Y direction of the mesh conductor 217 is WYB
  • the gap width is GYB
  • the mesh conductor 217 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • FIG. 15 shows a state where the conductor layers A and B shown in FIGS. 15A and 15B are viewed from the photodiode 141 side (back side).
  • the hatched area 218 where the oblique lines intersect in FIG. 15C indicates an area where the mesh conductor 216 of the conductor layer A and the mesh conductor 217 of the conductor layer B overlap.
  • the gap between the mesh-shaped conductors 216 forming the conductor layer A and the gap between the mesh-shaped conductors 217 forming the conductor layer B match, so that the hot carrier emission from the active element group 167 is sufficiently shielded. It is not possible. However, as described later, the generation of inductive noise can be suppressed.
  • FIG. 16 is a diagram showing a condition of a current flowing in the second configuration example (FIG. 15).
  • mesh conductors 216 and 217 are provided between a mesh conductor 216 that is a Vss wiring and a mesh conductor 217 that is a Vdd wiring.
  • the conductor loop whose loop surface is substantially perpendicular to the X axis and the conductor loop whose loop surface is substantially perpendicular to the Y axis, which are formed including (the cross section of) the mesh conductors 216 and 217, are substantially X-shaped. The magnetic flux in the direction and the substantially Y direction is easily generated.
  • a Victim conductor loop consisting of the control line 133 is formed on the XY plane.
  • the induced electromotive force is easily generated by the magnetic flux in the Z direction, and the larger the change in the induced electromotive force, the worse the image output from the solid-state imaging device 100 becomes (the more inductive noise increases).
  • the induced electromotive force is generated in the direction (generally X direction or approximately Y direction) of the magnetic flux generated from the loop surface of the Aggressor conductor loop of the light shielding structure 151 including the conductor layers A and B, and the Victim conductor loop.
  • the direction (Z direction) of the magnetic flux to be applied is substantially orthogonal and differs by about 90 degrees.
  • the direction of the loop surface where the magnetic flux is generated from the Aggressor conductor loop and the direction of the loop surface where the induced electromotive force is generated in the Victim conductor loop are different from each other by approximately 90 degrees. Therefore, it is expected that deterioration of the image output from the solid-state imaging device 100 (generation of inductive noise) is smaller than that in the first comparative example.
  • FIG. 17 shows a simulation result of inductive noise generated when the second configuration example (FIG. 15) is applied to the solid-state imaging device 100.
  • FIG. 17 shows an image output from the solid-state imaging device 100 where inductive noise may occur.
  • FIG. 17B illustrates a change in the pixel signal in the line segment X1-X2 of the image illustrated in FIG.
  • FIG. 17C shows a solid line L21 representing an induced electromotive force that causes inductive noise in an image.
  • the horizontal axis of C in FIG. 17 indicates the X-axis coordinates of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the dotted line L1 in FIG. 17C corresponds to the first comparative example (FIG. 9).
  • the second configuration example suppresses a change in the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example. be able to. Therefore, generation of inductive noise in an image output from the solid-state imaging device 100 can be suppressed.
  • the conductor period FXA of the conductor layer A in the X direction the conductor period FYA of the conductor layer A in the Y direction, the conductor period FXB of the conductor layer B in the X direction, and the conductor period FXB of the conductor layer B in the X direction.
  • the generation of inductive noise can be suppressed.
  • FIGS. 18 and 19 are diagrams for explaining that generation of inductive noise can be suppressed by making all the conductor periods of the conductor layers A and B coincide.
  • FIG. 18A shows a second comparative example obtained by modifying the second structural example for comparison with the second structural example shown in FIG. 15.
  • the second comparative example is a second comparative example.
  • the gap width GXA in the X direction and the gap width GYA in the Y direction of the mesh-shaped conductor 216 forming the conductor layer A in the configuration example of the above are expanded, and the conductor cycle FXA in the X direction and the conductor cycle FYA in the Y direction are changed to the second configuration. This is five times the example.
  • the mesh conductor 217 forming the conductor layer B in the second comparative example is the same as that in the second configuration example.
  • BB of FIG. 18 shows the second configuration example shown in C of FIG. 15 at the same magnification as A of FIG.
  • FIG. 19 shows inductive noise in an image as a simulation result when the second comparative example (A in FIG. 18) and the second configuration example (B in FIG. 18) are applied to the solid-state imaging device 100.
  • 4 shows a change in induced electromotive force.
  • the conditions for the current flowing in the second comparative example are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 19 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L21 in FIG. 19 corresponds to the second configuration example, and a dotted line L31 corresponds to the second comparative example.
  • the second configuration example can suppress the change of the induced electromotive force generated in the Victim conductor loop as compared with the second comparative example, and can reduce the inductive noise. It can be seen that can be suppressed.
  • FIGS. 20 and 21 are diagrams for explaining that generation of inductive noise can be suppressed by increasing the conductor width of the mesh-shaped conductor forming the conductor layer A.
  • FIG. 20 and 21 are diagrams for explaining that generation of inductive noise can be suppressed by increasing the conductor width of the mesh-shaped conductor forming the conductor layer A.
  • FIG. 20 is a reproduction of the second comparative example shown in FIG. 18A.
  • FIG. 20B shows a third comparative example in which the second configuration example is modified for comparison with the second comparative example.
  • the third comparative example is a conductor layer in the second configuration example.
  • the conductor widths WXA and WYA in the X direction and the Y direction of the mesh conductor 216 forming A are expanded five times as compared with the second configuration example.
  • the mesh conductor 217 forming the conductor layer B in the third comparative example is the same as that in the second configuration example.
  • FIG. 21 shows a change in induced electromotive force that causes inductive noise in an image as a simulation result when the third comparative example and the second comparative example are applied to the solid-state imaging device 100.
  • the conditions for the current flowing in the third comparative example are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 21 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L41 in FIG. 21 corresponds to the third comparative example, and a dotted line L31 corresponds to the second comparative example.
  • the third comparative example can suppress the change in the induced electromotive force generated in the Victim conductor loop, as compared with the second comparative example. It can be seen that can be suppressed.
  • FIG. 22 shows a third configuration example of the conductor layers A and B.
  • 22A shows the conductor layer A
  • FIG. 22B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the third configuration example is composed of the planar conductor 221.
  • the planar conductor 221 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the third configuration example is composed of a mesh conductor 222.
  • the conductor width in the X direction is WXB
  • the gap width is GXB
  • the conductor width in the Y direction of the mesh conductor 222 is WYB
  • the gap width is GYB
  • the end width is EYB.
  • the mesh conductor 222 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the conductor width, the conductor period, and the gap width uniform in the X direction and the Y direction as in the relationship described above, the wiring resistance and the wiring impedance in the X direction and the Y direction of the mesh conductor 222 become uniform. Magnetic field resistance and voltage drop can be equalized in the direction and the Y direction.
  • CC of FIG. 22 shows a state where the conductor layers A and B shown in FIGS. 22A and 22B are viewed from the photodiode 141 side (back side).
  • the hatched region 223 where the oblique lines intersect in C of FIG. 22 indicates a region where the planar conductor 221 of the conductor layer A and the mesh conductor 222 of the conductor layer B overlap.
  • the active element group 167 is covered with at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • FIG. 23 is a diagram showing the current conditions flowing in the third configuration example (FIG. 22).
  • the planar conductor 221 and the mesh conductor are disposed between the planar conductor 221 that is the Vss interconnection and the mesh conductor 222 that is the Vdd interconnection.
  • a conductor loop having a loop surface substantially perpendicular to the X axis and a loop surface substantially perpendicular to the Y axis and formed including (the cross section of) the planar conductor 221 and the mesh conductor 222.
  • the conductor loop makes it easier to generate magnetic fluxes in substantially the X and Y directions.
  • the Victim conductor composed of the signal lines 132 and the control lines 133 Loops are formed in the XY plane.
  • the induced electromotive force is easily generated by the magnetic flux in the Z direction, and the larger the change in the induced electromotive force, the worse the image output from the solid-state imaging device 100 becomes (the more inductive noise increases).
  • an induced electromotive force is generated in the direction (generally X direction or approximately Y direction) of the magnetic flux generated from the loop surface of the Aggressor conductor loop of the light shielding structure 151 including the conductor layers A and B, and the Victim conductor loop.
  • the direction (Z direction) of the magnetic flux to be applied is substantially orthogonal and differs by about 90 degrees. In other words, the direction of the loop surface where the magnetic flux is generated from the Aggressor conductor loop and the direction of the loop surface where the induced electromotive force is generated in the Victim conductor loop are different from each other by approximately 90 degrees. Therefore, it is expected that deterioration of the image output from the solid-state imaging device 100 (generation of inductive noise) is smaller than that in the first comparative example.
  • FIG. 24 shows a simulation result of inductive noise generated when the third configuration example (FIG. 22) is applied to the solid-state imaging device 100.
  • FIG. 24 illustrates an image output from the solid-state imaging device 100 where inductive noise may occur.
  • FIG. 24B illustrates a change in the pixel signal in the line segment X1-X2 of the image illustrated in FIG.
  • FIG. 24C shows a solid line L51 representing an induced electromotive force that causes inductive noise in an image.
  • the horizontal axis of C in FIG. 24 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the dotted line L1 of C in FIG. 24 corresponds to the first comparative example (FIG. 9).
  • the third configuration example suppresses a change in the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example. be able to. Therefore, generation of inductive noise in an image output from the solid-state imaging device 100 can be suppressed.
  • FIG. 25 shows a fourth configuration example of the conductor layers A and B.
  • 25A shows the conductor layer A
  • FIG. 25B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the fourth configuration example is composed of a mesh conductor 231.
  • the conductor width in the X direction of the mesh conductor 231 is WXA
  • the gap width is GXA
  • the conductor width in the Y direction is WYA
  • the gap width is GYA
  • the mesh conductor 231 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the fourth configuration example is composed of the mesh conductor 232.
  • the conductor width in the X direction is WXB
  • the gap width is GXB
  • the conductor width in the Y direction is WYB
  • the gap width is GYB
  • the mesh conductor 232 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the overlapping width is the width of the overlapping portion where the conductor portions overlap when the mesh-shaped conductor 231 of the conductor layer A and the mesh-shaped conductor 232 of the conductor layer B are overlapped.
  • the current distribution of the mesh-shaped conductor 231 and the current distribution of the mesh-shaped conductor 232 can be substantially reduced by aligning all the conductor periods in the X direction and the Y direction of the mesh-shaped conductor 231 and the mesh-shaped conductor 232. Since the characteristics can be made uniform and opposite, the magnetic field generated by the current distribution of the mesh conductor 231 and the magnetic field generated by the current distribution of the mesh conductor 232 can be effectively canceled.
  • wiring is performed in the X direction and the Y direction of the mesh conductor 231 and the mesh conductor 232. Since the resistance and the wiring impedance are uniform, the magnetic field resistance and the voltage drop can be equalized in the X direction and the Y direction.
  • the end width EXA of the mesh conductor 231 is set to half of the conductor width WXA, it is possible to suppress the induced electromotive force generated in the Victim conductor loop by the magnetic field generated around the end of the mesh conductor 231. it can. Further, by setting the end width EYB of the mesh conductor 232 to be 1/2 of the conductor width WYB, the induced electromotive force generated in the Victim conductor loop by the magnetic field generated around the end of the mesh conductor 231 can be suppressed. it can.
  • the end of the mesh-shaped conductor 232 of the conductor layer B in the X direction may be provided.
  • the end of the mesh conductor 231 of the conductor layer A in the Y direction may be provided.
  • CC of FIG. 25 shows a state in which the conductor layers A and B shown in FIGS. 25A and B respectively are viewed from the photodiode 141 side (back side).
  • the hatched area 233 where the oblique lines intersect in C of FIG. 25 indicates an area where the mesh conductor 231 of the conductor layer A and the mesh conductor 232 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • Conductor width WYA 2 x overlap width + gap width GYA
  • Conductor width WXA 2 x overlap width + gap width GXA
  • Conductor width WYB 2 x overlap width + gap width GYB
  • Conductor width WXB 2 x overlap width + gap width GXB
  • the mesh conductor 231 and the mesh conductor 232 which are Vdd wires are provided between the mesh conductor 231 which is the Vss wire.
  • the conductor loop whose loop surface is substantially perpendicular to the X-axis and the conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including (the cross-section of) the mesh conductors 231 and 232. Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • FIG. 26 shows a fifth configuration example of the conductor layers A and B.
  • 26A shows the conductor layer A
  • FIG. 26B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the fifth configuration example is composed of a mesh conductor 241.
  • the mesh conductor 241 is obtained by moving the mesh conductor 231 forming the conductor layer A in the fourth configuration example (FIG. 25) by a conductor period FYA / 2 in the Y direction.
  • the mesh conductor 241 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the fifth configuration example is composed of the mesh conductor 242.
  • the reticulated conductor 242 has the same shape as the reticulated conductor 232 forming the conductor layer B in the fourth configuration example (FIG. 25), and a description thereof will be omitted.
  • the mesh conductor 242 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the overlapping width is the width of the overlapping portion where the conductor portions overlap when the mesh-shaped conductor 241 of the conductor layer A and the mesh-shaped conductor 242 of the conductor layer B are overlapped.
  • CC of FIG. 26 shows a state in which the conductor layers A and B shown in FIGS. 26A and 26B are viewed from the photodiode 141 side (back side).
  • the hatched area 243 where the oblique lines intersect in C of FIG. 26 indicates an area where the mesh conductor 241 of the conductor layer A and the mesh conductor 242 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • the overlapping region 243 of the mesh conductor 241 and the mesh conductor 242 continues in the X direction.
  • currents having different polarities flow through the mesh conductor 241 and the mesh conductor 242, so that the magnetic fields generated from the region 243 cancel each other. Therefore, generation of inductive noise near the region 243 can be suppressed.
  • a loop formed by including the mesh-shaped conductors 241 and 242 is formed by a conductor loop whose loop surface is substantially perpendicular to the X axis and a conductor loop whose loop surface is substantially perpendicular to the Y axis. Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • FIG. 27 shows a sixth configuration example of the conductor layers A and B.
  • 27A shows the conductor layer A
  • FIG. 27B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the sixth configuration example is made of a mesh conductor 251.
  • the reticulated conductor 251 has the same shape as the reticulated conductor 231 forming the conductor layer A in the fourth configuration example (FIG. 25), and a description thereof will be omitted.
  • the mesh conductor 251 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the sixth configuration example is composed of a mesh conductor 252.
  • the mesh conductor 252 is obtained by moving the mesh conductor 232 forming the conductor layer B in the fourth configuration example (FIG. 25) by the conductor period FXB / 2 in the X direction.
  • the mesh conductor 252 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the overlapping width is the width of the overlapping portion where the conductor portions overlap when the mesh-shaped conductor 251 of the conductor layer A and the mesh-shaped conductor 252 of the conductor layer B are overlapped.
  • FIG. 27 shows a state in which the conductor layers A and B shown in A and B of FIG. 27 are viewed from the photodiode 141 side (back side).
  • the hatched area 253 where the oblique lines intersect in FIG. 27C indicates the area where the mesh conductor 251 of the conductor layer A and the mesh conductor 252 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • the mesh conductor 251 and the mesh conductor 251 which are Vss wires are provided between the mesh conductor 251 which is a Vss wire and the mesh conductor 252 which is a Vdd wire.
  • the conductor loop whose loop surface is substantially perpendicular to the X-axis and the conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including the mesh conductors 251 and 252 (cross-section). Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • the overlapping region 253 of the mesh conductor 251 and the mesh conductor 252 continues in the Y direction.
  • currents having different polarities flow through the mesh-shaped conductor 251 and the mesh-shaped conductor 252, so that the magnetic fields generated from the region 253 cancel each other. Therefore, generation of inductive noise near the region 253 can be suppressed.
  • FIG. 28 shows a change in induced electromotive force that causes inductive noise in an image as a simulation result when the fourth to sixth configuration examples (FIGS. 25 to 27) are applied to the solid-state imaging device 100.
  • the current conditions flowing in the fourth to sixth configuration examples are the same as in the case shown in FIG.
  • the horizontal axis in FIG. 28 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L52 in FIG. 28A corresponds to the fourth configuration example (FIG. 25), and a dotted line L1 corresponds to the first comparative example (FIG. 9).
  • the fourth configuration example can suppress the change in the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example, and can reduce the inductive noise. It can be seen that can be suppressed.
  • a solid line L53 in B of FIG. 28 corresponds to the fifth configuration example (FIG. 26), and a dotted line L1 corresponds to the first comparative example (FIG. 9).
  • the fifth configuration example can suppress the change in the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example, and can reduce the inductive noise. It can be seen that can be suppressed.
  • a solid line L54 in C of FIG. 28 corresponds to the sixth configuration example (FIG. 27), and a dotted line L1 corresponds to the first comparative example (FIG. 9).
  • the sixth configuration example can suppress the change in the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example, and can reduce the inductive noise. It can be seen that can be suppressed.
  • the sixth configuration example has a smaller change in the induced electromotive force generated in the Victim conductor loop than the fourth configuration example and the fifth configuration example. It can be seen that inductive noise can be further suppressed.
  • FIG. 29 shows a seventh configuration example of the conductor layers A and B.
  • 29A shows the conductor layer A
  • FIG. 29B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the seventh configuration example is composed of the planar conductor 261.
  • the planar conductor 261 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the seventh configuration example includes the mesh conductor 262 and the relay conductor 301.
  • the mesh-shaped conductor 262 has the same shape as the mesh-shaped conductor 222 of the conductor layer B in the third configuration example (FIG. 22), and thus the description thereof is omitted.
  • the mesh conductor 262 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the relay conductor (other conductor) 301 is disposed in a gap region that is not a conductor of the mesh-shaped conductor 262 and is electrically insulated from the mesh-shaped conductor 262, and the Vss to which the planar conductor 261 of the conductor layer A is connected is connected. Connected to.
  • the shape of the relay conductor 301 is arbitrary, and a symmetrical circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the relay conductor 301 can be arranged at the center of the gap region of the mesh conductor 262 or any other position.
  • the relay conductor 301 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 301 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 301 is to be connected to a conductor layer different from the conductor layer A or a conductor layer closer to the active element group 167 than the conductor layer B via a conductor via (VIA) extending in the Z direction. Can be.
  • VIP conductor via
  • CC of FIG. 29 shows a state where the conductor layers A and B shown in A and B of FIG. 29 are viewed from the photodiode 141 side (back side).
  • the hatched area 263 where the oblique lines intersect in C of FIG. 29 indicates an area where the planar conductor 261 of the conductor layer A and the mesh conductor 262 of the conductor layer B overlap.
  • the active element group 167 since the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, hot carrier emission from the active element group 167 can be shielded.
  • the provision of the relay conductor 301 allows the planar conductor 261 which is a Vss wiring to be connected to the active element group 167 at a substantially shortest distance or a short distance.
  • the planar conductor 261 and the active element group 167 can be connected at a substantially shortest distance or a short distance.
  • FIG. 30 is a diagram showing current conditions flowing in the seventh configuration example (FIG. 29).
  • a planar conductor 261 and a mesh conductor are provided between a planar conductor 261 which is a Vss interconnection and a mesh conductor 262 which is a Vdd interconnection.
  • a conductor loop whose loop surface is substantially perpendicular to the X-axis and whose loop surface is substantially perpendicular to the Y-axis are formed including (the cross section of) the planar conductor 261 and the mesh-shaped conductor 262.
  • the conductor loop makes it easier to generate magnetic fluxes in substantially the X and Y directions.
  • the Victim conductor composed of the signal lines 132 and the control lines 133 Loops are formed in the XY plane.
  • the induced electromotive force is easily generated by the magnetic flux in the Z direction, and the larger the change in the induced electromotive force, the worse the image output from the solid-state imaging device 100 becomes (the more inductive noise increases).
  • the induced electromotive force is generated in the direction (generally X direction or approximately Y direction) of the magnetic flux generated from the loop surface of the Aggressor conductor loop of the light shielding structure 151 including the conductor layers A and B, and the Victim conductor loop.
  • the direction (Z direction) of the magnetic flux to be applied is substantially orthogonal and differs by about 90 degrees.
  • the direction of the loop surface where the magnetic flux is generated from the Aggressor conductor loop and the direction of the loop surface where the induced electromotive force is generated in the Victim conductor loop are different from each other by approximately 90 degrees. Therefore, it is expected that deterioration of the image output from the solid-state imaging device 100 (generation of inductive noise) is smaller than that in the first comparative example.
  • FIG. 31 shows a simulation result of inductive noise generated when the seventh configuration example (FIG. 29) is applied to the solid-state imaging device 100.
  • FIG. 31 shows an image output from the solid-state imaging device 100 where inductive noise may occur.
  • FIG. 31B illustrates a change in the pixel signal in the line segment X1-X2 of the image illustrated in FIG.
  • FIG. 31C shows a solid line L61 representing an induced electromotive force that causes inductive noise in an image.
  • the horizontal axis of C in FIG. 31 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the dotted line L51 of C in FIG. 31 corresponds to the third configuration example (FIG. 22).
  • the seventh configuration example exacerbates the change in the induced electromotive force generated in the Victim conductor loop, as compared with the third configuration example. You can see that it will not be done. That is, even in the seventh configuration example in which the relay conductor 301 is disposed in the gap between the mesh-shaped conductors 262 of the conductor layer B, generation of inductive noise in an image output from the solid-state imaging device 100 is different from that in the third configuration example. It can be suppressed to the same extent.
  • this simulation result is a simulation result in the case where the planar conductor 261 is not connected to the active element group 167 and the mesh conductor 262 is not connected to the active element group 167.
  • the planar conductor 261 and at least a part of the active element group 167 are connected to each other at a substantially shortest distance or a short distance via a conductor via or the like, or the mesh conductor 262 and at least a part of the active element group 167 are connected to each other.
  • the connection is made at the shortest distance or short distance via a conductor via or the like, the amount of current flowing through the planar conductor 261 or the mesh conductor 262 gradually decreases according to the position. In such a case, there is a condition that the provision of the relay conductor 301 significantly reduces the voltage drop, the energy loss and the inductive noise to less than half.
  • FIG. 32 shows an eighth configuration example of the conductor layers A and B.
  • 32A shows the conductor layer A
  • FIG. 32B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the eighth configuration example is composed of a mesh conductor 271.
  • the reticulated conductor 271 has the same shape as the reticulated conductor 231 of the conductor layer A in the fourth configuration example (FIG. 25), and a description thereof will be omitted.
  • the mesh conductor 271 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the eighth configuration example includes the mesh conductor 272 and the relay conductor 302.
  • the reticulated conductor 272 has the same shape as the reticulated conductor 232 of the conductor layer B in the fourth configuration example (FIG. 25), and a description thereof will be omitted.
  • the mesh conductor 232 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the relay conductor (other conductor) 302 is arranged in a gap region that is not a conductor of the mesh conductor 272, is electrically insulated from the mesh conductor 272, and is connected to the mesh conductor 271 of the conductor layer A. Connected to Vss.
  • the shape of the relay conductor 302 is arbitrary, and a symmetric circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the relay conductor 302 can be arranged at the center of the gap region of the mesh conductor 272 or any other position.
  • the relay conductor 302 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 302 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 302 is connected to a conductor layer different from the conductor layer A, a conductor layer closer to the active element group 167 than the conductor layer B, or the like via a conductor via (VIA) extending in the Z direction. Can be.
  • VIP conductor via
  • FIG. 32C shows a state where the conductor layers A and B shown in FIGS. 32A and 32B are viewed from the photodiode 141 side (back side).
  • the hatched region 273 where the oblique lines intersect in C of FIG. 32 indicates a region where the mesh conductor 271 of the conductor layer A and the mesh conductor 272 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • a conductor loop whose loop surface is substantially perpendicular to the X axis and a conductor loop whose loop surface is substantially perpendicular to the Y axis are formed by including the mesh conductors 271 and 272 (cross section). Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • the mesh-shaped conductor 271 which is a Vss wiring can be connected to the active element group 167 at a shortest distance or a short distance.
  • the mesh-shaped conductor 271 and the active element group 167 can be connected at a substantially shortest distance or a short distance.
  • FIG. 33 shows a ninth configuration example of the conductor layers A and B.
  • 33A shows the conductor layer A
  • FIG. 33B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the ninth configuration example is composed of a mesh conductor 281.
  • the mesh-shaped conductor 281 has the same shape as the mesh-shaped conductor 241 of the conductor layer A in the fifth configuration example (FIG. 26), and a description thereof will be omitted.
  • the mesh conductor 281 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the ninth configuration example includes the mesh conductor 282 and the relay conductor 303.
  • the mesh conductor 282 has the same shape as the mesh conductor 242 of the conductor layer B in the fifth configuration example (FIG. 26), and a description thereof will be omitted.
  • the mesh conductor 282 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the relay conductor (other conductor) 303 is arranged in a gap region that is not a conductor of the mesh conductor 282, is electrically insulated from the mesh conductor 282, and is connected to the mesh conductor 281 of the conductor layer A. Connected to Vss.
  • the shape of the relay conductor 303 is arbitrary, and a symmetric circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the relay conductor 303 can be arranged at the center of the gap region of the mesh conductor 282 or any other position.
  • the relay conductor 303 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 303 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 303 is connected to a conductor layer different from the conductor layer A, a conductor layer closer to the active element group 167 than the conductor layer B, or the like via a conductor via (VIA) extending in the Z direction. Can be.
  • VIP conductor via
  • CC in FIG. 33 shows a state in which the conductor layers A and B shown in FIGS. 33A and 33B are viewed from the photodiode 141 side (back side).
  • the hatched area 283 where the oblique lines intersect in C of FIG. 33 indicates an area where the mesh conductor 281 of the conductor layer A and the mesh conductor 282 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • a mesh conductor 281 and a mesh conductor 282 which are Vss wires, are provided between the mesh conductor 281, which is a Vss wire.
  • the conductor loop whose loop surface is substantially perpendicular to the X-axis and the conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including (the cross-section of) the mesh conductors 281 and 282. Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • the mesh-shaped conductor 281 which is a Vss wiring can be connected to the active element group 167 at a shortest distance or a short distance.
  • the mesh conductor 281 and the active element group 167 can be connected at substantially the shortest distance or the short distance.
  • FIG. 34 shows a tenth configuration example of the conductor layers A and B.
  • 34A shows the conductor layer A
  • FIG. 34B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the tenth configuration example is formed of a mesh conductor 291.
  • the mesh-shaped conductor 291 has the same shape as the mesh-shaped conductor 251 of the conductor layer A in the sixth configuration example (FIG. 27), and a description thereof will be omitted.
  • the mesh conductor 291 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the tenth configuration example includes the mesh conductor 292 and the relay conductor 304.
  • the reticulated conductor 292 has the same shape as the reticulated conductor 252 of the conductor layer B in the sixth configuration example (FIG. 27), and thus the description thereof will be omitted.
  • the mesh conductor 292 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the relay conductor (other conductor) 304 is arranged in a gap region that is not a conductor of the mesh conductor 292, is electrically insulated from the mesh conductor 292, and is connected to the mesh conductor 291 of the conductor layer A. Connected to Vss.
  • the shape of the relay conductor 304 is arbitrary, and a symmetric circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the relay conductor 304 can be arranged at the center of the gap region of the mesh conductor 292 or any other position.
  • the relay conductor 304 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 304 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 304 is connected to a conductor layer different from the conductor layer A, a conductor layer closer to the active element group 167 than the conductor layer B, or the like via a conductor via (VIA) extending in the Z direction. Can be.
  • VIP conductor via
  • CC of FIG. 34 shows a state in which the conductor layers A and B shown in FIGS. 34A and 34B are viewed from the photodiode 141 side (back side).
  • the hatched area 293 where the oblique lines intersect in C of FIG. 34 indicates an area where the mesh conductor 291 of the conductor layer A and the mesh conductor 292 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • a conductor loop whose loop surface is substantially perpendicular to the X-axis and a conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including (the cross-section of) the mesh conductors 291 and 292. Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • the provision of the relay conductor 304 makes it possible to connect the mesh-shaped conductor 291 which is a Vss wiring to the active element group 167 at a substantially shortest distance or a short distance.
  • the mesh conductor 291 and the active element group 167 can be connected at substantially the shortest distance or the short distance.
  • FIG. 35 shows a change in induced electromotive force that causes inductive noise in an image as a simulation result when the eighth to tenth configuration examples (FIGS. 32 to 34) are applied to the solid-state imaging device 100.
  • the horizontal axis in FIG. 35 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L62 in FIG. 35A corresponds to the eighth configuration example (FIG. 32), and a dotted line L52 corresponds to the fourth configuration example (FIG. 25).
  • the eighth configuration example does not deteriorate the induced electromotive force generated in the Victim conductor loop, as compared with the fourth configuration example. That is, in the eighth configuration example in which the relay conductor 302 is arranged in the gap between the mesh-shaped conductors 272 of the conductor layer B, the generation of inductive noise in the image output from the solid-state imaging device 100 is the same as that in the fourth configuration example. To some extent.
  • this simulation result is a simulation result in the case where the mesh conductor 271 is not connected to the active element group 167 and the mesh conductor 272 is not connected to the active element group 167.
  • the mesh conductor 271 and at least a part of the active element group 167 are connected to each other at a substantially shortest distance or a short distance via a conductor via or the like.
  • the connection is made via the conductor via or the like at a shortest distance or a short distance
  • the amount of current flowing through the mesh conductor 271 or the mesh conductor 272 gradually decreases according to the position.
  • the provision of the relay conductor 302 significantly reduces the voltage drop, the energy loss and the inductive noise to less than half.
  • a solid line L63 in B of FIG. 35 corresponds to the ninth configuration example (FIG. 33), and a dotted line L53 corresponds to the fifth configuration example (FIG. 26).
  • the ninth configuration example does not deteriorate the induced electromotive force generated in the Victim conductor loop, as compared with the fifth configuration example. That is, even in the ninth configuration example in which the relay conductor 303 is arranged in the gap between the mesh conductors 282 of the conductor layer B, the generation of inductive noise in the image output from the solid-state imaging device 100 is the same as in the fifth configuration example. To some extent.
  • this simulation result is a simulation result when the mesh conductor 281 is not connected to the active element group 167 and the mesh conductor 282 is not connected to the active element group 167.
  • the mesh-shaped conductor 281 and at least a part of the active element group 167 are connected to each other at a substantially shortest distance or a short distance via a conductor via or the like, or at least a part of the mesh-shaped conductor 282 and the active element group 167 are connected.
  • the connection is made at a shortest distance or a short distance via a conductor via or the like, the amount of current flowing through the mesh conductor 281 or the mesh conductor 282 gradually decreases according to the position. In such a case, there is a condition that the provision of the relay conductor 303 significantly reduces the voltage drop, the energy loss and the inductive noise to less than half.
  • a solid line L64 in C of FIG. 35 corresponds to the tenth configuration example (FIG. 34), and a dotted line L54 corresponds to the sixth configuration example (FIG. 27).
  • the tenth configuration example does not deteriorate the induced electromotive force generated in the Victim conductor loop, as compared with the sixth configuration example. That is, in the tenth configuration example in which the relay conductor 304 is arranged in the gap between the mesh-shaped conductors 292 of the conductor layer B, the generation of inductive noise in the image output from the solid-state imaging device 100 is the same as that in the sixth configuration example. To some extent.
  • this simulation result is a simulation result in the case where the mesh conductor 291 is not connected to the active element group 167 and the mesh conductor 292 is not connected to the active element group 167.
  • the case where the mesh conductor 291 and at least a part of the active element group 167 are connected to each other at a substantially shortest distance or a short distance via a conductor via or the like, or the case where the mesh conductor 292 and at least a part of the active element group 167 are connected When the connection is made at a shortest distance or a short distance via a conductor via or the like, the amount of current flowing through the mesh conductor 291 or the mesh conductor 292 gradually decreases according to the position. In such a case, there is a condition that the provision of the relay conductor 304 significantly reduces the voltage drop, the energy loss and the inductive noise to less than half.
  • the tenth configuration example shows a smaller change in the induced electromotive force generated in the Victim conductor loop than the eighth configuration example and the ninth configuration example. It can be seen that inductive noise can be further suppressed.
  • FIG. 36 shows an eleventh configuration example of the conductor layers A and B.
  • 36A shows the conductor layer A
  • FIG. 36B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the eleventh configuration example is made of a mesh conductor 311 having a different resistance value in the X direction (first direction) and different resistance value in the Y direction (second direction).
  • the mesh conductor 311 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor width in the X direction of the mesh conductor 311 be WXA
  • the gap width be GXA
  • the conductor width in the Y direction is WYA
  • the gap width is GYA
  • the gap width GYA> the gap width GXA is satisfied.
  • the gap region of the mesh-shaped conductor 311 has a shape in which the Y direction is longer than the X direction, the resistance value differs between the X direction and the Y direction, and the resistance value in the Y direction is larger than the resistance value in the X direction. Is also smaller.
  • the conductor layer B in the eleventh configuration example is formed of a mesh conductor 312 having a different resistance value in the X direction and a different resistance value in the Y direction.
  • the mesh conductor 312 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the conductor width in the X direction is WXB
  • the gap width is GXB
  • the conductor width in the Y direction is WYB
  • the gap width is GYB
  • the gap width GYB> the gap width GXB is satisfied.
  • the gap region of the mesh-shaped conductor 312 has a shape in which the Y direction is longer than the X direction, the resistance value differs between the X direction and the Y direction, and the resistance value in the Y direction is larger than the resistance value in the X direction. Is also smaller.
  • the sheet resistance and the conductor width of the mesh conductors 311 and 312 satisfy the following relationship. (Sheet resistance of mesh conductor 311) / (Sheet resistance of mesh conductor 312) ⁇ Conductor width WYA / Conductor width WYB (Sheet resistance of mesh conductor 311) / (Sheet resistance of mesh conductor 312) ⁇ Conductor width WXA / Conductor width WXB
  • the limitation related to the dimensional relationship disclosed in the present specification is not essential, and the current distribution of the mesh conductor 311 and the current distribution of the mesh conductor 312 are substantially equal, substantially the same, or substantially similar. In addition, it is desirable that the current distribution be configured so as to have an inverse characteristic.
  • the ratio between the wiring resistance of the mesh conductor 311 in the X direction and the wiring resistance of the mesh conductor 311 in the Y direction, the wiring resistance of the mesh conductor 312 in the X direction and the wiring resistance of the mesh conductor 312 in the Y direction, and the like. are desirably configured to be substantially the same as each other.
  • the ratio between the wiring inductance of the mesh conductor 311 in the X direction and the wiring inductance of the mesh conductor 311 in the Y direction, the wiring inductance of the mesh conductor 312 in the X direction, and the wiring inductance of the mesh conductor 312 in the Y direction are calculated as follows. Are desirably configured to be substantially the same as each other.
  • the ratio of the wiring capacitance of the mesh conductor 311 in the X direction to the wiring capacitance of the mesh conductor 311 in the Y direction, the wiring capacitance of the mesh conductor 312 in the X direction, and the wiring capacitance of the mesh conductor 312 in the Y direction are calculated.
  • the ratio between the wiring impedance of the mesh conductor 311 in the X direction and the wiring impedance of the mesh conductor 311 in the Y direction, the wiring impedance of the mesh conductor 312 in the X direction and the wiring impedance of the mesh conductor 312 in the Y direction, and are desirably configured to be substantially the same as each other.
  • wiring resistance, wiring inductance, wiring capacitance, and wiring impedance can be replaced with conductor resistance, conductor inductance, conductor capacitance, and conductor impedance, respectively.
  • the relationship between these ratios may be satisfied as a whole of the mesh-shaped conductor 311 and the mesh-shaped conductor 312, or may be satisfied within a partial range of the mesh-shaped conductor 311 and the mesh-shaped conductor 312. It suffices if it is satisfied within an arbitrary range.
  • a circuit may be provided for adjusting the current distribution so as to be substantially equal or substantially the same or substantially similar, and to have opposite characteristics.
  • the current distribution of the mesh-shaped conductor 311 and the current distribution of the mesh-shaped conductor 312 can be made substantially uniform and have opposite characteristics, so that the magnetic field generated by the current distribution of the mesh-shaped conductor 311 and the mesh The magnetic field generated by the current distribution of the conductor 312 can be effectively canceled.
  • FIG. 36C shows a state where the conductor layers A and B shown in FIGS. 36A and 36B are viewed from the photodiode 141 side (back side).
  • the hatched area 313 where the oblique lines intersect in C of FIG. 36 indicates an area where the mesh conductor 311 of the conductor layer A and the mesh conductor 312 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • the overlapping region 313 of the mesh conductor 311 and the mesh conductor 312 continues in the X direction.
  • currents having different polarities flow through the mesh-shaped conductor 311 and the mesh-shaped conductor 312, so that the magnetic fields generated from the region 313 cancel each other. Therefore, generation of inductive noise near the region 313 can be suppressed.
  • the gap width GYA in the Y direction and the gap width GXA in the X direction of the mesh conductor 311 are formed to be different, and the gap width GYB and X in the Y direction of the mesh conductor 312 are formed.
  • the gap width GXB in the direction is formed to be different.
  • the mesh-shaped conductors 311 and 312 in a shape having a difference in the gap width between the X direction and the Y direction, the dimensions of the wiring region and the size of the void region when the conductor layer is actually designed and manufactured. Restrictions such as the dimensions and the occupancy of the wiring area in each conductor layer can be kept, and the degree of freedom in designing the wiring layout can be increased. Also, compared to the case where no difference is provided in the gap width, the wiring can be designed in a layout that is advantageous in terms of voltage drop (IR-Drop), inductive noise, and the like.
  • IR-Drop voltage drop
  • FIG. 37 is a diagram showing current conditions flowing in the eleventh configuration example (FIG. 36).
  • mesh conductors 311 and 312 are provided between a mesh conductor 311 serving as a Vss wiring and a mesh conductor 312 serving as a Vdd wiring.
  • the conductor loop whose loop surface is substantially perpendicular to the X-axis and the conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including the mesh-shaped conductors 311 and 312 (cross-section thereof). The magnetic flux in the direction and the substantially Y direction is easily generated.
  • the Victim conductor composed of the signal lines 132 and the control lines 133 Loops are formed in the XY plane.
  • the induced electromotive force is easily generated by the magnetic flux in the Z direction, and the larger the change in the induced electromotive force, the worse the image output from the solid-state imaging device 100 becomes (the more inductive noise increases).
  • the induced electromotive force is generated in the direction (generally X direction or approximately Y direction) of the magnetic flux generated from the loop surface of the Aggressor conductor loop of the light shielding structure 151 including the conductor layers A and B, and the Victim conductor loop.
  • the direction (Z direction) of the magnetic flux to be applied is substantially orthogonal and differs by about 90 degrees.
  • the direction of the loop surface where the magnetic flux is generated from the Aggressor conductor loop and the direction of the loop surface where the induced electromotive force is generated in the Victim conductor loop are different from each other by approximately 90 degrees. Therefore, it is expected that deterioration of the image output from the solid-state imaging device 100 (generation of inductive noise) is smaller than that in the first comparative example.
  • FIG. 38 shows a simulation result of inductive noise generated when the eleventh configuration example (FIG. 36) is applied to the solid-state imaging device 100.
  • FIG. 38A illustrates an image output from the solid-state imaging device 100 where inductive noise may occur.
  • FIG. 38B shows a change in the pixel signal in the line segment X1-X2 of the image shown in FIG.
  • FIG. 38C shows a solid line L71 representing an induced electromotive force that causes inductive noise in an image.
  • the horizontal axis of C in FIG. 38 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a dotted line L1 of C in FIG. 38 corresponds to the first comparative example (FIG. 9).
  • the eleventh configuration example suppresses a change in the induced electromotive force generated in the Victim conductor loop, as compared with the first comparative example. It can be seen that inductive noise can be suppressed.
  • the eleventh configuration example may be used by rotating it 90 degrees in the XY plane. Further, it may be rotated at any angle, not limited to 90 degrees. For example, it may be configured obliquely with respect to the X axis or the Y axis.
  • FIG. 39 shows a twelfth configuration example of the conductor layers A and B.
  • 39A shows the conductor layer A
  • FIG. 39B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the twelfth configuration example is composed of the mesh conductor 321.
  • the reticulated conductor 321 has the same shape as the reticulated conductor 311 of the conductor layer A in the eleventh configuration example (FIG. 36), and a description thereof will be omitted.
  • the mesh conductor 321 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the twelfth configuration example includes the mesh conductor 322 and the relay conductor 305.
  • the reticulated conductor 322 has the same shape as the reticulated conductor 312 of the conductor layer B in the eleventh configuration example (FIG. 36), and a description thereof will be omitted.
  • the mesh conductor 322 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the relay conductor (other conductor) 305 is arranged in a rectangular gap region that is not a conductor of the mesh conductor 322 and is long in the Y direction, is electrically insulated from the mesh conductor 322, and The conductor 321 is connected to the connected Vss.
  • the shape of the relay conductor 305 is arbitrary, and a symmetrical circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the relay conductor 305 can be arranged at the center of the gap region of the mesh conductor 322 or any other position.
  • the relay conductor 305 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 305 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 305 is connected to a conductor layer different from the conductor layer A, a conductor layer closer to the active element group 167 than the conductor layer B, or the like, via a conductor via (VIA) extending in the Z direction. Can be.
  • VIP conductor via
  • CC of FIG. 39 shows a state where the conductor layers A and B shown in FIGS. 39A and 39B are viewed from the photodiode 141 side (back side).
  • the hatched area 323 where the oblique lines intersect in C of FIG. 39 indicates an area where the mesh conductor 321 of the conductor layer A and the mesh conductor 322 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • the mesh conductor 321 and the mesh conductor 322, which are Vss wires are connected between the mesh conductor 321, which is a Vss wire.
  • the conductor loop whose loop surface is substantially perpendicular to the X-axis and the conductor loop whose loop surface is substantially perpendicular to the Y-axis are formed including (the cross-section of) the mesh conductors 321 and 322. Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • the overlapping region 323 of the mesh-shaped conductor 321 and the mesh-shaped conductor 322 continues in the X direction.
  • currents having different polarities flow through the mesh conductor 321 and the mesh conductor 322, so that the magnetic fields generated from the region 323 cancel each other. Therefore, generation of inductive noise near the region 323 can be suppressed.
  • the mesh conductor 321 that is a Vss wiring can be connected to the active element group 167 at a substantially shortest distance or a short distance.
  • a voltage drop, energy loss, or inductive noise between the mesh conductor 321 and the active element group 167 can be reduced.
  • the twelfth configuration example may be used by rotating it 90 degrees in the XY plane. Further, it may be rotated at any angle, not limited to 90 degrees. For example, it may be configured obliquely with respect to the X axis or the Y axis.
  • FIG. 40 shows a thirteenth configuration example of the conductor layers A and B.
  • 40A shows the conductor layer A
  • FIG. 40B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the thirteenth configuration example is composed of a mesh conductor 331.
  • the reticulated conductor 331 has the same shape as the reticulated conductor 311 of the conductor layer A in the eleventh configuration example (FIG. 36), and a description thereof will be omitted.
  • the mesh conductor 331 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in the thirteenth configuration example includes the mesh conductor 332 and the relay conductor 306.
  • the reticulated conductor 332 has the same shape as the reticulated conductor 312 of the conductor layer B in the eleventh configuration example (FIG. 36), and a description thereof will be omitted.
  • the mesh conductor 332 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the relay conductor (other conductor) 306 is obtained by dividing the relay conductor 305 in the twelfth configuration example (FIG. 39) into a plurality (10 in FIG. 40) at intervals.
  • the relay conductor 306 is arranged in a rectangular gap region long in the Y direction of the mesh conductor 332, is electrically insulated from the mesh conductor 332, and is connected to Vss to which the mesh conductor 331 of the conductor layer A is connected. Connected.
  • the number of divisions of the relay conductor and the presence / absence of connection to Vss may be different depending on the region. In this case, since the current distribution can be finely adjusted at the time of design, it is possible to suppress inductive noise and reduce voltage drop (IR-Drop).
  • the shape of the relay conductor 306 is arbitrary, and a symmetric circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the number of divisions of the relay conductor 306 can be arbitrarily changed.
  • the relay conductor 306 can be arranged at the center of the gap region of the mesh conductor 332 or any other position.
  • the relay conductor 306 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 306 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 306 is connected to a conductor layer different from the conductor layer A, a conductor layer closer to the active element group 167 than the conductor layer B, or the like via a conductor via (VIA) extending in the Z direction. Can be.
  • VIP conductor via
  • CC of FIG. 40 shows a state in which the conductor layers A and B shown in FIGS. 40A and 40B are viewed from the photodiode 141 side (back side).
  • the hatched region 333 where the oblique lines intersect in C of FIG. 40 indicates a region where the mesh conductor 331 of the conductor layer A and the mesh conductor 332 of the conductor layer B overlap.
  • the active element group 167 is covered by at least one of the conductor layer A and the conductor layer B, so that hot carrier emission from the active element group 167 can be shielded.
  • a loop formed by including the mesh-shaped conductors 331 and 332 (cross section thereof) is formed by a conductor loop having a loop surface substantially perpendicular to the X axis and a conductor loop having a loop surface substantially perpendicular to the Y axis. Magnetic fluxes in substantially the X and Y directions are likely to be generated.
  • the overlapping region 333 of the mesh-shaped conductor 331 and the mesh-shaped conductor 332 continues in the X direction.
  • currents having different polarities flow through the mesh conductor 331 and the mesh conductor 332, so that the magnetic fields generated from the region 333 cancel each other. Therefore, generation of inductive noise near the region 333 can be suppressed.
  • the provision of the relay conductor 306 allows the mesh conductor 331, which is a Vss wiring, to be connected to the active element group 167 at a shortest distance or a short distance.
  • the mesh conductor 331 and the active element group 167 can be connected at a substantially shortest distance or a short distance.
  • the relay conductor 306 is divided into a plurality of parts, the current distribution in the conductor layer A and the current distribution in the conductor layer B are made substantially uniform and have opposite polarities. Therefore, the magnetic field generated from the conductor layer A and the magnetic field generated from the conductor layer B can be canceled each other. Therefore, in the thirteenth configuration example, it is possible to make it difficult to cause a current distribution difference between the Vdd wiring and the Vss wiring due to an external factor. Therefore, the sixteenth configuration example is suitable when the current distribution on the XY plane is complicated or when the impedance of the conductor connected to the mesh conductors 331 and 332 is different between the Vdd wiring and the Vss wiring.
  • the thirteenth configuration example may be rotated 90 degrees in the XY plane. Further, it may be rotated at any angle, not limited to 90 degrees. For example, it may be configured obliquely with respect to the X axis or the Y axis.
  • FIG. 41 shows, as a simulation result when the twelfth configuration example (FIG. 39) and the thirteenth configuration example (FIG. 40) are applied to the solid-state imaging device 100, a change in induced electromotive force that causes inductive noise in an image. Is shown. Note that the current conditions flowing in the twelfth and thirteenth configuration examples are the same as in the case shown in FIG.
  • the horizontal axis of FIG. 41 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L72 in FIG. 41A corresponds to the twelfth configuration example (FIG. 39), and a dotted line L1 corresponds to the first comparative example (FIG. 9).
  • the twelfth configuration example does not change the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example. Therefore, the twelfth configuration example can suppress inductive noise in an image output from the solid-state imaging device 100, as compared with the first comparative example.
  • this simulation result is a simulation result when the mesh conductor 321 is not connected to the active element group 167 and the mesh conductor 322 is not connected to the active element group 167.
  • the mesh-shaped conductor 321 and at least a part of the active element group 167 are connected to each other at a substantially shortest distance or a short distance through a conductor via or the like, or at least a part of the mesh-shaped conductor 322 and the active element group 167 are connected.
  • the connection is made at a shortest distance or a short distance via a conductor via or the like, the amount of current flowing through the mesh conductor 321 or the mesh conductor 322 gradually decreases according to the position. In such a case, there is a condition that the provision of the relay conductor 305 significantly reduces the voltage drop, the energy loss and the inductive noise to less than half.
  • the solid line L73 in B of FIG. 41 corresponds to the thirteenth configuration example (FIG. 40), and the dotted line L1 corresponds to the first comparative example (FIG. 9).
  • the thirteenth configuration example does not change the induced electromotive force generated in the Victim conductor loop as compared with the first comparative example. Therefore, the thirteenth configuration example can suppress inductive noise in an image output from the solid-state imaging device 100, as compared with the first comparative example.
  • this simulation result is a simulation result in the case where the mesh conductor 331 is not connected to the active element group 167 and the mesh conductor 332 is not connected to the active element group 167.
  • the mesh-shaped conductor 331 and at least a part of the active element group 167 are connected to each other at a substantially shortest distance or a short distance via a conductor via or the like, or at least a part of the mesh-shaped conductor 332 and the active element group 167 are connected.
  • the connection is made at the shortest distance or short distance via a conductor via or the like, the amount of current flowing through the mesh conductor 331 or the mesh conductor 332 gradually decreases according to the position. In such a case, there is a condition that the provision of the relay conductor 306 significantly reduces the voltage drop, the energy loss, and the inductive noise to less than half.
  • a thirteenth configuration example (FIG. 40) including the conductor layers A and B including conductors (mesh conductors 331 and 332) having a resistance value in the Y direction smaller than the resistance value in the X direction is a semiconductor.
  • An example in which the substrate is formed on a substrate will be described. However, the same applies to the case where the eleventh and twelfth configuration examples of the conductor layers A and B including the conductor whose resistance value in the Y direction is smaller than the resistance value in the X direction are formed on the semiconductor substrate.
  • the resistance in the Y direction of the conductors is smaller than the resistance value in the X direction. Easy to flow. Therefore, in order to minimize the voltage drop (IR-Drop) in the conductor of the thirteenth configuration example of the conductor layers A and B, a plurality of pads (electrodes) arranged on the semiconductor substrate must be arranged in a direction in which the resistance value is small. It is desirable to arrange them densely in the X direction, which is a direction in which the resistance value is higher than a certain Y direction, but they may be arranged more densely in the Y direction than in the X direction.
  • FIG. 42 is a plan view showing a first arrangement example in which pads are more densely arranged in the X direction than in the Y direction on the semiconductor substrate.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • FIG. 42A shows a case where pads are arranged on one side of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • B in FIG. 42 shows a case where pads are arranged on two sides facing each other in the Y direction of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • the dotted arrow in the figure shows an example of the direction of the current flowing therethrough, and a current loop 411 is generated by the current shown by the dotted arrow. The direction of the current indicated by the dotted arrow changes from moment to moment.
  • FIG. 42C shows a case where pads are arranged on three sides of a wiring region 400 where a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • FIG. 42D illustrates a case where pads are arranged on four sides of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • FIG. 42E shows the orientation of the thirteenth configuration example of the conductor layers A and B formed in the wiring region 400.
  • the pad 401 arranged in the wiring area 400 is connected to the Vdd wiring, and the pad 402 is, for example, a wiring (Vss wiring) connected to GND or a minus power supply.
  • the pads 401 and 402 each include one or a plurality of (two in FIG. 42) pads arranged adjacent to each other.
  • Pads 401 and 402 are arranged adjacent to each other.
  • the pad 401 composed of one pad and the pad 402 composed of one pad are arranged adjacent to each other, and the pad 401 composed of two pads and the pad 402 composed of two pads are arranged adjacent to each other.
  • the polarities of the pads 401 and 402 (the connection destination is the Vdd wiring or the Vss wiring) are reversed.
  • the number of pads 401 arranged in the wiring region 400 and the number of pads 402 are substantially the same.
  • the current distribution flowing through each of the conductor layers A and B formed in the wiring region 400 can be made substantially uniform and have opposite polarities, so that the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based thereon can be reduced. It can be effectively offset.
  • FIG. 43 is a plan view showing a second arrangement example in which pads are densely arranged in the X direction rather than the Y direction on the semiconductor substrate.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • FIG. 43A shows a case where pads are arranged on two sides of the wiring region 400 where a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed, which are opposed to each other in the Y direction.
  • the dotted arrow in the figure indicates the direction of the current flowing therethrough, and a current loop 412 is generated by the current indicated by the dotted arrow.
  • the direction of the current indicated by the dotted arrow changes from moment to moment.
  • FIG. 43B shows a case where pads are arranged on three sides of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • FIG. 43C shows a case where pads are arranged on four sides of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • FIG. 43D shows the orientation of the thirteenth configuration example of the conductor layers A and B formed in the wiring region 400.
  • the pad 401 arranged in the wiring area 400 is connected to the Vdd wiring, and the pad 402 is, for example, a wiring (Vss wiring) connected to GND or a minus power supply.
  • the pads 401 and 402 are composed of a plurality of pads (2 in FIG. 43) arranged adjacent to each other.
  • Pads 401 and 402 are arranged adjacent to each other.
  • the pad 401 composed of one pad and the pad 402 composed of one pad are arranged adjacent to each other, and the pad 401 composed of two pads and the pad 402 composed of two pads are arranged adjacent to each other.
  • the polarities of the pads 401 and 402 (the connection destination is the Vdd wiring or the Vss wiring) are reversed.
  • the number of pads 401 arranged in the wiring region 400 and the number of pads 402 are substantially the same.
  • the current distribution flowing through each of the conductor layers A and B formed in the wiring region 400 can be made substantially uniform and have opposite polarities, so that the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based thereon can be reduced. It can be effectively offset.
  • the polarities of the pads facing each other on the opposite side are the same. However, some of the pads facing each other on the opposite side may have opposite polarities.
  • a current loop 412 smaller than the current loop 411 shown in FIG. The size of the current loop affects the distribution range of the magnetic field, and the smaller the electric field loop, the narrower the distribution range of the magnetic field. Therefore, in the second arrangement example, the distribution range of the magnetic field is narrower than in the first arrangement example. Therefore, in the second arrangement example, the generated induced electromotive force and the inductive noise based thereon can be reduced as compared with the first arrangement example.
  • FIG. 44 is a plan view showing a third arrangement example in which pads are densely arranged in the X direction rather than the Y direction on the semiconductor substrate.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • FIG. 44 shows a case where pads are arranged on one side of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • FIG. 44B shows a case where pads are arranged on two sides of the wiring region 400 where a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed, which are opposed to each other in the Y direction.
  • the dotted arrow in the figure indicates the direction of the current flowing therethrough, and a current loop 413 is generated by the current indicated by the dotted arrow.
  • CC of FIG. 44 shows a case where pads are arranged on three sides of a wiring region 400 where a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • FIG. 44D illustrates a case where pads are arranged on four sides of a wiring region 400 in which a plurality of thirteenth configuration examples (FIG. 40) including the conductor layers A and B are formed.
  • E of FIG. 44 shows the orientation of the thirteenth configuration example of the conductor layers A and B formed in the wiring region 400.
  • the pad 401 arranged in the wiring area 400 is connected to the Vdd wiring, and the pad 402 is, for example, a wiring (Vss wiring) connected to GND or a minus power supply.
  • the polarity (the connection destination is a Vdd wiring or Vss wiring) of each pad that forms a pad group composed of a plurality of (two in FIG. 44) pads arranged adjacent to each other is changed.
  • the polarity is reversed.
  • the number of pads 401 arranged on one side or all sides of the wiring region 400 and the number of pads 402 are substantially the same.
  • the pads facing each other on the opposite side have the same polarity.
  • some of the pads facing each other on opposite sides may have opposite polarities.
  • the third arrangement example can reduce the induced electromotive force generated and the inductive noise based on the induced electromotive force as compared with the second arrangement example.
  • FIG. 45 is a plan view showing another example of the conductor forming the conductor layers A and B.
  • FIG. 45 is a plan view illustrating an example of a conductor having different resistance values in the Y direction and the X direction.
  • a to C in FIG. 45 show examples in which the resistance value in the Y direction is smaller than the resistance value in the X direction
  • D to F in FIG. 45 show that the resistance value in the X direction is smaller than the resistance value in the Y direction.
  • An example is shown.
  • FIG. 45 shows a mesh-shaped conductor in which the conductor width WX in the X direction is equal to the conductor width WY in the Y direction, and the gap width GX in the X direction is smaller than the gap width GY in the Y direction.
  • FIG. 45B shows a mesh-shaped conductor in which the conductor width WX in the X direction is wider than the conductor width WY in the Y direction, and the gap width GX in the X direction is smaller than the gap width GY in the Y direction.
  • 45C shows a portion in the X direction having the conductor width WX in the X direction and the conductor width WY in the Y direction being equal, the gap width GX in the X direction being equal to the gap width GY in the Y direction, and having the conductor width WY.
  • the mesh conductor has a hole in a region that does not intersect with a long portion in the Y direction having a conductor width WX.
  • FIG. 45 shows a mesh-shaped conductor in which the conductor width WX in the X direction is equal to the conductor width WY in the Y direction, and the gap width GX in the X direction is wider than the gap width GY in the Y direction.
  • FIG. 45E shows a mesh-shaped conductor in which the conductor width WX in the X direction is smaller than the conductor width WY in the Y direction, and the gap width GX in the X direction is larger than the gap width GY in the Y direction.
  • the conductor width WX in the X direction and the conductor width WY in the Y direction are equal, the gap width GX in the X direction is equal to the gap width GY in the Y direction, and the long portion in the Y direction having the conductor width WX,
  • the mesh conductor has a hole in a region that does not intersect with a long portion in the X direction having a conductor width WY.
  • the resistance value in the Y direction as shown in A to C in FIG. 45 is smaller than the resistance value in the X direction.
  • the resistance value in the X direction as shown in D to F in FIG. When a conductor that is small and easily flows a current in the X direction is formed in the wiring region 400, the current is easily diffused in the X direction, and the magnetic field in the vicinity of the pad arranged on the side of the wiring region 400 is hardly concentrated. The effect of suppressing the generation of inductive noise can be expected.
  • FIG. 46 is a diagram showing a modification in which the conductor period in the X direction of the second configuration example (FIG. 15) of the conductor layers A and B is reduced by a factor of two and the effect thereof.
  • 46A shows a second configuration example of the conductor layers A and B
  • FIG. 46B shows a modification of the second configuration example of the conductor layers A and B.
  • CC of FIG. 46 shows a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification shown in FIG. 46B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 46 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the solid line L81 in C of FIG. 46 corresponds to the modification shown in B of FIG. 46
  • the dotted line L21 corresponds to the second configuration example (FIG. 15).
  • the variation of the induced electromotive force generated in the Victim conductor loop is slightly smaller in the modified example than in the second configuration example. Therefore, it can be seen that this modification can slightly reduce inductive noise as compared with the second configuration example.
  • FIG. 47 is a diagram showing a modification example in which the conductor period in the X direction of the fifth configuration example of the conductor layers A and B (FIG. 26) is reduced by half, and the effect thereof.
  • 47A shows a fifth configuration example of the conductor layers A and B
  • FIG. 47B shows a modification example of the fifth configuration example of the conductor layers A and B.
  • CC of FIG. 47 illustrates a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 47B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 47 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L82 in C of FIG. 47 corresponds to the modification shown in B of FIG. 47, and a dotted line L53 corresponds to the fifth configuration example (FIG. 26).
  • the variation of the induced electromotive force generated in the Victim conductor loop is very small in this modified example as compared with the fifth configuration example. Therefore, it can be seen that this modified example can further suppress inductive noise as compared with the fifth configuration example.
  • FIG. 48 is a diagram showing a modification in which the conductor period in the X direction of the sixth configuration example (FIG. 27) of the conductor layers A and B is modified by a factor of two and the effect thereof.
  • 48A shows a sixth configuration example of the conductor layers A and B
  • FIG. 48B shows a modification of the sixth configuration example of the conductor layers A and B.
  • CC of FIG. 48 illustrates a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 48B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 48 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L83 in C of FIG. 48 corresponds to the modified example shown in B of FIG. 48, and a dotted line L54 corresponds to the sixth configuration example (FIG. 27).
  • this variation has less change in the induced electromotive force generated in the Victim conductor loop than the sixth configuration example. Therefore, it can be seen that this modification can further suppress inductive noise as compared with the sixth configuration example.
  • FIG. 49 is a diagram showing a modification of the second configuration example of the conductor layers A and B (FIG. 15) in which the conductor period in the Y direction is reduced by half, and the effect thereof.
  • 49A shows a second configuration example of the conductor layers A and B
  • FIG. 49B shows a modification of the second configuration example of the conductor layers A and B.
  • CC of FIG. 49 illustrates a change in the induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 49B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 49 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the solid line L111 in C of FIG. 49 corresponds to the modification shown in B of FIG. 49
  • the dotted line L21 corresponds to the second configuration example.
  • the change in the induced electromotive force generated in the Victim conductor loop is slightly smaller than in the second configuration example. Therefore, it can be seen that this modification can slightly reduce inductive noise as compared with the second configuration example.
  • FIG. 50 is a diagram showing a modification in which the conductor period in the Y direction of the fifth configuration example of the conductor layers A and B (FIG. 26) is reduced by a factor of two and the effect thereof.
  • 50A shows a fifth configuration example of the conductor layers A and B
  • FIG. 50B shows a modification of the fifth configuration example of the conductor layers A and B.
  • ⁇ Circle around (C) ⁇ in FIG. 50 shows, as a simulation result when the modification shown in FIG. 50 (B) is applied to the solid-state imaging device 100, a change in induced electromotive force that causes inductive noise in an image. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 50 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the solid line L112 in C of FIG. 50 corresponds to the modification shown in B of FIG. 50
  • the dotted line L53 corresponds to the fifth configuration example.
  • the variation of the induced electromotive force generated in the Victim conductor loop is very small in this modified example as compared with the fifth configuration example. Therefore, it can be seen that this modified example can further suppress inductive noise as compared with the fifth configuration example.
  • FIG. 51 is a diagram showing a modification in which the conductor period in the Y direction of the sixth configuration example of the conductor layers A and B (FIG. 27) is modified by a factor of two, and the effect thereof.
  • 51A shows a sixth configuration example of the conductor layers A and B
  • FIG. 51B shows a modification of the sixth configuration example of the conductor layers A and B.
  • FIG. 51 shows a change in the induced electromotive force that causes inductive noise in an image as a simulation result when the modified example shown in FIG. 51B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 51 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L113 in C of FIG. 51 corresponds to the modification shown in B of FIG. 51, and a dotted line L54 corresponds to the sixth configuration example.
  • this variation has less change in the induced electromotive force generated in the Victim conductor loop than the sixth configuration example. Therefore, it can be seen that this modification can further suppress inductive noise as compared with the sixth configuration example.
  • FIG. 52 is a diagram showing a modification in which the conductor width in the X direction of the second configuration example of the conductor layers A and B (FIG. 15) is doubled, and the effect thereof.
  • 52A shows a second configuration example of the conductor layers A and B
  • FIG. 52B shows a modification of the second configuration example of the conductor layers A and B.
  • FIG. 52C of FIG. 52 illustrates a change in the induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 52B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 52 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L121 in C of FIG. 52 corresponds to the modification shown in B of FIG. 52
  • a dotted line L21 corresponds to the second configuration example.
  • the change in the induced electromotive force generated in the Victim conductor loop is slightly smaller than in the second configuration example. Therefore, it can be seen that this modification can slightly reduce inductive noise as compared with the second configuration example.
  • FIG. 53 is a diagram showing a modification of the fifth configuration example of the conductor layers A and B (FIG. 26) in which the conductor width in the X direction is doubled and the effect thereof.
  • 53A shows a fifth configuration example of the conductor layers A and B
  • FIG. 53B shows a modification example of the fifth configuration example of the conductor layers A and B.
  • CC of FIG. 53 illustrates a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 53B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 53 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • the solid line L122 in C of FIG. 53 corresponds to the modification shown in B of FIG. 53
  • the dotted line L53 corresponds to the fifth configuration example.
  • the variation of the induced electromotive force generated in the Victim conductor loop is very small in this modified example as compared with the fifth configuration example. Therefore, it can be seen that this modified example can further suppress inductive noise as compared with the fifth configuration example.
  • FIG. 54 is a diagram showing a modification of the sixth configuration example of the conductor layers A and B (FIG. 27) in which the conductor width in the X direction is doubled, and the effect thereof.
  • 54A shows a sixth configuration example of the conductor layers A and B
  • FIG. 54B shows a modification of the sixth configuration example of the conductor layers A and B.
  • FIG. 54C illustrates a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 54B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 54 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L123 in C of FIG. 54 corresponds to the modification shown in B of FIG. 54
  • a dotted line L54 corresponds to the sixth configuration example.
  • FIG. 55 is a diagram showing a modification in which the conductor width in the Y direction of the second configuration example of the conductor layers A and B (FIG. 15) is doubled, and the effect thereof.
  • 55A shows a second configuration example of the conductor layers A and B
  • FIG. 55B shows a modification of the second configuration example of the conductor layers A and B.
  • FIG. 55C of FIG. 55 illustrates a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 55B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 55 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L131 in C of FIG. 55 corresponds to the modification shown in B of FIG. 55
  • a dotted line L21 corresponds to the second configuration example.
  • the change in the induced electromotive force generated in the Victim conductor loop is slightly smaller than in the second configuration example. Therefore, it can be seen that this modification can slightly reduce inductive noise as compared with the second configuration example.
  • FIG. 56 is a diagram showing a modification of the fifth configuration example of the conductor layers A and B (FIG. 26) in which the conductor width in the Y direction is doubled, and the effect thereof.
  • 56A shows a fifth configuration example of the conductor layers A and B
  • FIG. 56B shows a modification example of the fifth configuration example of the conductor layers A and B.
  • FIG. 56C of FIG. 56 illustrates a change in induced electromotive force that causes inductive noise in an image as a simulation result when the modification illustrated in FIG. 56B is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 56 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L132 in C of FIG. 56 corresponds to the modification shown in B of FIG. 56
  • a dotted line L53 corresponds to the fifth configuration example.
  • this variation has a very small change in the induced electromotive force generated in the Victim conductor loop as compared with the fifth configuration example. Therefore, it can be seen that this modified example can further suppress inductive noise as compared with the fifth configuration example.
  • FIG. 57 is a diagram showing a modification in which the conductor width in the Y direction of the sixth configuration example of the conductor layers A and B (FIG. 27) is doubled, and the effect thereof.
  • FIG. 57A shows a sixth configuration example of the conductor layers A and B
  • FIG. 57B shows a modification of the sixth configuration example of the conductor layers A and B.
  • ⁇ Circle around (C) ⁇ in FIG. 57 shows a change in the induced electromotive force that causes inductive noise in an image as a simulation result when the modification shown in FIG. 57 (B) is applied to the solid-state imaging device 100. Note that the conditions of the current flowing in this modification are the same as those in the case shown in FIG.
  • the horizontal axis in FIG. 57 indicates the X-axis coordinate of the image, and the vertical axis indicates the magnitude of the induced electromotive force.
  • a solid line L133 in C of FIG. 57 corresponds to the modification shown in B of FIG. 57
  • a dotted line L54 corresponds to the sixth configuration example.
  • this modified example has less change in the induced electromotive force generated in the Victim conductor loop than the sixth configuration example. Therefore, it can be seen that this modification can further suppress inductive noise as compared with the sixth configuration example.
  • FIG. 58 is a plan view showing a modified example of the mesh-shaped conductor applicable to each configuration example of the conductor layers A and B described above.
  • AA of FIG. 58 is a simplified illustration of the shape of the mesh-shaped conductor employed in each configuration example of the conductor layers A and B described above.
  • the gap region is rectangular, and each rectangular gap region is linearly arranged in the X direction and the Y direction.
  • BB of FIG. 58 shows a simplified first modified example of the mesh-shaped conductor.
  • the gap regions are rectangular, and the gap regions are linearly arranged in the X direction and are shifted from each other in the Y direction.
  • CC in FIG. 58 shows a simplified second modified example of the mesh conductor.
  • the gap regions are diamond-shaped, and each gap region is linearly arranged in an oblique direction.
  • D in FIG. 58 is a simplified illustration of a third modification of the mesh conductor.
  • the gap region is a circle or a polygon other than a rectangle (octagon in the case of D in FIG. 58), and each gap region is linearly arranged in the X direction and the Y direction. Is done.
  • EE of FIG. 58 shows a simplified fourth modified example of the mesh conductor.
  • the gap region is a circle or a polygon other than a rectangle (octagon in the case of E in FIG. 58), and each gap region is linearly arranged in the X direction. In the direction, they are displaced from one step to another.
  • F in FIG. 58 is a simplified illustration of a fifth modification of the mesh conductor.
  • the gap region is a circle or a polygon other than a rectangle (octagon in the case of F in FIG. 58), and each gap region is linearly arranged in an oblique direction.
  • the shape of the mesh conductor applicable to each configuration example of the conductor layers A and B is not limited to the modified example shown in FIG. 58, and may be any mesh shape.
  • a planar conductor or a mesh conductor is employed in each configuration example of the conductor layers A and B.
  • a mesh-shaped conductor (lattice-shaped conductor) has a periodic wiring structure in the X direction and the Y direction. Therefore, if a mesh-shaped conductor having a basic periodic structure that is a unit of the periodic structure (for one period) is designed, the basic periodic structure is repeatedly arranged in the X direction and the Y direction to use a linear conductor.
  • the wiring layout can be easily designed as compared with the above. In other words, when the mesh conductor is used, the layout flexibility is improved as compared with the case where the linear conductor is used. Therefore, the man-hour, time, and cost required for the layout design can be reduced.
  • FIG. 59 simulates a design man-hour when designing a circuit wiring layout satisfying a predetermined condition using a linear conductor and a design man-hour when designing using a mesh-shaped conductor (lattice-shaped conductor). It is a figure showing a result.
  • the design man-hour when designing using a linear conductor is 100%
  • the design man-hour when designing using a mesh conductor is about 40%. It can be seen that the man-hour can be reduced.
  • FIG. 60 is a diagram illustrating a voltage change when a DC current flows in the Y direction under the same conditions for conductors of the same material and different shapes arranged on the XY plane.
  • AA of FIG. 60 corresponds to a linear conductor
  • B of FIG. 60 corresponds to a mesh conductor
  • C of FIG. 60 corresponds to a planar conductor. Comparing A, B, and C in FIG. 60, it can be seen that the change in voltage is greatest for the linear conductor, then for the mesh conductor, and then for the planar conductor.
  • FIG. 61 is a graph showing the voltage drop of the mesh conductor and the sheet conductor relatively as a graph, with the voltage drop of the linear conductor shown in FIG.
  • the planar conductor and the mesh conductor can reduce the voltage drop (IR-Drop) that can be a fatal obstacle to driving of the semiconductor device, as compared with the linear conductor.
  • planar conductors cannot be manufactured in current semiconductor substrate processing processes. Therefore, it is practical to adopt a configuration example in which mesh conductors are used for both the conductor layers A and B. However, this is not the case when the semiconductor substrate processing process has evolved and a planar conductor can be manufactured.
  • the uppermost layer metal and the lowermost layer metal may be able to produce a planar conductor.
  • the conductors (plane conductors or mesh conductors) forming the conductor layers A and B may generate not only inductive noise but also capacitive noise with respect to the Victim conductor loop including the signal line 132 and the control line 133. Conceivable.
  • the capacitive noise means that when a voltage is applied to a conductor forming the conductor layers A and B, the signal line 132 or the control line 133 is formed by capacitive coupling between the conductor and the signal line 132 or the control line 133. This means that a voltage is generated on the line 133 and a change in the applied voltage causes voltage noise on the signal line 132 and the control line 133. This voltage noise becomes noise of the pixel signal.
  • the magnitude of the capacitive noise is considered to be substantially proportional to the capacitance and voltage between the conductors forming the conductor layers A and B and the wiring such as the signal line 132 and the control line 133.
  • the overlapping area of two conductors (one may be a conductor and the other may be a wiring) is S, the distance between the two conductors is d and they are arranged in parallel, and the dielectric constant ⁇ between the conductors
  • FIG. 62 is a diagram for explaining a difference in capacitance between conductors having the same material but different shapes arranged on the XY plane and other conductors (wirings).
  • 62A shows a linear conductor that is long in the Y direction and wirings 501 and 502 (in the signal line 132 and the control line 133) that are linearly formed in the Y direction at intervals from the linear conductor in the Z direction. (Corresponding). However, the wiring 501 entirely overlaps the conductor region of the linear conductor, but the wiring 502 entirely overlaps the gap region of the linear conductor and does not have an area overlapping the conductor region.
  • 62B shows a mesh-shaped conductor and wirings 501 and 502 formed linearly in the Y-direction at intervals from the mesh-shaped conductor in the Z-direction.
  • the wiring 501 entirely overlaps the conductor region of the mesh conductor, but the wiring 502 substantially overlaps the conductor region of the mesh conductor.
  • 62C shows a planar conductor and wirings 501 and 502 formed linearly in the Y direction at intervals from the planar conductor in the Z direction. However, the wirings 501 and 502 entirely overlap the conductive region of the planar conductor.
  • the conductors (straight conductor, mesh conductor, or planar conductor) and the capacitance of the wiring 501, and the conductors (straight conductor, mesh conductor, or planar conductor) and the wiring in A, B, and C of FIG.
  • the straight conductor is the largest, followed by the mesh conductor and the planar conductor.
  • mesh conductors and sheet conductors have smaller capacitance differences between conductors and wiring due to differences in wiring XY coordinates than linear conductors. Can be smaller. Therefore, noise of a pixel signal due to capacitive noise can be suppressed.
  • a mesh conductor is used.
  • the mesh conductor can be expected to have an effect of reducing radiated noise.
  • the radiated noise includes radiated noise (unnecessary radiation) from the inside to the outside of the solid-state imaging device 100 and radiated noise (transmitted noise) from the outside to the inside of the solid-state imaging device 100.
  • the conductor period of the mesh conductor affects the frequency band of radiated noise that can be reduced by the mesh conductor, the conductor layers A and B have different conductor periods. Radiated noise in a wider frequency band can be reduced as compared with the case where mesh conductors having the same conductor frequency are used.
  • Configuration example with different drawers> by the way, for example, when the wiring layer 165A that is the conductor layer A or the wiring layer 165B that is the conductor layer B is connected to the pad 401 or 402, as shown in FIGS. A wiring lead portion for connection is provided.
  • the wiring lead portion is usually formed with a narrow wiring width according to the size of the pad.
  • the wiring layer 165A (conductor layer A) is divided into a main conductor 165Aa and a lead conductor 165Ab.
  • the main conductor part 165Aa is a part whose main purpose is to shield hot carrier emission from the active element group 167 and to suppress generation of inductive noise, and has a larger area than the lead conductor part 165Ab.
  • the lead conductor portion 165Ab is a portion mainly connecting the main conductor portion 165Aa and the pad 402 and supplying a predetermined voltage such as GND or a negative power supply (Vss) to the main conductor portion 165Aa.
  • the length (width) of at least one of the lead conductor portion 165Ab in the X direction (first direction) or the Y direction (second direction) is shorter (narrower) than the length (width) of the main conductor portion 165Aa.
  • the connection portion between the main conductor portion 165Aa and the lead conductor portion 165Ab indicated by a dashed line in FIG. 63A is referred to as a joint portion.
  • the wiring layer 165B (conductor layer B) is divided into a main conductor portion 165Ba and a lead conductor portion 165Bb as shown in FIG.
  • the main conductor portion 165Ba is a portion whose main purpose is to shield hot carrier emission from the active element group 167 and to suppress generation of inductive noise, and has a larger area than the lead conductor portion 165Bb.
  • the lead conductor portion 165Bb is a portion whose main purpose is to connect the main conductor portion 165Ba and the pad 401 and supply a predetermined voltage such as a positive power supply (Vdd) to the main conductor portion 165Ba.
  • Vdd positive power supply
  • the length (width) of at least one of the lead conductor portion 165Bb in the X direction (first direction) or the Y direction (second direction) is shorter (narrower) than the length (width) of the main conductor portion 165Ba.
  • a connection portion between the main conductor portion 165Ba and the lead conductor portion 165Bb indicated by a dashed line in B of FIG. 63 is referred to as a joint portion.
  • main conductor portion 165Aa and the main conductor portion 165Ba are collectively referred to without distinguishing the wiring layer 165A (conductor layer A) and the wiring layer 165B (conductor layer B), and also, the lead conductor portion 165Ab and the lead conductor portion 165Bb.
  • a main conductor 165a and a lead conductor 165b are collectively referred to as a main conductor 165a and a lead conductor 165b, respectively.
  • FIG. 63 shows an example in which the pad 401 and the pad 402 have substantially the same shape and are arranged at substantially the same position, but the present invention is not limited to this.
  • the pad 401 and the pad 402 may have different shapes from each other, or may be arranged at different positions from each other.
  • the pad 401 and the pad 402 may be configured to have smaller dimensions than the example shown in FIG. 63, may be configured not to be in contact with each other in the wiring layer 165A, and may be configured to be not in contact with each other in the wiring layer 165B. It may be configured so as not to be provided, or may be provided in plurality.
  • FIG. 63 shows an example in which the end positions in the Y direction of the main conductor 165Aa and the lead conductor 165Ab are substantially the same, but this is not a limitation.
  • the main conductor portion 165Aa and the lead conductor portion 165Ab may be configured such that the end positions do not match.
  • FIG. 63 shows an example in which the end positions in the Y direction of the main conductor portion 165Ba and the lead conductor portion 165Bb are substantially the same, but this is not restrictive.
  • the main conductor portion 165Ba and the lead conductor portion 165Bb may be configured such that the end positions do not match.
  • the relationship between the shapes and positions of the main conductor portion 165a and the lead conductor portion 165b and the relationship between the pads 401 and 402 is the same for each configuration example described below.
  • both the main conductor portion 165Aa and the lead conductor portion 165Ab are made of a planar conductor without distinction between the main conductor portion 165Aa and the lead conductor portion 165Ab. And the same wiring pattern such as a mesh conductor.
  • both the main conductor 165Ba and the lead conductor 165Bb are formed of the same wiring pattern such as a planar conductor or a mesh conductor without distinction between the main conductor 165Ba and the lead conductor 165Bb. Had been formed.
  • FIG. 64 illustrates an example in which the eleventh configuration example illustrated in FIG. 36 is applied to the wiring layers 165A and 165B using different wiring patterns, as an example of the above-described first to thirteenth configuration examples. I have.
  • AA in FIG. 64 shows a conductor layer A (wiring layer 165A), and B in FIG. 64 shows a conductor layer B (wiring layer 165B).
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the mesh-shaped conductor 311 of the conductor layer A shown in FIG. 36A is an example in which the conductor width WXA in the X direction is wider than the gap width GXA.
  • the mesh conductor 811 of the conductor layer A in FIG. 64A has a shape in which the conductor width WXA in the X direction is smaller than the gap width GXA.
  • the mesh conductor 311 shown in FIG. 36A has an example in which the conductor width WYA is smaller than the gap width GYA, but the mesh conductor of the conductor layer A in FIG. 811 is a shape in which the conductor width WYA is wider than the gap width GYA.
  • the mesh-like conductor 311 of the conductor layer A shown in FIG. 36A has an example in which the conductor width WYA and the conductor width WXA are substantially the same, but the mesh-like conductor 811 of the conductor layer A shown in FIG. Has a shape in which the conductor width WYA is wider than the conductor width WXA.
  • the same pattern is periodically arranged with the conductor period FXA in the X direction in both the main conductor portion 165Aa and the lead conductor portion 165Ab.
  • the same pattern is periodically arranged at the conductor period FYA.
  • the ratio of the gap width GXB to the conductor width WXB in the X direction of the mesh conductor 812 of the conductor layer B in FIG. 64B (gap width GXB / conductor width WXB) is shown in FIG.
  • the meshed conductor 312 of the conductor layer B has a shape larger than the ratio of the gap width GXB to the conductor width WXB in the X direction (gap width GXB / conductor width WXB).
  • the difference between the conductor width WXB and the gap width GXB is larger than that of the mesh conductor 312 of the conductor layer B shown in FIG. ing.
  • the ratio of the gap width GYB to the conductor width WYB of the mesh conductor 812 of the conductor layer B of FIG. 64B is the same as that of the conductor layer B shown in FIG.
  • the ratio is smaller than the ratio of the gap width GYB to the conductor width WYB of the mesh conductor 312 (gap width GYB / conductor width WYB).
  • the mesh conductor 312 of the conductor layer B shown in FIG. 36B has an example in which the conductor width WYB and the conductor width WXB are substantially the same, but the mesh conductor 812 of the conductor layer B in FIG.
  • FIG. 64 shows a state in which the conductor layers A and B shown in FIGS. 64A and 64B respectively are viewed from the conductor layer A side (photodiode 141 side).
  • FIG. 64C the region of the conductor layer B that is hidden by overlapping with the conductor layer A is not shown.
  • At least one of the conductor layer A and the conductor layer B covers the active element group 167, so that hot carrier emission from the active element group 167 is performed. Can be shielded, and generation of inductive noise can be suppressed.
  • the main conductor portion 165Aa and the lead conductor portion 165Ab are formed with the same wiring pattern without particularly distinguishing the wiring layer 165A (conductor layer A).
  • the wiring layer 165B (conductor layer B) is an example in which the main conductor 165Ba and the lead conductor 165Bb are formed with the same wiring pattern without distinction.
  • the lead conductor portion 165b is formed with a smaller area than the main conductor portion 165a, it is a portion where the current is concentrated, so that the wiring resistance is reduced or the current is easily diffused in the main conductor portion 165a. It is desirable.
  • the wiring pattern of the lead conductor portion 165Ab is changed to a wiring pattern different from that of the main conductor portion 165Aa, and the wiring layer 165B (conductor layer B) is also provided with the wiring pattern of the lead conductor portion 165Bb.
  • the wiring pattern is a wiring pattern different from that of the main conductor 165Ba will be described.
  • FIG. 65 shows a fourteenth configuration example of the conductor layers A and B.
  • 65A shows the conductor layer A
  • FIG. 65B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the fourteenth configuration example is composed of a mesh conductor 821Aa of the main conductor portion 165Aa and a mesh conductor 821Ab of the lead conductor portion 165Ab, as shown in FIG.
  • the mesh conductors 821Aa and 821Ab are, for example, wires (Vss wires) connected to GND or a minus power supply.
  • the mesh-shaped conductor 821Aa of the main conductor portion 165Aa has a conductor width WXAa and a gap width GXAa in the X direction, and the same pattern is periodically arranged with a conductor period FXAa. It has a WYAa and a gap width GYAa, and is configured such that the same pattern is periodically arranged at a conductor period FYAa. Therefore, the mesh-shaped conductor 821Aa has a shape including a repetitive pattern in which a predetermined basic pattern is repeatedly arranged at a conductor cycle in at least one of the X direction and the Y direction.
  • the mesh-shaped conductor 821Ab of the lead conductor 165Ab has a conductor width WXAb and a gap width GXAb in the X direction, and the same pattern is periodically arranged with a conductor period FXAb. It has WYAb and gap width GYAb. Therefore, the mesh-shaped conductor 821Ab has a shape including a repetitive pattern in which a predetermined basic pattern is repeatedly arranged at a conductor cycle in at least one of the X direction and the Y direction.
  • the corresponding conductor width WXA, gap width GXA, conductor width WYA, and gap width GYA of the mesh conductor 821Aa of the main conductor portion 165Aa and the mesh conductor 821Ab of the lead conductor portion 165Ab are compared, at least one One of them has different values, and the repetition pattern of the reticulated conductor 821Ab of the lead conductor portion 165Ab is different from the repetition pattern of the reticulated conductor 821Aa of the main conductor portion 165Aa.
  • the total length LAa of the mesh conductor 821Aa of the main conductor 165Aa in the Y direction is equal to the mesh conductor 821Ab.
  • the mesh conductor 821Ab of the lead conductor portion 165Ab has a larger voltage drop (particularly, IR-Drop) because the current concentrates more locally than the mesh conductor 821Aa of the main conductor portion 165Aa.
  • the repetitive pattern of the mesh-shaped conductor 821Ab of the lead conductor 165Ab has a shape in which current flows at least in the first direction with the X direction toward the main conductor 165Aa as the first direction.
  • the conductor width (wiring width) WYAb in the orthogonal second direction (Y direction) is formed larger than the conductor width (wiring width) WYAa of the mesh-shaped conductor 821Aa of the main conductor portion 165Aa in the second direction.
  • the conductor width WYAb is larger than the conductor width WYAa.
  • the present invention is not limited thereto.
  • the conductor width WXAb may be formed larger than the conductor width WXAa. As a result, the wiring resistance of the mesh conductor 821Ab can be reduced, so that the voltage drop can be further improved.
  • At least a part of the mesh-shaped conductor 821Aa of the main conductor portion 165Aa has a pattern (shape) in which current easily flows in the Y direction (second direction) than in the X direction (first direction).
  • the wiring width (conductor width WXAa, conductor width WYAa) and the wiring interval (gap width GXAa, gap width GYAa) are different, so that the wiring resistance in the Y direction is smaller than in the X direction. I have.
  • the current is easily diffused in the Y direction, so that the electrode concentration around the junction between the main conductor 165Aa and the lead-out conductor 165Ab is increased. Can be reduced, and inductive noise can be further improved.
  • the conductor layer B in the fourteenth configuration example is composed of a mesh conductor 822Ba of the main conductor 165Ba and a mesh conductor 822Bb of the lead conductor 165Bb, as shown in FIG. 65B.
  • the mesh conductor 822Ba and the mesh conductor 822Bb are, for example, wires (Vdd wires) connected to a positive power supply.
  • the mesh-shaped conductor 822Ba of the main conductor portion 165Ba has a conductor width WXBa and a gap width GXBa in the X direction, and the same pattern is periodically arranged with a conductor period FXBa. It has WYBa and a gap width GYBa, and has the same pattern periodically arranged with a conductor period FYBa. Therefore, the mesh conductor 822Ba has a shape including a repetitive pattern in which a predetermined basic pattern is repeatedly arranged at a conductor cycle in at least one of the X direction and the Y direction.
  • the mesh-shaped conductor 822Bb of the lead conductor portion 165Bb has a conductor width WXBb and a gap width GXBb in the X direction, and is formed by periodically arranging the same pattern at a conductor period FXBb. It has WYBb and gap width GYBb. Therefore, the mesh conductor 822Bb has a shape including a repetitive pattern in which a predetermined basic pattern is repeatedly arranged at a conductor cycle in at least one of the X direction and the Y direction.
  • the corresponding conductor width WXB, gap width GXB, conductor width WYB, and gap width GYB of the mesh conductor 822Ba of the main conductor 165Ba and the mesh conductor 822Bb of the lead conductor 165Bb are compared, at least one One is a different value, and the repetition pattern of the reticulated conductor 822Bb of the lead conductor portion 165Bb is different from the repetition pattern of the reticulated conductor 822Ba of the main conductor portion 165Ba.
  • the total length LBa of the mesh conductor 822Ba of the main conductor 165Ba in the Y direction is equal to the mesh conductor 822Bb.
  • the mesh conductor 822Bb of the lead conductor portion 165Bb has a larger voltage drop (particularly, IR-Drop) because the current concentrates more locally than the mesh conductor 822Ba of the main conductor portion 165Ba.
  • the repetitive pattern of the reticulated conductor 822Bb of the lead conductor portion 165Bb has a shape in which current flows at least in the first direction with the X direction toward the main conductor portion 165Ba as the first direction.
  • the conductor width (wiring width) WYBb in the orthogonal second direction (Y direction) is formed larger than the conductor width (wiring width) WYBa of the mesh conductor 822Ba of the main conductor portion 165Ba in the second direction.
  • the conductor width WYBb is larger than the conductor width WYBa
  • the present invention is not limited thereto.
  • the conductor width WXBb may be formed larger than the conductor width WXBa.
  • the wiring resistance of the mesh conductor 822Bb can be reduced, so that the voltage drop can be further improved.
  • At least a part of the mesh-shaped conductor 822Ba of the main conductor portion 165Ba has a pattern (shape) in which current can flow more easily in the Y direction (second direction) than in the X direction (first direction).
  • the wiring width (conductor width WXBa, conductor width WYBa) and the wiring interval (gap width GXBa, gap width GYBa) are different, so that the wiring resistance in the Y direction is smaller than in the X direction. I have.
  • the current is easily diffused in the Y direction, so that the electrode concentration around the junction between the main conductor 165Ba and the lead-out conductor 165Bb is increased. Can be reduced, and inductive noise can be further improved.
  • the repetition pattern of the reticulated conductor 821Ab of the lead conductor portion 165Ab is replaced by the repetition pattern of the reticulated conductor 821Aa of the main conductor portion 165Aa.
  • the wiring resistance of the lead conductor 165Ab can be reduced, and the voltage drop can be further improved.
  • the repetition pattern of the mesh conductor 822Bb of the lead conductor portion 165Bb is formed with a pattern different from the repetition pattern of the mesh conductor 822Ba of the main conductor portion 165Ba.
  • FIGS. 66 to 68 show first to third modifications of the fourteenth configuration example. Note that A to C in FIGS. 66 to 68 correspond to A to C in FIG. 65, respectively, and are denoted by the same reference numerals. Therefore, description of common parts will be appropriately omitted, and different parts will be described.
  • the joint between the main conductor 165Aa and the lead conductor 165Ab is located on the rectangular side surrounding the outer periphery of the main conductor 165Aa. Although it was arranged, it is not limited to this.
  • the main conductor 165Aa and the lead conductor 165Ab are connected such that the mesh conductor 821Ab of the lead conductor 165Ab enters the inside of the rectangle surrounding the outer periphery of the main conductor 165Aa. May be done.
  • the main conductor 165Aa and the lead conductor 165Ab may be connected so that only the main conductor 165Aa enters the inside of the rectangle surrounding the outer periphery of the main conductor 165Aa.
  • the mesh-shaped conductor 821Ab of the lead conductor portion 165Ab of FIG. 67A extends so that the upper one of the two wires having the conductor width WYAb enters the rectangle surrounding the outer periphery of the main conductor portion 165Aa.
  • the mesh-shaped conductor 821Ab of the lead conductor portion 165Ab of FIG. 68A extends so that the lower wiring enters the inside of the rectangle surrounding the outer periphery of the main conductor portion 165Aa.
  • the main conductor 165Ba and the lead conductor 165Bb are connected such that the mesh conductor 822Bb of the lead conductor 165Bb enters the inside of the rectangle surrounding the outer periphery of the main conductor 165Ba. May be done.
  • some of the plurality of wires having a conductor width WYBb extending toward the main conductor portion 165Ba of the mesh conductor 822Bb of the lead conductor portion 165Bb.
  • the main conductor 165Ba and the lead conductor 165Bb may be connected so that only the main conductor 165Ba enters the inside of the rectangle surrounding the outer periphery of the main conductor 165Ba.
  • 67B extends so that the upper one of the two wires having the conductor width WYBb enters the inside of the rectangle surrounding the outer periphery of the main conductor portion 165Ba.
  • the mesh-shaped conductor 822Bb of the lead conductor portion 165Bb of FIG. 68B extends so that the lower wiring enters the inside of the rectangle surrounding the outer periphery of the main conductor portion 165Ba.
  • the shape of the portion where the main conductor 165a and the lead conductor 165b are connected may be complicated.
  • the mesh conductor 821Ab of the lead conductor 165Ab enters the inside of the rectangle surrounding the outer periphery of the main conductor 165Aa.
  • the mesh conductor 821Aa of the main conductor part 165Aa may extend outside the rectangle surrounding the outer periphery of the main conductor part 165Aa and enter the lead conductor part 165Ab.
  • the mesh-shaped conductor 822Ba of the main conductor 165Ba may extend outside the rectangle surrounding the outer periphery of the main conductor 165Ba, and may enter the lead conductor 165Bb.
  • FIG. 69 shows a fifteenth configuration example of the conductor layers A and B.
  • 69A shows the conductor layer A
  • FIG. 69B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A in the fifteenth configuration example is composed of a mesh conductor 831Aa of the main conductor portion 165Aa and a mesh conductor 831Ab of the lead conductor portion 165Ab, as shown in FIG.
  • the mesh conductors 831Aa and 831Ab are, for example, wires (Vss wires) connected to GND or a minus power supply.
  • the mesh conductor 831Aa of the main conductor 165Aa is the same as the mesh conductor 821Aa of the main conductor 165Aa in the fourteenth configuration example shown in FIG.
  • the mesh conductor 831Ab of the lead conductor 165Ab is different from the mesh conductor 821Ab of the lead conductor 165Ab in the fourteenth configuration example shown in FIG.
  • the gap width GYAb of the mesh conductor 831Ab of the lead conductor 165Ab in the Y direction is smaller than the gap width GYAa of the mesh conductor 831Aa of the main conductor 165Aa in the Y direction.
  • the gap width GYAb in the Y direction of the mesh conductor 821Ab of the lead conductor portion 165Ab is the same as the gap width GYAa of the mesh conductor 821Aa of the main conductor portion 165Aa in the Y direction.
  • the gap width GYAb in the Y direction of the mesh conductor 831Ab of the lead conductor 165Ab smaller than the gap width GYAa of the mesh conductor 831Aa of the main conductor 165Aa in the Y direction, the current concentration point Since the wiring resistance of the mesh conductor 831Ab of a certain lead conductor 165Ab can be reduced, the voltage drop can be further improved.
  • the gap width GYAb is smaller than the gap width GYAa
  • the present invention is not limited thereto.
  • the gap width GXAb may be formed smaller than the gap width GXAa. As a result, the wiring resistance of the mesh conductor 831Ab can be reduced, so that the voltage drop can be further improved.
  • the conductor layer B in the fifteenth configuration example is composed of a mesh conductor 832Ba of the main conductor 165Ba and a mesh conductor 832Bb of the lead conductor 165Bb, as shown in FIG. 69B.
  • the mesh conductors 832Ba and 832Bb are, for example, wires (Vdd wires) connected to a positive power supply.
  • the mesh conductor 832Ba of the main conductor 165Ba is the same as the mesh conductor 822Ba of the main conductor 165Ba in the fourteenth configuration example shown in FIG.
  • the mesh conductor 832Bb of the lead conductor 165Bb is different from the mesh conductor 822Bb of the lead conductor 165Bb in the fourteenth configuration example shown in FIG.
  • the gap width GYBb of the mesh conductor 832Bb of the lead conductor portion 165Bb in the Y direction is formed smaller than the gap width GYBa of the mesh conductor 832Ba of the main conductor portion 165Ba in the Y direction.
  • the gap width GYBb in the Y direction of the mesh conductor 822Bb of the lead conductor portion 165Bb is the same as the gap width GYBa in the second direction of the mesh conductor 822Ba of the main conductor portion 165Ba. It is.
  • the gap width GYBb in the Y direction of the mesh conductor 832Bb of the lead conductor portion 165Bb smaller than the gap width GYBa of the mesh conductor 832Ba of the main conductor portion 165Ba in the current concentrated portion. Since the wiring resistance of the mesh conductor 832Bb of a certain lead conductor 165Bb can be reduced, the voltage drop can be further improved. Note that the description has been made using an example in which the gap width GYBb is smaller than the gap width GYBa. However, the present invention is not limited thereto. For example, the gap width GXBb may be formed smaller than the gap width GXBa. Thus, the wiring resistance of the mesh conductor 832Bb can be reduced, and the voltage drop can be further improved.
  • FIG. 70 shows a first modification of the fifteenth configuration example.
  • 70A shows the conductor layer A
  • FIG. 70B shows the conductor layer B
  • 70C shows a state in which the conductor layers A and B shown in FIGS. 70A and 70B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • a first modification of the fifteenth configuration example is different from the fifteenth configuration example shown in FIG. 69 in that all the gap widths GYAb in the Y direction of the lead conductor portion 165Ab of the wiring layer 165A are not uniform.
  • the mesh-shaped conductor 831Ab of the lead conductor portion 165Ab of the wiring layer 165A has two types of gap widths GYAb1, a small gap width GYAb1 and a large gap width GYAb2.
  • a difference from the fifteenth configuration example shown in FIG. 69 is that all the gap widths GYBb in the Y direction of the lead conductor portion 165Bb of the wiring layer 165B are not uniform.
  • the mesh conductor 832Bb of the lead conductor portion 165Bb of the wiring layer 165B has two types of gap widths GYBb, a small gap width GYBb1 and a large gap width GYBb2.
  • the leader conductor 165Ab of the wiring layer 165A and the leader of the wiring layer 165B are drawn out.
  • the conductor 165Bb has a light shielding structure.
  • FIG. 71 shows a second modification of the fifteenth configuration example.
  • 71A shows the conductor layer A
  • FIG. 71B shows the conductor layer B.
  • FIG. 71C shows a state in which the conductor layers A and B shown in FIGS. 71A and B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • a second modification of the fifteenth configuration example is different from the fifteenth configuration example shown in FIG. 69 in that all the conductor widths WYAb in the Y direction of the lead conductor portion 165Ab of the wiring layer 165A are not uniform.
  • the mesh conductor 831Ab of the lead conductor portion 165Ab of the wiring layer 165A has two types of conductor widths WYAb1, a small conductor width WYAb1 and a large conductor width WYAb2.
  • a difference from the fifteenth configuration example shown in FIG. 69 is that all the conductor widths WYBb in the Y direction of the lead conductor portion 165Bb of the wiring layer 165B are not uniform.
  • the mesh conductor 832Bb of the lead conductor portion 165Bb of the wiring layer 165B has two types of conductor widths WYBb, a small conductor width WYBb1 and a large conductor width WYBb2.
  • the leader conductor 165Ab of the wiring layer 165A and the leader of the wiring layer 165B are drawn out.
  • the conductor 165Bb has a light shielding structure.
  • the degree of freedom of wiring can be increased.
  • the wiring resistance of the lead conductors 165Ab and 165Bb is reduced to the maximum within the restriction of the occupancy. Therefore, the voltage drop can be further improved.
  • FIG. 72 shows a sixteenth configuration example of the conductor layers A and B.
  • 72A shows the conductor layer A
  • FIG. 72B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A of the sixteenth configuration example shown in FIG. 72A is the same as the conductor layer A of the fourteenth configuration example shown in FIG.
  • the conductor layer B of the sixteenth configuration example shown in FIG. 72B has a configuration in which a relay conductor 841 is further added to the conductor layer B of the fourteenth configuration example shown in FIG. More specifically, the main conductor 165Ba is composed of a mesh conductor 822Ba and a plurality of relay conductors 841, and the lead conductor 165Bb is composed of a mesh conductor 822Bb similar to the fourteenth configuration example.
  • the relay conductor 841 is arranged in a rectangular gap region long in the Y direction, which is not a conductor of the mesh conductor 822Ba, and is electrically insulated from the mesh conductor 822Ba. Are connected to the connected Vss wiring.
  • One or a plurality of relay conductors 841 are arranged in the gap region of the mesh conductor 822Ba.
  • FIG. 72B shows an example in which a total of two relay conductors 841 are arranged in the gap region of the mesh conductor 822Ba in an arrangement of two rows and one column.
  • the relay conductor 841 is arranged only in a partial gap region of the mesh conductor 822Ba in the entire region of the main conductor portion 165Ba.
  • the relay conductor 841 may be arranged in the gap area of the entire area of the main conductor 165Ba. In the conductor layer B of the sixteenth configuration example, the relay conductor 841 is not disposed in the gap region between the mesh conductors 822Bb of the lead conductor portion 165Bb, but also in the gap region of the mesh conductor 822Bb. The relay conductor 841 may be provided.
  • FIG. 73 shows a first modification of the sixteenth configuration example.
  • the relay conductor 841 is arranged in the gap region of the entire main conductor portion 165Ba of the conductor layer B, and the mesh conductor 822Bb of the lead conductor portion 165Bb.
  • the relay conductor 841 is also arranged in the gap region of.
  • Other configurations in the first modification example of FIG. 73 are the same as those of the sixteenth configuration example shown in FIG.
  • FIG. 74 shows a second modification of the sixteenth configuration example.
  • the second modification of the sixteenth configuration example in FIG. 74 is the same as the first modification in that the relay conductor 841 is disposed in the gap region of the entire region of the main conductor portion 165Ba of the conductor layer B.
  • the second modified example of the sixteenth configuration example is different from the first modified example in that a relay conductor 842 different from the relay conductor 841 is arranged in a gap region between the mesh-shaped conductors 822Bb of the lead conductor portion 165Bb. different.
  • Other configurations in the second modification of FIG. 74 are the same as those of the sixteenth configuration example shown in FIG.
  • the number and the shape may be different from those of the relay conductor 842.
  • the wiring (mesh conductor 822Bb) is used.
  • Degree of freedom can be increased. In each conductor layer, there is generally a restriction on the occupation ratio of the conductor region. However, since the degree of freedom of wiring is increased, the wiring resistance of the lead conductor 165Bb can be reduced to the maximum within the restriction on the occupation ratio. , The voltage drop can be further improved.
  • the relay conductor 841 or the relay conductor 842 or the like is arranged in the gap region between the mesh-shaped conductors 822Bb of the lead conductor portion 165Bb, the relay conductor 841 or the relay conductor 842 or the like is located in the same plane position as the lead conductor portion 165Bb.
  • active elements such as MOS transistors and diodes are arranged in the upper and lower layers, the voltage drop can be further improved.
  • the occupation ratio of the conductor region of each conductor layer can be maximized between the main conductor portion 165Ba and the lead conductor portion 165Bb.
  • the voltage drop can be further improved.
  • the shape of the relay conductor 841 is arbitrary, but a symmetric circular or polygonal shape such as rotational symmetry or mirror symmetry is desirable.
  • the relay conductor 841 can be arranged at the center of the gap region of the mesh conductor 822Ba or any other position.
  • the relay conductor 841 may be connected to a conductor layer as a Vss wiring different from the conductor layer A.
  • the relay conductor 841 may be connected to a conductor layer as a Vss wiring closer to the active element group 167 than the conductor layer B.
  • the relay conductor 841 is connected to a conductor layer different from the conductor layer A, a conductor layer closer to the active element group 167 than the conductor layer B, or the like via a conductor via (VIA) extending in the Z direction. Can be. The same applies to the relay conductor 842.
  • FIG. 72 to FIG. 74 an example in which the relay conductor 841 or 842 is arranged in the gap region between the mesh conductors 822Ba and 822Bb of the conductor layer B, but the mesh conductor 821Aa of the conductor layer A is shown. And 821Ab, the same or different relay conductors may be arranged in the gap area.
  • FIG. 75 shows a seventeenth configuration example of the conductor layers A and B.
  • 75A shows the conductor layer A
  • FIG. 75B shows the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the shape of the mesh conductor 851Aa of the main conductor portion 165Aa is The shape of the mesh conductor 851Ab of the lead conductor 165Ab is different.
  • the gap region of the mesh-shaped conductor 821Aa in the fourteenth configuration example shown in FIG. 65A has a vertically long rectangular shape, whereas the seventeenth configuration example shown in FIG.
  • the gap region of the mesh-like conductor 851Aa in is a horizontally long rectangular shape.
  • the gap region of the mesh-shaped conductor 821Ab in FIG. 65A is a vertically long rectangular shape, whereas the gap region of the mesh-shaped conductor 851Ab in FIG. 75A is a horizontally long rectangular shape.
  • the mesh-like conductor 851Aa of the main conductor portion 165Aa of FIG. 75A has a shape in which current flows more easily in the X direction than in the Y direction
  • the mesh-shaped conductor 821Aa of the main conductor 165Aa has a shape in which current easily flows in the Y direction.
  • the conductor layer A in the seventeenth configuration example shown in FIG. 75A differs from the conductor layer A in the fourteenth configuration example in FIG.
  • the main conductor portion 165Aa of the conductor layer A in the seventeenth configuration example includes a reinforcing conductor 853 reinforced so that current can flow more easily in the Y direction than in the X direction.
  • the conductor width WXAc of the reinforcing conductor 853 is preferably formed to be larger than one or both of the conductor width WXAa in the X direction and the conductor width WYAa in the Y direction of the mesh conductor 851Aa.
  • the conductor width WXAc of the reinforcing conductor 853 is formed to be larger than the smaller one of the conductor width WXAa in the X direction and the conductor width WYAa in the Y direction of the mesh conductor 851Aa. In the example of FIG.
  • the position in the X direction where the reinforcing conductor 853 is formed is the position closest to the lead-out conductor portion 165Ab in the region of the main conductor portion 165Aa, but in the vicinity of the joint portion. Any location is acceptable.
  • the mesh-shaped conductor 851Aa of the main conductor portion 165Aa can be formed in a shape that allows current to easily flow in the X direction, a layout can be created with a minimum number of basic patterns repeated, thereby increasing the degree of freedom in designing the wiring layout. Further, depending on the arrangement of active elements such as MOS transistors and diodes, the voltage drop can be further improved.
  • the current can be easily diffused in the Y direction in the main conductor 165Aa, so that the junction between the main conductor 165Aa and the lead-out conductor 165Ab can be formed.
  • Current concentration in the periphery can be reduced. When the current is locally concentrated, the inductive noise is deteriorated due to the concentrated portion. However, since the current concentration can be reduced, the inductive noise can be further improved.
  • the shape of the mesh-shaped conductor 852Ba of the main conductor portion 165Ba is Also, the shape of the mesh conductor 852Bb of the lead conductor portion 165Bb is different.
  • the gap region of the mesh-shaped conductor 822Ba in the fourteenth configuration example shown in FIG. 65B has a vertically long rectangular shape
  • the gap region of the mesh-shaped conductor 852Ba is a horizontally long rectangular shape
  • the gap region of the mesh-shaped conductor 822Bb of B in FIG. 65 is a vertically long rectangular shape
  • the gap region of the mesh-shaped conductor 852Bb of B in FIG. 75 is a horizontally long rectangular shape.
  • the mesh-shaped conductor 852Ba of the main conductor portion 165Ba of FIG. 75B has a shape in which current flows more easily in the X direction than in the Y direction
  • the mesh-shaped conductor 822Ba of the main conductor 165Ba has a shape in which current easily flows in the Y direction.
  • the conductor layer B in the seventeenth configuration example shown in FIG. 75B differs from the conductor layer B of the fourteenth configuration example in FIG.
  • the main conductor portion 165Ba of the conductor layer B in the seventeenth configuration example includes a reinforcing conductor 854 reinforced so that current can flow more easily in the Y direction than in the X direction. It is preferable that the conductor width WXBc of the reinforcing conductor 854 is formed to be larger than one or both of the conductor width WXBa in the X direction and the conductor width WYBa in the Y direction of the mesh conductor 852Ba.
  • the conductor width WXBc of the reinforcing conductor 854 is formed larger than the smaller one of the conductor width WXBa in the X direction and the conductor width WYBa in the Y direction of the mesh conductor 852Ba. In the example of FIG.
  • the position in the X direction where the reinforcing conductor 854 is formed is the position closest to the lead-out conductor portion 165Bb in the region of the main conductor portion 165Ba, but in the position near the joint portion. I just need.
  • the reinforcing conductor 853 of the conductor layer A and the reinforcing conductor 854 of the conductor layer B are formed at overlapping positions.
  • the active element group 167 is covered by at least one of the conductor layers A and B. Therefore, also in the seventeenth configuration example, the hot carrier emission from the active element group 167 is performed. Can be shielded from light.
  • the reinforcing conductor 853 and the reinforcing conductor 854 may not be formed at overlapping positions. For example, depending on the current distribution of the main conductor 165a, at least one of the reinforcing conductor 853 and the reinforcing conductor 854 may not be provided.
  • the mesh-shaped conductor 852Ba of the main conductor portion 165Ba can be formed in a shape in which current can easily flow in the X direction, a layout can be created with a minimum number of basic patterns repeated, thereby increasing the degree of freedom in designing the wiring layout. Further, depending on the arrangement of active elements such as MOS transistors and diodes, the voltage drop can be further improved.
  • the current can be easily diffused in the second direction in the main conductor 165Ba, so that the connection between the main conductor 165Ba and the lead-out conductor 165Bb can occur.
  • the current concentration around the junction can be reduced.
  • the inductive noise is deteriorated due to the concentrated portion.
  • the inductive noise can be further improved.
  • the conductor layer B in the seventeenth configuration example shown in FIG. 75B is different from the conductor layer B in that at least a portion of the mesh conductor 852Ba of the main conductor portion 165Ba is provided with the relay conductor 855 in the gap region. It is different from the conductor layer B of the fourteenth configuration example in FIG. 65B. This relay conductor 855 may or may not be arranged.
  • FIG. 76 shows a first modification of the seventeenth configuration example.
  • the reinforcing conductor 853 of the conductor layer A shown in FIG. 76A is not formed over the entire length of the main conductor portion 165Aa in the Y direction, but is formed in the Y direction.
  • Other configurations of the conductor layer A in the first modified example are the same as those of the conductor layer A of the seventeenth configuration example shown in FIG.
  • the reinforcing conductor 854 of the conductor layer B shown in FIG. 76B is not formed over the entire length of the main conductor portion 165Ba in the Y direction, but is formed on a part of the Y direction. This is different from the conductor layer B of the seventeenth configuration example shown in FIG. 75B. More specifically, in the first modified example of FIG. 76, the reinforcing conductor 854 of the conductor layer B is formed at a position in the Y direction excluding the position of the joining portion in the Y direction. Other configurations of the conductor layer B in the first modification are the same as those of the conductor layer B of the seventeenth configuration example shown in FIG. 75A.
  • FIG. 77 shows a second modification of the seventeenth configuration example.
  • the reinforcing conductor 853 of the conductor layer A shown in FIG. 77A is not formed over the entire length of the main conductor portion 165Aa in the Y direction, but is formed in the Y direction.
  • Other configurations of the conductor layer A in the second modification are the same as those of the conductor layer A of the seventeenth configuration example shown in FIG.
  • the reinforcing conductor 854 of the conductor layer B shown in FIG. 77B is not formed over the entire length of the main conductor portion 165Ba in the Y direction, but is formed on a part of the Y direction. This is different from the conductor layer B of the seventeenth configuration example shown in FIG. 75B. More specifically, in the second modified example of FIG. 77, the reinforcing conductor 854 of the conductor layer B is formed only at the position of the joint in the Y direction. The other configuration of the conductor layer B in the second modification is the same as the conductor layer B of the seventeenth configuration example shown in FIG. 75A.
  • the reinforcing conductor 853 of the conductor layer A and the reinforcing conductor 854 of the conductor layer B are not necessarily formed over the entire length of the main conductor portion 165Aa in the Y direction. It does not need to be performed, and may be formed in a predetermined part of the Y-direction region.
  • FIG. 78 shows an eighteenth configuration example of the conductor layers A and B.
  • 78A shows the conductor layer A
  • FIG. 78B shows the conductor layer B.
  • FIG. 78C shows a state in which the conductor layers A and B shown in FIGS. 78A and 78B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the eighteenth configuration example shown in FIG. 78 has a configuration obtained by partially changing the seventeenth configuration example shown in FIG. In FIG. 78, the portions corresponding to those in FIG. 75 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the conductor layer A of the eighteenth configuration example shown in FIG. 78A includes a mesh-shaped conductor 851Aa having a shape in which current easily flows in the X direction, and a reinforcing conductor 853 reinforced so that current can easily flow in the Y direction. In this respect, this is common to the seventeenth configuration example shown in FIG.
  • the conductor layer A of the eighteenth configuration example is different from the seventeenth configuration example shown in FIG. 75 in that the conductor layer A further includes a reinforcing conductor 856 reinforced so that a current flows more easily in the X direction than in the Y direction. It is preferable that the conductor width WYAc of the reinforcing conductor 856 is formed to be larger than one or both of the conductor width WXAa in the X direction and the conductor width WYAa in the Y direction of the mesh conductor 851Aa.
  • the conductor width WYAc of the reinforcing conductor 856 is formed to be larger than the smaller one of the conductor width WXAa in the X direction and the conductor width WYAa in the Y direction of the mesh conductor 851Aa.
  • a plurality of reinforcing conductors 856 may be arranged at predetermined intervals in the Y direction within the area of the main conductor portion 165Aa, or may be one at a predetermined Y direction position.
  • the current can easily flow not only in the Y direction but also in the X direction by the reinforcing conductor 853, and the main conductor portion 165Aa and the lead conductor portion are provided.
  • the current concentration around the junction with 165 Ab can be reduced.
  • the inductive noise is deteriorated due to the concentrated portion.
  • the inductive noise can be further improved.
  • the conductor layer B of the eighteenth configuration example shown in FIG. 78B includes a mesh-shaped conductor 852Ba having a shape in which current easily flows in the X direction, and a reinforcing conductor 854 reinforced so that current easily flows in the Y direction. In this respect, this is common to the seventeenth configuration example shown in FIG.
  • the conductor layer B of the eighteenth configuration example is different from the seventeenth configuration example shown in FIG. 75 in that the conductor layer B further includes a reinforcing conductor 857 reinforced so that current can flow more easily in the X direction than in the Y direction. It is desirable that the conductor width WYBc of the reinforcing conductor 857 is formed to be larger than one or both of the conductor width WXBa in the X direction and the conductor width WYBa in the Y direction of the mesh conductor 852Ba.
  • the conductor width WYBc of the reinforcing conductor 857 is formed to be larger than the smaller one of the conductor width WXBa in the X direction and the conductor width WYBa in the Y direction of the mesh conductor 852Ba.
  • a plurality of reinforcing conductors 857 may be arranged at predetermined intervals in the Y direction in the region of the main conductor portion 165Ba, or may be one at a predetermined Y direction position.
  • the reinforcing conductor 856 of the conductor layer A and the reinforcing conductor 857 of the conductor layer B are formed at overlapping positions.
  • the active element group 167 is covered by at least one of the conductor layers A and B. Therefore, also in the eighteenth configuration example, the hot carrier emission from the active element group 167 is performed. Can be shielded from light. Note that, for example, when light shielding near the reinforcing conductor 856 or the reinforcing conductor 857 is not necessary, the reinforcing conductor 856 and the reinforcing conductor 857 may not be formed at overlapping positions. For example, depending on the current distribution of the main conductor 165a, at least one of the reinforcing conductor 856 and the reinforcing conductor 857 may not be provided.
  • the current can easily flow not only in the Y direction but also in the X direction by the reinforcing conductor 854, and the main conductor portion 165Ba and the lead conductor portion are provided.
  • the current concentration around the junction with 165Bb can be reduced.
  • the inductive noise is deteriorated due to the concentrated portion.
  • the inductive noise can be further improved.
  • the seventeenth configuration example in FIG. 75 shows a configuration including reinforcing conductors 853 and 854 reinforced so that current can easily flow in the Y direction.
  • the conductor layer A does not include the reinforcing conductor 853, but includes the reinforcing conductor 856, and the conductor layer B includes the reinforcing conductor 854.
  • a configuration including a reinforcing conductor 857 may be employed.
  • the reinforcing conductor may include only the reinforcing conductors 856 and 857.
  • the reinforcing conductor 856 reinforced so that current can easily flow in the X direction, even when the reinforcing conductor 853 is not provided, the current can be easily diffused in the Y direction depending on the relationship of wiring resistance.
  • current concentration around the junction between the main conductor 165Aa and the lead conductor 165Ab can be reduced.
  • the inductive noise is deteriorated due to the concentrated portion.
  • the inductive noise can be further improved.
  • the reinforcing conductor 857 reinforced so that current can easily flow in the X direction, even if the reinforcing conductor 854 is not provided, the current can be easily diffused in the Y direction depending on the relationship of wiring resistance.
  • current concentration around the junction between the main conductor 165Ba and the lead conductor 165Bb can be reduced.
  • the inductive noise is deteriorated due to the concentrated portion.
  • the inductive noise can be further improved.
  • FIG. 79 shows a nineteenth configuration example of the conductor layers A and B.
  • 79A shows the conductor layer A
  • FIG. 79B shows the conductor layer B.
  • FIG. 79C shows a state where the conductor layers A and B shown in FIGS. 79A and B, respectively, are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the nineteenth configuration example shown in FIG. 79 has a configuration obtained by partially changing the seventeenth configuration example shown in FIG.
  • portions corresponding to those in FIG. 75 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the conductor layer A of the nineteenth configuration example shown in FIG. 79A is different in that the reinforcing conductor 853 of the seventeenth configuration example shown in FIG. 75 is replaced with a reinforcing conductor 871, and in other respects.
  • the reinforcing conductor 871 is composed of a plurality of wires extending in the Y direction.
  • the respective wirings constituting the reinforcing conductor 871 are equally spaced in the X direction with a gap width GXAd.
  • the gap width GXAd is configured to be smaller than the gap width GXAa of the mesh conductor 851Aa of the main conductor portion 165Aa.
  • the conductor layer B of the nineteenth configuration example shown in FIG. 79B is different in that the reinforcing conductor 854 of the seventeenth configuration example shown in FIG. 75 is replaced with a reinforcing conductor 872, and in other respects.
  • the reinforcing conductor 872 is composed of a plurality of wires extending in the Y direction.
  • the respective wirings constituting the reinforcing conductor 872 are equally spaced in the X direction with a gap width GXBd.
  • the gap width GXBd is configured to be smaller than the gap width GXBa of the mesh conductor 852Ba of the main conductor portion 165Ba.
  • the reinforcing conductor 871 of the conductor layer A and the reinforcing conductor 872 of the conductor layer B are formed at overlapping positions.
  • the active element group 167 is covered by at least one of the conductor layers A and B. Therefore, also in the nineteenth configuration example, the hot carrier emission from the active element group 167 is performed. Can be shielded from light. Note that, for example, when light shielding near the reinforcing conductor 871 or the reinforcing conductor 872 is not necessary, the reinforcing conductor 871 and the reinforcing conductor 872 may not be formed at overlapping positions. For example, depending on the current distribution of the main conductor 165a, at least one of the reinforcing conductor 871 and the reinforcing conductor 872 may not be provided.
  • FIG. 80 shows a modification of the nineteenth configuration example.
  • the plurality of wirings forming the reinforcing conductor 871 of the conductor layer A are arranged at equal intervals GxAd in the X direction.
  • a plurality of wirings constituting the reinforcing conductor 872 of the conductor layer B were also arranged at equal intervals GXAd in the X direction.
  • FIG. 80 which is a modification of the nineteenth configuration example
  • the gap widths GXAd of adjacent wires are different from each other. I have. At least one of the gap widths GXAd is configured to be smaller than the gap width GXAa of the mesh conductor 851Aa of the main conductor portion 165Aa.
  • the gap width GXBd between adjacent wires is different from each other. At least one of the gap widths GXBd is configured to be smaller than the gap width GXBa of the mesh conductor 852Ba of the main conductor portion 165Ba.
  • the plurality of gap widths GXAd and the gap width GXBd are formed so as to be gradually shortened from the left side.
  • the invention is not limited to this. It may be good or a random width.
  • the modified example of the nineteenth configuration example in FIG. 80 is the same as the nineteenth configuration example shown in FIG. 79, except that the gap widths GXAd and GXBd are not uniform and are modulated. It is.
  • the reinforcing conductor 871 of the conductor layer A and the reinforcing conductor 872 of the conductor layer B are a plurality of reinforcing conductors arranged at a predetermined gap width GXAd or GXBd. Of wiring.
  • the nineteenth configuration example and its modification shown in FIGS. 79 and 80 include at least a gap width GXAa or GXBa smaller than the gap width GXAa or GXBa in the X direction, and are reinforced so that current can easily flow in the Y direction.
  • the configuration including the conductors 871 and 872 has been described, the configuration is not limited thereto.
  • the reinforcement includes at least a gap width smaller than the gap width GYAa or the gap width GYBa in the Y direction, and is reinforced so that current can easily flow in the X direction as in the eighteenth configuration example in FIG. 78. It may be configured to include a conductor.
  • a configuration with a reinforced conductor reinforced so that current flows easily in the X direction a configuration with a reinforced conductor reinforced so that current flows easily in the Y direction, and a reinforced conductor reinforced so that current flows easily in the X direction
  • Either of a configuration including both a reinforcing conductor reinforced so that a current easily flows in the Y direction may be used. Also in these cases, the current concentration can be reduced depending on the relationship of the wiring resistance, so that the inductive noise can be further improved.
  • FIG. 81 shows a twentieth configuration example of the conductor layers A and B.
  • 81A shows the conductor layer A
  • FIG. 81B shows the conductor layer B.
  • 81 shows a state where the conductor layers A and B shown in A and B of FIG. 81 are viewed from the conductor layer A side, respectively.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twentieth configuration example shown in FIG. 81 has a configuration obtained by partially changing the sixteenth configuration example shown in FIG. 81, parts corresponding to those in FIG. 72 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the conductor layer A of the twentieth configuration example shown in FIG. 81A is common to the conductor layer A of the sixteenth configuration example shown in FIG. 72 in that the main conductor portion 165Aa is formed of a mesh conductor 821Aa.
  • the conductor layer A of the twentieth configuration example is different from the conductor layer A of the sixteenth configuration example shown in FIG. 72 in that the lead conductor portion 165Ab is formed of a mesh conductor 881Ab different from the mesh conductor 821Ab. I do.
  • the conductor layer B of the twentieth configuration example shown in FIG. 81B is different from the conductor layer B shown in FIG. 72 in that the main conductor portion 165Ba has the mesh conductor 822Ba and the relay conductor 841 arranged in the gap region. It is common to the conductor layer B of the sixteenth configuration example.
  • the conductor layer B of the twentieth configuration example is different from the conductor layer B of the sixteenth configuration example shown in FIG. 72 in that the lead conductor portion 165Bb is formed of a mesh conductor 882Bb different from the mesh conductor 822Bb.
  • the twentieth configuration example is different from the sixteenth configuration example shown in FIG. 72 in the shape of the repeated pattern of the lead conductor 165b.
  • a partial region of the lead conductor portion 165b is an open region.
  • the twentieth configuration example in FIG. 81 has a configuration in which a part of the lead conductor portion 165b of the conductor layer A and the conductor layer B does not shield light.
  • the region of the section may be configured not to shield light.
  • the conductor layers of the lead conductor portion 165b connected to the main conductor portion 165a are all formed of mesh conductors.
  • the conductor layer of the lead conductor portion 165b is not limited to the mesh conductor, and may be formed of a planar conductor or a linear conductor similarly to the main conductor portion 165a.
  • FIG. 82 shows a twenty-first configuration example of the conductor layers A and B.
  • 82A shows the conductor layer A
  • FIG. 81B shows the conductor layer B.
  • FIG. 82C shows a state where the conductor layers A and B shown in A and B of FIG. 82 are viewed from the conductor layer A side, respectively.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • 21A twenty-first configuration example shown in FIG. 82 has a configuration in which the conductor layer of the lead-out conductor portion 165b of the sixteenth configuration example shown in FIG. 72 is changed.
  • parts corresponding to those in FIG. 72 are denoted by the same reference numerals, and descriptions of those parts will be omitted as appropriate.
  • a linear conductor 891Ab long in the X direction is provided.
  • a linear conductor 892Bb long in the X direction is provided.
  • the active element group 167 is covered by at least one of the conductor layers A and B.
  • the hot carrier emission from the active element group 167 can be shielded.
  • FIG. 83 shows a twenty-second configuration example of the conductor layers A and B.
  • 83A shows the conductor layer A
  • FIG. 83B shows the conductor layer B.
  • FIG. 83C shows a state where the conductor layers A and B shown in FIGS. 83A and B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twenty-second configuration example shown in FIG. 83 has a configuration in which the conductor layer of the lead conductor portion 165b of the sixteenth configuration example shown in FIG. 72 is changed.
  • parts corresponding to those in FIG. 72 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • a planar conductor 901Ab is arranged in the lead conductor portion 165Ab of the conductor layer A of the twenty-second configuration example shown in FIG. 83A in place of the mesh conductor 821Ab of the sixteenth configuration example.
  • the planar conductor 901Ab has a conductor width WYAb in the Y direction.
  • a planar conductor 902Bb is arranged in the lead conductor portion 165Bb of the conductor layer B of the twenty-second configuration example shown in FIG. 83B instead of the mesh conductor 822Bb of the sixteenth configuration example.
  • the planar conductor 902Bb has a conductor width WYBb in the Y direction.
  • the active element group 167 is covered by at least one of the conductor layers A and B.
  • the hot carrier emission from the active element group 167 can be shielded.
  • the conductor layer B shown in FIG. 84A or B may be used instead of the conductor layer B shown in FIG. 83B.
  • the conductor layer B shown in FIGS. 84A and 84B differs from the conductor layer B shown in FIG. 83B only in the lead conductor portion 165b.
  • a linear conductor 903Bb long in the X direction is periodically arranged with a conductor period FYBb in the Y direction.
  • the conductor period FYBb conductor width WYBb in the Y direction + gap width GYBb in the Y direction.
  • the lead conductor portion 165Bb of the conductor layer B in FIG. 84B is provided with a mesh conductor 904Bb instead of the planar conductor 901Ab shown in FIG. 83B.
  • the mesh-shaped conductor 904Bb has a conductor width WXBb and a gap width GXBb in the X direction, and is configured by periodically arranging the same pattern at a conductor cycle FXBb, and in the Y direction, a conductor width WYBb and a gap width GYBb. And the same pattern is periodically arranged at the conductor period FYBb. Therefore, the mesh conductor 904Bb has a shape including a repetitive pattern in which a predetermined basic pattern is repeatedly arranged at a conductor cycle in at least one of the X direction and the Y direction.
  • FIG. 83C A plan view of a state in which the conductor layer B of A or B in FIG. 84 and the conductor layer A shown in A of FIG. 83 are overlapped is the same as FIG. 83C.
  • FIG. 85 shows a twenty-third configuration example of the conductor layers A and B.
  • 85A shows the conductor layer A
  • FIG. 85B shows the conductor layer B.
  • FIG. 85C shows a state in which the conductor layers A and B shown in FIGS. 85A and 85B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • FIG. 85 twenty-third configuration example shown in FIG. 85 has a configuration in which the conductor layer of the lead conductor portion 165b of the sixteenth configuration example shown in FIG. 72 is changed.
  • portions corresponding to those in FIG. 72 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • a lead conductor 165Ab of the conductor layer A of the twenty-third configuration example shown in FIG. 85A includes a linear conductor 911Ab long in the X direction instead of the mesh conductor 821Ab of the sixteenth configuration example in the Y direction.
  • a linear conductor 912Ab long in the X direction is periodically arranged with a conductor period FYAb in the Y direction.
  • the linear conductor 911Ab is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 912Ab is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • a linear conductor 913Bb long in the X direction is provided in the lead conductor portion 165Bb of the conductor layer B of the twenty-third configuration example shown in FIG. 85B.
  • the linear conductors 914Bb long in the X direction are periodically arranged with the conductor period FYBb in the Y direction.
  • the linear conductor 913Bb is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 914Bb is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the linear conductor 912Ab of the lead conductor portion 165Ab of the conductor layer A is electrically connected to the mesh conductor 821Aa of the main conductor portion 165Aa, and is connected to the linear conductor 914Bb of the lead conductor portion 165Bb of the conductor layer B by, for example, Z It is electrically connected via a conductive via (VIA) extending in the direction.
  • VIP conductive via
  • the linear conductor 913Bb of the lead conductor portion 165Bb of the conductor layer B is electrically connected to the mesh conductor 822Ba of the main conductor portion 165Ba, and is connected to the linear conductor 911Ab of the lead conductor portion 165Ab of the conductor layer A, for example, Z It is electrically connected via a conductive via (VIA) extending in the direction.
  • VIP conductive via
  • the active element group 167 is covered by at least one of the conductor layers A and B.
  • the hot carrier emission from the active element group 167 can be shielded.
  • the Vdd wiring and the Vss wiring having different polarities are arranged so as to overlap the same plane region. In this way, Vdd wiring and Vss wiring with different polarities are staggered so as to have different plane areas, and GND, negative power, and positive power are transmitted using both conductor layers A and B. You may.
  • the linear conductor 911Ab of the lead conductor portion 165Ab of the conductor layer A may be a dummy wiring without being electrically connected to the linear conductor 913Bb of the lead conductor portion 165Bb of the conductor layer B.
  • the linear conductor 914Bb of the lead conductor portion 165Bb of the conductor layer B may be a dummy wiring without being electrically connected to the linear conductor 912Ab of the lead conductor portion 165Ab of the conductor layer A.
  • FIG 85 shows an example in which one group of linear conductors 911Ab and one group of linear conductors 912Ab are arranged adjacent to each other, but the present invention is not limited thereto.
  • a plurality of groups of linear conductors 911Ab and a plurality of groups of linear conductors 912Ab are provided, and one group of linear conductors 911Ab and one group of linear conductors 912Ab may be arranged alternately. .
  • FIG. 85 shows an example in which the linear conductor 911Ab including a plurality of linear conductors and the linear conductor 912Ab including a plurality of linear conductors are arranged adjacent to each other, but the present invention is not limited thereto.
  • one linear conductor 911Ab and one linear conductor 912Ab may be alternately arranged.
  • FIG. 85 shows an example in which a group of linear conductors 913Bb and a group of linear conductors 914Bb are arranged adjacent to each other, but the present invention is not limited thereto.
  • a plurality of groups of linear conductors 913Bb and a plurality of groups of linear conductors 914Bb are provided, and one group of linear conductors 913Bb and one group of linear conductors 914Bb may be arranged alternately. .
  • FIG. 85 shows an example in which the linear conductor 913Bb including a plurality of linear conductors and the linear conductor 914Bb including a plurality of linear conductors are arranged adjacent to each other, but the present invention is not limited thereto.
  • one linear conductor 913Bb and one linear conductor 914Bb may be alternately arranged.
  • FIG. 86 shows a twenty-fourth configuration example of the conductor layers A and B.
  • 86A shows the conductor layer A
  • FIG. 86B shows the conductor layer B.
  • FIG. 86C shows a state in which the conductor layers A and B shown in FIGS. 86A and 86B, respectively, are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twenty-fourth configuration example shown in FIG. 86 has a configuration in which the conductor layer of the lead-out conductor portion 165b of the sixteenth configuration example shown in FIG. 72 is changed.
  • portions corresponding to those in FIG. 72 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • a linear conductor 921Ab long in the Y direction is provided in the X direction.
  • the linear conductors 922Ab long in the Y direction are periodically arranged with the conductor period FXAb in the X direction.
  • the linear conductor 921Ab is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 922Ab is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • a linear conductor 923Bb long in the Y direction is provided in the X direction.
  • the linear conductors 924Bb long in the Y direction are periodically arranged with the conductor period FXBb in the X direction.
  • the linear conductor 923Bb is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 924Bb is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the linear conductor 922Ab of the lead conductor portion 165Ab of the conductor layer A is electrically connected to the linear conductor 924Bb of the lead conductor portion 165Bb of the conductor layer B via, for example, a conductor via (VIA) extending in the Z direction. At the same time, it is electrically connected to the mesh conductor 821Aa of the main conductor 165Aa via the linear conductor 924Bb.
  • VIA conductor via
  • the GND and the minus power supply are transmitted alternately through the linear conductors 922Ab of the conductor layer A and the linear conductors 924Bb of the conductor layer B in the lead conductor portion 165b, and the mesh conductors 821Aa of the main conductor portion 165Aa. To reach.
  • the linear conductor 923Bb of the lead conductor portion 165Bb of the conductor layer B is electrically connected to the linear conductor 921Ab of the lead conductor portion 165Ab of the conductor layer A via, for example, a conductor via (VIA) extending in the Z direction. At the same time, it is electrically connected to the mesh conductor 822Ba of the main conductor 165Ba via the linear conductor 921Ab.
  • VIP conductor via
  • the positive power supply is transmitted alternately between the linear conductors 921Ab of the conductor layer A and the linear conductors 923Bb of the conductor layer B in the lead conductor portion 165b, and reaches the mesh conductor 822Ba of the main conductor portion 165Ba. I do.
  • the active element group 167 is covered by at least one of the conductor layers A and B.
  • the hot carrier emission from the active element group 167 can be shielded.
  • the Vdd wiring and the Vss wiring having different polarities are arranged so as to overlap in the same plane region in the lead-out conductor portion 165b. In this way, Vdd wiring and Vss wiring with different polarities are staggered so as to have different plane areas, and GND, negative power, and positive power are transmitted using both conductor layers A and B. You may.
  • the conductor layer of the lead conductor portion 165b is not limited to the mesh conductor, and may be formed of a planar conductor or a linear conductor. Is also good. Further, not only one layer of the conductor layers A or B but also two layers of the conductor layers A and B may be used.
  • FIG. 87 shows a twenty-fifth configuration example of the conductor layers A and B.
  • 87A shows the conductor layer A
  • FIG. 87B shows the conductor layer B.
  • FIG. 87C shows a state where the conductor layers A and B shown in FIGS. 87A and 87B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twenty-fifth configuration example shown in FIG. 87 has a configuration in which a part is added to the sixteenth configuration example shown in FIG. In FIG. 86, portions corresponding to those in FIG. 72 are denoted by the same reference numerals, and description thereof will be omitted as appropriate.
  • the conductor layer A of the twenty-fifth configuration example shown in FIG. 87A includes the mesh conductor 821Aa of the main conductor part 165Aa and the mesh conductor 821Ab of the lead conductor part 165Ab in the sixteenth configuration example shown in FIG. Between them, a conductor 941 having a shape optionally including a repeating pattern different from them is added.
  • the conductor 941 preferably has a shape including a repetitive pattern in order to efficiently design a wiring layout, but may have a shape including no repetitive pattern. Since the pattern of the conductor 941 can take an arbitrary shape, the conductor 941 in FIG.
  • the conductor 941 is electrically connected to both the mesh conductor 821Aa and the mesh conductor 821Ab. In other words, the reticulated conductor 821Aa of the main conductor 165Aa and the reticulated conductor 821Ab of the lead conductor 165Ab are electrically connected via the conductor 941.
  • the conductor layer B of the twenty-fifth configuration example shown in FIG. 87B includes the mesh conductor 822Ba of the main conductor part 165Ba and the mesh conductor 822Bb of the lead conductor part 165Bb in the sixteenth configuration example shown in FIG. Between them, a conductor 942 having a shape optionally including a repeating pattern different from them is added.
  • the conductor 942 preferably has a shape including a repetitive pattern in order to efficiently design a wiring layout, but may have a shape including no repetitive pattern. Since the pattern of the conductor 942 can take an arbitrary shape, the conductor 942 of FIG.
  • the conductor 942 is electrically connected to both the mesh conductor 822Ba and the mesh conductor 822Bb. In other words, the mesh conductor 822Ba of the main conductor 165Ba and the mesh conductor 822Bb of the lead conductor 165Bb are electrically connected via the conductor 942.
  • wiring is performed by connecting the mesh-shaped conductor 821Aa of the main conductor 165Aa and the mesh-shaped conductor 821Ab of the lead-out conductor 165Ab via the predetermined conductor 941 in the conductor layer A.
  • the freedom of layout design can be further improved, and the degree of freedom in the vicinity of the pad can be particularly improved.
  • the freedom of the wiring layout design is further improved by connecting the mesh conductor 822Ba of the main conductor 165Ba and the mesh conductor 822Bb of the lead conductor 165Bb via the predetermined conductor 942.
  • the degree of freedom in the vicinity of the pad can be particularly improved.
  • FIG. 88 shows a twenty-sixth configuration example of the conductor layers A and B.
  • 88A shows the conductor layer A
  • FIG. 88B shows the conductor layer B.
  • FIG. 88C shows a state in which the conductor layers A and B shown in FIGS. 88A and B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twenty-sixth configuration example shown in FIG. 88 has a configuration in which a part of the twenty-fifth configuration example shown in FIG. 87 is modified.
  • parts corresponding to those in FIG. 87 are denoted by the same reference numerals, and descriptions of those parts will be omitted as appropriate.
  • the conductor layer A of the twenty-sixth configuration example shown in FIG. 88A has a mesh conductor 821Aa similar to the twenty-fifth configuration example shown in FIG. 87 for the main conductor portion 165Aa.
  • the conductor layer A of the twenty-sixth configuration example includes a plurality of mesh-shaped conductors 821Ab and conductors 941 at predetermined intervals in the Y direction, similar to the twenty-fifth configuration example.
  • 88A is configured such that the mesh-shaped conductor 821Ab and the conductor 941 of the lead-out conductor portion 165Ab of the twenty-fifth configuration example shown in FIG. This is a modified configuration in which a plurality of them are provided at intervals. Note that all of the plurality of conductors 941 may or may not be the same.
  • the conductor layer B of the twenty-sixth configuration example shown in B of FIG. 88 includes a mesh conductor 822Ba similar to that of the twenty-fifth configuration example shown in FIG. 87 for the main conductor portion 165Ba.
  • the conductor layer B of the twenty-sixth configuration example includes a plurality of mesh-shaped conductors 822Bb and conductors 942 similar to those of the twenty-fifth configuration example at predetermined intervals in the Y direction.
  • FIG. 89 shows a twenty-seventh configuration example of the conductor layers A and B.
  • 89A shows the conductor layer A
  • FIG. 89B shows the conductor layer B.
  • FIG. 89C shows a state where the conductor layers A and B shown in FIGS. 89A and B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twenty-seventh configuration example shown in FIG. 89 has a configuration in which a part of the twenty-sixth configuration example shown in FIG. 88 is modified. 89, parts corresponding to those in FIG. 88 are denoted by the same reference numerals, and descriptions of those parts will be omitted as appropriate.
  • the main conductor portion 165Aa of the conductor layer A of the twenty-seventh configuration example shown in FIG. 89A includes a mesh-shaped conductor 821Aa similar to the twenty-sixth configuration example shown in FIG.
  • the lead conductor portion 165Ab of the conductor layer A of the twenty-seventh configuration example includes a mesh conductor 951Ab and a mesh conductor 952Ab.
  • Each of the shapes of the mesh conductors 951Ab and 952Ab includes a conductor width WXAb and a gap width GXAb in the X direction, and a conductor width WYAb and a gap width GYAb in the Y direction.
  • the mesh conductor 952Ab is, for example, a wiring (Vdd wiring) connected to a positive power supply
  • the mesh conductor 951Ab is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • a conductor 961 having a shape that optionally includes a repetitive pattern different from the mesh conductor 821Aa of the main conductor 165Aa and the mesh conductor 951Ab of the lead conductor 165Ab is arranged between the mesh conductor 821Aa and the mesh conductor 951Ab of the lead conductor 165Ab.
  • a conductor 962 having a shape that optionally includes a repetitive pattern different from them is disposed between the mesh conductor 821Aa of the main conductor 165Aa and the mesh conductor 952Ab of the lead conductor 165Ab.
  • the conductor 961 or 962 desirably has a shape that includes a repeated pattern in order to efficiently design a wiring layout, but may have a shape that does not include a repeated pattern. Since the pattern of the conductors 961 and 962 can take any shape, the conductors 961 and 962 in FIG. 89A are not particularly defined and are shown in a planar shape.
  • the main conductor portion 165Ba of the conductor layer B of the twenty-seventh configuration example shown in FIG. 89B includes a mesh-shaped conductor 822Ba similar to the twenty-sixth configuration example shown in FIG.
  • the lead conductor portion 165Bb of the conductor layer B of the twenty-seventh configuration example includes a mesh conductor 953Bb and a mesh conductor 954Bb.
  • Each of the mesh conductors 953Bb and 954Bb has a conductor width WXBb and a gap width GXBb in the X direction and a conductor width WYBb and a gap width GYBb in the Y direction.
  • the mesh conductor 954Bb is, for example, a wiring (Vdd wiring) connected to a positive power supply
  • the mesh conductor 953Bb is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • a conductor 963 having a shape that optionally includes a repetitive pattern different from them is arranged between the mesh-shaped conductor 822Ba of the main conductor 165Ba and the mesh-shaped conductor 953Bb of the lead-out conductor 165Bb.
  • a conductor 964 having a shape optionally including a repetitive pattern different from them is arranged between the mesh conductor 822Ba of the main conductor 165Ba and the mesh conductor 954Bb of the lead conductor 165Bb.
  • the conductor 963 or 964 preferably has a shape including a repeated pattern in order to efficiently design a wiring layout, but may have a shape not including a repeated pattern. Since the pattern of the conductors 963 and 964 can take an arbitrary shape, the conductors 963 and 964 of FIG.
  • the conductor 961 of the conductor layer A includes a mesh conductor 821Aa of the main conductor portion 165Aa, at least one of the mesh conductors 951Ab or 953Bb of the lead conductor portion 165b, and directly or, for example, at least a part of the conductor 963. They are electrically connected indirectly via conductors.
  • the mesh conductor 821Aa of the main conductor 165Aa and at least one of the mesh conductors 951Ab or 953Bb of the lead conductor 165b are electrically connected via the conductor 961.
  • the mesh conductor 951Ab of the lead conductor 165Ab is electrically connected to the mesh conductor 953Bb of the lead conductor 165Bb of the conductor layer B via, for example, a conductor via (VIA) extending in the Z direction. You may.
  • the conductor 961 and the conductor 963 may also be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the conductor 964 of the conductor layer B includes a mesh conductor 822Ba of the main conductor portion 165Ba, at least one of the mesh conductors 952Ab or 954Bb of the lead conductor portion 165b, and directly or, for example, at least a part of the conductor 962. They are electrically connected indirectly via conductors.
  • the mesh conductor 822Ba of the main conductor 165Ba and at least one of the mesh conductors 952Ab or 954Bb of the lead conductor 165b are electrically connected via the conductor 964.
  • the mesh conductor 952Ab of the lead conductor portion 165Ab is electrically connected to the mesh conductor 954Bb of the lead conductor portion 165Bb of the conductor layer B via, for example, a conductor via (VIA) extending in the Z direction. You may.
  • the conductor 962 and the conductor 964 may also be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the main conductor portion of the conductor layer A has different polarities between the Vss wire and the Vdd wire, and the lead conductor portion 165Ab of the conductor layer A and the lead conductor portion 165Bb of the conductor layer B also have different polarities. It has become.
  • any of the effects of satisfying the wiring layout constraint, further improving the degree of freedom in designing the wiring layout, further improving the inductive noise, and further improving the voltage drop can be achieved. Can play.
  • FIG. 90 shows a twenty-eighth configuration example of the conductor layers A and B.
  • 90A shows the conductor layer A
  • FIG. 90B shows the conductor layer B.
  • 90C shows a state in which the conductor layers A and B shown in FIGS. 90A and 90B respectively are viewed from the conductor layer A side.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the twenty-eighth configuration example shown in FIG. 90 has a configuration in which a part of the twenty-seventh configuration example shown in FIG. 89 is modified.
  • portions corresponding to those in FIG. 89 are denoted by the same reference numerals, and description of those portions will be omitted as appropriate.
  • the twenty-eighth configuration example shown in FIG. 90 differs from the twenty-seventh configuration example in FIG. 89 only in the shape of the lead conductor portion 165Ab of the conductor layer A, and the other points are the same as those in the twenty-seventh configuration example in FIG. Common.
  • the lead conductor portion 165Ab of the conductor layer A in the twenty-seventh configuration example of FIG. 89 has a conductor width WXAb and a gap width GXAb in the X direction and a conductor width WYAb and a gap width GYAb in the Y direction.
  • a mesh conductor 951Ab and a mesh conductor 952Ab were formed.
  • the lead conductor portion 165Ab of the conductor layer A in the twenty-eighth configuration example of FIG. 90 includes a planar conductor 971Ab and a planar conductor 97a having a shape of the conductor width WXAb in the X direction and the conductor width WYAb in the Y direction. 972 Ab are formed.
  • a planar conductor 971Ab is provided instead of the mesh conductor 951Ab in the twenty-seventh configuration example of FIG.
  • a planar conductor 972Ab is provided instead of the planar conductor 952Ab.
  • the twenty-seventh configuration example shown in FIG. 89 is an example in which the shapes of the lead conductor portions 165b of the upper and lower conductor layers A and B are the same, but as in the twenty-eighth configuration example of FIG. Different shapes may be used.
  • the shape of the lead conductor portion 165Ab of the conductor layer A is planar, but the mesh conductor of the lead conductor portion 165Ab of the conductor layer A shown in FIG.
  • the light-shielding structure is formed by the meshed conductor 973Ab of the conductor layer A of FIG. 91A and the meshed conductor 953Bb of the conductor layer B of FIG.
  • the mesh conductor 974Ab of the conductor layer A in FIG. 91A and the mesh conductor 954Bb of the conductor layer B in FIG. 90B may form a light shielding structure.
  • the conductor width WXAb in the X direction or the gap width GXAb or the conductor width WYAb or the gap width GYAb in the Y direction is set to be substantially the same size as the mesh conductor 953Bb or the mesh conductor 954Bb of the lead conductor portion 165Bb of the conductor layer B. It may be shaped.
  • the conductor width WXAb in the X direction or the gap width GXAb in the X direction is changed to the conductor of FIG. 90B as in the mesh conductor 975Ab and the mesh conductor 976Ab of the lead conductor portion 165Ab of the conductor layer A shown in FIG.
  • the extraction conductor portion 165Bb of the layer B may have a shape smaller than the mesh-like conductor 953Bb or the mesh-like conductor 954Bb.
  • the mesh conductor 975Ab of the conductor layer A of FIG. 91B and the mesh conductor 953Bb of the conductor layer B of FIG. 90 form a light shielding structure, and the mesh conductor 976Ab of the conductor layer A of FIG.
  • the conductor width WYAb or the gap width GYAb of the lead conductor portion 165Ab of the conductor layer A in the Y direction is set to be smaller than the mesh conductor 953Bb or the mesh conductor 954Bb of the lead conductor portion 165Bb of the conductor layer B.
  • the conductor width WXAb or the gap width GXAb in the X direction of the lead conductor portion 165Ab of the conductor layer A, or the conductor width WYAb or the gap width GYAb in the Y direction of the conductor layer A may be formed in a mesh shape of the lead conductor portion 165Bb of the conductor layer B.
  • the shape may be larger than the conductor 953Bb or the mesh-shaped conductor 954Bb.
  • AA and B of FIG. 91 show other configuration examples of the conductor layer A in the twenty-eighth configuration example of FIG.
  • the conductor layer A is a conductor having a shape in which planar, linear, or mesh-like repetitive patterns (first basic patterns) are repeatedly arranged on the same plane in the X or Y direction.
  • a lead conductor portion 165Ab (fourth conductor portion).
  • the repetition pattern of the conductor of the main conductor portion 165Aa and the repetition pattern of the conductor of the extraction conductor portion 165Ab have different shapes, and these patterns are provided between the conductor of the main conductor portion 165Aa and the conductor of the extraction conductor portion 165Ab. And conductors having different patterns.
  • the conductor layer B is a conductor having a shape in which a planar, linear, or mesh-like repetitive pattern (second basic pattern) is repeatedly arranged on the same plane in the X or Y direction.
  • a lead conductor portion 165Bb (third conductor portion).
  • the repetition pattern of the conductor of the main conductor portion 165Ba and the repetition pattern of the conductor of the lead conductor portion 165Bb have different shapes, and the pattern between the conductor of the main conductor portion 165Ba and the conductor of the lead conductor portion 165Bb is different. And conductors having different patterns.
  • the conductor described as a wiring (Vss wiring) connected to, for example, GND or a negative power supply may be, for example, a wiring (Vdd wiring) connected to a positive power supply, for example, connected to a positive power supply.
  • the conductor described as the wiring (Vdd wiring) may be, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the overall length LAa of the conductor of the main conductor portion 165Aa in the Y direction is longer than the overall length LAb of the conductor of the lead conductor portion 165Ab in the Y direction. It may be substantially the same or may have a configuration in which the full length LAa is shorter than the full length LAb.
  • the total length LBa of the main conductor 165Ba in the Y direction is longer than the total length LBb of the lead conductor 165Bb in the Y direction, but the total length LBa and the full length LBb are the same or substantially the same, or the total length LBa is The configuration may be shorter than the full length LBb.
  • the conductor patterns of the main conductor 165Aa of the conductor layer A (wiring layer 165A) and the conductor of the main conductor 165Ba of the conductor layer B (wiring layer 165B) are the same as those of the first to thirteenth configuration examples. Any configuration of the patterns described above may be used.
  • the conductor period, the conductor width, and the gap width may be unequal, or the conductor period, the conductor width, and the gap width may be modulated depending on the position.
  • the Vdd wiring and the Vss wiring are described using an example in which the conductor period, the conductor width, the gap width, the wiring shape, the wiring position, the number of wirings, and the like are substantially the same. However, this is not the case.
  • the Vdd wiring and the Vss wiring may have different conductor periods, different conductor widths, different gap widths, different wiring shapes, different wiring positions. May be displaced or displaced in the wiring position, and the number of wirings may be different.
  • FIG. 92 is a plan view showing the entirety of the conductor layer A formed on the substrate.
  • the conductor layer A (wiring layer 165A) is composed of the main conductor 165Aa and the lead conductor 165Ab as described above.
  • the lead conductor 165Ab is provided at a position close to the pad 1001, and connects the main conductor 165Aa to the pad 1001.
  • the lead conductor portion 165Ab may constitute the pad 1001 in some cases.
  • the main conductor portion 165Aa is formed in a main region of the substrate 1000, for example, in a central region of the substrate, with an area larger than that of the lead conductor portion 165Ab, and in the Z direction perpendicular to the region of the main conductor portion 165Aa or its surface. Active elements such as MOMS transistors and diodes formed in the layer are shielded from light.
  • FIG. 92 shows an example of the arrangement and shape of the conductor layer A, and the arrangement and shape of the conductor layer A are not limited to this example. Therefore, the position and area in the substrate 1000 on which the main conductor 165Aa, the lead conductor 165Ab, and the pad 1001 are formed are arbitrary, and are perpendicular to the region of the main conductor 165Aa and the lead conductor 165Ab or the plane of the region. An active element may not be formed in another layer in the Z direction. The lead conductor 165Ab may not be provided at a position near the pad 1001.
  • the arrangement of the lead conductor portion 165Ab and the pad 1001 with respect to the main conductor portion 165Aa may be not the four sides of the main conductor portion 165Aa on the X direction side as shown in FIG. Both sides of the side and the Y direction side may be used. Further, the number of pads 1001 may be one or three or more instead of two on each side as shown in FIG.
  • FIG. 92 shows an example of the conductor layer A (wiring layer 165A), but the same applies to the conductor layer B (wiring layer 165B).
  • the pad 1001 is an electrode (Vdd electrode) connected to a positive power supply or an electrode (Vss electrode) connected to GND or a negative power supply.
  • Vdd electrode an electrode connected to a positive power supply
  • Vss electrode an electrode connected to GND or a negative power supply.
  • the arrangement of the pads 1001 in the case of distinguishing between is described below.
  • FIG. 93 shows a fourth arrangement example of the pads.
  • a in FIG. 93 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 93 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 93C is a plan view showing a state in which the conductor layers A and B shown in FIGS. 93A and 93B and the pads 1001s and 1001d are stacked, respectively.
  • a pad 1001s represents a pad 1001 supplied with, for example, GND or a minus power supply (Vss)
  • a pad 1001d represents a pad 1001 supplied with, for example, a plus power supply (Vdd).
  • a plurality of pads 1001s are connected at predetermined intervals to a predetermined side of a rectangular main conductor portion 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each pad 1001s may be configured with the lead conductor 165Ab, for example, as in the twenty-seventh configuration example shown in FIG. 89, or the conductor 1011 may be configured with the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a predetermined side of the rectangular main conductor portion 165Ba which is the same side as the side where the pad 1001s is arranged in the conductor layer A, optionally includes a predetermined repetition pattern.
  • a plurality of pads 1001d are connected at a predetermined interval through the conductor 1012 of FIG.
  • Each pad 1001d may be composed of a lead conductor 165Bb, for example, as in the twenty-seventh configuration example shown in FIG. 89, or the conductor 1012 may be composed of a lead conductor 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • the pads 1001 are not arranged symmetrically with respect to the Y direction, when the pads 1001 are arranged in a wide range, in other words, the main conductors 165Aa or 165Ba, the lead conductors 165Ab or 165Bb, or the conductors 1011 or 1012 are In the case where the length is longer in the arrangement direction of 1001 (the case where the Y direction is longer than the X direction in FIG. 93), there is a magnetic field which cannot be canceled out, and the magnetic field is accumulated as the Victim conductor loop becomes larger and the induced electromotive force increases. In addition, inductive noise may deteriorate.
  • FIG. 94 shows a fifth arrangement example of the pads.
  • 94A is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 94 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • CC of FIG. 94 is a plan view showing a state where the conductor layers A and B shown in FIGS. 94A and B, respectively, and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of pads 1001s are connected at predetermined intervals to a predetermined side of a rectangular main conductor portion 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each of the pads 1001s may be composed of the lead conductor 165Ab, or the conductor 1011 may be composed of the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a predetermined side of the rectangular main conductor portion 165Ba the same side as the side on which the pad 1001s is arranged in the conductor layer A, optionally including a predetermined repetition pattern.
  • a plurality of pads 1001d are connected at a predetermined interval through the conductor 1012 of FIG.
  • Each pad 1001d may be constituted by a lead conductor portion 165Bb, or the conductor 1012 may be constituted by a lead conductor portion 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • the arrangement of the pad 1001s and the pad 1001d is such that four pads 1001s and the pad 1001d continuous in the Y direction are set as one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based thereon can be more effectively canceled out. Sex noise can be further improved.
  • FIG. 95 shows a sixth arrangement example of the pads.
  • AA in FIG. 95 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 95 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 95C is a plan view showing a state in which the conductor layers A and B shown in FIGS. 95A and B, respectively, and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of pads 1001s are connected at predetermined intervals to a predetermined side of a rectangular main conductor portion 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each of the pads 1001s may be composed of the lead conductor 165Ab, or the conductor 1011 may be composed of the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a predetermined side of the rectangular main conductor portion 165Ba which is the same side as the side where the pad 1001s is arranged in the conductor layer A, optionally includes a predetermined repetition pattern.
  • a plurality of pads 1001d are connected at a predetermined interval through the conductor 1012 of FIG.
  • Each pad 1001d may be constituted by a lead conductor portion 165Bb, or the conductor 1012 may be constituted by a lead conductor portion 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • the arrangement of the pads 1001s and the pads 1001d is such that four pads 1001s and the pads 1001d continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the four pads 1001 s and 1001 d forming one set are also mirror-symmetrically arranged such that two pads 1001 are folded back in the Y direction with respect to the center line in the Y direction.
  • the range in which the residual magnetic field is accumulated is smaller than that of the one-stage mirror arrangement shown in FIG. 94, so that the induced electromotive force is more effectively canceled.
  • the inductive noise can be further improved depending on the layout other than the pads.
  • FIG. 96 shows a seventh arrangement example of the pads.
  • 96A is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • 96B is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 96C is a plan view showing a state in which the conductor layers A and B shown in FIGS. 96A and 96B, respectively, and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents a pad 1001 to which, for example, GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • a plurality of pads 1001s are connected at predetermined intervals via a conductor 1011 having a shape including the plurality of pads.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductors 165Bb are connected to a predetermined side of the rectangular main conductor 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer periphery of each lead conductor 165Bb.
  • a plurality of pads 1001d are connected at predetermined intervals via a conductor 1012 having a shape including the pads.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the pads 1001s and the pads 1001d are arranged alternately in the Y direction.
  • the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based on the magnetic field can be effectively canceled, so that the inductive noise can be further improved.
  • the pads 1001 are not arranged symmetrically with respect to the Y direction, when the pads 1001 are arranged in a wide range, in other words, the main conductors 165Aa or 165Ba, the lead conductors 165Ab or 165Bb, or the conductors 1011 or 1012 are In the case where the length is longer in the arrangement direction of 1001 (the case where the Y direction is longer than the X direction in FIG. 96), there is a magnetic field which cannot be canceled out, and is accumulated as the Victim conductor loop becomes larger, and the induced electromotive force increases. In addition, inductive noise may deteriorate.
  • FIG. 97 shows an eighth arrangement example of the pads.
  • a in FIG. 97 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • 97B is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 97C is a plan view showing a state where the conductor layers A and B shown in FIGS. 97A and 97B and the pads 1001s and 1001d, respectively, are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is optionally provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • a plurality of pads 1001s are connected at predetermined intervals via a conductor 1011 having a shape including the plurality of pads.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is optionally provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • a plurality of pads 1001d are connected at predetermined intervals via a conductor 1012 having a shape including the pads.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pads 1001s and the pads 1001d is such that four pads 1001s and the pads 1001d that are continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • Sex noise can be further improved.
  • FIG. 98 shows a ninth arrangement example of the pads.
  • 98A is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 98 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • FIG. 98 is a plan view of a state in which the conductor layers A and B shown in FIGS. 98A and 98B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which a GND or a minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which a plus power is supplied.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • a plurality of pads 1001s are connected at predetermined intervals via a conductor 1011 having a shape including the plurality of pads.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • a plurality of pads 1001d are connected at predetermined intervals via a conductor 1012 having a shape including the pads.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pad 1001s and the pad 1001d is such that four pads 1001s and the pad 1001d continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the four pads 1001 s and 1001 d forming one set are also mirror-symmetrically arranged such that two pads 1001 are folded back in the Y direction with respect to the center line in the Y direction.
  • the range in which the residual magnetic field is stored is smaller than that of the one-stage mirror arrangement shown in FIG. 97, so that the induced electromotive force is more effectively canceled.
  • the inductive noise can be further improved depending on the layout other than the pads.
  • FIG. 99 shows a tenth arrangement example of the pads.
  • a in FIG. 99 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 99 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • CC of FIG. 99 is a plan view showing a state in which the conductor layers A and B shown in FIGS. 99A and B, respectively, and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Ab.
  • One pad 1001s is connected through a conductor 1011 having a shape including the pad.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is optionally provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • One pad 1001d is connected via a conductor 1012 having the included shape.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the pads 1001s and the pads 1001d are arranged alternately in the Y direction.
  • the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based on the magnetic field can be effectively canceled, so that the inductive noise can be further improved.
  • the pads 1001 are not arranged symmetrically with respect to the Y direction, when the pads 1001 are arranged in a wide range, in other words, the main conductors 165Aa or 165Ba, the lead conductors 165Ab or 165Bb, or the conductors 1011 or 1012 are In the case where it is longer in the arrangement direction of 1001 (the case where the Y direction is longer than the X direction in FIG. 99), there is a magnetic field which cannot be canceled out, and the magnetic field is accumulated and the induced electromotive force increases as the Victim conductor loop becomes larger. In addition, inductive noise may deteriorate.
  • FIG. 100 shows an eleventh arrangement example of the pad.
  • ⁇ Circle around (A) ⁇ in FIG. 100 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • FIG. 100 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • CC of FIG. 100 is a plan view showing a state in which the conductor layers A and B shown in FIGS.
  • a pad 1001s represents a pad 1001 to which, for example, GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of lead conductors 165Ab are connected to a predetermined side of a rectangular main conductor 165Aa, and a predetermined repetition pattern is arbitrarily provided on the outer periphery of each lead conductor 165Ab.
  • One pad 1001s is connected through a conductor 1011 having a shape including the pad.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • One pad 1001d is connected via a conductor 1012 having the included shape.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pads 1001s and the pads 1001d is such that four pads 1001s and the pads 1001d continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based thereon can be more effectively canceled out. Sex noise can be further improved.
  • FIG. 101 shows a twelfth arrangement example of the pads.
  • a of FIG. 101 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 101 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • CC of FIG. 101 is a plan view showing a state where the conductor layers A and B shown in FIGS. 101A and 101B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents a pad 1001 supplied with, for example, GND or minus power
  • a pad 1001d represents a pad 1001 supplied with, for example, plus power.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • One pad 1001s is connected through a conductor 1011 having a shape including the pad.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • One pad 1001d is connected via a conductor 1012 having the included shape.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pad 1001s and the pad 1001d is such that four pads 1001s and the pad 1001d continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the four pads 1001 s and 1001 d forming one set are also mirror-symmetrically arranged such that two pads 1001 are folded back in the Y direction with respect to the center line in the Y direction.
  • the range in which the residual magnetic field is accumulated is smaller than that of the one-stage mirror arrangement shown in FIG. 100, so that the induced electromotive force is more effectively canceled.
  • the inductive noise can be further improved depending on the layout other than the pads.
  • FIG. 102 shows a thirteenth arrangement example of the pads.
  • ⁇ Circle around (A) ⁇ in FIG. 102 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 102 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 102C is a plan view showing a state in which the conductor layers A and B shown in FIGS. 102A and 102B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents a pad 1001 supplied with, for example, GND or minus power
  • a pad 1001d represents a pad 1001 supplied with, for example, plus power.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • the conductor 1011 having the included shape is connected.
  • One pad 1001s is connected to a part of the plurality of lead conductors 165Ab via a conductor 1011.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • the conductor 1012 having the included shape is connected.
  • One pad 1001d is arranged on a part of the plurality of lead conductors 165Bb via the conductor 1012.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pads 1001s and the pads 1001d is an alternating arrangement in which they are alternately arranged in the Y direction.
  • the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based on the magnetic field can be effectively canceled, so that the inductive noise can be further improved.
  • the pads 1001 are not arranged symmetrically with respect to the Y direction, when the pads 1001 are arranged in a wide range, in other words, the main conductors 165Aa or 165Ba, the lead conductors 165Ab or 165Bb, or the conductors 1011 or 1012 are In the case where it is longer in the arrangement direction of 1001 (the case where the Y direction is longer than the X direction in FIG. 102), there is a magnetic field which cannot be canceled out, and the magnetic field is accumulated as the Victim conductor loop becomes larger and the induced electromotive force increases. In addition, inductive noise may deteriorate.
  • FIG. 103 shows a fourteenth arrangement example of the pads.
  • a of FIG. 103 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 103 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • FIG. 103 is a plan view showing a state in which the conductor layers A and B shown in FIGS. 103A and 103B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or negative power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which positive power is supplied.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • the conductor 1011 having the included shape is connected.
  • One pad 1001s is connected to a part of the plurality of lead conductors 165Ab via a conductor 1011.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • the conductor 1012 having the included shape is connected.
  • One pad 1001d is arranged on a part of the plurality of lead conductors 165Bb via the conductor 1012.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pad 1001s and the pad 1001d is such that four pads 1001s and the pad 1001d continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the magnetic field generated from each of the conductor layers A and B and the induced electromotive force based on the magnetic field can be more effectively canceled as compared with the alternate arrangement shown in FIG. Sex noise can be further improved.
  • FIG. 104 shows a fifteenth arrangement example of the pads.
  • 104A is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 104 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • FIG. 104 is a plan view showing a state in which the conductor layers A and B shown in FIGS. 104A and 104B, respectively, and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of lead conductor portions 165Ab are connected to a predetermined side of a rectangular main conductor portion 165Aa, and a predetermined repetition pattern is arbitrarily provided on an outer peripheral portion of each lead conductor portion 165Ab.
  • the conductor 1011 having the included shape is connected.
  • One pad 1001s is connected to a part of the plurality of lead conductors 165Ab via a conductor 1011.
  • the conductor 1011 may be omitted or provided. Further, the conductor 1011 may be located between the main conductor 165Aa and the lead conductor 165Ab.
  • a plurality of lead conductor portions 165Bb are connected to a predetermined side of the rectangular main conductor portion 165Ba, and a predetermined repetition pattern is arbitrarily provided on the outer peripheral portion of each lead conductor portion 165Bb.
  • the conductor 1012 having the included shape is connected. Further, one pad 1001d is arranged on a part of the plurality of lead conductor portions 165Bb via the conductor 1012.
  • the conductor 1012 may be omitted or provided. Further, the conductor 1012 may be between the main conductor 165Ba and the lead conductor 165Bb.
  • the arrangement of the pads 1001s and the pads 1001d is such that four pads 1001s and the pads 1001d continuous in the Y direction constitute one set.
  • a set of pads 1001 is folded back in the Y direction and arranged in a mirror symmetric arrangement.
  • the four pads 1001 s and 1001 d forming one set are also mirror-symmetrically arranged such that two pads 1001 are folded back in the Y direction with respect to the center line in the Y direction.
  • the range in which the residual magnetic field is accumulated is narrower than in the one-stage mirror arrangement shown in FIG. 103, so that the induced electromotive force is more effectively canceled.
  • the inductive noise can be further improved depending on the layout other than the pads.
  • the total number of pads connected to a predetermined side of the main conductor portion 165a of the conductor layers A and B is eight, and eight pads continuous in the Y direction are provided.
  • the example in which the arrangement of the pads 1001 is alternately arranged, the mirror arrangement having a single-stage configuration, and the mirror arrangement having a two-stage configuration has been described.
  • the arrangement may be a two-stage mirror arrangement.
  • the number of one set of pads arranged alternately or in a mirror surface is not limited to two or four as described above, and is arbitrary.
  • the number of pads connected to one lead conductor portion 165b is not limited to one or two shown in FIGS. 93 to 104, and may be three or more.
  • FIGS. 93 to 104 show an example in which a plurality of pads 1001 are connected to only one predetermined side of the main conductor portion 165a of the rectangular conductor layers A and B for simplicity. May be one side other than the side shown in the above, or any two, three, or four sides.
  • each component shown as an example of the pad arrangement may be partially or wholly divided into a plurality of parts, or some or all of the constituent elements may be divided into a plurality of parts, or a plurality of divided or separated constituent elements may be divided. Functions and features may be different in at least a part of the elements. Furthermore, different pad arrangements may be made by arbitrarily combining at least some of the components shown as pad arrangement examples.
  • each component shown as the pad arrangement example may be moved to have a different pad arrangement.
  • a different pad arrangement may be provided by adding a coupling element or a relay element to at least a part of combinations of the constituent elements shown as the pad arrangement examples.
  • a different pad arrangement may be provided by adding a switching element or a switching function to at least a part of the combinations of the constituent elements shown as the pad arrangement examples.
  • FIG. 105 shows a sixteenth arrangement example of the pads.
  • ⁇ Circle around (A) ⁇ in FIG. 105 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • BB in FIG. 105 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 105C is a plan view showing a state in which the conductor layers A and B shown in FIGS. 105A and 105B and the pads 1001s and 1001d are stacked, respectively.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of pads 1001s are connected at predetermined intervals to two adjacent sides of a rectangular main conductor 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each of the pads 1001s may be composed of the lead conductor 165Ab, or the conductor 1011 may be composed of the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a plurality of pads 1001d are connected at predetermined intervals to two adjacent sides of a rectangular main conductor portion 165Ba via a conductor 1012 having a shape optionally including a predetermined repetition pattern.
  • Each pad 1001d may be constituted by a lead conductor portion 165Bb, or the conductor 1012 may be constituted by a lead conductor portion 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • the pads 1001s and the pads 1001d are arranged on two adjacent sides of the rectangular main conductor 165a. Are alternately arranged. Further, of the two sides of the pad 1001s and the pad 1001d arranged alternately, the polarity of the pad 1001 at the end of each side is the pad 1001s connected to GND or a minus power supply.
  • the polarity of the pad 1001 at the end closest to the corner of the substrate 1000 is in-phase, and the ESD (electrostatic discharge)
  • the ESD electrostatic discharge
  • the polarity of the pad 1001 at the end of the two sides in which the pads 1001s and the pads 1001d are alternately arranged is, for example, the pad 1001s connected to GND or a minus power supply.
  • the pad 1001d connected to the power supply may be used.
  • FIG. 106 shows a seventeenth arrangement example of the pads.
  • a of FIG. 106 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • ⁇ Circle over (B) ⁇ in FIG. 106 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • FIG. 106 is a plan view showing a state where the conductor layers A and B shown in FIGS. 106A and 106B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of pads 1001s are connected at predetermined intervals to two adjacent sides of a rectangular main conductor portion 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each of the pads 1001s may be composed of the lead conductor 165Ab, or the conductor 1011 may be composed of the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a plurality of pads 1001d are connected at predetermined intervals to two adjacent sides of a rectangular main conductor portion 165Ba via a conductor 1012 having a shape optionally including a predetermined repetition pattern.
  • Each pad 1001d may be constituted by a lead conductor portion 165Bb, or the conductor 1012 may be constituted by a lead conductor portion 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • FIG. 106C in a state where the conductor layers A and B are stacked, as in the pad arrangement example shown in FIG. 95C, four continuous pads 1001s and 1001d are formed as one set.
  • the mirrors are arranged mirror-symmetrically in which one set of pads 1001 is folded in the Y direction and sequentially arranged. Further, of the two sides of the pad 1001s and the pad 1001d arranged in mirror symmetry, the polarity of the pad 1001 at the end of each side is the pad 1001s connected to GND or minus.
  • the polarity of the pad 1001 at the end closest to the corner of the substrate 1000 among the plurality of pads 1001 on the two sides in which the pad 1001s and the pad 1001d are arranged mirror-symmetrically has the same phase and high ESD resistance.
  • the ESD resistance can be increased.
  • the impedance difference between the Vss wiring and the Vdd wiring is small and the current difference is small, so that the inductive noise can be further improved as compared with the sixteenth arrangement example of FIG. .
  • the polarity of the pad 1001 at the end of the two sides where the pad 1001s and the pad 1001d are arranged mirror-symmetrically is, for example, the pad 1001s connected to GND or a minus power supply.
  • the pad 1001d connected to a positive power supply may be used.
  • FIG. 107 shows an eighteenth arrangement example of the pad.
  • ⁇ Circle around (A) ⁇ in FIG. 107 is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • ⁇ Circle over (B) ⁇ in FIG. 107 is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • ⁇ C of FIG. 107 is a plan view showing a state in which the conductor layers A and B shown in FIGS. 107A and 107B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents a pad 1001 to which, for example, GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of pads 1001s are connected at predetermined intervals to two adjacent sides of a rectangular main conductor portion 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each of the pads 1001s may be composed of the lead conductor 165Ab, or the conductor 1011 may be composed of the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a plurality of pads 1001d are connected at predetermined intervals to two adjacent sides of a rectangular main conductor portion 165Ba via a conductor 1012 having a shape optionally including a predetermined repetition pattern.
  • Each pad 1001d may be constituted by a lead conductor portion 165Bb, or the conductor 1012 may be constituted by a lead conductor portion 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • the arrangement of the pads 1001s and the pads 1001d is such that the pads 1001s and the pads 1001d are alternately arranged in the same manner as in the pad arrangement example shown in FIG. Are arranged alternately.
  • the pad arrangement example shown in FIG. 105 is that the polarity of the pad 1001 at the end of each side is opposite to that of the pad 1001s and the pad 1001d among the pads 1001s and the pad 1001d arranged on two sides. And different.
  • FIG. 108 shows a nineteenth arrangement example of the pad.
  • 108A is a plan view showing an example of the arrangement of the conductor layer A (wiring layer 165A) and the pads 1001s connected thereto.
  • 108B is a plan view showing an example of the arrangement of the conductor layer B (wiring layer 165B) and the pads 1001d connected thereto.
  • 108C is a plan view showing a state in which the conductor layers A and B shown in FIGS. 108A and 108B and the pads 1001s and 1001d are stacked.
  • a pad 1001s represents, for example, a pad 1001 to which GND or minus power is supplied
  • a pad 1001d represents, for example, a pad 1001 to which plus power is supplied.
  • a plurality of pads 1001s are connected at predetermined intervals to two adjacent sides of a rectangular main conductor 165Aa via a conductor 1011 having a shape optionally including a predetermined repetition pattern.
  • Each of the pads 1001s may be composed of the lead conductor 165Ab, or the conductor 1011 may be composed of the lead conductor 165Ab.
  • the conductor 1011 may be omitted or may be provided.
  • a plurality of pads 1001d are connected at predetermined intervals to two adjacent sides of a rectangular main conductor portion 165Ba via a conductor 1012 having a shape optionally including a predetermined repetition pattern.
  • Each pad 1001d may be constituted by a lead conductor portion 165Bb, or the conductor 1012 may be constituted by a lead conductor portion 165Bb.
  • the conductor 1012 may be omitted or may be provided.
  • the arrangement of the pad 1001s and the pad 1001d is the same as the pad arrangement example shown in FIG. It has a symmetrical arrangement.
  • the pad arrangement example shown in FIG. 106 is that, of the pads 1001s and 1001d arranged on two sides, the polarity of the pad 1001 at the end of each side is opposite to that of the pad 1001s and the pad 1001d. And different.
  • the Vss wiring 106 can be further reduced, and the current difference is further reduced, so that inductive noise can be further improved as compared with the seventeenth arrangement example of FIG.
  • a plurality of pads 1001 are provided on two adjacent sides of a rectangular main conductor portion 165a via conductors 1011 or 1012.
  • the sides on which the pads 1001 are arranged are not limited to two sides, and may be three or four sides.
  • the alternate arrangement of FIG. 93 and the two-stage configuration of FIG. Although the example in which the mirror arrangement is adopted is shown, a form in which the mirror arrangement of the single-stage configuration shown in FIG. 94 is adopted and the polarity of the pad 1001 at the end closest to the corner may be the same phase or the opposite phase may be adopted.
  • the lead conductor portion 165b is omitted, but as shown in FIGS.
  • the polarity of the pad 1001 at the end closest to the corner may be the same phase or opposite phase.
  • the lead conductors 165Ab and 165Bb and the conductors 1011 and 1012 are connected to the main conductor 165Aa from the pad 1001s, for example, by supplying GND or minus power to the main conductor 165Ba from the pad 1001d. It is desirable, but not limited, to be configured to be supplied to In other words, it is preferable that the lead conductors 165Ab and 165Bb and the conductors 1011 and 1012 are configured so that, for example, GND or a negative power supply supplied from the pad 1001 and a positive power supply having the opposite polarity do not completely short-circuit. That's not true. Note that in at least a part of FIGS.
  • all the pads 1001d may be the same, all the pads 1001d may not be the same, all the conductors 1011 may be the same, or all the conductors may be the same. 1011 may not be the same, all conductors 1012 may be the same, not all conductors 1012 may be the same,
  • the lead conductor portions 165Ab may be the same, not all the lead conductor portions 165Ab may be the same, all the lead conductor portions 165Bb may be the same, or all the lead conductor portions 165Bb They need not be the same.
  • the total number of pads 1001s and the total number of pads 1001d that are directly or indirectly connected to the main conductor portion 165a on the substrate 1000 are the same or substantially the same, and that the main conductor That the total number of pads 1001s and the total number of pads 1001d that are directly or indirectly connected to the portion 165a are the same or substantially the same, and that the main conductor 165a is directly or indirectly connected to the main conductor 165a on two predetermined opposite sides of the substrate 1000
  • the total number of pads 1001s to be electrically connected and the total number of pads 1001d are the same or substantially the same, and the total number of pads 1001s directly or indirectly connected to the main conductor 165a on a predetermined side of the substrate 1000 That the total number of pads 1001d is the same or substantially the same,
  • the total number of pads 1001s and the total number of pads 1001d that are directly or indirectly connected to at least two lead conductor portions 165b on the sides are the same or substantially the same.
  • the total number of pads 1001s and the total number of pads 1001d that are directly or indirectly connected to one lead conductor portion 165b are the same or substantially the same, and at least one lead conductor portion 165b is directly connected to a predetermined side of the substrate 1000. That the total number of pads 1001 s and the total number of pads 1001 d to be directly or indirectly connected are the same or substantially the same, and that at least two sets of conductors 1011 and 1012 are directly or indirectly connected to predetermined two adjacent sides of the substrate 1000.
  • FIG. 109 shows a substrate arrangement example of the Victim conductor loop and the Aggressor conductor loop.
  • ⁇ Circle around (A) ⁇ in FIG. 109 is a cross-sectional view schematically showing an example of the substrate arrangement of the above-described Victim conductor loop and Aggressor conductor loop.
  • a Victim conductor loop 1101 is included in the first semiconductor substrate 101, and Aggressor conductor loops 1102A and 1102B are included in the second semiconductor substrate 102.
  • the structure in which the first semiconductor substrate 101 and the second semiconductor substrate 102 are stacked has been described.
  • first semiconductor substrate 101 and the second semiconductor substrate 102 are not stacked, and the first semiconductor substrate 101 and the second semiconductor substrate 102 are arranged adjacent to each other as shown in FIG.
  • first semiconductor substrate 101 and the second semiconductor substrate 102 are arranged on the same plane at a predetermined interval.
  • the Victim conductor loop 1101 is included in the first semiconductor substrate 101
  • the Aggressor conductor loops 1102A and 1102B are included in the second semiconductor substrate 102
  • the first semiconductor substrate 101 and the second semiconductor substrate 101 are connected to each other.
  • 3 shows a structure in which a third semiconductor substrate 103 is inserted between semiconductor substrates 102 and a first semiconductor substrate 101 to a third semiconductor substrate 103 are stacked.
  • the Victim conductor loop 1101 is included in the first semiconductor substrate 101
  • the Aggressor conductor loop 1102A is included in the second semiconductor substrate 102
  • the Aggressor conductor loop 1102B is included in the third semiconductor substrate 103. Further, a structure is shown in which the first to third semiconductor substrates 101 to 103 are stacked in that order.
  • 110C shows that the Victim conductor loop 1101 is included in the first semiconductor substrate 101, the Aggressor conductor loops 1102A and 1102B are included in the second semiconductor substrate 102, and the first semiconductor substrate 101 and the second semiconductor substrate 101 are connected to each other.
  • 1 shows a structure in which a support substrate 104 is inserted between semiconductor substrates 102, and a first semiconductor substrate 101, a support substrate 104, and a second semiconductor substrate 102 are stacked in that order.
  • the support substrate 104 may be omitted, and the first semiconductor substrate 101 and the second semiconductor substrate 102 may be arranged with a predetermined gap.
  • 110D shows that the Victim conductor loop 1101 is included in the first semiconductor substrate 101, the Aggressor conductor loops 1102A and 1102B are included in the second semiconductor substrate 102, and the first semiconductor substrate 101 and the second semiconductor substrate 101 are connected to each other.
  • 1 shows a structure in which a semiconductor substrate 102 is placed on a support substrate 104 and arranged on the same plane at a predetermined interval.
  • the support substrate 104 may be omitted, and the first semiconductor substrate 101 and the second semiconductor substrate 102 may be supported at different positions so that they are arranged on the same plane.
  • the first semiconductor substrate 101 2 shows a structure in which the second semiconductor substrate 102 and the second semiconductor substrate 102 are stacked.
  • the region on the XY plane where the Victim conductor loop 1101 is formed in the first semiconductor substrate 101 is the same as the region on the XY plane where the Aggressor conductor loops 1102A and 1102B are formed in the second semiconductor substrate 102. , At least partially overlap.
  • 110F shows that the Victim conductor loop 1101 is included in the first semiconductor substrate 101, the Aggressor conductor loops 1102A and 1102B are included in the second semiconductor substrate 102, and the first semiconductor substrate 101 and the second semiconductor substrate 101 are connected to each other.
  • 1 shows a structure in which semiconductor substrates 102 are stacked.
  • the region on the XY plane where the Victim conductor loop 1101 is formed in the first semiconductor substrate 101 is the same as the region on the XY plane where the Aggressor conductor loops 1102A and 1102B are formed in the second semiconductor substrate 102. It may be a completely different region or a partially overlapping region.
  • the first semiconductor substrate 101 2 shows a structure in which the second semiconductor substrate 102 and the second semiconductor substrate 102 are stacked.
  • the region on the XY plane where the Victim conductor loop 1101 is formed in the first semiconductor substrate 101 is different from the region on the XY plane where the Aggressor conductor loops 1102A and 1102B are formed.
  • HH of FIG. 110 shows a structure in which the Victim conductor loop 1101 and the Aggressor conductor loops 1102A and 1102B are included in one semiconductor substrate 105. However, in one semiconductor substrate 105, the region on the XY plane where the Victim conductor loop 1101 is formed at least partially overlaps the region on the XY plane where the Aggressor conductor loops 1102A and 1102B are formed. .
  • FIG. 110 shows a structure in which a Victim conductor loop 1101 and Aggressor conductor loops 1102A and 1102B are included in one semiconductor substrate 105.
  • the region on the XY plane where the Victim conductor loop 1101 is formed is different from the region on the XY plane where the Aggressor conductor loops 1102A and 1102B are formed.
  • the number of semiconductor substrates including the Victim conductor loop 1101 and the Aggressor conductor loops 1102A and 1102B, the arrangement thereof, and the presence or absence of the support substrate can take various structures.
  • the Aggressor conductor loop that generates a magnetic flux passing through the loop surface of the Victim conductor loop may or may not overlap the Victim conductor loop. Further, the Aggressor conductor loop may be formed on a plurality of semiconductor substrates stacked on the semiconductor substrate on which the Victim conductor loop is formed, or may be formed on the same semiconductor substrate as the Victim conductor loop. Is also good.
  • the Aggressor conductor loop is not a semiconductor substrate, but various substrates such as a printed circuit board, a flexible printed circuit board, an interposer substrate, a package substrate, an inorganic substrate, or an organic substrate are conceivable, but include or form a conductor. Any substrate that can be used may be used, and may be present in a circuit other than the semiconductor substrate such as a package in which the semiconductor substrate is sealed.
  • the distance of the Aggressor conductor loop to the Victim conductor loop is determined when the Aggressor conductor loop is formed on the semiconductor substrate, when the Aggressor conductor loop is formed on the package, and when the Aggressor conductor loop is formed on the printed circuit board. It becomes shorter in order.
  • the inductive noise and capacitive noise that can occur in the Victim conductor loop tend to increase as the distance of the Aggressor conductor loop to the Victim conductor loop increases.Therefore, this technology is more effective as the distance of the Aggressor conductor loop to the Victim conductor loop becomes shorter. Can be played. Furthermore, not only the substrate, but also the conductor itself represented by a conducting wire or a conducting plate, such as a bonding wire, a lead wire, an antenna line, a power line, a GND line, a coaxial line, a dummy wire, a sheet metal, etc. The present technology can be applied.
  • a conductor 1101 (hereinafter, referred to as at least a part of a Victim conductor loop) is formed.
  • Victim conductor loop 1101) and conductors 1102A and 1102B (hereinafter, referred to as Aggressor conductor loops 1102A and 1102B) that are at least a part of the Aggressor conductor loop will be described.
  • the above-described Victim conductor loop or Aggressor conductor loop includes at least a conductor disposed on at least two of the semiconductor substrate 1121, the package substrate 1122, and the printed substrate 1123. It may be configured.
  • the semiconductor substrate 1121 can be replaced with any of a package substrate, an interposer substrate, a printed substrate, a flexible printed substrate, an inorganic substrate, an organic substrate, a substrate including a conductor, or a substrate on which a conductor can be formed.
  • the package substrate 1122 can be replaced with any of a semiconductor substrate, an interposer substrate, a printed substrate, a flexible printed substrate, an inorganic substrate, an organic substrate, a substrate including a conductor, or a substrate on which a conductor can be formed.
  • the printed board 1123 can be replaced with any of a semiconductor board, a package board, an interposer board, a flexible printed board, an inorganic board, an organic board, a board including a conductor, or a board on which a conductor can be formed.
  • ⁇ Circle around (A) ⁇ to (R) of FIG. 112 show examples of the arrangement of the Victim conductor loop and the Aggressor conductor loop in the laminated structure in which the three types of substrates shown in FIG. 111 are laminated.
  • ⁇ Circle around (A) ⁇ in FIG. 112 is a schematic diagram of a laminated structure in which the Victim conductor loop 1101 and the Aggressor conductor loops 1102A and 1102B are all included in the semiconductor substrate 1121.
  • the package substrate 1122 and the printed circuit board 1123 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • BB of FIG. 112 is a schematic diagram of a stacked structure in which the Victim conductor loop 1101 and the Aggressor conductor loop 1102A are included in the semiconductor substrate 1121, and the Aggressor conductor loop 1102B is included in the package substrate 1122.
  • the printed circuit board 1123 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • CC of FIG. 112 is a schematic view of a laminated structure in which the Victim conductor loop 1101 and the Aggressor conductor loop 1102A are included in the semiconductor substrate 1121, and the Aggressor conductor loop 1102B is included in the printed circuit board 1123.
  • the package substrate 1122 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • DD of FIG. 112 is a schematic diagram of a laminated structure in which the Victim conductor loop 1101 is included in the semiconductor substrate 1121 and the Aggressor conductor loops 1102A and 1102B are included in the package substrate 1122.
  • the printed circuit board 1123 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • FIG. 112E is a schematic diagram of a stacked structure in which the Victim conductor loop 1101 is included in the semiconductor substrate 1121, the Aggressor conductor loop 1102A is included in the package substrate 1122, and the Aggressor conductor loop 1102B is included in the printed circuit board 1123. I have.
  • FF of FIG. 112 is a schematic diagram of a laminated structure in which the Victim conductor loop 1101 is included in the semiconductor substrate 1121 and the Aggressor conductor loops 1102A and 1102B are included in the printed circuit board 1123.
  • the package substrate 1122 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • G in FIG. 112 is a schematic diagram of a stacked structure in which the Aggressor conductor loops 1102A and 1102B are included in the semiconductor substrate 1121 and the Victim conductor loop 1101 is included in the package substrate 1122.
  • the printed circuit board 1123 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • HH of FIG. 112 is a schematic diagram of a stacked structure in which the Aggressor conductor loop 1102A is included in the semiconductor substrate 1121, and the Aggressor conductor loop 1102B and the Victim conductor loop 1101 are included in the package substrate 1122.
  • the printed circuit board 1123 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • FIG. 112I shows a schematic diagram of a stacked structure in which the Aggressor conductor loop 1102A is included in the semiconductor substrate 1121, the Victim conductor loop 1101 is included in the package substrate 1122, and the Aggressor conductor loop 1102B is included in the printed circuit board 1123. I have.
  • JJ in FIG. 112 is a schematic diagram of a stacked structure in which the Victim conductor loop 1101 and the Aggressor conductor loops 1102A and 1102B are all included in the package substrate 1122.
  • the semiconductor substrate 1121 and the printed circuit board 1123 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • KK in FIG. 112 is a schematic diagram of a laminated structure in which the Victim conductor loop 1101 and the Aggressor conductor loop 1102A are included in the package substrate 1122, and the Aggressor conductor loop 1102B is included in the printed circuit board 1123.
  • the semiconductor substrate 1121 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • L in FIG. 112 is a schematic diagram of a laminated structure in which the Victim conductor loop 1101 is included in the package substrate 1122, and the Aggressor conductor loops 1102A and 1102B are included in the printed circuit board 1123.
  • the semiconductor substrate 1121 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • ⁇ Circle around (M) ⁇ in FIG. 112 is a schematic diagram of a laminated structure in which the Aggressor conductor loops 1102A and 1102B are included in the semiconductor substrate 1121 and the Victim conductor loop 1101 is included in the printed circuit board 1123.
  • the package substrate 1122 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • N in FIG. 112 shows a schematic diagram of a laminated structure in which the Aggressor conductor loop 1102A is included in the semiconductor substrate 1121, the Aggressor conductor loop 1102B is included in the package substrate 1122, and the Victim conductor loop 1101 is included in the printed circuit board 1123. I have.
  • FIG. 112 is a schematic diagram of a laminated structure in which the Aggressor conductor loop 1102A is included in the semiconductor substrate 1121 and the Aggressor conductor loop 1102B and the Victim conductor loop 1101 are included in the printed circuit board 1123.
  • the package substrate 1122 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • ⁇ Circle over (P) ⁇ in FIG. 112 is a schematic diagram of a laminated structure in which Aggressor conductor loops 1102A and 1102B are included in package substrate 1122 and Victim conductor loop 1101 is included in printed circuit board 1123.
  • the semiconductor substrate 1121 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • ⁇ Circle around (Q) ⁇ in FIG. 112 is a schematic diagram of a laminated structure in which the Aggressor conductor loop 1102A is included in the package substrate 1122, and the Aggressor conductor loop 1102B and the Victim conductor loop 1101 are included in the printed circuit board 1123.
  • the semiconductor substrate 1121 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • RR in FIG. 112 is a schematic diagram of a laminated structure in which the Victim conductor loop 1101 and the Aggressor conductor loops 1102A and 1102B are all included in the printed circuit board 1123.
  • the semiconductor substrate 1121 and the package substrate 1122 on which neither the Victim conductor loop 1101 nor the Aggressor conductor loops 1102A and 1102B are formed may be omitted.
  • the positions of the Victim conductor loop 1101, Aggressor conductor loop 1102A, or Aggressor conductor loop 1102B may be reversed upside down by reversing the stacking order of the substrates shown in A to R in FIG.
  • the Victim conductor loop 1101 and the Aggressor conductor loops 1102A and 1102B can be formed in any area of the semiconductor substrate 1121, the package substrate 1122, and the printed substrate 1123.
  • FIG. 113 is a diagram illustrating an example of package stacking of the first semiconductor substrate 101 and the second semiconductor substrate 102 forming the solid-state imaging device 100.
  • the first semiconductor substrate 101 and the second semiconductor substrate 102 may be stacked in any manner as a package.
  • the first semiconductor substrate 101 and the second semiconductor substrate 102 are individually sealed using a sealing material, and the resulting packages 601 and 602 are sealed. They may be stacked.
  • the package 603 may be generated by sealing the first semiconductor substrate 101 and the second semiconductor substrate 102 in a stacked state with a sealing material.
  • the bonding wires 604 may be connected to the second semiconductor substrate 102 as shown in FIG. 113B, or may be connected to the first semiconductor substrate 101 as shown in FIG. 113C. May be.
  • the package may be in any form.
  • CSP Chip Size Package
  • WL-CSP Wafer Level Chip Size Package
  • an interposer substrate or a rewiring layer may be used in the package.
  • any form without a package may be used.
  • a semiconductor substrate may be mounted as COB (Chip On Board).
  • BGA Bit Grid Array
  • COB Chip On Board
  • COT Chip On Tape
  • CSP Chip Size Package / Chip Scale Package
  • DIMM Dual In-line Memory Module
  • DIP Dual In-line
  • FBGA Feine-pitch Ball Grid Array
  • FLGA FLGA
  • FQFP Fine-pitch Quad Flat Package
  • HSIP Single In-line Package with Heatsink
  • LCC Leadless Chip Carrier
  • LFLGA Low Profile Fine Pitch Land Grid Array
  • LGA Landand Grid Array
  • LQFP Low-profile Quad Flat Package
  • MC-FBGA Multi-Chip Fine-pitch Ball All Grid Array
  • MCM Multi-Chip Module
  • MCP Multi-Chip Package
  • M-CSP Molded Chip Size Package
  • MFP Mini Flat Package
  • MQFP Metal Quad Flat Package
  • MQUAD Metal Quad
  • MSOP Micro Small Array
  • the present technology is, for example, a CCD (Charge-Coupled Device) image sensor, CCD sensor, CMOS sensor, MOS sensor, IR (Infrared) sensor, UV (Ultraviolet) sensor, ToF (Time of Flight) sensor, ranging sensor
  • CCD Charge-Coupled Device
  • CMOS complementary metal-oxide-semiconductor
  • MOS Metal Organic Sensor Suppression Sensor
  • IR Infrared
  • UV Ultraviolet
  • ToF Time of Flight
  • ranging sensor ranging sensor
  • the present invention can be applied to any sensor, circuit board, device, electronic device, and the like.
  • the present technology is suitable for a sensor, a circuit board, a device, or an electronic device in which some device such as a transistor, a diode, or an antenna is arranged in an array, and a sensor, a circuit board, or the like in which some device is arranged in a substantially same plane. It is particularly suitable for devices and electronic equipment, but not limited thereto.
  • the present technology for example, various memory sensors related to memory devices, circuit boards for memory, memory devices, or electronic devices including memory, various CCD sensors related to CCD, circuit boards for CCD, CCD device, or CCD Electronic devices including CMOS, various CMOS sensors related to CMOS, CMOS circuit boards, CMOS devices, or electronic devices including CMOS, various MOS sensors related to MOS, circuit substrates for MOS, MOS devices, including MOS Electronic equipment, various display sensors related to light emitting devices, display circuit boards, display devices, or electronic devices including displays, various laser sensors related to light emitting devices, laser circuit boards, laser devices, or lasers Various antenna sensors related to electronic devices and antenna devices, circuit boards for antennas, antenna devices, or antennas It can be applied to electronic devices, even in such as including.
  • a sensor, a circuit board, a device, or an electronic device a sensor including a control line or a signal line, a circuit board, a device, or an electronic device, a horizontal control line or a vertical Suitable for a sensor including a signal line, a circuit board, a device, or an electronic device, but is not limited thereto.
  • Example of conductive shield arrangement> In the above-described configuration example, it has been described that the inductive noise can be reduced by devising the configuration of the conductor layer A (the wiring layer 165A) and the conductor layer B (the wiring layer 165B). A configuration for further improving inductive noise will be described.
  • FIGS. 114 and 115 are cross-sectional views illustrating a configuration example in which a conductive shield is provided for the solid-state imaging device 100 in which the first semiconductor substrate 101 and the second semiconductor substrate 102 illustrated in FIG. 6 are stacked. It is.
  • FIG. 114 is a cross-sectional view showing a first configuration example in which a conductive shield is provided for the solid-state imaging device 100 shown in FIG.
  • a conductive shield 1151 is formed in the multilayer wiring layer 153 of the first semiconductor substrate 101.
  • BB of FIG. 114 is a cross-sectional view showing a second configuration example in which a conductive shield is provided for the solid-state imaging device 100 shown in FIG.
  • a conductive shield 1151 is formed in the multilayer wiring layer 163 of the second semiconductor substrate 102.
  • CC of FIG. 114 is a cross-sectional view showing a third configuration example in which a conductive shield is provided for the solid-state imaging device 100 shown in FIG.
  • a conductive shield 1151 is formed on each of the multilayer wiring layers of the first semiconductor substrate 101 and the second semiconductor substrate 102. More specifically, a conductive shield 1151A is formed in the multilayer wiring layer 153 of the first semiconductor substrate 101, and a conductive shield 1151B is formed in the multilayer wiring layer 163 of the second semiconductor substrate 102. I have.
  • FIG. 115 is a cross-sectional view showing a fourth configuration example in which a conductive shield is provided for the solid-state imaging device 100 shown in FIG.
  • a conductive shield 1151 is formed on each of the multilayer wiring layers of the first semiconductor substrate 101 and the second semiconductor substrate 102, and they are joined. More specifically, a conductive shield 1151A is formed in the multilayer wiring layer 153 of the first semiconductor substrate 101 on the joint surface with the multilayer wiring layer 163 of the second semiconductor substrate 102, and the second semiconductor substrate A conductive shield 1151B is formed on a bonding surface of the first semiconductor substrate 101 with the multilayer wiring layer 153 in the multilayer wiring layer 163 of the first semiconductor substrate 102, and the conductive shields 1151A and 1151B are connected by, for example, Cu-Cu bonding. They are joined by the same kind of metal joining such as Au-Au joining or Al-Al joining, or by the dissimilar metal joining such as Cu-Au joining, Cu-Al joining or Au- Al joining.
  • FIG. 115A are examples in which the planar regions of the conductive shields 1151A and 1151B coincide, but it is sufficient that at least some of them overlap and be joined.
  • BB of FIG. 115 is a cross-sectional view showing a fifth configuration example in which a conductive shield is provided for the solid-state imaging device 100 shown in FIG.
  • BB in FIG. 115 has a configuration in which the wiring layer 165A as the conductor layer A also has a function as the conductive shield 1151.
  • a part of the wiring layer 165A may be the conductive shield 1151.
  • CC of FIG. 115 is a cross-sectional view showing a sixth configuration example in which a conductive shield is provided for the solid-state imaging device 100 shown in FIG.
  • the conductive shield 1151 is formed in the multilayer wiring layer 153, as in the first configuration example shown in FIG. 114A.
  • the plane area formed is smaller than the plane areas of the wiring layer 165A as the conductor layer A and the wiring layer 165B as the conductor layer B.
  • the area of the plane region where the conductive shield 1151 is formed is the plane of the wiring layer 165A that is the conductor layer A and the wiring layer 165B that is the conductor layer B. Although it is preferable that the area be equal to or larger than the area of the region, the area may be small as shown in FIG. 115B.
  • the wiring layers shielded by the conductive shield 1151 are two layers of the wiring layers 165A and 165B, but may be one layer.
  • a magnetic shield may be used instead of the conductive shield 1151.
  • the magnetic shield may be conductive or non-conductive. If the magnetic shield is conductive, inductive and capacitive noise can be further improved.
  • FIGS. 116 to 119 show first to fourth configuration examples of the arrangement of the conductive shield 1151 with respect to the signal line 132 and the planar shape.
  • the conductive shield 1151 is the same except for the planar shape.
  • FIG. 116 is a cross-sectional view showing the positional relationship in the Z direction between the signal line 132 for transmitting an analog pixel signal on the first semiconductor substrate 101, the conductive shield 1151, and the wiring layer 165A.
  • FIG. 116B is a plan view showing a planar shape of the conductive shield 1151.
  • a conductive shield 1151 is arranged between the signal line 132 and the wiring layer 165A. As shown in FIG. 116B, the planar shape of the conductive shield 1151 can be planar.
  • the planar shape of the conductive shield 1151 is formed in a linear shape, and each linear region corresponds to the signal line 132 one-to-one. It can be formed so as to overlap.
  • each linear region of the conductive shield 1151 does not need to correspond one-to-one with the signal line 132 as in the second configuration example of FIGS. 117A and 117B.
  • one linear region may be formed so as to overlap a plurality of signal lines 132.
  • FIG. 118 shows a planar shape in which one linear region of the conductive shield 1151 corresponds to two signal lines 132, a planar shape corresponding to three or more signal lines 132 may be used.
  • planar shape of the conductive shield 1151 may be formed not in a linear shape but in a mesh shape as in the fourth configuration example of FIGS. 119A and 119B.
  • the conductor width, the gap width, and the conductor period of the vertical conductor extending in the vertical direction (Y direction) of the mesh-shaped conductive shield 1151 and the horizontal conductor extending in the horizontal direction (X direction) may be different or the same. .
  • the conductive shield 1151 has one layer, but may have two layers as shown in FIG. 114C and FIG. 115A. The same applies to the wiring layer 165B shown in FIGS. 116 to 119 as the wiring layer 165B.
  • the conductive shield 1151 is formed at a position overlapping with the entire region of the signal line 132, the conductive shield 1151 may be formed at a position overlapping with some region or at a position not overlapping. However, since noise is often propagated via a signal line, it is preferable that the noise be located at a position overlapping with the signal line 132.
  • the conductive shield 1151 is preferably connected to GND or a negative power supply, but may be connected to another control line, another signal line, another conductor, or another wiring. .
  • the conductive shield 1151 may not be connected to another control line, another signal line, another conductor, another wiring, or the like.
  • a third conductor layer may be further arranged near the two conductor layers of the wiring layer 165A (conductor layer A) and the wiring layer 165B (conductor layer B).
  • the third conductor layer is, for example, a wire for relaying GND or a minus power supply to the Vss wiring of the conductor layer A that is the wiring layer 165A, and a plus power supply to the Vdd wiring of the conductor layer B that is the wiring layer 165B. Wiring, or reinforcing wiring for minimizing the voltage drop (IR-Drop) of the conductor layer A or the conductor layer B as much as possible.
  • the third conductor layer is referred to as a wiring layer 165C or a conductor layer C corresponding to the names of the wiring layers 165A and 165B, the conductor layers A and the conductor layers B of the above-described respective configuration examples
  • the third conductor The wiring layer 165C which is a layer, is arranged with respect to the wiring layers 165A and 165B in any of the positional relations A to C in FIG.
  • ⁇ Circle around (A) ⁇ through (C) of FIG. 120 are schematic cross-sectional views showing examples of the arrangement of the wiring layer 165C with respect to the wiring layers 165A and 165B.
  • a wiring layer 170 (a fourth conductor layer) including at least a part of a control line 133 for controlling a transistor of the pixel 131 or at least a part of a signal line 132 for transmitting a pixel signal.
  • an active element layer 171 including an active element such as the MOS transistor 164 is formed on the second semiconductor substrate 102.
  • At least a part of the control line 133 or at least a part of the signal line 132 may constitute at least a part of the above-described Victim conductor loop (Victim conductor loop 11 or Victim conductor loop 1101). Absent.
  • the wiring layer 165A is disposed on the wiring layer 170 side of the first semiconductor substrate 101, and the wiring layer 165B is disposed on the active element layer 171 side.
  • wiring layer 165C (conductor layer C) may be arranged between wiring layer 165B and active element layer 171 as shown in FIG. .
  • each wiring layer is stacked in the order of the wiring layer 170, the wiring layer 165A, the wiring layer 165B, the wiring layer 165C, and the active element layer 171 from the first semiconductor substrate 101 side.
  • the wiring layer 165C (conductor layer C) may be disposed between the wiring layer 165A and the wiring layer 165B as shown in FIG. 120B.
  • each wiring layer is stacked in the order of the wiring layer 170, the wiring layer 165A, the wiring layer 165C, the wiring layer 165B, and the active element layer 171 from the first semiconductor substrate 101 side.
  • the wiring layer 165C (conductor layer C) may be disposed between the wiring layer 170 and the wiring layer 165A as shown in FIG. 120C.
  • each wiring layer is laminated in the order of the wiring layer 170, the wiring layer 165C, the wiring layer 165A, the wiring layer 165B, and the active element layer 171 from the first semiconductor substrate 101 side.
  • FIG. 120 is a diagram illustrating the positional relationship between the three conductor layers of the wiring layers 165A to 165C, and shows the relationship between the wiring layer 170 of the first semiconductor substrate 101 and the active element layer 171 of the second semiconductor substrate 102.
  • the first semiconductor substrate 101 may not include either the signal line 132 or the control line 133, and the first semiconductor substrate 101 may include both the signal line 132 and the control line 133.
  • at least a part of either the signal line 132 or the control line 133 may be formed on the wiring layer 170.
  • the signal line 132 or the control line 133 may be provided in the second semiconductor substrate 102 instead of the first semiconductor substrate 101.
  • the signal line 132 or the control line 133 may include at least a part of the first semiconductor substrate 101 and the second semiconductor substrate 102.
  • the first semiconductor substrate 101 and the second semiconductor substrate 102 At least it may be configured to straddle.
  • at least one of the wiring layers 165A, 165B, and 165C may be provided in the second semiconductor substrate 102 instead of the first semiconductor substrate 101.
  • the arrangement of the wiring layer 170 of the first semiconductor substrate 101 and the arrangement of the active element layer 171 of the second semiconductor substrate 102 may be omitted.
  • the first semiconductor substrate 101 and the second semiconductor substrate 102 may be integrally formed as one semiconductor substrate instead of being separate bodies.
  • the wiring layer 170 is interpreted as the Victim conductor loop 1101
  • the wiring layer 165A is interpreted as the Aggressor conductor loop 1102A
  • the wiring layer 165B is interpreted as the Aggressor conductor loop 1102B.
  • the wiring layer 165C may be provided, and it is desirable that the three conductor layers of the wiring layers 165A to 165C have the positional relationship shown in FIG. 120, but this is not a limitation.
  • FIG. 121 is a diagram showing an example of the wiring pattern of the wiring layer 165C.
  • FIG. 121 shows a conductor layer C (wiring layer 165C)
  • B of FIG. 121 shows a conductor layer A (wiring layer 165A)
  • C of FIG. 121 shows a conductor layer B (wiring layer 165B).
  • FIG. 121D is a plan view of the laminated state of the conductor layer A and the conductor layer C
  • FIG. 121E is a plan view of the laminated state of the conductor layer B and the conductor layer C
  • F is a plan view of a laminated state of the conductor layer A and the conductor layer B.
  • the horizontal direction is the X axis
  • the vertical direction is the Y axis
  • the direction perpendicular to the XY plane is the Z axis.
  • the conductor layer A (wiring layer 165A) and the conductor layer B (wiring layer 165B) of FIG. 121 have the resistance value in the X direction (first direction) and the Y direction (second direction) described with reference to FIG.
  • An eleventh configuration example using mesh-like conductors having different resistance values (direction) is employed.
  • the conductor layer A in FIG. 121B is made of a mesh conductor 1201.
  • the mesh conductor 1201 has a conductor width WXA, a gap width GXA, and a conductor period FXA in the X direction, and has a conductor width WYA, a gap width GYA, and a conductor period FYA in the Y direction.
  • the mesh conductor 1201 is a conductor having a shape in which basic patterns (first basic patterns) of the conductor cycle FXA and the conductor cycle FYA are repeatedly arranged on the same plane.
  • the mesh conductor 1201 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the gap region of the mesh-shaped conductor 1201 has a shape in which the Y direction is longer than the X direction, the resistance value differs between the X direction and the Y direction, and the resistance value in the Y direction is smaller than the resistance value in the X direction. Become. Therefore, the current flows more easily in the mesh conductor 1201 in the Y direction than in the X direction.
  • the conductor layer B in FIG. 121C is composed of a mesh conductor 1202.
  • the mesh conductor 1202 has a conductor width WXB in the X direction, a gap width GXB, and a conductor period FXB, and has a conductor width WYB, a gap width GYB, and a conductor period FYB in the Y direction.
  • the mesh conductor 1202 is a conductor having a shape in which basic patterns (second basic patterns) of the conductor cycle FXB and the conductor cycle FYB are repeatedly arranged on the same plane.
  • the mesh conductor 1202 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the gap region of the mesh-shaped conductor 1202 has a shape in which the Y direction is longer than the X direction, the resistance value differs between the X direction and the Y direction, and the resistance value in the Y direction is smaller than the resistance value in the X direction. Become. Therefore, current flows more easily in the mesh conductor 1202 in the Y direction than in the X direction.
  • the mesh-like conductor 1201 of the conductor layer A and the mesh-like conductor 1202 of the conductor layer B have a differential structure. That is, as described in the eleventh configuration example and the like, the current distribution of the mesh-shaped conductor 1201 of the conductor layer A and the current distribution of the mesh-shaped conductor 1202 of the conductor layer B have substantially equal and opposite characteristics. .
  • substantially equal means a difference in a range that can be regarded as equal. For example, a difference in a range that does not exceed at least twice may be sufficient.
  • the AC current flows substantially uniformly, and the current direction is the same as that of the mesh-like conductor 1201 and the mesh-like conductor. 1202 is the opposite direction.
  • the magnetic field generated by the current distribution of the mesh conductor 1201 and the magnetic field generated by the current distribution of the mesh conductor 1202 are effectively canceled. Thereby, inductive noise can be suppressed.
  • the lamination of the conductor layer A and the conductor layer B eliminates the opening area, so that the hot carrier emission from the active element group 167 can be shielded.
  • the conductor layer C in FIG. 121A is a conductor layer having a low sheet resistance in which current easily flows, and linear conductors 1211A long in the X direction and linear conductors 1211B long in the X direction are alternately arranged in the Y direction. Are arranged periodically.
  • the linear conductor 1211A is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the linear conductor 1211B is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 1211A is connected to, for example, a pad (not shown) on the outer peripheral portion of the semiconductor substrate, and is electrically connected to the mesh conductor 1201 of the conductor layer A.
  • the mesh conductor 1201 of the conductor layer A and the linear conductor 1211A of the conductor layer C may be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the linear conductor 1211B is connected to, for example, a pad (not shown) on the outer peripheral portion of the semiconductor substrate, and is electrically connected to the mesh conductor 1202 of the conductor layer B.
  • the mesh-shaped conductor 1202 of the conductor layer B and the linear conductor 1211B of the conductor layer C may be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the linear conductor 1211A has a conductor width WYCA in the Y direction
  • the linear conductor 1211B has a conductor width WYCB in the Y direction
  • the conductor width WYCA of the linear conductor 1211A is the conductor width WYCB of the linear conductor 1211B.
  • a gap having a gap width GYC is provided between the linear conductors 1211A and 1211B in the Y direction.
  • the conductor width WYCA of the linear conductor 1211A is: Since the conductor width WYCB of the linear conductors 1211B is different, the sum of the conductor widths WYCA of the plurality of linear conductors 1211A in a predetermined plane range is significantly different from the sum of the conductor widths WYCB of the plurality of linear conductors 1211B. .
  • the total amount of current flowing through the mesh-like conductor 1202 is larger than the total amount of current flowing through the mesh-like conductor 1201.
  • the current distribution is largely different between the mesh conductor 1201 and the mesh conductor 1202, so that the generation of inductive noise cannot be suppressed and the inductive noise deteriorates.
  • FIG. 122 shows a first configuration example of a three-layer conductor layer.
  • FIG. 122A shows the conductor layer C (wiring layer 165C)
  • FIG. 122B shows the conductor layer A (wiring layer 165A)
  • FIG. 122C shows the conductor layer B (wiring layer 165B).
  • FIG. 122 is a plan view of a laminated state of the conductor layer A and the conductor layer C
  • FIG. 122E is a plan view of a laminated state of the conductor layer B and the conductor layer C
  • F is a plan view of a laminated state of the conductor layer A and the conductor layer B.
  • the conductor layer A in FIG. 122B is composed of the same mesh conductor 1201 as in FIG. That is, the mesh conductor 1201 has a conductor width WXA, a gap width GXA, and a conductor period FXA in the X direction, and has a conductor width WYA, a gap width GYA, and a conductor period FYA in the Y direction.
  • the mesh conductor 1201 is a conductor having a shape in which basic patterns (first basic patterns) of the conductor cycle FXA and the conductor cycle FYA are repeatedly arranged on the same plane.
  • the mesh conductor 1201 is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the conductor layer B in FIG. 122C is composed of the same mesh conductor 1202 as in FIG. That is, the mesh conductor 1202 has a conductor width WXB in the X direction, a gap width GXB, and a conductor cycle FXB, and has a conductor width WYB, a gap width GYB, and a conductor cycle FYB in the Y direction.
  • the mesh conductor 1202 is a conductor having a shape in which basic patterns (second basic patterns) of the conductor cycle FXB and the conductor cycle FYB are repeatedly arranged on the same plane.
  • the mesh conductor 1202 is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • substantially the same means a difference in a range that can be regarded as the same. For example, the difference may be at least a difference that does not exceed twice.
  • the conductor layer C in FIG. 122A is a conductor layer having a low sheet resistance through which current easily flows, and includes a linear conductor 1221A (third basic pattern) long in the X direction and a linear conductor 1221B (third basic pattern) long in the X direction. 4 basic patterns) are alternately and periodically arranged in the Y direction.
  • the linear conductor 1221A is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the linear conductor 1221B is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 1221A and the linear conductor 1221B are differential conductors (differential structures) in which current directions are opposite to each other.
  • the linear conductor 1221A is connected to, for example, a pad (not shown) on the outer peripheral portion of the semiconductor substrate, and is electrically connected to the mesh conductor 1201 of the conductor layer A.
  • the mesh-shaped conductor 1201 of the conductor layer A and the linear conductor 1221A of the conductor layer C may be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the linear conductor 1221B is connected to, for example, a pad (not shown) on the outer peripheral portion of the semiconductor substrate, and is electrically connected to the mesh conductor 1202 of the conductor layer B.
  • the mesh-shaped conductor 1202 of the conductor layer B and the linear conductor 1221B of the conductor layer C may be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the linear conductor 1221A has a conductor width WYCA in the Y direction
  • the linear conductor 1221B has a conductor width WYCB in the Y direction
  • the conductor width WYCA of the linear conductor 1221A and the conductor width WYCB of the linear conductor 1221B are not necessarily the same and may be substantially the same (conductor width WYCA ⁇ conductor width WYCB).
  • a gap having a gap width GYC is provided between the linear conductors 1221A and 1221B in the Y direction.
  • the conductor period FYC of the linear conductor 1221A and the conductor period FYC of the linear conductor 1221B are the same or substantially the same.
  • the conductor cycle FYC which is the repetition cycle of the linear conductor 1221A of the conductor layer C, is an integral multiple of the conductor cycle FYA which is the repetition cycle of the mesh conductor 1201 of the conductor layer A in the Y direction.
  • FIG. 122 shows an example in which the conductor period FYC is twice the conductor period FYA.
  • the conductor cycle FYC which is the repetition cycle of the linear conductor 1221B of the conductor layer C, is an integral multiple of the conductor cycle FYB which is the repetition cycle of the mesh conductor 1202 of the conductor layer B in the Y direction.
  • FIG. 122 is an example in which the conductor period FYC is twice the conductor period FYB.
  • the conductor width WYCA, the conductor width WYCB, and the gap width GYC can be designed to any values.
  • the conductor width WYCA of the linear conductor 1221A Since the conductor width WYCB of the linear conductor 1221B is the same or substantially the same, the sum of the conductor widths WYCA of the plurality of linear conductors 1221A in a predetermined plane range and the conductor width WYCB of the plurality of linear conductors 1221B are determined. The sum is the same or substantially the same.
  • the current distribution of the linear conductor 1221A and the current distribution of the linear conductor 1221B are the same or substantially the same, so that the generation of inductive noise can be suppressed.
  • the linear conductors 1221A and 1221B of the conductor layer C and the Capacitive noise may occur due to capacitive coupling between the signal line 132 and the control line 133.
  • the capacitive noise is repeated. Can be completely canceled in the Y direction. The capacitive noise can be greatly improved as the conductor layer C is closer to the wiring layer 170.
  • the stack of the conductor layers A and B has a light-shielding structure, so that hot carrier emission from the active element group 167 can be shielded.
  • the laminated structure of the conductor layers A and C and the laminated structure of the conductor layers B and C also have a light-shielding structure, and light-shielding properties are maintained.
  • the light-shielding restrictions of the conductor layers A and B can be greatly eased, so that the conductor area of the conductor layers A and B can be used to the maximum, the wiring resistance can be reduced, and the voltage drop can be further improved. can do. Further, the degree of freedom in the layout of the conductor layers A and B can be improved.
  • the mesh conductor 1201 of the conductor layer A is electrically connected to the linear conductor 1221A of the conductor layer C
  • the mesh conductor 1202 of the conductor layer B is electrically connected to the linear conductor 1221B of the conductor layer C.
  • the amount of current in the conductor layers A and B can be reduced, so that inductive noise and voltage drop from the conductor layers A and B can be further improved.
  • FIG. 123 shows a second configuration example of the three conductor layers.
  • FIG. 123A shows the conductor layer C (wiring layer 165C)
  • FIG. 123B shows the conductor layer A (wiring layer 165A)
  • FIG. 123C shows the conductor layer B (wiring layer 165B).
  • FIG. 123D is a plan view of a laminated state of the conductor layer A and the conductor layer C
  • FIG. 123E is a plan view of a laminated state of the conductor layer B and the conductor layer C
  • F is a plan view of a laminated state of the conductor layer A and the conductor layer B.
  • the conductor layer A of FIG. 123B is the same mesh conductor 1201 as the first configuration example of FIG. 122, and the conductor layer B of FIG. 123C is the same mesh conductor as the first configuration example of FIG. Since it is 1202, its description is omitted.
  • the conductor layer C of A in FIG. 123 is configured by arranging linear conductors 1222A long in the X direction and linear conductors 1222B long in the X direction alternately and periodically in the Y direction in units of two. ing.
  • the linear conductor 1222A is, for example, a wiring (Vss wiring) connected to GND or a negative power supply.
  • the linear conductor 1222B is, for example, a wiring (Vdd wiring) connected to a positive power supply.
  • the linear conductor 1222A and the linear conductor 1222B are differential conductors whose current directions are opposite to each other.
  • the linear conductor 1222A is connected to, for example, a pad (not shown) on the outer peripheral portion of the semiconductor substrate, and is electrically connected to the mesh conductor 1201 of the conductor layer A.
  • the mesh-shaped conductor 1201 of the conductor layer A and the linear conductor 1222A of the conductor layer C may be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the linear conductor 1222B is connected to, for example, a pad (not shown) on the outer peripheral portion of the semiconductor substrate, and is electrically connected to the mesh conductor 1202 of the conductor layer B.
  • the mesh-shaped conductor 1202 of the conductor layer B and the linear conductor 1222B of the conductor layer C may be electrically connected, for example, via a conductor via (VIA) extending in the Z direction.
  • the linear conductor 1222A has a conductor width WYCA in the Y direction
  • the linear conductor 1222B has a conductor width WYCB in the Y direction
  • the conductor width WYCA of the linear conductor 1222A and the conductor width WYCB of the linear conductor 1222B are not necessarily the same and may be substantially the same (conductor width WYCA ⁇ conductor width WYCB).
  • the linear conductors 1222A adjacent to each other in the Y direction, the linear conductors 1222B, or the linear conductor 1222A and the linear conductor 1222B have a gap width GYC.
  • the conductor cycle FYC of the two linear conductors 1222A and the conductor cycle FYC of the two linear conductors 1222B are the same or substantially the same.
  • FIG. 123 shows an example in which two linear conductors 1222A and 1222B are periodically arranged. However, the present invention is not limited thereto. For example, three or more linear conductors may be periodically arranged. . Further, FIG. 123 shows an example in which the same number of linear conductors are periodically arranged in the linear conductors 1222A and 1222B. However, the present invention is not limited thereto. However, different numbers of linear conductors may be periodically arranged.
  • the linear conductors 1222A and 1222B of the conductor layer C and the Capacitive noise may occur due to capacitive coupling between the signal line 132 and the control line 133.
  • the capacitive noise is reduced. Can be completely canceled in the Y direction. The capacitive noise can be greatly improved as the conductor layer C is closer to the wiring layer 170.
  • the laminate of the conductor layers A and B has a light-shielding structure, and can shield hot carrier emission from the active element group 167, as shown in FIGS. 123D and E.
  • a certain range of light-shielding properties is maintained in the lamination of the conductor layers A and C and the lamination of the conductor layers B and C.
  • the light-shielding restrictions of the conductor layers A and B can be relaxed, so that the conductor area of the conductor layers A and B can be maximized, the wiring resistance can be reduced, and the voltage drop can be further improved.
  • Can be Further, the degree of freedom in the layout of the conductor layers A and B can be improved.
  • the mesh conductor 1201 of the conductor layer A is electrically connected to the straight conductor 1222A of the conductor layer C
  • the mesh conductor 1202 of the conductor layer B is electrically connected to the straight conductor 1222B of the conductor layer C.
  • the amount of current in the conductor layers A and B can be reduced, so that inductive noise and voltage drop from the conductor layers A and B can be further improved.
  • FIG. 124 shows a first modification of the second configuration example of the three-layer conductor layer.
  • FIG. 124 A to F in FIG. 124 correspond to A to F in FIG. 123, respectively, and description of common parts denoted by the same reference numerals will be omitted as appropriate, and different parts will be described.
  • the conductor width WYCA in the Y direction of the two linear conductors 1222A adjacent in the Y direction in the conductor layer C was the same.
  • the conductor widths of the two linear conductors 1222A adjacent in the Y direction are different between the conductor widths WYCA1 and WYCA2 (conductor width WYCA1 ⁇ conductor width WYCA2).
  • the conductor width WYCA1 and the conductor width WYCA2 can be designed to have arbitrary values.
  • the conductor width WYCB in the Y direction of two linear conductors 1222B adjacent in the Y direction was the same.
  • the conductor widths of the two linear conductors 1222B adjacent in the Y direction are different between the conductor width WYCB1 and the conductor width WYCB2 (conductor width WYCB1 ⁇ conductor width WYCB2).
  • the conductor width WYCB1 and the conductor width WYCB2 can be designed to have arbitrary values.
  • the configuration is the same as the second configuration example of FIG. 123 except for the difference in the conductor width of the linear conductors 1222A and 1222B.
  • FIG. 125 shows a second modification of the second configuration example of the three conductor layers.
  • FIG. 125A to F in FIG. 125 correspond to A to F in FIG. 123, respectively, and description of common portions denoted by the same reference numerals will be omitted as appropriate, and different portions will be described.
  • the second modification of FIG. 125 differs from the second configuration example of FIG. 123 in that the conductor width of two linear conductors 1222A adjacent in the Y direction is different in the conductor layer C. Common to the first modification. In addition, the difference from the second configuration example of FIG. 123 is that the conductor widths of two linear conductors 1222B adjacent in the Y direction are different, and are common to the first modification example of FIG.
  • the arrangement of the two linear conductors 1222A having different conductor widths was the same as the arrangement of the two linear conductors 1222B.
  • two linear conductors 1222A are arranged in the order of a linear conductor 1222A having a narrow conductor width (of conductor width WYCA1), and a linear conductor 1222A having a large conductor width of conductor width (of conductor width WYCA2).
  • the two linear conductors 1222B are also linear conductors 1222B having a narrow conductor width (of conductor width WYCB1) and linear conductors 1222B having a large conductor width of conductor width (of conductor width WYCB2). , In the order of Y.

Abstract

本技術は、信号におけるノイズの発生をより効果的に抑制することができるようにする回路基板、半導体装置、および、電子機器に関する。 回路基板は、第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、第２の導体群の少なくとも一部を、第１の方向へ第１の周期幅の１倍を移動させて、かつ、第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群とを含む網目状導体を備え、第３の周期幅と第２の周期幅とが異なる。本技術は、例えば、半導体装置の回路基板等に適用できる。

Description

回路基板、半導体装置、および、電子機器
　本技術は、回路基板、半導体装置、および、電子機器に関し、特に、信号におけるノイズの発生をより効果的に抑制できるようにした回路基板、半導体装置、および、電子機器に関する。
　CMOS(complementary metal oxide semiconductor)イメージセンサに代表される固体撮像装置においては、各画素が生成する画素信号に対して、固体撮像装置の内部の構成に起因してノイズが生じ得る。
　例えば、固体撮像装置の内部に存在するトランジスタやダイオード等の能動素子には微細なホットキャリア発光を生じるものが有り、このホットキャリア発光が画素に形成された光電変換部に漏れ込んだ場合、画素信号にノイズが生じることになる。
　能動素子から生じたホットキャリア発光に起因するノイズを抑制する方法としては、能動素子と光電変換部の間の形成されている配線に遮光構造を持たせる技術が知られている（例えば、特許文献１参照）。
　また、例えば、固体撮像装置の内部の構成に起因して生じた磁界による誘導起電力によって画素信号にノイズ（誘導性ノイズ）が生じることがある。具体的には、ある画素から画素信号を読み出す際に、画素信号を読み出す画素を選択するための制御信号が伝達される制御線と、選択された画素から読み出された画素信号が伝達される信号線とから導体ループが画素アレイ上に形成される。
　そして、制御線と信号線から成る導体ループの近傍に配線が存在すると、その配線に流れる電流変化により導体ループを通過する磁束が発生し、これにより導体ループに誘導起電力が発生して画素信号に誘導性ノイズが生じることがある。以下、近傍の配線に流れる電流変化により磁束が発生し、それにより誘導起電力が発生する導体ループをVictim導体ループと称することにする。
　電子機器の内部における誘導性ノイズを抑制する方法としては、電子機器内部で磁束を生じさせていた配線を、２層の網目状配線とすることにより、発生していた磁束を打ち消す方法が存在する（例えば、特許文献２参照）。
ＷＯ２０１３／１１５０７５ 特開２０１４－５７４２６号公報
　ただし、上述した特許文献２に記載の発明では、誘導性ノイズは抑制できるが、ホットキャリア発光を遮光することについては考慮されていなかった。
　本技術はこのような状況に鑑みてなされたものであり、信号におけるノイズの発生をより効果的に抑制できるようにするものである。
　本技術の第１の側面の回路基板は、第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群とを含む網目状導体を備え、前記第３の周期幅と前記第２の周期幅とが異なる。
　本技術の第２の側面の半導体装置は、第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群とを含む網目状導体を備え、前記第３の周期幅と前記第２の周期幅とが異なる回路基板を備える。
　本技術の第３の側面の電子機器は、第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群とを含む網目状導体を備え、前記第３の周期幅と前記第２の周期幅とが異なる回路基板を備える半導体装置を備える。
　本技術の第１乃至第３の側面においては、第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群とを含む網目状導体が設けられ、前記第３の周期幅と前記第２の周期幅とが異なるように構成される。
　回路基板、半導体装置、及び、電子機器は、独立した装置であっても良いし、他の装置に組み込まれるモジュールであっても良い。
　本技術の第１乃至第３の側面によれば、信号におけるノイズの発生を抑制することができる。
　なお、ここに記載された効果は必ずしも限定されるものではなく、本開示中に記載されたいずれかの効果であってもよい。
導体ループの変化による誘導起電力の変化を説明する図である。 本技術を適用した固体撮像装置の構成例を示すブロック図である。 画素・アナログ処理部の主な構成要素例を示すブロック図である。 画素アレイの詳細な構成例を示す図である。 画素の構成例を示す回路図である。 固体撮像装置の断面構造例を示すブロック図である。 能動素子群が形成された領域から成る回路ブロックの平面配置例を示す概略構成図である。 遮光構造による遮光対象領域と、能動素子群の領域および緩衝領域との位置関係例を示す図である。 導体層A及びBの第１の比較例を示す図である。 第１の比較例に流れる電流条件を示す図である。 第１の比較例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第１の構成例を示す図である。 第１の構成例に流れる電流条件を示す図である。 第１の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第２の構成例を示す図である。 第２の構成例に流れる電流条件を示す図である。 第２の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第２の比較例を示す図である。 第２の比較例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第３の比較例を示す図である。 第３の比較例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第３の構成例を示す図である。 第３の構成例に流れる電流条件を示す図である。 第３の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第４の構成例を示す図である。 導体層A及びBの第５の構成例を示す図である。 導体層A及びBの第６の構成例を示す図である。 第４乃至第６の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第７の構成例を示す図である。 第７の構成例に流れる電流条件を示す図である。 第７の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第８の構成例を示す図である。 導体層A及びBの第９の構成例を示す図である。 導体層A及びBの第１０の構成例を示す図である。 第８乃至第１０の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第１１の構成例を示す図である。 第１１の構成例に流れる電流条件を示す図である。 第１１の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 導体層A及びBの第１２の構成例を示す図である。 導体層A及びBの第１３の構成例を示す図である。 第１２及び第１３の構成例に対応する誘導性ノイズのシミュレーション結果を示す図である。 半導体基板におけるパッドの第１の配置例を示す平面図である。 半導体基板におけるパッドの第２の配置例を示す平面図である。 半導体基板におけるパッドの第３の配置例を示す平面図である。 X方向とY方向とで抵抗値が異なる導体の例を示す図である。 導体層A及びBの第２の構成例のX方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第５の構成例のX方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第６の構成例のX方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第２の構成例のY方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第５の構成例のY方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第６の構成例のY方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第２の構成例のX方向の導体幅を2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第５の構成例のX方向の導体幅を2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第６の構成例のX方向の導体幅を2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第２の構成例のY方向の導体幅を2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第５の構成例のY方向の導体幅を2倍に変形した変形例とその効果を示す図である。 導体層A及びBの第６の構成例のY方向の導体幅を2倍に変形した変形例とその効果を示す図である。 導体層A及びBの各構成例を形成する網目状導体の変形例を示す図である。 レイアウト自由度の向上を説明するための図である。 電圧降下(IR-Drop)の低減を説明するための図である。 電圧降下(IR-Drop)の低減を説明するための図である。 容量性ノイズの低減を説明するための図である。 導体層の主導体部と引出し導体部を説明する図である。 導体層A及びBの第１１の構成例を示す図である。 導体層A及びBの第１４の構成例を示す図である。 導体層A及びBの第１４の構成例の第１変形例を示す図である。 導体層A及びBの第１４の構成例の第２変形例を示す図である。 導体層A及びBの第１４の構成例の第３変形例を示す図である。 導体層A及びBの第１５の構成例を示す図である。 導体層A及びBの第１５の構成例の第１変形例を示す図である。 導体層A及びBの第１５の構成例の第２変形例を示す図である。 導体層A及びBの第１６の構成例を示す図である。 導体層A及びBの第１６の構成例の第１変形例を示す図である。 導体層A及びBの第１６の構成例の第２変形例を示す図である。 導体層A及びBの第１７の構成例を示す図である。 導体層A及びBの第１７の構成例の第１変形例を示す図である。 導体層A及びBの第１７の構成例の第２変形例を示す図である。 導体層A及びBの第１８の構成例を示す図である。 導体層A及びBの第１９の構成例を示す図である。 導体層A及びBの第１９の構成例の変形例を示す図である。 導体層A及びBの第２０の構成例を示す図である。 導体層A及びBの第２１の構成例を示す図である。 導体層A及びBの第２２の構成例を示す図である。 第２２の構成例における導体層Bの他の構成例を示す図である。 導体層A及びBの第２３の構成例を示す図である。 導体層A及びBの第２４の構成例を示す図である。 導体層A及びBの第２５の構成例を示す図である。 導体層A及びBの第２６の構成例を示す図である。 導体層A及びBの第２７の構成例を示す図である。 導体層A及びBの第２８の構成例を示す図である。 第２８の構成例における導体層Aの他の構成例を示す図である。 基板上に形成された導体層Aの全体を示す平面図である。 パッドの第４の配置例を示す平面図である。 パッドの第５の配置例を示す平面図である。 パッドの第６の配置例を示す平面図である。 パッドの第７の配置例を示す平面図である。 パッドの第８の配置例を示す平面図である。 パッドの第９の配置例を示す平面図である。 パッドの第１０の配置例を示す平面図である。 パッドの第１１の配置例を示す平面図である。 パッドの第１２の配置例を示す平面図である。 パッドの第１３の配置例を示す平面図である。 パッドの第１４の配置例を示す平面図である。 パッドの第１５の配置例を示す平面図である。 パッドの第１６の配置例を示す平面図である。 パッドの第１７の配置例を示す平面図である。 パッドの第１８の配置例を示す平面図である。 パッドの第１９の配置例を示す平面図である。 Victim導体ループとAggressor導体ループの基板配置例を示す断面図である。 Victim導体ループとAggressor導体ループの基板配置例を示す断面図である。 ３種類の基板が積層された構造におけるVictim導体ループとAggressor導体ループの配置例を説明する図である。 ３種類の基板が積層された構造におけるVictim導体ループとAggressor導体ループの配置例を説明する図である。 固体撮像装置を成す第１の半導体基板と第２の半導体基板とのパッケージ積層例を示す図である。 導電性シールドを設けた構成例を示す断面図である。 導電性シールドを設けた構成例を示す断面図である。 導電性シールドの信号線に対する配置と平面形状の第１の構成例を示す図である。 導電性シールドの信号線に対する配置と平面形状の第２の構成例を示す図である。 導電性シールドの信号線に対する配置と平面形状の第３の構成例を示す図である。 導電性シールドの信号線に対する配置と平面形状の第４の構成例を示す図である。 導体層が３層ある場合の配置例を示す図である。 導体層が３層ある場合の問題を説明する図である。 ３層導体層の第１の構成例を示す図である。 ３層導体層の第２の構成例を示す図である。 ３層導体層の第２の構成例の第１変形例を示す図である。 ３層導体層の第２の構成例の第２変形例を示す図である。 ３層導体層の第３の構成例を示す図である。 ３層導体層の第３の構成例の変形例を示す図である。 ３層導体層の第４の構成例を示す図である。 ３層導体層の第４の構成例の第１変形例を示す図である。 ３層導体層の第４の構成例の第２変形例を示す図である。 ３層導体層の第５の構成例を示す図である。 ３層導体層の第６の構成例を示す図である。 ３層導体層の第６の構成例の変形例を示す図である。 ３層導体層の第７の構成例を示す図である。 ３層導体層の第８の構成例を示す図である。 ３層導体層の第８の構成例の第１変形例を示す図である。 ３層導体層の第８の構成例の第２変形例を示す図である。 ３層導体層の第８の構成例の第３変形例を示す図である。 ３層導体層の第８の構成例の第４変形例を示す図である。 ３層導体層の第８の構成例の第５変形例を示す図である。 ３層導体層の第９の構成例を示す図である。 ３層導体層の第９の構成例の第１変形例を示す図である。 ３層導体層の第９の構成例の第２変形例を示す図である。 ３層導体層の第９の構成例の第３変形例を示す図である。 ３層導体層の第９の構成例の第４変形例を示す図である。 ３層導体層の第１０の構成例を示す図である。 ３層導体層の第１０の構成例の変形例を示す図である。 ３層導体層の第１１の構成例を示す図である。 ３層導体層の第１２の構成例を示す図である。 ３層導体層の第１２の構成例の第１変形例を示す図である。 ３層導体層の第１２の構成例の第２変形例を示す図である。 ３層導体層の第１３の構成例を示す図である。 ３層導体層の第１４の構成例を示す図である。 ３層導体層の第１４の構成例の第１変形例を示す図である。 ３層導体層の第１４の構成例の第２変形例を示す図である。 ３層導体層の第１４の構成例の第３変形例乃至第５変形例を示す図である。 ３層導体層の第１４の構成例の第６変形例乃至第８変形例を示す図である。 ３層導体層の第１４の構成例の第９変形例乃至第１１変形例を示す図である。 ３層導体層の第１４の構成例の第１２変形例乃至第１４変形例を示す図である。 ３層導体層の第１４の構成例の第１５変形例乃至第１７変形例を示す図である。 ３層導体層の第１４の構成例の第１８変形例乃至第２０変形例を示す図である。 ３層導体層の第１４の構成例の第２１変形例乃至第２３変形例を示す図である。 ３層導体層の第１４の構成例の第２４変形例乃至第２６変形例を示す図である。 網目状導体の容量性ノイズについて説明する図である。 所定のずらし量を設定した網目状導体の容量性ノイズについて説明する図である。 網目状導体の第１のずらし構成例の導体幅および間隙幅を説明する図である。 網目状導体の第１のずらし構成例の平面図である。 網目状導体の第１のずらし構成例の平面図である。 第１のずらし構成例の容量性ノイズの理論値を示す図である。 第１のずらし構成例の容量性ノイズの理論値を示す図である。 網目状導体の定義を説明する図である。 網目状導体の定義を説明する図である。 第１のずらし構成例の第１および第２変形例を示す平面図である。 第１のずらし構成例の第３および第４変形例を示す平面図である。 第１のずらし構成例の第５および第６変形例を示す平面図である。 第１のずらし構成例の第７および第８変形例を示す平面図である。 第１のずらし構成例の第９および第１０変形例を示す平面図である。 第１のずらし構成例の第１１および第１２変形例を示す平面図である。 第１のずらし構成例の第１３および第１４変形例を示す平面図である。 第１のずらし構成例の第１５および第１６変形例を示す平面図である。 第１のずらし構成例の第１７および第１８変形例を示す平面図である。 網目状導体の第２のずらし構成例の平面図である。 第２のずらし構成例の容量性ノイズの理論値を示す図である。 第２のずらし構成例の容量性ノイズの理論値を示す図である。 網目状導体の第３のずらし構成例の導体幅および間隙幅を説明する図である。 網目状導体の第３のずらし構成例の平面図である。 網目状導体の第３のずらし構成例の平面図である。 第３のずらし構成例の容量性ノイズの理論値を示す図である。 第３のずらし構成例の容量性ノイズの理論値を示す図である。 網目状導体の第４のずらし構成例の導体幅および間隙幅を説明する図である。 網目状導体の第４のずらし構成例の平面図である。 網目状導体の第４のずらし構成例の平面図である。 第４のずらし構成例の容量性ノイズの理論値を示す図である。 第４のずらし構成例の容量性ノイズの理論値を示す図である。 網目状導体の第５のずらし構成例の導体幅および間隙幅を説明する図である。 網目状導体の第５のずらし構成例の平面図である。 網目状導体の第５のずらし構成例の平面図である。 網目状導体の第５のずらし構成例の平面図である。 第５のずらし構成例の容量性ノイズの理論値を示す図である。 第５のずらし構成例の容量性ノイズの理論値を示す図である。 網目状導体の第６のずらし構成例の導体幅および間隙幅を説明する図である。 網目状導体の第６のずらし構成例の平面図である。 網目状導体の第６のずらし構成例の平面図である。 第６のずらし構成例の容量性ノイズの理論値を示す図である。 第６のずらし構成例の容量性ノイズの理論値を示す図である。 網目状導体の第７のずらし構成例の導体幅および間隙幅を説明する図である。 網目状導体の第７のずらし構成例の平面図である。 網目状導体の第７のずらし構成例の平面図である。 第７のずらし構成例の容量性ノイズの理論値を示す図である。 第７のずらし構成例の容量性ノイズの理論値を示す図である。 撮像装置の構成例を示すブロック図である。 体内情報取得システムの概略的な構成の一例を示すブロック図である。 内視鏡手術システムの概略的な構成の一例を示す図である。 カメラヘッド及びＣＣＵの機能構成の一例を示すブロック図である。 車両制御システムの概略的な構成の一例を示すブロック図である。 車外情報検出部及び撮像部の設置位置の一例を示す説明図である。
　以下、本技術を実施するための最良の形態（以下、実施の形態と称する）について、図面を参照しながら詳細に説明する。なお、説明は、以下の順序で行なう。
　１．Victim導体ループと磁束
　２．本技術の実施の形態である固体撮像装置の構成例
　３．ホットキャリア発光に対する遮光構造
　４．導体層A及びBの構成例
　５．導体層A及びBが形成される半導体基板における電極の配置例
　６．導体層A及びBの構成例の変形例
　７．網目状導体の変形例
　８．様々な効果
　９．引き出し部が異なる構成例
　１０．パッドとの接続構成例
　１１．導電性シールドの配置例
　１２．導体層が３層ある場合の構成例
　１３．応用例
　１４．網目状導体のずらし構成例
　１５．撮像装置の構成例
　１６．体内情報取得システムへの応用例
　１７．内視鏡手術システムへの応用例
　１８．移動体への応用例
＜１．Victim導体ループと磁束＞
　例えば、CMOSイメージセンサ等の固体撮像装置（半導体装置）において電源配線の近傍にVictim導体ループが形成される回路が存在する場合、Victim導体ループのループ面内を通過する磁束が変化すると、Victim導体ループに発生する誘導起電力が変化し、画素信号にノイズが発生することがあった。なお、Victim導体ループは、少なくとも一部に導体を含んで形成されていればよい。また、Victim導体ループが全て導体で形成されていてもよい。
　ここで、Victim導体ループ（第１の導体ループ）とは、近傍で生じた磁界強度の変化に影響を受ける側の導体ループを指す。一方、Victim導体ループの近傍に存在し、流れる電流の変化によって磁界強度に変化を生じさせ、Victim導体ループに対して影響を及ぼす側の導体ループをAggressor導体ループ（第２の導体ループ）と称する。
　図１は、Victim導体ループの変化による誘導起電力の変化を説明する図である。例えば、図１に示されるCMOSイメージセンサ等の固体撮像装置は、ピクセル基板１０とロジック基板２０とが、上からその順に積層されて構成される。図１の固体撮像装置においては、ピクセル基板１０の画素領域にVictim導体ループ１１（１１Ａ，１１Ｂ）の少なくとも一部が形成され、そのピクセル基板１０に積層されるロジック基板２０の、このVictim導体ループ１１の近傍には、（デジタル）電源を供給するための電源配線２１が形成される。
　そして、ピクセル基板１０上のVictim導体ループ１１のループ面内には、この電源配線２１による磁束が通過し、それによってVictim導体ループ１１に誘導起電力が発生する。
　なお、Victim導体ループ１１に発生する誘導起電力Vemfは次式（１）および（２）によって算出できる。なお、Φは磁束、Ｈは磁界強度、μは透磁率、ＳはVictim導体ループ１１の面積をそれぞれ示す。
Figure JPOXMLDOC01-appb-M000001
 　　　　　　　　　　　・・・（１）
Figure JPOXMLDOC01-appb-M000002
 　　　　　　　　　　　・・・（２）
　ピクセル基板１０の画素領域に形成されるVictim導体ループ１１のループ経路は、画素信号を読み出す読み出し対象画素として選択される画素の位置によって変わる。図１の例の場合、画素Aが選択された際に形成されるVictim導体ループ１１Ａのループ経路は、画素Aと異なる位置の画素Bが選択された際に形成されるVictim導体ループ１１Ｂのループ経路と異なる。換言すると、選択される画素の位置によって、導体ループの実効的な形状が変化する。
　このようにVictim導体ループ１１のループ経路が変化すると、Victim導体ループのループ面内を通過する磁束が変化し、それによってVictim導体ループに発生する誘導起電力が大きく変化することがあった。また、その誘導起電力の変化により、画素から読み出される画素信号にノイズ（誘導性ノイズ）が生じることがあった。そして、この誘導性ノイズにより、撮像画像に縞状の画像ノイズが発生することがあった。つまり、撮像画像の画質が低減することがあった。
　そこで、本開示では、Victim導体ループおける誘導起電力による誘導性ノイズの発生を抑制する技術を提案する。
＜２．本技術の実施の形態である固体撮像装置（半導体装置）の構成例＞
　図２は、本技術の実施の形態である固体撮像装置の主な構成例を示すブロック図である。
　図２に示される固体撮像装置１００は、被写体からの光を光電変換して画像データとして出力するデバイスである。例えば、固体撮像装置１００は、CMOSを用いた裏面照射型CMOSイメージセンサ等として構成される。
　図２に示されるように、固体撮像装置１００は、第１の半導体基板１０１と第２の半導体基板１０２とが積層されて構成される。
　第１の半導体基板１０１には、画素やアナログ回路等を有する画素・アナログ処理部１１１が形成されている。第２の半導体基板１０２には、デジタル回路等を有するデジタル処理部１１２が形成されている。
　第１の半導体基板１０１および第２の半導体基板１０２は、互いに絶縁された状態で重畳される。つまり、画素・アナログ処理部１１１の構成と第２の半導体基板１０２の構成とは、基本的に互いに絶縁されている。なお、図示を省略しているが、画素・アナログ処理部１１１に形成される構成と、デジタル処理部１１２に形成される構成とは、必要に応じて（必要な部分が）、例えば、導体ビア（VIA）、シリコン貫通ビア（TSV）、Cu-Cu接合、Au-Au接合、若しくは、Al-Al接合等の同種金属接合、Cu-Au接合、Cu-Al接合、若しくは、Au- Al接合等の異種金属接合、または、ボンディングワイヤ等を介して互いに電気的に接続される。
　なお、図２においては、積層された２層の基板からなる固体撮像装置１００を例に説明したが、固体撮像装置１００を構成する基板の積層数は任意である。例えば単層であってもよいし、３層以上であってもよい。以下においては、図２の例のように２層の基板により構成される場合について説明する。
　図３は、画素・アナログ処理部１１１に形成される主な構成要素例を示すブロック図である。
　図３に示されるように、画素・アナログ処理部１１１には、画素アレイ１２１、A/D変換部１２２、および垂直走査部１２３等が形成される。
　画素アレイ１２１は、フォトダイオード等の光電変換素子をそれぞれ有する複数の画素１３１（図４）が縦横に配置されている。
　A/D変換部１２２は、画素アレイ１２１の各画素１３１から読み出されたアナログ信号等をA/D変換し、その結果得られるデジタルの画素信号を出力する。
　垂直走査部１２３は、画素アレイ１２１の各画素１３１のトランジスタ（図５の転送トランジスタ１４２等）の動作を制御する。つまり、画素アレイ１２１の各画素１３１に蓄積された電荷は、垂直走査部１２３に制御されて読み出され、画素信号として、単位画素のカラム毎に信号線１３２（図４）を介してA/D変換部１２２に供給され、A/D変換される。
　A/D変換部１２２は、そのA/D変換結果（デジタルの画素信号）を、画素１３１のカラム毎に、デジタル処理部１１２に形成されるロジック回路（図示せず）に供給する。
　図４は、画素アレイ１２１の詳細な構成例を示す図である。画素アレイ１２１には、画素１３１－１１乃至１３１－ＭＮが形成されている（Ｍ，Ｎは任意の自然数）。すなわち、画素アレイ１２１には、M行N列の画素１３１が行列状（アレイ状）に配置されている。以下、画素１３１－１１乃至１３１－ＭＮを個々に区別する必要が無い場合、画素１３１と称する。
　画素アレイ１２１には、信号線１３２－１乃至１３２－Ｎと、制御線１３３－１乃至１３３－Ｍが形成されている。以下、信号線１３２－１乃至１３２－Ｎを個々に区別する必要が無い場合、信号線１３２と称し、制御線１３３－１乃至１３３－Ｍを個々に区別する必要が無い場合、制御線１３３と称する。
　画素１３１には、カラム（列）毎に、そのカラムに対応する信号線１３２が接続されている。また、画素１３１には、行毎に、その行に対応する制御線１３３に接続されている。画素１３１に対しては、制御線１３３を介して、垂直走査部１２３からの制御信号が伝送される。
　画素１３１からは、信号線１３２を介して、アナログの画素信号がA/D変換部１２２に出力される。
　次に、図５は、画素１３１の構成例を示す回路図である。画素１３１は、光電変換素子としてのフォトダイオード１４１、転送トランジスタ１４２、リセットトランジスタ１４３、増幅トランジスタ１４４、およびセレクトトランジスタ１４５を有する。
　フォトダイオード１４１は、受光した光をその光量に応じた電荷量の光電荷（ここでは、光電子）に光電変換してその光電荷を蓄積する。フォトダイオード１４１のアノード電極はGNDに接続され、カソード電極は転送トランジスタ１４２を介してフローティングディフュージョン（FD）に接続される。もちろん、フォトダイオード１４１のカソード電極が電源に接続され、アノード電極が転送トランジスタ１４２を介してフローティングディフュージョンに接続され、光電荷を光正孔として読み出す方式としてもよい。
　転送トランジスタ１４２は、フォトダイオード１４１からの光電荷の読み出しを制御する。転送トランジスタ１４２は、ドレイン電極がフローティングディフュージョンに接続され、ソース電極がフォトダイオード１４１のカソード電極に接続される。また、転送トランジスタ１４２のゲート電極には、垂直走査部１２３（図３）から供給される転送制御信号TRGを伝送する転送制御線が接続される。転送制御信号TRG（すなわち、転送トランジスタ１４２のゲート電位）がオフ状態のとき、フォトダイオード１４１からの光電荷の転送が行われない（フォトダイオード１４１において光電荷が蓄積される）。転送制御信号TRG（すなわち、転送トランジスタ１４２のゲート電位）がオン状態のとき、フォトダイオード１４１に蓄積された光電荷がフローティングディフュージョンに転送される。
　リセットトランジスタ１４３は、フローティングディフュージョンの電位をリセットする。リセットトランジスタ１４３は、ドレイン電極が電源電位に接続され、ソース電極がフローティングディフュージョンに接続される。また、リセットトランジスタ１４３のゲート電極には、垂直走査部１２３から供給されるリセット制御信号RSTを伝送するリセット制御線が接続される。リセット制御信号RST（すなわち、リセットトランジスタ１４３のゲート電位）がオフ状態のとき、フローティングディフュージョンは電源電位と切り離されている。リセット制御信号RST（すなわち、リセットトランジスタ１４３のゲート電位）がオン状態のとき、フローティングディフュージョンの電荷が電源電位に排出されて、フローティングディフュージョンがリセットされる。
　増幅トランジスタ１４４は、フローティングディフュージョンの電圧に応じた電気信号（アナログ信号）を出力する（電流を流す）。増幅トランジスタ１４４は、ゲート電極がフローティングディフュージョンに接続され、ドレイン電極が（ソースフォロワ）電源電圧に接続され、ソース電極がセレクトトランジスタ１４５のドレイン電極に接続されている。例えば、増幅トランジスタ１４４は、リセットトランジスタ１４３によってリセットされたフローティングディフュージョンの電圧に応じた電気信号としてのリセット信号（リセットレベル）を画素信号としてセレクトトランジスタ１４５に出力する。また、増幅トランジスタ１４４は、転送トランジスタ１４２によって光電荷が転送されたフローティングディフュージョンの電圧に応じた電気信号としての光蓄積信号（信号レベル）を画素信号としてセレクトトランジスタ１４５に出力する。
　セレクトトランジスタ１４５は、増幅トランジスタ１４４から供給される電気信号の信号線(VSL)１３２（すなわち、A/D変換部１２２）への出力を制御する。セレクトトランジスタ１４５は、ドレイン電極が増幅トランジスタ１４４のソース電極に接続され、ソース電極が信号線１３２に接続されている。また、セレクトトランジスタ１４５のゲート電極には、垂直走査部１２３から供給されるセレクト制御信号SELを伝送するセレクト制御線が接続される。セレクト制御信号SEL（すなわち、セレクトトランジスタ１４５のゲート電位）がオフ状態のとき、増幅トランジスタ１４４と信号線１３２は電気的に切り離されている。したがって、この状態のとき、当該画素１３１から画素信号としてのリセット信号や光蓄積信号が出力されない。セレクト制御信号SEL（すなわち、セレクトトランジスタ１４５のゲート電位）がオン状態のとき、当該画素１３１が選択状態となる。つまり、増幅トランジスタ１４４と信号線１３２が電気的に接続され、増幅トランジスタ１４４から出力される画素信号としてのリセット信号や光蓄積信号が、信号線１３２を介してA/D変換部１２２に供給される。すなわち、当該画素１３１から画素信号としてのリセット信号や光蓄積信号が読み出される。
　なお、画素１３１の構成は任意であり、図５の例に限定されない。
　以上のように構成される画素・アナログ処理部１１１においては、画素信号としてのアナログ信号の読み出しの対象として画素１３１が選択されると、上述した各種トランジスタを制御する制御線１３３や、信号線１３２、電源配線（アナログ電源配線、デジタル電源配線）等により、様々なVictim導体ループ（ループ形状（環状）の導体）が形成される。このVictim導体ループのループ面内に、近傍の配線等から発生する磁束が通過することにより誘導起電力が発生する。
　Victim導体ループとしては、制御線１３３または信号線１３２の少なくとも一方の一部の配線を含んでいればよい。また、制御線１３３の一部を含むVictim導体ループと、信号線１３２の一部を含むVictim導体ループとがそれぞれ独立のVictim導体ループとして存在してもよい。さらに、Victim導体ループは、その一部または全部が第２の半導体基板１０２に含まれていてもよい。さらに、Victim導体ループは、ループ経路が可変であってもよいし、固定であってもよい。
　Victim導体ループを成す制御線１３３と信号線１３２の配線方向は互いに略直交することが望ましいが、互いに略平行であってもよい。
　なお、他の導体ループの近傍に存在する導体ループは、Victim導体ループになり得る。例えば、近傍のAggressorループに流れる電流の変化によって磁界強度に変化が生じても、影響を受けない導体ループであっても、Victim導体ループとなり得る。
　Victim導体ループでは、その近傍に存在する配線（Aggressor導体ループ）に高周波信号が流れて、Aggressor導体ループの周辺の磁界強度が変化すると、その影響によりVictim導体ループに誘導起電力が生じ、Victim導体ループにノイズが発生することがあった。特に、Victim導体ループの近傍に、互いに同一の方向に電流が流れる配線が密集する場合、磁界強度の変化が大きくなり、Victim導体ループに発生する誘導起電力（すなわちノイズ）も大きくなる。
　そこで、本開示では、Aggressor導体ループのループ面から生じる磁束の方向を調整し、その磁界がAggressor導体ループを通過させないようにする。
＜３．ホットキャリア発光に対する遮光構造＞
　図６は、固体撮像装置１００の断面構造例を示す図である。
　上述したように、固体撮像装置１００は、第１の半導体基板１０１と、第２の半導体基板１０２とが積層されて構成される。
　第１の半導体基板１０１には、例えば、光電変換部となるフォトダイオード１４１と、複数の画素トランジスタ（図５の転送トランジスタ１４２乃至セレクトトランジスタ１４５）とからなる画素単位が２次元的に複数配列された画素アレイが形成される。
　フォトダイオード１４１は、例えば、半導体基体１５２に形成されたウェル領域内にn型半導体領域と基体表面側（図中、下側）のp型半導体領域を有して形成される。半導体基体１５２上には、複数の画素トランジスタ（図５の転送トランジスタ１４２乃至セレクトトランジスタ１４５）が形成される。
　半導体基体１５２の表面側には、層間絶縁膜を介して複数層の配線が配置された多層配線層１５３が形成される。配線は、例えば銅配線で形成される。画素トランジスタ及び垂直走査部１２３等は、異なる配線層の配線同士が、配線層間を貫通する接続導体により所要箇所で接続される。半導体基体１５２の裏面（図中、上側の面）上には、例えば、反射防止膜、所定領域を遮光する遮光膜、及び、各フォトダイオード１４１に対応する位置に設けられたカラーフィルタやマイクロレンズ等の光学部材１５５が形成される。
　一方、第２の半導体基板１０２には、デジタル処理部１１２（図２）としてのロジック回路が形成される。ロジック回路は、例えば、半導体基体１６２のp型の半導体ウェル領域に形成された、複数のMOSトランジスタ１６４からなる。
　さらに、半導体基体１６２上には、層間絶縁膜を介して配線が配置された配線層を複数備える多層配線層１６３が形成される。図６では、多層配線層１６３を形成する複数の配線層のうちの２層の配線層（配線層１６５A，１６５Ｂ）を示している。
　固体撮像装置１００においては、配線層１６５Aおよび配線層１６５Bによって遮光構造１５１を成している。
　ここで、第２の半導体基板１０２において、MOSトランジスタ１６４等の能動素子が形成されている領域を能動素子群１６７とする。第２の半導体基板１０２では、例えば、複数のnMOSトランジスタやpMOSトランジスタ等の能動素子を組み合わせて一つの機能を実現するための回路が構成される。そして、この能動素子群１６７が形成された領域を、回路ブロック（図７の回路ブロック２０２乃至２０４に相当）とする。なお、第２の半導体基板１０２に形成される能動素子としては、MOSトランジスタ１６４以外にダイオード等も存在し得る。
　そして、第２の半導体基板１０２の多層配線層１６３において、配線層１６５Aと配線層１６５Bから成る遮光構造１５１が、能動素子群１６７とフォトダイオード１４１との間に存在することにより、能動素子群１６７から発生するホットキャリア発光がフォトダイオード１４１に漏れ込むことを抑制している（詳細は後述する）。
　以下、遮光構造１５１を成す配線層１６５Aと配線層１６５Bのうち、フォトダイオード１４１等が形成された第１の半導体基板１０１に近い方の配線層１６５Aを導体層A（第１の導体層）と称することにする。また、能動素子群１６７に近い方の配線層１６５Bを導体層B（第２の導体層）と称することにする。
　ただし、フォトダイオード１４１等が形成された第１の半導体基板１０１に近い方の配線層１６５Aを導体層B、能動素子群１６７に近い方の配線層１６５Bを導体層Aとしてもよい。さらに、導体層A及びBの間には、絶縁層、半導体層、他の導体層等のいずれかが設けられていてもよい。また、導体層A及びBの間以外にも、絶縁層、半導体層、他の導体層等のいずれかが設けられていてもよい。
　導体層Aや導体層Bは、回路基板や半導体基板や電子機器の中で最も電流の流れやすい導体層であることが望ましいが、その限りではない。
　導体層Aと導体層Bの一方が、回路基板や半導体基板や電子機器の中で１番目に電流の流れやすい導体層であり、他方が、回路基板や半導体基板や電子機器の中で２番目に電流の流れやすい導体層であることが望ましいが、その限りではない。
　導体層Aと導体層Bの一方が、回路基板や半導体基板や電子機器の中で最も電流の流れにくい導体層ではないことが望ましいが、その限りではない。導体層Aと導体層Bの両方が、回路基板や半導体基板や電子機器の中で最も電流の流れにくい導体層ではないことが望ましいが、その限りではない。
　例えば、導体層Aと導体層Bの一方が、第１の半導体基板１０１の中で１番目に電流の流れやすい導体層であり、他方が、第１の半導体基板１０１の中で２番目に電流の流れやすい導体層であってもよい。
　例えば、導体層Aと導体層Bの一方が、第２の半導体基板１０２の中で１番目に電流の流れやすい導体層であり、他方が、第２の半導体基板１０２の中で２番目に電流の流れやすい導体層であってもよい。
　例えば、導体層Aと導体層Bの一方が、第１の半導体基板１０１の中で１番目に電流の流れやすい導体層であり、他方が、第２の半導体基板１０２の中で１番目に電流の流れやすい導体層であってもよい。
　例えば、導体層Aと導体層Bの一方が、第１の半導体基板１０１の中で１番目に電流の流れやすい導体層であり、他方が、第２の半導体基板１０２の中で２番目に電流の流れやすい導体層であってもよい。
　例えば、導体層Aと導体層Bの一方が、第１の半導体基板１０１の中で２番目に電流の流れやすい導体層であり、他方が、第２の半導体基板１０２の中で１番目に電流の流れやすい導体層であってもよい。
　例えば、導体層Aと導体層Bの一方が、第１の半導体基板１０１の中で２番目に電流の流れやすい導体層であり、他方が、第２の半導体基板１０２の中で２番目に電流の流れやすい導体層であってもよい。
　例えば、導体層Aと導体層Bの一方が、第１の半導体基板１０１または第２の半導体基板１０２の中で最も電流の流れにくい導体層ではなくてもよい。
　例えば、導体層Aと導体層Bの両方が、第１の半導体基板１０１または第２の半導体基板１０２の中で最も電流の流れにくい導体層ではなくてもよい。
　なお、上述した１番目は、３番目や４番目やＮ番目（Ｎは正数）として置き換え可能であり、上述した２番目も、３番目や４番目やＮ番目（Ｎは正数）として置き換え可能である。
　なお、上述した回路基板や半導体基板や電子機器の中で電流の流れやすい導体層は、回路基板の中で電流の流れやすい導体層、半導体基板の中で電流の流れやすい導体層、電子機器の中で電流の流れやすい導体層、の何れかであると考えてもよい。また、上述した回路基板や半導体基板や電子機器の中で電流の流れにくい導体層は、回路基板の中で電流の流れにくい導体層、半導体基板の中で電流の流れにくい導体層、電子機器の中で電流の流れにくい導体層、の何れかであると考えてもよい。また、上述した電流の流れやすい導体層をシート抵抗の低い導体層とし、電流の流れにくい導体層をシート抵抗の高い導体層としても、それぞれ置き換え可能である。
　なお、導体層A及びBに用いる導体の材料としては、銅、アルミ、タングステン、クロム、ニッケル、タンタル、モリブデン、チタン、金、銀、鉄等の金属、若しくは、これらの何れかを少なくとも含む混合物、化合物、または、合金が主に用いられる。また、シリコン、ゲルマニウム、化合物半導体、有機半導体等の半導体が含まれていてもよい。さらに、綿、紙、ポリエチレン、ポリ塩化ビニル、天然ゴム、ポリエステル、エポキシ樹脂、メラミン樹脂、フェノール樹脂、ポリウレタン、合成樹脂、マイカ、石綿、ガラス繊維、磁器等の絶縁体が含まれていてもよい。
　遮光構造１５１を成す導体層A及びBは、電流が流されることによってAggressor導体ループと成り得る。
　次に、遮光構造１５１によって遮光される領域（遮光対象領域）について説明する。
　図７は、半導体基体１６２における、能動素子群１６７が形成された領域から成る回路ブロックの平面配置例を示す概略構成図である。
　図７のAは、複数の回路ブロック２０２乃至２０４が一括して遮光構造１５１による遮光対象領域とされる場合の例であり、回路ブロック２０２，２０３および２０４の全てを含む領域２０５が遮光対象領域となる。
　図７のBは、複数の回路ブロック２０２乃至２０４が個別に遮光構造１５１による遮光対象領域とされる場合の例であり、回路ブロック２０２，２０３、および２０４のそれぞれを含む領域２０６，２０７、および２０８が個別に遮光対象領域となり、領域２０６乃至２０８以外の領域２０９が遮光非対象領域とされる。
　図７のBに示した例の場合、遮光構造１５１を成す導体層A及びBのレイアウトの自由度が制限されることを回避することができる。しかしながら、導体層A及びBのレイアウトが複雑化するため、導体層A及びBのレイアウトを設計するために多大な労力が必要となる。
　遮光構造１５１を成す導体層A及びBのレイアウトを容易に設計するためには、図７のAに示した例を採用し、複数の回路ブロックを一括して遮光対象領域とすることが望ましい。
　そこで、本開示では、導体層A及びBのレイアウトの自由度が制限されることを回避しつつ、レイアウトを容易に設計できる導体層A及びBの構造を提案する。
　なお、本実施の形態における遮光対象領域には、ホットキャリア発光の発光源となる能動素子群１６７の領域を表す回路ブロックに加えて、回路ブロックの周辺にも遮光対象領域となるように緩衝領域を設けるようにする。回路ブロックの周囲に緩衝領域を設けることにより、回路ブロックから斜め方向に射出されるホットキャリア発光がフォトダイオード１４１に漏れ込むことを抑止できる。
　図８は、遮光構造１５１による遮光対象領域と、能動素子群の領域および緩衝領域との位置関係例を示す図である。
　図８に示す例では、能動素子群１６７が形成された領域と、能動素子群１６７の周囲の緩衝領域１９１が遮光対象領域１９４としており、遮光対象領域１９４に対向するように、遮光構造１５１が形成される。
　ここで、能動素子群１６７から遮光構造１５１までの長さを層間距離１９２とする。また、能動素子群１６７の端部から配線による遮光構造１５１の端部までの長さを緩衝領域幅１９３とする。
　遮光構造１５１は、緩衝領域幅１９３が、層間距離１９２よりも大きくなるように形成する。これにより、点光源として発生するホットキャリア発光の斜め成分についても遮光することが可能となる。
　なお、緩衝領域幅１９３の適切な値は、遮光構造１５１と能動素子群１６７との層間距離１９２に依存して変わる。例えば、層間距離１９２が長い場合、能動素子群１６７からのホットキャリア発光の斜め成分を十分に遮蔽できるように緩衝領域１９１を大きく設ける必要がある。一方、層間距離１９２が短い場合、緩衝領域１９１を大きく設けなくても能動素子群１６７からのホットキャリア発光を十分に遮光することができる。従って、多層配線層１６３を構成する複数の配線層のうち、能動素子群１６７に近い配線層を用いて遮光構造１５１を形成するようにすれば、導体層A及びBのレイアウトの自由度を向上させることができる。ただし、能動素子群１６７に近い配線層を用いて遮光構造１５１を形成することは、能動素子群１６７に近い配線層のレイアウト制約などにより、難しい場合が多い。本技術では、能動素子群１６７から遠い配線層を用いて遮光構造１５１を形成する場合でも、高いレイアウト自由度が得られる。
＜４．導体層A及びBの構成例＞
　以下、本技術を適用した固体撮像装置１００におけるAggressor導体ループと成り得る、遮光構造１５１を成す導体層A（配線層１６５A）および導体層B（配線層１６５B）の構成例について説明するが、その前に、構成例の比較対象とする比較例について説明する。
　＜第１の比較例＞
　図９は、遮光構造１５１を成す導体層A及びBの、後述する複数の構成例と比較するための第１の比較例を示す平面図である。なお、図９のAは導体層Aを、図９のBは導体層Bを示している。図９における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１の比較例における導体層Aは、Y方向に長い直線状導体２１１が、X方向に導体周期FXAで周期的に配置されている。なお、導体周期FXA＝X方向の導体幅WXA＋X方向の間隙幅GXAである。各直線状導体２１１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第１の比較例における導体層Bは、Y方向に長い直線状導体２１２が、X方向に導体周期FXBで周期的に配置されている。なお、導体周期FXB＝X方向の導体幅WXB＋X方向の間隙幅GXBである。各直線状導体２１２は、例えば、プラス電源に接続される配線（Vdd配線）である。ここで、導体周期FXB＝導体周期FXAである。
　なお、各直線状導体２１１をVdd配線とし、各直線状導体２１２をVss配線とするように、導体層A及びBの接続先を入れ替えてもよい。
　図９のCは、図９のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。第１の比較例の場合、図９のCに示されるように、導体層Aを構成する直線状導体２１１と、導体層Bを構成する直線状導体２１２とを重ねて配置した場合に、導体部分が重畳する重複部分が生じるように、直線状導体２１１，２１２が形成されるので、能動素子群１６７からのホットキャリア発光を十分に遮光することができる。なお、重複部分の幅を重複幅とも称する。
　図１０は、第１の比較例（図９）に流れる電流条件を示す図である。
　導体層Aを構成する直線状導体２１１と、導体層Bを構成する直線状導体２１２に対しては、端部では均等にAC電流が流れるものとする。ただし、電流方向は、時間によって変化し、例えば、Vdd配線である直線状導体２１２に、電流が、図面の上側から下側に流れるとき、Vss配線である直線状導体２１１に、電流が、図面の下側から上側に流れるものとする。
　第１の比較例に、図１０に示したように電流が流れる場合、Vss配線である直線状導体２１１と、Vdd配線である直線状導体２１２との間には、図１０の平面図において、隣接する直線状導体２１１及び２１２を含んで形成される、ループ面がXY平面にほぼ平行な導体ループによって、略Z方向の磁束が発生し易くなる。
　一方、導体層A及びBから成る遮光構造１５１が形成された第２の半導体基板１０２に積層された第１の半導体基板１０１の画素アレイ１２１においては、図１０に示されるように信号線１３２と制御線１３３から成るVictim導体ループがXY平面に形成される。XY平面に形成されるVictim導体ループは、Z方向の磁束によって誘導起電力が生じ易く、誘導起電力の変化が大きいほど、固体撮像装置１００から出力される画像が悪化する（誘導性ノイズが増す）ことになる。
　さらに、Aggressor導体ループの構成次第では、誘導起電力はVictim導体ループの寸法に比例するので、画素アレイ１２１において選択画素が移動されることにより、信号線１３２と制御線１３３から成るVictim導体ループの実効的な寸法が変化されると、誘導起電力の変化が顕著になる。
　第１の比較例の場合、導体層A及びBから成る遮光構造１５１のAggressor導体ループのループ面から生じる磁束の方向（略Z方向）と、Victim導体ループに誘導起電力を生じさせ易い磁束の方向（Z方向）とが略一致するので、固体撮像装置１００から出力される画像の悪化（誘導性ノイズの発生）が予想される。
　図１１は、第１の比較例を、固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果を示している。
　図１１のAは、固体撮像装置１００から出力される、誘導性ノイズが生じた画像を示している。図１１のBは、図１１のAに示した画像の線分X1－X2における画素信号の変化を示している。図１１のCは、画像に誘導性ノイズを生じさせた誘導起電力を表す実線L1を示している。図１１のCの横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　以下、図１１のCに示した実線L1を、遮光構造１５１を成す導体層A及びBの構成例を固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果との比較に用いることにする。
　＜第１の構成例＞
　図１２は、導体層A及びBの第１の構成例を示している。なお、図１２のAは導体層Aを、図１２のBは導体層Bを示している。図１２における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１の構成例における導体層Aは、面状導体２１３から成る。面状導体２１３は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第１の比較例における導体層Bは、面状導体２１４から成る。面状導体２１４は、例えば、プラス電源に接続される配線（Vdd配線）である。
　なお、面状導体２１３をVdd配線とし、面状導体２１４をVss配線とするように、導体層A及びBの接続先を入れ替えてもよい。以降に説明する各構成例においても同様とする。
　図１２のCは、図１２のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図１２のCにおける斜線が交差するハッチングの領域２１５は、導体層Aの面状導体２１３と、導体層Bの面状導体２１４とが重複する領域を示している。したがって、図１２のCの場合は、導体層Aの面状導体２１３と、導体層Bの面状導体２１４との全面が重なっていることを示している。第１の構成例の場合、導体層Aの面状導体２１３と、導体層Bの面状導体２１４との全面が重なるので、能動素子群１６７からのホットキャリア発光を確実に遮光することができる。
　図１３は、第１の構成例（図１２）に流れる電流条件を示す図である。
　導体層Aを構成する面状導体２１３と、導体層Bを構成する面状導体２１４に対しては、端部では均等にAC電流が流れるものとする。ただし、電流方向は、時間によって変化し、例えば、Vdd配線である面状導体２１４に、電流が、図面の上側から下側に流れるとき、Vss配線である面状導体２１３に、電流が、図面の下側から上側に流れるものとする。
　第１の構成例に、図１３に示したように電流が流れる場合、Vss配線である面状導体２１３と、Vdd配線である面状導体２１４との間には、面状導体２１３及び２１４が配置された断面において、面状導体２１３及び２１４（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　一方、導体層A及びBから成る遮光構造１５１が形成された第２の半導体基板１０２に積層された第１の半導体基板１０１の画素アレイ１２１においては、図１３に示されるように信号線１３２と制御線１３３から成るVictim導体ループがXY平面に形成される。XY平面に形成されるVictim導体ループは、Z軸方向の磁束によって誘導起電力が生じ易く、誘導起電力の変化が大きいほど、固体撮像装置１００から出力される画像が悪化する（誘導性ノイズが増す）ことになる。
　さらに、画素アレイ１２１において選択画素が移動されることにより、信号線１３２と制御線１３３から成るVictim導体ループの実効的な寸法が変化されると、誘導起電力の変化が顕著になる。
　第１の構成例の場合、導体層A及びBから成る遮光構造１５１のAggressor導体ループのループ面から生じる磁束の方向（略X方向や略Y方向）と、Victim導体ループに誘導起電力を生じさせる磁束の方向（Z方向）とが略直交して略９０度異なる。換言すれば、Aggressor導体ループから磁束が発生するループ面の方向と、Victim導体ループに誘導起電力を発生させるループ面の方向とが略９０度異なる。そのため、固体撮像装置１００から出力される画像の悪化（誘導性ノイズの発生）は、第１の比較例の場合に比べて少ないことが予想される。
　図１４は、第１の構成例（図１２）を、固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果を示している。
　図１４のAは、固体撮像装置１００から出力される、誘導性ノイズが生じ得る画像を示している。図１４のBは、図１４のAに示した画像の線分X1－X2における画素信号の変化を示している。図１４のCは、画像に誘導性ノイズを生じさせた誘導起電力を表す実線L11を示している。図１４のCの横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。なお、図１４のCの点線L1は、第１の比較例（図９）に対応するものである。
　図１４のCに示した実線L11と点線L1を比較して明らかなように、第１の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができる。よって、固体撮像装置１００から出力される画像における誘導性ノイズの発生を抑止することができる。
　＜第２の構成例＞
　図１５は、導体層A及びBの第２の構成例を示している。なお、図１５のAは導体層Aを、図１５のBは導体層Bを示している。図１５における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第２の構成例における導体層Aは、網目状導体２１６から成る。網目状導体２１６におけるX方向の導体幅をWXA、間隙幅をGXA、導体周期をFXA（＝導体幅WXA＋間隙幅GXA）、端部幅をEXA（＝導体幅WXA/2）とする。また、網目状導体２１６におけるY方向の導体幅をWYA、間隙幅をGYA、導体周期をFYA（＝導体幅WYA＋間隙幅GYA）、端部幅をEYA（＝導体幅WYA/2）とする。網目状導体２１６は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第２の構成例における導体層Bは、網目状導体２１７から成る。網目状導体２１７におけるX方向の導体幅をWXB、間隙幅をGXB、導体周期をFXB（＝導体幅WXB＋間隙幅GXB）、端部幅をEXB（＝導体幅WXB/2）とする。また、網目状導体２１７におけるY方向の導体幅をWYB、間隙幅をGYB、導体周期をFYB（＝導体幅WYB＋間隙幅GYB）、端部幅をEYB（＝導体幅WYB/2）とする。網目状導体２１７は、例えば、プラス電源に接続される配線（Vdd配線）である。
　なお、網目状導体２１６と網目状導体２１７は、以下の関係を満たすことが望ましい。
　導体幅WXA＝導体幅WYA＝導体幅WXB＝導体幅WYB
　間隙幅GXA＝間隙幅GYA＝間隙幅GXB＝間隙幅GYB
　端部幅EXA＝端部幅EYA＝端部幅EXB＝端部幅EYB
　導体周期FXA＝導体周期FYA＝導体周期FXB＝導体周期FYB
　図１５のCは、図１５のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図１５のCにおける斜線が交差するハッチングの領域２１８は、導体層Aの網目状導体２１６と、導体層Bの網目状導体２１７とが重複する領域を示している。第２の構成例の場合、導体層Aを成す網目状導体２１６の間隙と導体層Bを成す網目状導体２１７の間隙が一致するので、能動素子群１６７からのホットキャリア発光を十分に遮光することはできない。ただし、後述するように、誘導性ノイズの発生を抑えることはできる。
　図１６は、第２の構成例（図１５）に流れる電流条件を示す図である。
　導体層Aを構成する網目状導体２１６と、導体層Bを構成する網目状導体２１７に対しては、端部では均等にAC電流が流れるものとする。ただし、電流方向は、時間によって変化し、例えば、Vdd配線である網目状導体２１７に、電流が、図面の上側から下側に流れるとき、Vss配線である網目状導体２１６に、電流が、図面の下側から上側に流れるものとする。
　第２の構成例に、図１６に示したように電流が流れる場合、Vss配線である網目状導体２１６と、Vdd配線である網目状導体２１７との間には、網目状導体２１６及び２１７が配置された断面において、網目状導体２１６及び２１７（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　一方、導体層A及びBから成る遮光構造１５１が形成された第２の半導体基板１０２に積層された第１の半導体基板１０１の画素アレイ１２１においては、図１６に示されるように信号線１３２と制御線１３３から成るVictim導体ループがXY平面に形成される。XY平面に形成されるVictim導体ループは、Z方向の磁束によって誘導起電力が生じ易く、誘導起電力の変化が大きいほど、固体撮像装置１００から出力される画像が悪化する（誘導性ノイズが増す）ことになる。
　さらに、画素アレイ１２１において選択画素が移動されることにより、信号線１３２と制御線１３３から成るVictim導体ループの実効的な寸法が変化されると、誘導起電力の変化が顕著になる。
　第２の構成例の場合、導体層A及びBから成る遮光構造１５１のAggressor導体ループのループ面から生じる磁束の方向（略X方向や略Y方向）と、Victim導体ループに誘導起電力を生じさせる磁束の方向（Z方向）とが略直交して略９０度異なる。換言すれば、Aggressor導体ループから磁束が発生するループ面の方向と、Victim導体ループに誘導起電力を発生させるループ面の方向とが略９０度異なる。そのため、固体撮像装置１００から出力される画像の悪化（誘導性ノイズの発生）は、第１の比較例に比べて少ないことが予想される。
　図１７は、第２の構成例（図１５）を、固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果を示している。
　図１７のAは、固体撮像装置１００から出力される、誘導性ノイズが生じ得る画像を示している。図１７のBは、図１７のAに示した画像の線分X1－X2における画素信号の変化を示している。図１７のCは、画像に誘導性ノイズを生じさせた誘導起電力を表す実線L21を示している。図１７のCの横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。なお、図１７のCの点線L1は、第１の比較例（図９）に対応するものである。
　図１７のCに示した実線L21と点線L1を比較して明らかなように、第２の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができる。よって、固体撮像装置１００から出力される画像における誘導性ノイズの発生を抑止することができる。
　＜第２の比較例＞
　第２の構成例（図１５）では、導体層Aを成す網目状導体２１６と導体層Bを成す網目状導体２１７の関係として、導体周期FXA＝導体周期FYA＝導体周期FXB＝導体周期FYBを満たすようにしている。
　このように、導体層AのX方向の導体周期FXAと、導体層AのY方向の導体周期FYAと、導体層BのX方向の導体周期FXBと、導体層BのX方向の導体周期FYBとを一致させると、誘導性ノイズの発生を抑えることができる。
　図１８および図１９は、導体層Aと導体層Bの全ての導体周期を一致させると、誘導性ノイズの発生を抑えることができることを説明するための図である。
　図１８のAは、図１５に示した第２の構成例と比較するための、第２の構成例を変形した第２の比較例を示している、この第２の比較例は、第２の構成例における導体層Aを成す網目状導体２１６のX方向の間隙幅GXAとY方向の間隙幅GYAを広げて、X方向の導体周期FXAとY方向の導体周期FYAを、第２の構成例の５倍にしたものである。なお、第２の比較例における導体層Bを成す網目状導体２１７は、第２の構成例と同じものとする。
　図１８のBは、図１５のCに示した第２の構成例を図１８のAと同倍率で示したものである。
　図１９は、第２の比較例（図１８のA）と、第２の構成例（図１８のB）を固体撮像装置１００に適用した場合のミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、第２の比較例に流れる電流条件は、図１６に示した場合と同様とする。図１９の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図１９における実線L21は、第２の構成例に対応し、点線L31は第２の比較例に対応するものである。
　実線L21と点線L31を比較して明らかなように、第２の構成例は、第２の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができ、誘導性ノイズを抑制できることがわかる。
　＜第３の比較例＞
　ところで、第２の比較例における導体層Aを成す網目状導体の導体幅を広げた場合にも誘導性ノイズの発生を抑えることができる。
　図２０および図２１は、導体層Aを成す網目状導体の導体幅を広げると、誘導性ノイズの発生を抑えることができることを説明するための図である。
　図２０のAは、図１８のAに示した第２の比較例を再掲したものである。
　図２０のBは、第２の比較例と比べるための、第２の構成例を変形した第３の比較例を示している、この第３の比較例は、第２の構成例における導体層Aを成す網目状導体２１６のX方向とY方向の導体幅WXA，WYAを第２の構成例の５倍に広げたものである。なお、第３の比較例における導体層Bを成す網目状導体２１７は、第２の構成例と同じものとする。
　図２１は、第３の比較例と、第２の比較例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、第３の比較例に流れる電流条件は、図１６に示した場合と同様とする。図２１の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図２１における実線L41は、第３の比較例に対応し、点線L31は第２の比較例に対応するものである。
　実線L41と点線L31を比較して明らかなように、第３の比較例は、第２の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができ、誘導性ノイズを抑制できることがわかる。
　＜第３の構成例＞
　次に、図２２は、導体層A及びBの第３の構成例を示している。なお、図２２のAは導体層Aを、図２２のBは導体層Bを示している。図２２における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第３の構成例における導体層Aは、面状導体２２１から成る。面状導体２２１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第３の構成例における導体層Bは、網目状導体２２２から成る。網目状導体２２２におけるX方向の導体幅をWXB、間隙幅をGXB、導体周期をFXB（＝導体幅WXB＋間隙幅GXB）とする。また、網目状導体２２２におけるY方向の導体幅をWYB、間隙幅をGYB、導体周期をFYB（＝導体幅WYB＋間隙幅GYB）、端部幅をEYBとする。網目状導体２２２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　なお、網目状導体２２２は、以下の関係を満たすことが望ましい。
　導体幅WXB＝導体幅WYB
　間隙幅GXB＝間隙幅GYB
　端部幅EYB＝導体幅WYB/2
　導体周期FXB＝導体周期FYB
　上述した関係のように、X方向とY方向で導体幅、導体周期、間隙幅を揃えることにより、網目状導体２２２のX方向とY方向とで配線抵抗や配線インピーダンスが均一になるので、X方向とY方向とで磁界耐性や電圧降下を均等にすることができる。
　また、端部幅EYBを導体幅WYBの1/2とすることにより、網目状導体２２２の端部周辺で発生する磁界によってVictim導体ループに生じる誘導起電力を抑制することができる。
　図２２のCは、図２２のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図２２のCにおける斜線が交差するハッチングの領域２２３は、導体層Aの面状導体２２１と、導体層Bの網目状導体２２２とが重複する領域を示している。第３の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　図２３は、第３の構成例（図２２）に流れる電流条件を示す図である。
　導体層Aを構成する面状導体２２１と、導体層Bを構成する網目状導体２２２に対しては、端部では均等にAC電流が流れるものとする。ただし、電流方向は、時間によって変化し、例えば、Vdd配線である網目状導体２２２に、電流が、図面の上側から下側に流れるとき、Vss配線である面状導体２２１に流れる電流は、図面の下側から上側に流れるものとする。
　第３の構成例に、図２３に示したように電流が流れる場合、Vss配線である面状導体２２１と、Vdd配線である網目状導体２２２との間には、面状導体２２１と網目状導体２２２が配置された断面において、面状導体２２１と網目状導体２２２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　一方、導体層A及びBから成る遮光構造１５１が形成された第２の半導体基板１０２に積層された第１の半導体基板１０１の画素アレイ１２１においては、信号線１３２と制御線１３３から成るVictim導体ループがXY平面に形成される。XY平面に形成されるVictim導体ループは、Z方向の磁束によって誘導起電力が生じ易く、誘導起電力の変化が大きいほど、固体撮像装置１００から出力される画像が悪化する（誘導性ノイズが増す）ことになる。
　さらに、画素アレイ１２１において選択画素が移動されることにより、信号線１３２と制御線１３３から成るVictim導体ループの実効的な寸法が変化されると、誘導起電力の変化が顕著になる。
　第３の構成例の場合、導体層A及びBから成る遮光構造１５１のAggressor導体ループのループ面から生じる磁束の方向（略X方向や略Y方向）と、Victim導体ループに誘導起電力を生じさせる磁束の方向（Z方向）とが略直交して略９０度異なる。換言すれば、Aggressor導体ループから磁束が発生するループ面の方向と、Victim導体ループに誘導起電力を発生させるループ面の方向とが略９０度異なる。そのため、固体撮像装置１００から出力される画像の悪化（誘導性ノイズの発生）は、第１の比較例に比べて少ないことが予想される。
　図２４は、第３の構成例（図２２）を、固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果を示している。
　図２４のAは、固体撮像装置１００から出力される、誘導性ノイズが生じ得る画像を示している。図２４のBは、図２４のAに示した画像の線分X1－X2における画素信号の変化を示している。図２４のCは、画像に誘導性ノイズを生じさせた誘導起電力を表す実線L51を示している。図２４のCの横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。なお、図２４のCの点線L1は、第１の比較例（図９）に対応するものである。
　図２４のCに示した実線L51と点線L1を比較して明らかなように、第３の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができる。よって、固体撮像装置１００から出力される画像における誘導性ノイズの発生を抑止することができる。
　＜第４の構成例＞
　次に、図２５は、導体層A及びBの第４の構成例を示している。なお、図２５のAは導体層Aを、図２５のBは導体層Bを示している。図２５における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第４の構成例における導体層Aは、網目状導体２３１から成る。網目状導体２３１におけるX方向の導体幅をWXA、間隙幅をGXA、導体周期をFXA（＝導体幅WXA＋間隙幅GXA）、端部幅をEXA（＝導体幅WXA/2）とする。また、網目状導体２３１におけるY方向の導体幅をWYA、間隙幅をGYA、導体周期をFYA（＝導体幅WYA＋間隙幅GYA）とする。網目状導体２３１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第４の構成例における導体層Bは、網目状導体２３２から成る。網目状導体２３２におけるX方向の導体幅をWXB、間隙幅をGXB、導体周期をFXB（＝導体幅WXB＋間隙幅GXB）とする。また、網目状導体２３２におけるY方向の導体幅をWYB、間隙幅をGYB、導体周期をFYB（＝導体幅WYB＋間隙幅GYB）、端部幅をEYB（＝導体幅WYB/2）とする。網目状導体２３２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　なお、網目状導体２３１と網目状導体２３２は、以下の関係を満たすことが望ましい。
　導体幅WXA＝導体幅WYA＝導体幅WXB＝導体幅WYB
　間隙幅GXA＝間隙幅GYA＝間隙幅GXB＝間隙幅GYB
　端部幅EXA＝端部幅EYB
　導体周期FXA＝導体周期FYA＝導体周期FXB＝導体周期FYB
　導体幅WYA＝2×重複幅＋間隙幅GYA、導体幅WXA＝2×重複幅＋間隙幅GXA
　導体幅WYB＝2×重複幅＋間隙幅GYB、導体幅WXB＝2×重複幅＋間隙幅GXB
　ここで、重複幅とは、導体層Aの網目状導体２３１と、導体層Bの網目状導体２３２とを重ねて配置した場合に、導体部分が重複する重複部分の幅である。
　上述した関係のように、網目状導体２３１と網目状導体２３２のX方向とY方向の導体周期を全て揃えることにより、網目状導体２３１の電流分布と、網目状導体２３２の電流分布とを略均等、且つ、逆特性にできるので、網目状導体２３１の電流分布によって生じる磁界と、網目状導体２３２の電流分布によって生じる磁界とを効果的に相殺できる。
　また、網目状導体２３１と網目状導体２３２のX方向とY方向の導体周期、導体幅、間隙幅を全て揃えることにより、網目状導体２３１と網目状導体２３２のX方向とY方向とで配線抵抗や配線インピーダンスが均一になるので、X方向とY方向とで磁界耐性や電圧降下を均等にすることができる。
　また、網目状導体２３１の端部幅EXAを導体幅WXAの1/2とすることにより、網目状導体２３１の端部周辺で発生する磁界によってVictim導体ループに生じる誘導起電力を抑制することができる。また、網目状導体２３２の端部幅EYBを導体幅WYBの1/2とすることにより、網目状導体２３１の端部周辺で発生する磁界によってVictim導体ループに生じる誘導起電力を抑制することができる。
　なお、導体層Aの網目状導体２３１のX方向に端部を設ける代わりに、導体層Bの網目状導体２３２のX方向の端部を設けるようにしてもよい。また、導体層Bの網目状導体２３２のY方向の端部を設ける代わりに、導体層Aの網目状導体２３１のY方向に端部を設けるようにしてもよい。
　図２５のCは、図２５のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図２５のCにおける斜線が交差するハッチングの領域２３３は、導体層Aの網目状導体２３１と、導体層Bの網目状導体２３２とが重複する領域を示している。第４の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　ただし、導体層Aの網目状導体２３１と、導体層Bの網目状導体２３２とにより、完全にホットキャリア発光を遮光するためには、以下の関係を満たす必要がある。
導体幅WYA≧間隙幅GYA
導体幅WXA≧間隙幅GXA
導体幅WYB≧間隙幅GYB
導体幅WXB≧間隙幅GXB
　この場合、以下の関係が満たされることになる。
導体幅WYA＝２×重複幅＋間隙幅GYA
導体幅WXA＝２×重複幅＋間隙幅GXA
導体幅WYB＝２×重複幅＋間隙幅GYB
導体幅WXB＝２×重複幅＋間隙幅GXB
　第４の構成例に、図２３に示した場合と同様に電流が流れる場合、Vss配線である網目状導体２３１と、Vdd配線である網目状導体２３２との間には、網目状導体２３１及び２３２が配置された断面において、網目状導体２３１及び２３２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　＜第５の構成例＞
　次に、図２６は、導体層A及びBの第５の構成例を示している。なお、図２６のAは導体層Aを、図２６のBは導体層Bを示している。図２６における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第５の構成例における導体層Aは、網目状導体２４１から成る。網目状導体２４１は、第４の構成例（図２５）における導体層Aを成す網目状導体２３１をY方向に導体周期FYA/2だけ移動したものである。網目状導体２４１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第５の構成例における導体層Bは、網目状導体２４２から成る。網目状導体２４２は、第４の構成例（図２５）における導体層Bを成す網目状導体２３２と同様の形状を有するので、その説明は省略する。網目状導体２４２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　なお、網目状導体２４１と網目状導体２４２は、以下の関係を満たすことが望ましい。
　導体幅WXA＝導体幅WYA＝導体幅WXB＝導体幅WYB
　間隙幅GXA＝間隙幅GYA＝間隙幅GXB＝間隙幅GYB
　端部幅EXA＝端部幅EYB
　導体周期FXA＝導体周期FYA＝導体周期FXB＝導体周期FYB
　導体幅WYA＝2×重複幅＋間隙幅GYA、導体幅WXA＝2×重複幅＋間隙幅GXA
　導体幅WYB＝2×重複幅＋間隙幅GYB、導体幅WXB＝2×重複幅＋間隙幅GXB
　ここで、重複幅とは、導体層Aの網目状導体２４１と、導体層Bの網目状導体２４２とを重ねて配置した場合に、導体部分が重複する重複部分の幅である。
　図２６のCは、図２６のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図２６のCにおける斜線が交差するハッチングの領域２４３は、導体層Aの網目状導体２４１と、導体層Bの網目状導体２４２とが重複する領域を示している。第５の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　また、第５の構成例の場合、網目状導体２４１と網目状導体２４２との重複する領域２４３がX方向に連なる。網目状導体２４１と網目状導体２４２との重複する領域２４３では、網目状導体２４１と網目状導体２４２に互いに極性が異なる電流が流れるので、領域２４３から生じる磁界が互いに打ち消されることになる。よって、領域２４３付近における誘導性ノイズの発生を抑えることができる。
　第５の構成例に、図２３に示した場合と同様に電流が流れる場合、Vss配線である網目状導体２４１と、Vdd配線である網目状導体２４２との間には、網目状導体２４１及び２４２が配置された断面において、網目状導体２４１及び２４２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　＜第６の構成例＞
　次に、図２７は、導体層A及びBの第６の構成例を示している。なお、図２７のAは導体層Aを、図２７のBは導体層Bを示している。図２７における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第６の構成例における導体層Aは、網目状導体２５１から成る。網目状導体２５１は、第４の構成例（図２５）における導体層Aを成す網目状導体２３１と同様の形状を有するので、その説明は省略する。網目状導体２５１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第６の構成例における導体層Bは、網目状導体２５２から成る。網目状導体２５２は、第４の構成例（図２５）における導体層Bを成す網目状導体２３２をX方向に導体周期FXB/2だけ移動したものである。網目状導体２５２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　なお、網目状導体２５１と網目状導体２５２は、以下の関係を満たすことが望ましい。
　導体幅WXA＝導体幅WYA＝導体幅WXB＝導体幅WYB
　間隙幅GXA＝間隙幅GYA＝間隙幅GXB＝間隙幅GYB
　端部幅EXA＝端部幅EYB
　導体周期FXA＝導体周期FYA＝導体周期FXB＝導体周期FYB
　導体幅WYA＝2×重複幅＋間隙幅GYA、導体幅WXA＝2×重複幅＋間隙幅GXA
　導体幅WYB＝2×重複幅＋間隙幅GYB、導体幅WXB＝2×重複幅＋間隙幅GXB
　ここで、重複幅とは、導体層Aの網目状導体２５１と、導体層Bの網目状導体２５２とを重ねて配置した場合に、導体部分が重複する重複部分の幅である。
　図２７のCは、図２７のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図２７のCにおける斜線が交差するハッチングの領域２５３は、導体層Aの網目状導体２５１と、導体層Bの網目状導体２５２とが重複する領域を示している。第６の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　第６の構成例に、図２３に示した場合と同様に電流が流れる場合、Vss配線である網目状導体２５１と、Vdd配線である網目状導体２５２との間には、網目状導体２５１及び２５２が配置された断面において、網目状導体２５１及び２５２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　さらに、第６の構成例の場合、網目状導体２５１と網目状導体２５２の重複する領域２５３がY方向に連なる。この網目状導体２５１と網目状導体２５２との重複する領域２５３では、網目状導体２５１と網目状導体２５２に互いに極性が異なる電流が流れるので、領域２５３から生じる磁界が互いに打ち消されることになる。よって、領域２５３付近における誘導性ノイズの発生を抑えることができる。
　＜第４乃至第６の構成例のシミュレーション結果＞
　図２８は、第４乃至第６の構成例（図２５乃至図２７）を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、第４乃至第６の構成例に流れる電流条件は、図２３に示した場合と同様とする。図２８の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図２８のAにおける実線L52は、第４の構成例（図２５）に対応するものであり、点線L1は第１の比較例（図９）に対応するものである。実線L52と点線L1を比較して明らかなように、第４の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができ、誘導性ノイズを抑制できることがわかる。
　図２８のBにおける実線L53は、第５の構成例（図２６）に対応するものであり、点線L1は第１の比較例（図９）に対応するものである。実線L53と点線L1を比較して明らかなように、第５の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができ、誘導性ノイズを抑制できることがわかる。
　図２８のCにおける実線L54は、第６の構成例（図２７）に対応するものであり、点線L1は第１の比較例（図９）に対応するものである。実線L54と点線L1を比較して明らかなように、第６の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができ、誘導性ノイズを抑制できることがわかる。
　また、実線L52乃至L54を比較して明らかなように、第６の構成例は、第４の構成例及び第５の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化をより抑えることができ、誘導性ノイズをより抑制できることがわかる。
　＜第７の構成例＞
　次に、図２９は、導体層A及びBの第７の構成例を示している。なお、図２９のAは導体層Aを、図２９のBは導体層Bを示している。図２９における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第７の構成例における導体層Aは、面状導体２６１から成る。面状導体２６１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第７の構成例における導体層Bは、網目状導体２６２と中継導体３０１から成る。網目状導体２６２は、第３の構成例（図２２）における導体層Bの網目状導体２２２と同様の形状を有するので、その説明は省略する。網目状導体２６２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　中継導体（他の導体）３０１は、網目状導体２６２の導体ではない間隙領域に配置されて網目状導体２６２と電気的に絶縁されており、導体層Aの面状導体２６１が接続されたVssに接続される。
　中継導体３０１の形状は任意であり、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体３０１は、網目状導体２６２の間隙領域の中央その他の任意の位置に配置することができる。中継導体３０１は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体３０１は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体３０１は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。
　図２９のCは、図２９のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図２９のCにおける斜線が交差するハッチングの領域２６３は、導体層Aの面状導体２６１と、導体層Bの網目状導体２６２とが重複する領域を示している。第７の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　また、第７の構成例の場合、中継導体３０１を設けたことにより、Vss配線である面状導体２６１を略最短距離または短距離で能動素子群１６７と接続することができる。面状導体２６１と能動素子群１６７とを略最短距離または短距離で接続することにより、面状導体２６１と能動素子群１６７の間の電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図３０は、第７の構成例（図２９）に流れる電流条件を示す図である。
　導体層Aを構成する面状導体２６１と、導体層Bを構成する網目状導体２６２に対しては、端部では均等にAC電流が流れるものとする。ただし、電流方向は、時間によって変化し、例えば、Vdd配線である網目状導体２６２に、電流が、図面の上側から下側に流れるとき、Vss配線である面状導体２６１に、電流が、図面の下側から上側に流れるものとする。
　第７の構成例に、図３０に示したように電流が流れる場合、Vss配線である面状導体２６１と、Vdd配線である網目状導体２６２との間には、面状導体２６１と網目状導体２６２が配置された断面において、面状導体２６１と網目状導体２６２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　一方、導体層A及びBから成る遮光構造１５１が形成された第２の半導体基板１０２に積層された第１の半導体基板１０１の画素アレイ１２１においては、信号線１３２と制御線１３３から成るVictim導体ループがXY平面に形成される。XY平面に形成されるVictim導体ループは、Z方向の磁束によって誘導起電力が生じ易く、誘導起電力の変化が大きいほど、固体撮像装置１００から出力される画像が悪化する（誘導性ノイズが増す）ことになる。
　さらに、画素アレイ１２１において選択画素が移動されることにより、信号線１３２と制御線１３３から成るVictim導体ループの実効的な寸法が変化されると、誘導起電力の変化が顕著になる。
　第７の構成例の場合、導体層A及びBから成る遮光構造１５１のAggressor導体ループのループ面から生じる磁束の方向（略X方向や略Y方向）と、Victim導体ループに誘導起電力を生じさせる磁束の方向（Z方向）とが略直交して略９０度異なる。換言すれば、Aggressor導体ループから磁束が発生するループ面の方向と、Victim導体ループに誘導起電力を発生させるループ面の方向とが略９０度異なる。そのため、固体撮像装置１００から出力される画像の悪化（誘導性ノイズの発生）は、第１の比較例に比べて少ないことが予想される。
　図３１は、第７の構成例（図２９）を、固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果を示している。
　図３１のAは、固体撮像装置１００から出力される、誘導性ノイズが生じ得る画像を示している。図３１のBは、図３１のAに示した画像の線分X1－X2における画素信号の変化を示している。図３１のCは、画像に誘導性ノイズを生じさせた誘導起電力を表す実線L61を示している。図３１のCの横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。なお、図３１のCの点線L51は、第３の構成例（図２２）に対応するものである。
　図３１のCに示した実線L61と点線L51を比較して明らかなように、第７の構成例は、第３の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化を悪化させないことがわかる。すなわち、導体層Bの網目状導体２６２の間隙に中継導体３０１が配置された第７の構成例でも、固体撮像装置１００から出力される画像における誘導性ノイズの発生を、第３の構成例と同じ程度に抑制することができる。ただし、このシミュレーション結果は、面状導体２６１が能動素子群１６７と接続されておらず、かつ、網目状導体２６２が能動素子群１６７と接続されていない場合のシミュレーション結果である。例えば、面状導体２６１と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合や、網目状導体２６２と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合には、面状導体２６１や網目状導体２６２に流れる電流量が位置に応じて徐々に小さくなる。このような場合には、中継導体３０１を設けたことにより、電圧降下やエネルギ損失や誘導性ノイズが半分以下へ大幅に改善される条件もある。
　＜第８の構成例＞
　次に、図３２は、導体層A及びBの第８の構成例を示している。なお、図３２のAは導体層Aを、図３２のBは導体層Bを示している。図３２における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第８の構成例における導体層Aは、網目状導体２７１から成る。網目状導体２７１は、第４の構成例（図２５）における導体層Aの網目状導体２３１と同様の形状を有するので、その説明は省略する。網目状導体２７１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第８の構成例における導体層Bは、網目状導体２７２と中継導体３０２から成る。網目状導体２７２は、第４の構成例（図２５）における導体層Bの網目状導体２３２と同様の形状を有するので、その説明は省略する。網目状導体２３２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　中継導体（他の導体）３０２は、網目状導体２７２の導体ではない間隙領域に配置されて、網目状導体２７２と電気的に絶縁されており、導体層Aの網目状導体２７１が接続されたVssに接続される。
　なお、中継導体３０２の形状は任意であり、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体３０２は、網目状導体２７２の間隙領域の中央その他の任意の位置に配置することができる。中継導体３０２は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体３０２は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体３０２は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。
　図３２のCは、図３２のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図３２のCにおける斜線が交差するハッチングの領域２７３は、導体層Aの網目状導体２７１と、導体層Bの網目状導体２７２とが重複する領域を示している。第８の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　第８の構成例に、図３０に示した場合と同様に電流が流れる場合、Vss配線である網目状導体２７１と、Vdd配線である網目状導体２７２との間には、網目状導体２７１及び２７２が配置された断面において、網目状導体２７１及び２７２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　また、第８の構成例の場合、中継導体３０２を設けたことにより、Vss配線である網目状導体２７１を略最短距離または短距離で能動素子群１６７と接続することができる。網目状導体２７１と能動素子群１６７とを略最短距離または短距離で接続することにより、網目状導体２７１と能動素子群１６７の間の電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜第９の構成例＞
　次に、図３３は、導体層A及びBの第９の構成例を示している。なお、図３３のAは導体層Aを、図３３のBは導体層Bを示している。図３３における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第９の構成例における導体層Aは、網目状導体２８１から成る。網目状導体２８１は、第５の構成例（図２６）における導体層Aの網目状導体２４１と同様の形状を有するので、その説明は省略する。網目状導体２８１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第９の構成例における導体層Bは、網目状導体２８２と中継導体３０３から成る。網目状導体２８２は、第５の構成例（図２６）における導体層Bの網目状導体２４２と同様の形状を有するので、その説明は省略する。網目状導体２８２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　中継導体（他の導体）３０３は、網目状導体２８２の導体ではない間隙領域に配置されて、網目状導体２８２と電気的に絶縁されており、導体層Aの網目状導体２８１が接続されたVssに接続される。
　なお、中継導体３０３の形状は任意であり、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体３０３は、網目状導体２８２の間隙領域の中央その他の任意の位置に配置することができる。中継導体３０３は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体３０３は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体３０３は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。
　図３３のCは、図３３のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図３３のCにおける斜線が交差するハッチングの領域２８３は、導体層Aの網目状導体２８１と、導体層Bの網目状導体２８２とが重複する領域を示している。第９の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　第９の構成例に、図３０に示した場合と同様に電流が流れる場合、Vss配線である網目状導体２８１と、Vdd配線である網目状導体２８２との間には、網目状導体２８１及び２８２が配置された断面において、網目状導体２８１及び２８２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　また、第９の構成例の場合、中継導体３０３を設けたことにより、Vss配線である網目状導体２８１を略最短距離または短距離で能動素子群１６７と接続することができる。網目状導体２８１と能動素子群１６７とを略最短距離または短距離で接続することにより、網目状導体２８１と能動素子群１６７の間の電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜第１０の構成例＞
　次に、図３４は、導体層A及びBの第１０の構成例を示している。なお、図３４のAは導体層Aを、図３４のBは導体層Bを示している。図３４における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１０の構成例における導体層Aは、網目状導体２９１から成る。網目状導体２９１は、第６の構成例（図２７）における導体層Aの網目状導体２５１と同様の形状を有するので、その説明は省略する。網目状導体２９１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第１０の構成例における導体層Bは、網目状導体２９２と中継導体３０４から成る。網目状導体２９２は、第６の構成例（図２７）における導体層Bの網目状導体２５２と同様の形状を有するので、その説明は省略する。網目状導体２９２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　中継導体（他の導体）３０４は、網目状導体２９２の導体ではない間隙領域に配置されて、網目状導体２９２と電気的に絶縁されており、導体層Aの網目状導体２９１が接続されたVssに接続される。
　なお、中継導体３０４の形状は任意であり、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体３０４は、網目状導体２９２の間隙領域の中央その他の任意の位置に配置することができる。中継導体３０４は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体３０４は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体３０４は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。
　図３４のCは、図３４のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図３４のCにおける斜線が交差するハッチングの領域２９３は、導体層Aの網目状導体２９１と、導体層Bの網目状導体２９２とが重複する領域を示している。第１０の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　第１０の構成例に、図３０に示した場合と同様に電流が流れる場合、Vss配線である網目状導体２９１と、Vdd配線である網目状導体２９２との間には、網目状導体２９１及び２９２が配置された断面において、網目状導体２９１及び２９２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　また、第１０の構成例の場合、中継導体３０４を設けたことにより、Vss配線である網目状導体２９１を略最短距離または短距離で能動素子群１６７と接続することができる。網目状導体２９１と能動素子群１６７とを略最短距離または短距離で接続することにより、網目状導体２９１と能動素子群１６７の間の電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜第８乃至第１０の構成例のシミュレーション結果＞
　図３５は、第８乃至第１０の構成例（図３２乃至図３４）を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、第８乃至第１０の構成例に流れる電流条件は、図３０に示した場合と同様とする。図３５の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図３５のAにおける実線L62は、第８の構成例（図３２）に対応するものであり、点線L52は、第４の構成例（図２５）に対応するものである。実線L62と点線L52を比較して明らかなように、第８の構成例は、第４の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化を悪化させないことがわかる。すなわち、導体層Bの網目状導体２７２の間隙に中継導体３０２が配置された第８の構成例でも、固体撮像装置１００から出力される画像における誘導性ノイズの発生を第４の構成例と同じ程度に抑制することができる。ただし、このシミュレーション結果は、網目状導体２７１が能動素子群１６７と接続されておらず、かつ、網目状導体２７２が能動素子群１６７と接続されていない場合のシミュレーション結果である。例えば、網目状導体２７１と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合や、網目状導体２７２と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合には、網目状導体２７１や網目状導体２７２に流れる電流量が位置に応じて徐々に小さくなる。このような場合には、中継導体３０２を設けたことにより、電圧降下やエネルギ損失や誘導性ノイズが半分以下へ大幅に改善される条件もある。
　図３５のBにおける実線L63は、第９の構成例（図３３）に対応するものであり、点線L53は、第５の構成例（図２６）に対応するものである。実線L63と点線L53を比較して明らかなように、第９の構成例は、第５の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化を悪化させないことがわかる。すなわち、導体層Bの網目状導体２８２の間隙に中継導体３０３が配置された第９の構成例でも、固体撮像装置１００から出力される画像における誘導性ノイズの発生を第５の構成例と同じ程度に抑制することができる。ただし、このシミュレーション結果は、網目状導体２８１が能動素子群１６７と接続されておらず、かつ、網目状導体２８２が能動素子群１６７と接続されていない場合のシミュレーション結果である。例えば、網目状導体２８１と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合や、網目状導体２８２と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合には、網目状導体２８１や網目状導体２８２に流れる電流量が位置に応じて徐々に小さくなる。このような場合には、中継導体３０３を設けたことにより、電圧降下やエネルギ損失や誘導性ノイズが半分以下へ大幅に改善される条件もある。
　図３５のCにおける実線L64は、第１０の構成例に（図３４）対応するものであり、点線L54は、第６の構成例（図２７）に対応するものである。実線L64と点線L54を比較して明らかなように、第１０の構成例は、第６の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化を悪化させないことがわかる。すなわち、導体層Bの網目状導体２９２の間隙に中継導体３０４が配置された第１０の構成例でも、固体撮像装置１００から出力される画像における誘導性ノイズの発生を第６の構成例と同じ程度に抑制することができる。ただし、このシミュレーション結果は、網目状導体２９１が能動素子群１６７と接続されておらず、かつ、網目状導体２９２が能動素子群１６７と接続されていない場合のシミュレーション結果である。例えば、網目状導体２９１と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合や、網目状導体２９２と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合には、網目状導体２９１や網目状導体２９２に流れる電流量が位置に応じて徐々に小さくなる。このような場合には、中継導体３０４を設けたことにより、電圧降下やエネルギ損失や誘導性ノイズが半分以下へ大幅に改善される条件もある。
　また、実線L62乃至L64を比較して明らかなように、第１０の構成例は、第８の構成例及び第９の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化をより抑えることができ、誘導性ノイズをより抑制できることがわかる。
　＜第１１の構成例＞
　次に、図３６は、導体層A及びBの第１１の構成例を示している。なお、図３６のAは導体層Aを、図３６のBは導体層Bを示している。図３６における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１１の構成例における導体層Aは、X方向（第１の方向）の抵抗値とY方向(第２の方向)の抵抗値が異なる網目状導体３１１から成る。網目状導体３１１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　網目状導体３１１におけるX方向の導体幅をWXA、間隙幅をGXA、導体周期をFXA（＝導体幅WXA＋間隙幅GXA）、端部幅をEXA（＝導体幅WXA/2）とする。また、網目状導体３１１におけるY方向の導体幅をWYA、間隙幅をGYA、導体周期をFYA（＝導体幅WYA＋間隙幅GYA）、端部幅をEYA（＝導体幅WYA/2）とする。網目状導体３１１においては、間隙幅GYA＞間隙幅GXAが満たされる。したがって、網目状導体３１１の間隙領域は、Y方向がX方向よりも長い形状を有しており、X方向とY方向とで抵抗値が異なり、Y方向の抵抗値がX方向の抵抗値よりも小さくなる。
　第１１の構成例における導体層Bは、X方向の抵抗値とY方向の抵抗値が異なる網目状導体３１２から成る。網目状導体３１２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　網目状導体３１２におけるX方向の導体幅をWXB、間隙幅をGXB、導体周期をFXB（＝導体幅WXB＋間隙幅GXB）とする。また、網目状導体３１２におけるY方向の導体幅をWYB、間隙幅をGYB、導体周期をFYB（＝導体幅WYB＋間隙幅GYB）、端部幅をEYB（＝導体幅WYB/2）とする。網目状導体３１２においては、間隙幅GYB＞間隙幅GXBが満たされる。したがって、網目状導体３１２の間隙領域は、Y方向がX方向よりも長い形状を有しており、X方向とY方向とで抵抗値が異なり、Y方向の抵抗値がX方向の抵抗値よりも小さくなる。
　なお、網目状導体３１１のシート抵抗値が網目状導体３１２のシート抵抗値よりも大きい場合、網目状導体３１１と網目状導体３１２は、以下の関係を満たすことが望ましい。
　導体幅WYA≧導体幅WYB
　導体幅WXA≧導体幅WXB
　間隙幅GXA≦間隙幅GXB
　間隙幅GYA≦間隙幅GYB
　反対に、網目状導体３１１のシート抵抗値が網目状導体３１２のシート抵抗値よりも小さい場合、網目状導体３１１と網目状導体３１２は、以下の関係を満たすことが望ましい。
　導体幅WYA≦導体幅WYB
　導体幅WXA≦導体幅WXB
　間隙幅GXA≧間隙幅GXB
　間隙幅GYA≧間隙幅GYB
　さらに、網目状導体３１１，３１２のシート抵抗値と導体幅については、以下の関係を満たすことが望ましい。
　（網目状導体３１１のシート抵抗値）/（網目状導体３１２のシート抵抗値）
≒導体幅WYA/導体幅WYB
　（網目状導体３１１のシート抵抗値）/（網目状導体３１２のシート抵抗値）
≒導体幅WXA/導体幅WXB
　本明細書で開示する寸法関係に関わる限定は必須ではなく、網目状導体３１１の電流分布と、網目状導体３１２の電流分布とが、略均等、略同一、または、略類似した電流分布であり、且つ、逆特性な電流分布となるように構成されていることが望ましい。
　例えば、網目状導体３１１のX方向の配線抵抗と網目状導体３１１のY方向の配線抵抗との比と、網目状導体３１２のX方向の配線抵抗と網目状導体３１２のY方向の配線抵抗との比とが、略同一となるように構成されていることが望ましい。
　また、網目状導体３１１のX方向の配線インダクタンスと網目状導体３１１のY方向の配線インダクタンスとの比と、網目状導体３１２のX方向の配線インダクタンスと網目状導体３１２のY方向の配線インダクタンスとの比とが、略同一となるように構成されていることが望ましい。
　また、網目状導体３１１のX方向の配線キャパシタンスと網目状導体３１１のY方向の配線キャパシタンスとの比と、網目状導体３１２のX方向の配線キャパシタンスと網目状導体３１２のY方向の配線キャパシタンスとの比とが、略同一となるように構成されていることが望ましい。
　また、網目状導体３１１のX方向の配線インピーダンスと網目状導体３１１のY方向の配線インピーダンスとの比と、網目状導体３１２のX方向の配線インピーダンスと網目状導体３１２のY方向の配線インピーダンスとの比とが、略同一となるように構成されていることが望ましい。
　換言すると、（網目状導体３１１のX方向の配線抵抗×網目状導体３１２のY方向の配線抵抗）≒（網目状導体３１２のX方向の配線抵抗×網目状導体３１１のY方向の配線抵抗）、
（網目状導体３１１のX方向の配線インダクタンス×網目状導体３１２のY方向の配線インダクタンス）≒（網目状導体３１２のX方向の配線インダクタンス×網目状導体３１１のY方向の配線インダクタンス）、
（網目状導体３１１のX方向の配線キャパシタンス×網目状導体３１２のY方向の配線キャパシタンス）≒（網目状導体３１２のX方向の配線キャパシタンス×網目状導体３１１のY方向の配線キャパシタンス）、または、
（網目状導体３１１のX方向の配線インピーダンス×網目状導体３１２のY方向の配線インピーダンス）≒（網目状導体３１２のX方向の配線インピーダンス×網目状導体３１１のY方向の配線インピーダンス）、
の何れかの関係を満たすことが望ましいが、この関係を満たすことが必須ではない。
　なお、上述した配線抵抗、配線インダクタンス、配線キャパシタンス、および、配線インピーダンスは、それぞれ、導体抵抗、導体インダクタンス、導体キャパシタンス、および、導体インピーダンスに、置き換え可能である。
　なお、上述したインピーダンスZ、抵抗R、インダクタンスL、キャパシタンスCの間には、角周波数ωおよび虚数単位jによってZ=R+jωL+1÷（jωC）の関係がある。
　なお、これらの比の関係は、網目状導体３１１および網目状導体３１２の全体として満たされていてもよいし、網目状導体３１１および網目状導体３１２における一部の範囲内で満たされていてもよく、任意の範囲内で満たされていればよい。
　さらに、電流分布が略均等または略同一または略類似、且つ、逆特性となるように調整する回路が設けられていてもよい。
　上述した関係を満たすことにより、網目状導体３１１の電流分布と、網目状導体３１２の電流分布とを略均等、且つ、逆特性にできるので、網目状導体３１１の電流分布によって生じる磁界と、網目状導体３１２の電流分布によって生じる磁界とを効果的に相殺できる。
　図３６のCは、図３６のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図３６のCにおける斜線が交差するハッチングの領域３１３は、導体層Aの網目状導体３１１と、導体層Bの網目状導体３１２とが重複する領域を示している。第１１の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　また、第１１の構成例の場合、網目状導体３１１と網目状導体３１２との重複する領域３１３がX方向に連なる。網目状導体３１１と網目状導体３１２との重複する領域３１３では、網目状導体３１１と網目状導体３１２に互いに極性が異なる電流が流れるので、領域３１３から生じる磁界が互いに打ち消されることになる。よって、領域３１３付近における誘導性ノイズの発生を抑えることができる。
　また、第１１の構成例の場合、網目状導体３１１のY方向の間隙幅GYAとX方向の間隙幅GXAが異なるように形成されるとともに、網目状導体３１２のY方向の間隙幅GYBとX方向の間隙幅GXBが異なるように形成される。
　このように、網目状導体３１１，３１２をX方向とY方向の間隙幅に差異を設けた形状とすることにより、実際に導体層を設計、製造する際の、配線領域の寸法、空隙領域の寸法、各導体層における配線領域の占有率等の制約を守ることができ、配線レイアウトの設計の自由度を高めることができる。また、間隙幅に差異を設けない場合に比較して、電圧降下(IR-Drop)や誘導性ノイズなどの観点で有利なレイアウトに配線を設計することができる。
　図３７は、第１１の構成例（図３６）に流れる電流条件を示す図である。
　導体層Aを構成する網目状導体３１１と、導体層Bを構成する網目状導体３１２に対しては、端部では均等にAC電流が流れるものとする。ただし、電流方向は、時間によって変化し、例えば、Vdd配線である網目状導体３１２に、電流が、図面の上側から下側に流れるとき、Vss配線である網目状導体３１１に、電流が、図面の下側から上側に流れるものとする。
　第１１の構成例に、図３７に示したように電流が流れる場合、Vss配線である網目状導体３１１と、Vdd配線である網目状導体３１２との間には、網目状導体３１１及び３１２が配置された断面において、網目状導体３１１及び３１２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　一方、導体層A及びBから成る遮光構造１５１が形成された第２の半導体基板１０２に積層された第１の半導体基板１０１の画素アレイ１２１においては、信号線１３２と制御線１３３から成るVictim導体ループがXY平面に形成される。XY平面に形成されるVictim導体ループは、Z方向の磁束によって誘導起電力が生じ易く、誘導起電力の変化が大きいほど、固体撮像装置１００から出力される画像が悪化する（誘導性ノイズが増す）ことになる。
　さらに、画素アレイ１２１において選択画素が移動されることにより、信号線１３２と制御線１３３から成るVictim導体ループの実効的な寸法が変化されると、誘導起電力の変化が顕著になる。
　第１１の構成例の場合、導体層A及びBから成る遮光構造１５１のAggressor導体ループのループ面から生じる磁束の方向（略X方向や略Y方向）と、Victim導体ループに誘導起電力を生じさせる磁束の方向（Z方向）とが略直交して略９０度異なる。換言すれば、Aggressor導体ループから磁束が発生するループ面の方向と、Victim導体ループに誘導起電力を発生させるループ面の方向とが略９０度異なる。そのため、固体撮像装置１００から出力される画像の悪化（誘導性ノイズの発生）は、第１の比較例に比べて少ないことが予想される。
　図３８は、第１１の構成例（図３６）を、固体撮像装置１００に適用した場合に生じる誘導性ノイズのシミュレーション結果を示している。
　図３８のAは、固体撮像装置１００から出力される、誘導性ノイズが生じ得る画像を示している。図３８のBは、図３８のAに示した画像の線分X1－X2における画素信号の変化を示している。図３８のCは、画像に誘導性ノイズを生じさせた誘導起電力を表す実線L71を示している。図３８のCの横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。なお、図３８のCの点線L1は、第１の比較例（図９）に対応するものである。
　図３８のCに示した実線L71と点線L1を比較して明らかなように、第１１の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力の変化を抑えることができ、誘導性ノイズを抑制できることがわかる。
　なお、第１１の構成例は、XY平面状で９０度回転させて用いてもよい。また、９０度に限らず任意の角度に回転させて用いてもよい。例えば、X軸やY軸に対して斜めに構成してもよい。
　＜第１２の構成例＞
　次に、図３９は、導体層A及びBの第１２の構成例を示している。なお、図３９のAは導体層Aを、図３９のBは導体層Bを示している。図３９における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１２の構成例における導体層Aは、網目状導体３２１から成る。網目状導体３２１は、第１１の構成例（図３６）における導体層Aの網目状導体３１１と同様の形状を有するので、その説明は省略する。網目状導体３２１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第１２の構成例における導体層Bは、網目状導体３２２と中継導体３０５から成る。網目状導体３２２は、第１１の構成例（図３６）における導体層Bの網目状導体３１２と同様の形状を有するので、その説明は省略する。網目状導体３２２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　中継導体（他の導体）３０５は、網目状導体３２２の導体ではないY方向に長い長方形の間隙領域に配置されて、網目状導体３２２と電気的に絶縁されており、導体層Aの網目状導体３２１が接続されたVssに接続される。
　なお、中継導体３０５の形状は任意であり、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体３０５は、網目状導体３２２の間隙領域の中央その他の任意の位置に配置することができる。中継導体３０５は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体３０５は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体３０５は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。
　図３９のCは、図３９のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図３９のCにおける斜線が交差するハッチングの領域３２３は、導体層Aの網目状導体３２１と、導体層Bの網目状導体３２２とが重複する領域を示している。第１２の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　第１２の構成例に、図３７に示した場合と同様に電流が流れる場合、Vss配線である網目状導体３２１と、Vdd配線である網目状導体３２２との間には、網目状導体３２１及び３２２が配置された断面において、網目状導体３２１及び３２２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　さらに、第１２の構成例の場合、網目状導体３２１と網目状導体３２２との重複する領域３２３がX方向に連なる。網目状導体３２１と網目状導体３２２との重複する領域３２３では、網目状導体３２１と網目状導体３２２に互いに極性が異なる電流が流れるので、領域３２３から生じる磁界が互いに打ち消されることになる。よって、領域３２３付近における誘導性ノイズの発生を抑えることができる。
　また、第１２の構成例の場合、中継導体３０５を設けたことにより、Vss配線である網目状導体３２１を略最短距離または短距離で能動素子群１６７と接続することができる。網目状導体３２１と能動素子群１６７とを略最短距離または短距離で接続することにより、網目状導体３２１と能動素子群１６７の間の電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　なお、第１２の構成例は、XY平面状で９０度回転させて用いてもよい。また、９０度に限らず任意の角度に回転させて用いてもよい。例えば、X軸やY軸に対して斜めに構成してもよい。
　＜第１３の構成例＞
　次に、図４０は、導体層A及びBの第１３の構成例を示している。なお、図４０のAは導体層Aを、図４０のBは導体層Bを示している。図４０における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１３の構成例における導体層Aは、網目状導体３３１から成る。網目状導体３３１は、第１１の構成例（図３６）における導体層Aの網目状導体３１１と同様の形状を有するので、その説明は省略する。網目状導体３３１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　第１３の構成例における導体層Bは、網目状導体３３２と中継導体３０６から成る。網目状導体３３２は、第１１の構成例（図３６）における導体層Bの網目状導体３１２と同様の形状を有するので、その説明は省略する。網目状導体３３２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　中継導体（他の導体）３０６は、第１２の構成例（図３９）における中継導体３０５を、間隔を空けて複数（図４０の場合は１０）に分割したものである。中継導体３０６は、網目状導体３３２のY方向に長い長方形の間隙領域に配置されて、網目状導体３３２と電気的に絶縁されており、導体層Aの網目状導体３３１が接続されたVssに接続される。中継導体の分割数やVssへの接続の有無は、領域によって異ならせてもよい。この場合には、設計時に電流分布を微調整できるので、誘導性ノイズ抑制や電圧降下(IR-Drop)低減に繋げることができる。
　なお、中継導体３０６の形状は任意であり、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体３０６の分割数は、任意に変更することができる。中継導体３０６は、網目状導体３３２の間隙領域の中央その他の任意の位置に配置することができる。中継導体３０６は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体３０６は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体３０６は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。
　図４０のCは、図４０のAとBにそれぞれ示した導体層A及びBをフォトダイオード１４１側（裏面側）から見た状態を示している。ただし、図４０のCにおける斜線が交差するハッチングの領域３３３は、導体層Aの網目状導体３３１と、導体層Bの網目状導体３３２とが重複する領域を示している。第１３の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われていることになるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　第１３の構成例に、図３７に示した場合と同様に電流が流れる場合、Vss配線である網目状導体３３１と、Vdd配線である網目状導体３３２との間には、網目状導体３３１及び３３２が配置された断面において、網目状導体３３１及び３３２（の断面）を含んで形成される、ループ面がX軸にほぼ垂直な導体ループおよびループ面がY軸にほぼ垂直な導体ループによって、略X方向および略Y方向の磁束が発生し易くなる。
　さらに、第１３の構成例の場合、網目状導体３３１と網目状導体３３２との重複する領域３３３がX方向に連なる。領域３３３では、網目状導体３３１と網目状導体３３２に互いに極性が異なる電流が流れるので、領域３３３から生じる磁界が互いに打ち消されることになる。よって、領域３３３付近における誘導性ノイズの発生を抑えることができる。
　また、第１３の構成例の場合、中継導体３０６を設けたことにより、Vss配線である網目状導体３３１を略最短距離または短距離で能動素子群１６７と接続することができる。網目状導体３３１と能動素子群１６７とを略最短距離または短距離で接続することにより、網目状導体３３１と能動素子群１６７の間の電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　さらに、第１３の構成例では、中継導体３０６が複数に分割されていることにより、導体層Aにおける電流分布と、導体層Bとにおける電流分布とを、略均一、かつ、逆極性にすることができるので、導体層Aから生じる磁界と導体層Bから生じる磁界とを互いに打ち消すことができる。したがって、第１３の構成例では、外的要因によるVdd配線とVss配線との電流分布差を生じさせ難くすることができる。よって、第１６の構成例は、XY平面の電流分布が複雑である場合や、網目状導体３３１，３３２に接続される導体のインピーダンスがVdd配線とVss配線とで異なる場合に好適である。
　なお、第１３の構成例は、XY平面状で９０度回転させて用いてもよい。また、９０度に限らず任意の角度に回転させて用いてもよい。例えば、X軸やY軸に対して斜めに構成してもよい。
　＜第１２及び第１３の構成例のシミュレーション結果＞
　図４１は、第１２の構成例（図３９）及び第１３の構成例（図４０）を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、第１２及び第１３の構成例に流れる電流条件は、図３７に示した場合と同様とする。図４１の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図４１のAにおける実線L72は、第１２の構成例（図３９）に対応するものであり、点線L1は、第１の比較例（図９）に対応するものである。実線L72と点線L1を比較して明らかなように、第１２の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力を変化させないことがわかる。よって、第１２の構成例は、第１の比較例に比べて、固体撮像装置１００から出力される画像における誘導性ノイズを抑制することができる。ただし、このシミュレーション結果は、網目状導体３２１が能動素子群１６７と接続されておらず、かつ、網目状導体３２２が能動素子群１６７と接続されていない場合のシミュレーション結果である。例えば、網目状導体３２１と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合や、網目状導体３２２と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合には、網目状導体３２１や網目状導体３２２に流れる電流量が位置に応じて徐々に小さくなる。このような場合には、中継導体３０５を設けたことにより、電圧降下やエネルギ損失や誘導性ノイズが半分以下へ大幅に改善される条件もある。
　図４１のBにおける実線L73は、第１３の構成例（図４０）に対応するものであり、点線L1は、第１の比較例（図９）に対応するものである。実線L73と点線L1を比較して明らかなように、第１３の構成例は、第１の比較例に比べて、Victim導体ループに生じさせる誘導起電力を変化させないことがわかる。よって、第１３の構成例は、第１の比較例に比べて、固体撮像装置１００から出力される画像における誘導性ノイズを抑制することができる。ただし、このシミュレーション結果は、網目状導体３３１が能動素子群１６７と接続されておらず、かつ、網目状導体３３２が能動素子群１６７と接続されていない場合のシミュレーション結果である。例えば、網目状導体３３１と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合や、網目状導体３３２と能動素子群１６７の少なくとも一部が導体ビア等を介して略最短距離または短距離で接続されている場合には、網目状導体３３１や網目状導体３３２に流れる電流量が位置に応じて徐々に小さくなる。このような場合には、中継導体３０６を設けたことにより、電圧降下やエネルギ損失や誘導性ノイズが半分以下へ大幅に改善される条件もある。
＜５．導体層A及びBが形成される半導体基板における電極の配置例＞
　次に、上述した導体層A及びBの第１１乃至第１３の構成例のように、X方向とY方向とで抵抗値が異なる導体が形成される半導体基板における電極の配置について説明する。
　なお、以下の説明では、Y方向の抵抗値がX方向の抵抗値よりも小さい導体（網目状導体３３１，３３２）を含む導体層A及びBから成る第１３の構成例（図４０）が半導体基板に形成される場合を例にして説明する。ただし、Y方向の抵抗値がX方向の抵抗値よりも小さい導体を含む導体層A及びBの第１１および第１２の構成例が半導体基板に形成される場合についても同様とする。
　半導体基板に形成される導体層A及びBの第１３の構成例では、導体（網目状導体３３１，３３２）のY方向の抵抗値がX方向の抵抗値よりも小さいので、Y方向に電流が流れ易い。したがって、導体層A及びBの第１３の構成例の導体における電圧降下（IR-Drop）をできるだけ小さくするためには、半導体基板に配置する複数のパッド（電極）を、抵抗値が小さい方向であるY方向よりも、抵抗値が大きい方向であるX方向に密に配置することが望ましいが、X方向よりもY方向に密に配置してもよい。
　＜半導体基板におけるパッドの第１の配置例＞
　図４２は、半導体基板においてY方向よりもX方向に密にパッドを配置した第１の配置例を示す平面図である。なお、図４２における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図４２のAは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の１辺にパッドを配置した場合を示している。図４２のBは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００のY方向で対向する２辺にパッドを配置した場合を示している。なお、図中の点線矢印は、そこに流れる電流の向きの一例を示しており、点線矢印で示した電流による電流ループ４１１が生じる。点線矢印で示した電流の方向は、時々刻々と変化する。
　図４２のCは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の３辺にパッドを配置した場合を示している。図４２のDは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の４辺にパッドを配置した場合を示している。図４２のEは配線領域４００に複数形成される導体層A及びBの第１３の構成例の向きを示している。
　配線領域４００に配置されるパッド４０１はVdd配線に接続され、パッド４０２は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　図４２に示した第１の配置例の場合、パッド４０１及び４０２は、それぞれ、１又は隣接して配置された複数（図４２の場合、２）のパッドから成る。パッド４０１と４０２とは、隣接して配置される。１のパッドからなるパッド４０１と１のパッドからなるパッド４０２とは、隣接して配置され、２のパッドからなるパッド４０１と２のパッドからなるパッド４０２とは、隣接して配置される。パッド４０１と４０２との極性（接続先がVdd配線またはVss配線）は逆極性とされている。配線領域４００に配置するパッド４０１の数と、パッド４０２の数は略同数とする。
　これにより、配線領域４００に形成される導体層A及びBのそれぞれに流れる電流分布を略均一、かつ、逆極性にできるので、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力を効果的に相殺することができる。
　また、図４２のB，C，Dに示されるように、配線領域４００の２辺以上にパッドを形成した場合、対向する辺で向かい合うパッドの極性が逆極性とされている。これにより、図４２のBに点線矢印で示したように、配線領域４００のX座標が共通であってY座標が異なる位置には、同じ方向の電流が分布し易くなる。
　＜半導体基板におけるパッドの第２の配置例＞
　次に、図４３は、半導体基板においてY方向よりもX方向に密にパッドを配置した第２の配置例を示す平面図である。なお、図４３における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図４３のAは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００のY方向で対向する２辺にパッドを配置した場合を示している。なお、図中の点線矢印は、そこに流れる電流の向きを示しており、点線矢印で示した電流による電流ループ４１２が生じる。点線矢印で示した電流の方向は、時々刻々と変化する。
　図４３のBは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の３辺にパッドを配置した場合を示している。図４３のCは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の４辺にパッドを配置した場合を示している。図４３のDは、配線領域４００に複数形成される導体層A及びBの第１３の構成例の向きを示している。
　配線領域４００に配置されるパッド４０１はVdd配線に接続され、パッド４０２は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　図４３に示した第２の配置例の場合、パッド４０１及び４０２は、隣接して配置された複数（図４３の場合、２）のパッドから成る。パッド４０１と４０２とは、隣接して配置される。１のパッドからなるパッド４０１と１のパッドからなるパッド４０２とは、隣接して配置され、２のパッドからなるパッド４０１と２のパッドからなるパッド４０２とは、隣接して配置される。パッド４０１と４０２との極性（接続先がVdd配線またはVss配線）は逆極性とされている。配線領域４００に配置するパッド４０１の数と、パッド４０２の数は略同数とする。
　これにより、配線領域４００に形成される導体層A及びBのそれぞれに流れる電流分布を略均一、かつ、逆極性にできるので、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力を効果的に相殺することができる。
　さらに、第２の配置例では、対向する辺で向かい合うパッドの極性を同極性としている。ただし、対向する辺で向かい合うパッドの一部は極性が逆極性であってもよい。これにより、配線領域４００には、図４２のBに示した電流ループ４１１に比べて小さい電流ループ４１２が生じることになる。電流ループは、その大きさが磁界の分布範囲に影響し、電界ループが小さい程、磁界の分布範囲が狭くなる。したがって、第２の配置例は、第１の配置例に比べて、磁界の分布範囲が狭くなる。よって、第２の配置例は、第１の配置例に比べて、生じる誘導起電力と、それに基づく誘導性ノイズを小さくすることができる。
　＜半導体基板におけるパッドの第３の配置例＞
　次に、図４４は、半導体基板においてY方向よりもX方向に密にパッドを配置した第３の配置例を示す平面図である。なお、図４４における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図４４のAは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の１辺にパッドを配置した場合を示している。図４４のBは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００のY方向で対向する２辺にパッドを配置した場合を示している。なお、図中の点線矢印は、そこに流れる電流の向きを示しており、点線矢印で示した電流による電流ループ４１３が生じる。
　図４４のCは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の３辺にパッドを配置した場合を示している。図４４のDは、導体層A及びBから成る第１３の構成例（図４０）が複数形成される配線領域４００の４辺にパッドを配置した場合を示している。図４４のEは、配線領域４００に複数形成される導体層A及びBの第１３の構成例の向きを示している。
　配線領域４００に配置されるパッド４０１はVdd配線に接続され、パッド４０２は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　図４４に示した第３の配置例の場合、隣接して配置した複数（図４４の場合、２）のパッドから成るパッド群を成す各パッドの極性（接続先がVdd配線またはVss配線）が逆極性とされている。配線領域４００の１辺または全ての辺に配置したパッド４０１の数と、パッド４０２の数は略同数とする。
　さらに、第３の配置例では、対向する辺で向かい合うパッドの極性を同極性としている。ただし、対向する辺で向かい合うパッドの一部は、極性が逆極性であってもよい。
　これにより、配線領域４００には、図４３のAに示した電流ループ４１２よりも小さい電流ループ４１３が生じることになる。したがって、第３の配置例は、第２の配置例に比べて、磁界の分布範囲が狭くなる。よって、第３の配置例は、第２の配置例に比べて、生じる誘導起電力と、それに基づく誘導性ノイズを小さくすることができる。
　＜Y方向の抵抗値とX方向の抵抗値とが異なる導体の例＞
　図４５は、導体層A及びBを構成する導体の他の例を示す平面図である。すなわち、図４５は、Y方向の抵抗値とX方向の抵抗値とが異なる導体の例を示す平面図である。なお、図４５のA乃至Cは、Y方向の抵抗値がX方向の抵抗値よりも小さい例を示し、図４５のD乃至Ｆは、X方向の抵抗値がY方向の抵抗値よりも小さい例を示している。
　図４５のAは、X方向の導体幅WXとY方向の導体幅WYが等しく、X方向の間隙幅GXがY方向の間隙幅GYよりも狭い網目状導体を示している。図４５のBは、X方向の導体幅WXがY方向の導体幅WYよりも広く、X方向の間隙幅GXがY方向の間隙幅GYよりも狭い網目状導体を示している。図４５のCは、X方向の導体幅WXとY方向の導体幅WYが等しく、X方向の間隙幅GXがY方向の間隙幅GYと等しく、導体幅WYを有するX方向に長い部分の、導体幅WXを有するY方向に長い部分と交差しない領域に穴が設けられた網目状導体を示している。
　図４５のDは、X方向の導体幅WXとY方向の導体幅WYが等しく、X方向の間隙幅GXがY方向の間隙幅GYよりも広い網目状導体を示している。図４５のEは、X方向の導体幅WXがY方向の導体幅WYよりも狭く、X方向の間隙幅GXがY方向の間隙幅GYよりも広い網目状導体を示している。図４５のFは、X方向の導体幅WXとY方向の導体幅WYが等しく、X方向の間隙幅GXがY方向の間隙幅GYと等しく、導体幅WXを有するY方向に長い部分の、導体幅WYを有するX方向に長い部分と交差しない領域に穴が設けられた網目状導体を示している。
　図４２乃至図４４に示した配線領域４００におけるパッドの第１乃至第３の配置例は、図４５のA乃至Cに示したようなY方向の抵抗値がX方向の抵抗値よりも小さく、Y方向に電流が流れ易い導体を配線領域４００に形成した場合に、その導体における電圧降下（IR-Drop）を抑制する効果がある。
　また、図４２乃至図４４に示した配線領域４００におけるパッドの第１乃至第３の配置例は、図４５のD乃至Fに示したようなX方向の抵抗値がY方向の抵抗値よりも小さく、X方向に電流が流れ易い導体を配線領域４００に形成した場合に、電流がX方向に拡散し易くなり、配線領域４００の辺に配置されたパッドの近傍における磁界が集中しにくくなるので、誘導性ノイズの発生を抑制できる効果が期待できる。
＜６．導体層A及びBの構成例の変形例＞
　次に、上述した導体層A及びBの第１乃至第１３の構成例のうちのいくつかの構成例についての変形例について説明する。
　図４６は、導体層A及びBの第２の構成例（図１５）のX方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。なお、図４６のAは導体層A及びBの第２の構成例、図４６のBは導体層A及びBの第２の構成例の変形例を示している。
　図４６のCは、図４６のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図１３に示した場合と同様とする。図４６の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図４６のCにおける実線L81は、図４６のBに示した変形例に対応するものであり、点線L21は第２の構成例（図１５）に対応するものである。実線L81と点線L21を比較して明らかなように、この変形例は、第２の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が若干少ない。よって、この変形例は、第２の構成例に比較して誘導性ノイズを若干抑制できることがわかる。
　図４７は、導体層A及びBの第５の構成例（図２６）のX方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。なお、図４７のAは導体層A及びBの第５の構成例、図４７のBは導体層A及びBの第５の構成例の変形例を示している。
　図４７のCは、図４７のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図４７の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図４７のCにおける実線L82は、図４７のBに示した変形例に対応するものであり、点線L53は第５の構成例（図２６）に対応するものである。実線L82と点線L53を比較して明らかなように、この変形例は、第５の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化がとても少ない。よって、この変形例は、第５の構成例に比較して誘導性ノイズをより一層抑制できることがわかる。
　図４８は、導体層A及びBの第６の構成例（図２７）のX方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。なお、図４８のAは導体層A及びBの第６の構成例、図４８のBは導体層A及びBの第６の構成例の変形例を示している。
　図４８のCは、図４８のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図４８の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図４８のCにおける実線L83は、図４８のBに示した変形例に対応するものであり、点線L54は第６の構成例（図２７）に対応するものである。実線L83と点線L54を比較して明らかなように、この変形例は、第６の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が少ない。よって、この変形例は、第６の構成例に比較して誘導性ノイズをより抑制できることがわかる。
　図４９は、導体層A及びBの第２の構成例（図１５）のY方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。なお、図４９のAは導体層A及びBの第２の構成例、図４９のBは導体層A及びBの第２の構成例の変形例を示している。
　図４９のCは、図４９のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図１３に示した場合と同様とする。図４９の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図４９のCにおける実線L111は、図４９のBに示した変形例に対応するものであり、点線L21は第２の構成例に対応するものである。実線L111と点線L21を比較して明らかなように、この変形例は、第２の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が若干少ない。よって、この変形例は、第２の構成例に比較して誘導性ノイズを若干抑制できることがわかる。
　図５０は、導体層A及びBの第５の構成例（図２６）のY方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。なお、図５０のAは導体層A及びBの第５の構成例、図５０のBは導体層A及びBの第５の構成例の変形例を示している。
　図５０のCは、図５０のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図５０の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５０のCにおける実線L112は、図５０のBに示した変形例に対応するものであり、点線L53は第５の構成例に対応するものである。実線L112と点線L53を比較して明らかなように、この変形例は、第５の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化がとても少ない。よって、この変形例は、第５の構成例に比較して誘導性ノイズをより一層抑制できることがわかる。
　図５１は、導体層A及びBの第６の構成例（図２７）のY方向の導体周期を1/2倍に変形した変形例とその効果を示す図である。なお、図５１のAは導体層A及びBの第６の構成例、図５１のBは導体層A及びBの第６の構成例の変形例を示している。
　図５１のCは、図５１のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図５１の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５１のCにおける実線L113は、図５１のBに示した変形例に対応するものであり、点線L54は第６の構成例に対応するものである。実線L113と点線L54を比較して明らかなように、この変形例は、第６の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が少ない。よって、この変形例は、第６の構成例に比較して誘導性ノイズをより抑制できることがわかる。
　図５２は、導体層A及びBの第２の構成例（図１５）のX方向の導体幅を2倍に変形した変形例とその効果を示す図である。なお、図５２のAは導体層A及びBの第２の構成例、図５２のBは導体層A及びBの第２の構成例の変形例を示している。
　図５２のCは、図５２のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図１３に示した場合と同様とする。図５２の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５２のCにおける実線L121は、図５２のBに示した変形例に対応するものであり、点線L21は第２の構成例に対応するものである。実線L121と点線L21を比較して明らかなように、この変形例は、第２の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が若干少ない。よって、この変形例は、第２の構成例に比較して誘導性ノイズを若干抑制できることがわかる。
　図５３は、導体層A及びBの第５の構成例（図２６）のX方向の導体幅を2倍に変形した変形例とその効果を示す図である。なお、図５３のAは導体層A及びBの第５の構成例、図５３のBは導体層A及びBの第５の構成例の変形例を示している。
　図５３のCは、図５３のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図５３の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５３のCにおける実線L122は、図５３のBに示した変形例に対応するものであり、点線L53は第５の構成例に対応するものである。実線L122と点線L53を比較して明らかなように、この変形例は、第５の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化がとても少ない。よって、この変形例は、第５の構成例に比較して誘導性ノイズをより一層抑制できることがわかる。
　図５４は、導体層A及びBの第６の構成例（図２７）のX方向の導体幅を2倍に変形した変形例とその効果を示す図である。なお、図５４のAは導体層A及びBの第６の構成例、図５４のBは導体層A及びBの第６の構成例の変形例を示している。
　図５４のCは、図５４のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図５４の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５４のCにおける実線L123は、図５４のBに示した変形例に対応するものであり、点線L54は第６の構成例に対応するものである。実線L123と点線L54を比較して明らかなように、この変形例は、第６の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が少ない。よって、この変形例は、第６の構成例に比較して誘導性ノイズをより抑制できることがわかる。
　図５５は、導体層A及びBの第２の構成例（図１５）のY方向の導体幅を2倍に変形した変形例とその効果を示す図である。なお、図５５のAは導体層A及びBの第２の構成例、図５５のBは導体層A及びBの第２の構成例の変形例を示している。
　図５５のCは、図５５のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図１３に示した場合と同様とする。図５５の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５５のCにおける実線L131は、図５５のBに示した変形例に対応するものであり、点線L21は第２の構成例に対応するものである。実線L131と点線L21を比較して明らかなように、この変形例は、第２の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が若干少ない。よって、この変形例は、第２の構成例に比較して誘導性ノイズを若干抑制できることがわかる。
　図５６は、導体層A及びBの第５の構成例（図２６）のY方向の導体幅を2倍に変形した変形例とその効果を示す図である。なお、図５６のAは導体層A及びBの第５の構成例、図５６のBは導体層A及びBの第５の構成例の変形例を示している。
　図５６のCは、図５６のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図５６の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５６のCにおける実線L132は、図５６のBに示した変形例に対応するものであり、点線L53は第５の構成例に対応するものである。実線L132と点線L53を比較して明らかなように、この変形例は、第５の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化がとても少ない。よって、この変形例は、第５の構成例に比較して誘導性ノイズをより一層抑制できることがわかる。
　図５７は、導体層A及びBの第６の構成例（図２７）のY方向の導体幅を2倍に変形した変形例とその効果を示す図である。なお、図５７のAは導体層A及びBの第６の構成例、図５７のBは導体層A及びBの第６の構成例の変形例を示している。
　図５７のCは、図５７のBに示した変形例を固体撮像装置１００に適用した場合のシミュレーション結果として、画像に誘導性ノイズを生じさせる誘導起電力の変化を示している。なお、この変形例に流れる電流条件は、図２３に示した場合と同様とする。図５７の横軸は画像のX軸座標、縦軸は誘導起電力の大きさを示している。
　図５７のCにおける実線L133は、図５７のBに示した変形例に対応するものであり、点線L54は第６の構成例に対応するものである。実線L133と点線L54を比較して明らかなように、この変形例は、第６の構成例に比べて、Victim導体ループに生じさせる誘導起電力の変化が少ない。よって、この変形例は、第６の構成例に比較して誘導性ノイズをより抑制できることがわかる。
＜７．網目状導体の変形例＞
　次に、図５８は、上述した導体層A及びBの各構成例に適用できる網目状導体の変形例を示す平面図である。
　図５８のAは、上述した導体層A及びBの各構成例に採用されている網目状導体の形状を簡略化して示したものである。上述した導体層A及びBの各構成例に採用されている網目状導体は、間隙領域が矩形であり、矩形の各間隙領域がX方向とY方向にそれぞれ直線状に配置されていた。
　図５８のBは、網目状導体の第１の変形例を簡略化して示したものである。網目状導体の第１の変形例は、間隙領域が矩形であり、各間隙領域がX方向には直線状に配置され、Y方向には段毎にずれて配置される。
　図５８のCは、網目状導体の第２の変形例を簡略化して示したものである。網目状導体の第２の変形例は、間隙領域が菱形であり、各間隙領域が斜め方向には直線状に配置される。
　図５８のDは、網目状導体の第３の変形例を簡略化して示したものである。網目状導体の第３の変形例は、間隙領域が矩形以外の円形または多角形（図５８のDの場合、８角形）であり、各間隙領域がX方向とY方向にそれぞれ直線状に配置される。
　図５８のEは、網目状導体の第４の変形例を簡略化して示したものである。網目状導体の第４の変形例は、間隙領域が矩形以外の円形または多角形（図５８のEの場合、８角形）であり、各間隙領域がX方向には直線状に配置され、Y方向には段毎にずれて配置される。
　図５８のFは、網目状導体の第５の変形例を簡略化して示したものである。網目状導体の第５の変形例は、間隙領域が矩形以外の円形または多角形（図５８のFの場合、８角形）であり、各間隙領域が斜め方向に直線状に配置される。
　なお、導体層A及びBの各構成例に適用できる網目状導体の形状は、図５８に示した変形例に限らず、網目状であればよい。
＜８．様々な効果＞
　＜レイアウト設計自由度の向上＞
　上述したように、導体層A及びBの各構成例では、面状導体または網目状導体を採用している。一般に、網目状導体（格子状導体）は、X方向およびY方向に対して周期的な配線構造を有している。よって、周期構造の単位（１周期分）となる基本周期構造を有する網目状導体を設計すれば、その基本周期構造をX方向やY方向に繰り返して配置することにより、直線状導体を用いる場合に比較して、簡単に配線のレイアウトが設計できる。換言すると、網目状導体を用いた場合、直線状導体を用いるよりもレイアウト自由度が向上する。したがって、レイアウト設計に要する工数や時間や費用を圧縮できる。
　図５９は、所定の条件を満たす回路配線のレイアウトを、直線状導体を用いて設計する場合の設計工数と、網目状導体（格子状導体）を用いて設計する場合の設計工数とをシミュレーションした結果を示す図である。
　図５９の場合、直線状導体を用いて設計する場合の設計工数を100%とすれば、網目状導体（格子状導体）を用いて設計するときの設計工数は40%程度となり、大幅に設計工数を減らすことができることがわかる。
　＜電圧降下(IR-drop)の低減＞
　図６０は、XY平面に配置された同じ材質であって形状が異なる導体に対して同じ条件でDC電流をY方向に流した場合における電圧変化を示す図である。
　図６０のAは直線状導体、図６０のBは網目状導体、図６０のCは面状導体のそれぞれに対応し、色の濃淡が電圧を表している。図６０のA,B,Cを比較すると、電圧変化は、直線状導体が最も大きく、次に網目状導体、面状導体の順であることがわかる。
　図６１は、図６０のAに示した直線状導体の電圧降下を100%として、網目状導体と面状導体の電圧降下を相対的にグラフ化して示す図である。
　図６１からも明らかなように、面状導体および網目状導体は、直線状導体に比較して、半導体装置の駆動にとって致命的な障害となり得る電圧降下（IR-Drop）を低減できることがわかる。
　ただし、現在の半導体基板の加工プロセスでは、面状導体を製造できない場合が多いことが知られている。よって、導体層A及びBには、ともに網目状導体を用いる構成例を採用することが現実的である。ただし、半導体基板の加工プロセスが進化して面状導体を製造できるようになった場合には、その限りではない。メタル層の中でも最上層メタルや最下層メタルについては、面状導体を製造できる場合もある。
　＜容量性ノイズの低減＞
　導体層A及びBを形成する導体（面状導体または網目状導体）は、信号線１３２および制御線１３３から成るVictim導体ループに対して誘導性ノイズだけでなく、容量性ノイズを生じさせることが考えられる。
　ここで、容量性ノイズとは、導体層A及びBを形成する導体に電圧が印加された場合に、その導体と信号線１３２や制御線１３３との間の容量結合によって、信号線１３２や制御線１３３に電圧が発生し、さらに、印加電圧が変化することにより、信号線１３２や制御線１３３に電圧ノイズが生じることを指す。この電圧ノイズは、画素信号のノイズとなる。
　容量性ノイズの大きさは、導体層A及びBを形成する導体と、信号線１３２や制御線１３３等の配線との間の静電容量や電圧にほぼ比例すると考えられる。静電容量については、2枚の導体（一方が導体、他方が配線でもよい）の重なり合う面積がSであり、2枚の導体の間隔がdで平行に配置され、導体の間に誘電率εの誘電体が均一に充てんされている場合、2枚の導体間の静電容量C=ε*S/dである。したがって、2枚の導体の重なり合う面積Sが広いほど、容量性ノイズは大きくなることがわかる。
　図６２は、XY平面に配置された同じ材質であって形状が異なる導体と、他の導体（配線）との静電容量の違いを説明するための図である。
　図６２のAは、Y方向に長い直線状導体と、その直線状導体とZ方向に間隔を空けてY方向に直線状に形成されている配線５０１，５０２（信号線１３２や制御線１３３に相当する）を示している。ただし、配線５０１は、その全体が直線状導体の導体領域と重なり合うが、配線５０２は、その全体が直線状導体の間隙領域と重なり合い、導体領域と重なり合う面積を有していない。
　図６２のBは、網目状導体と、その網目状導体とZ方向に間隔を空けてY方向に直線状に形成されている配線５０１，５０２を示している。ただし、配線５０１は、その全体が網目状導体の導体領域と重なり合うが、配線５０２は、その略半分が網目状導体の導体領域と重なり合う。
　図６２のCは、面状導体と、その面状導体とZ方向に間隔を空けてY方向に直線状に形成されている配線５０１，５０２を示している。ただし、配線５０１，５０２は、その全体が面状導体の導の領域と重なり合う。
　図６２のA,B,Cにおける導体（直線状導体、網目状導体、または面状導体）と配線５０１の静電容量と、導体（直線状導体、網目状導体、または面状導体）と配線５０２の静電容量との差分を比較した場合、直線状導体が最も大きく、次に、網目状導体、面状導体の順となる。
　すなわち、直線状導体では、配線のXY座標の違いによる、直線状導体と配線との静電容量の差が大きく、容量性ノイズの発生も大きく異なることになる。よって、画像においては視認性が高い画素信号のノイズになる可能性が有る。
　これに対して、網目状導体や面状導体では、直線状導体に比較して、配線のXY座標の違いによる、導体と配線との静電容量の差が小さいので、容量性ノイズの発生をより小さくすることができる。よって、容量性ノイズに起因する画素信号のノイズを抑制することができる。
　＜放射性ノイズの低減＞
　上述したように、導体層A及びBの各構成例のうち、第１の構成例以外の構成例では、網目状導体を用いている。網目状導体には、放射性ノイズを低減する効果が期待できる。ここで、放射性ノイズは、固体撮像装置１００の内部から外部への放射性ノイズ（不要輻射）と、固体撮像装置１００の外部から内部への放射性ノイズ（伝達されるノイズ）を含むものとする。
　固体撮像装置１００の外部から内部への放射性ノイズは、信号線１３２等における電圧ノイズや画素信号のノイズを発生させ得るので、導体層A及びBの少なくとも一方に網目状導体を用いた構成例を採用した場合、電圧ノイズや画素信号のノイズを抑制する効果を期待できる。
　網目状導体の導体周期は、網目状導体が低減できる放射性ノイズの周波数帯に影響するので、導体層A及びBのそれぞれに導体周期が異なる網目状導体を用いた場合、導体層A及びBに同じ導体周波数の網目状導体を用いた場合に比べて、より広い周波数帯の放射性ノイズを低減させることができる。
　なお、上述した効果はあくまで例示であって限定されるものではなく、他の効果があってもよい。
＜９．引き出し部が異なる構成例＞
　ところで、例えば、導体層Aである配線層１６５Aまたは導体層Bである配線層１６５Bがパッド４０１または４０２に接続される場合には、図４２乃至図４４に示したように、パッド４０１または４０２に接続するための配線引出部が設けられる。配線引出し部は、通常、パッドのサイズに合わせて、配線幅が狭く形成される。
　そこで、例えば、配線層１６５A（導体層A）を、図６３のAに示されるように、主導体部１６５Aaと、引出し導体部１６５Abとに分けて考える。主導体部１６５Aaは、能動素子群１６７からのホットキャリア発光を遮光するとともに、誘導性ノイズの発生を抑止することを主目的とする部分であり、引出し導体部１６５Abよりも広い面積を有する。引出し導体部１６５Abは、主導体部１６５Aaとパッド４０２とを接続し、GNDやマイナス電源（Vss）等の所定の電圧を主導体部１６５Aaに供給することを主目的とする部分である。引出し導体部１６５Abは、X方向（第１の方向）またはY方向(第２の方向)の少なくとも一方の長さ（幅）が、主導体部１６５Aaの長さ（幅）よりも短く（狭く）なっている。図６３のAにおいて一点鎖線で示される主導体部１６５Aaと引出し導体部１６５Abとの接続部分を、接合部と称する。
　同様に、配線層１６５B（導体層B）を、図６３のBに示されるように、主導体部１６５Baと、引出し導体部１６５Bbとに分けて考える。主導体部１６５Baは、能動素子群１６７からのホットキャリア発光を遮光するとともに、誘導性ノイズの発生を抑止することを主目的とする部分であり、引出し導体部１６５Bbよりも広い面積を有する。引出し導体部１６５Bbは、主導体部１６５Baとパッド４０１とを接続し、プラス電源（Vdd）等の所定の電圧を主導体部１６５Baに供給することを主目的とする部分である。引出し導体部１６５Bbは、X方向（第１の方向）またはY方向(第２の方向)の少なくとも一方の長さ（幅）が、主導体部１６５Baの長さ（幅）よりも短く（狭く）なっている。図６３のBにおいて一点鎖線で示される主導体部１６５Baと引出し導体部１６５Bbとの接続部分を、接合部と称する。
　なお、配線層１６５A（導体層A）と配線層１６５B（導体層B）を区別することなく、主導体部１６５Aaと主導体部１６５Baを総称する場合、および、引出し導体部１６５Abと引出し導体部１６５Bbを総称する場合には、それぞれ、主導体部１６５aと引出し導体部１６５bのように称する。
　図６３では、理解を容易にするため、引出し導体部１６５Abおよび引出し導体部１６５Bbは、パッド４０１または４０２に接続されることを前提として説明したが、必ずしもパッド４０１または４０２に接続される必要はなく、他の配線または電極と接続されればよい。
　また、図６３では、パッド４０１とパッド４０２が、略同一な形状で、略同一な位置に配置される例を示したがこの限りではない。例えば、パッド４０１とパッド４０２とが、互いに異なる形状であってもよく、互いに異なる位置に配置されていてもよい。また、パッド４０１とパッド４０２とが、図６３で示した一例よりも小さい寸法で構成されていてもよく、配線層１６５Aでは互いに接触ないように構成されていてもよく、配線層１６５Bでは互いに接触ないように構成されていてもよく、複数設けられていてもよい。
　さらに、主導体部１６５Aaと引出し導体部１６５Abとで、Y方向の端部位置が略一致している例を図６３で示したがこの限りではない。例えば、主導体部１６５Aaと引出し導体部１６５Abとで、端部位置が一致しないように構成されていてもよい。同様に、主導体部１６５Baと引出し導体部１６５Bbとで、Y方向の端部位置が略一致している例を図６３で示したがこの限りではない。例えば、主導体部１６５Baと引出し導体部１６５Bbとで、端部位置が一致しないように構成されていてもよい。これらの主導体部１６５aと引出し導体部１６５bの形状および位置、パッド４０１および４０２との関係については、以下で説明する各構成例についても同様である。
　上述した第１乃至第１３の構成例では、配線層１６５Aについて、主導体部１６５Aaと引出し導体部１６５Abとを特に区別することなく、主導体部１６５Aaと引出し導体部１６５Abの両方が、面状導体や網目状導体等の同一の配線パタンで形成されていた。
　配線層１６５Bについても、主導体部１６５Baと引出し導体部１６５Bbとを特に区別することなく、主導体部１６５Baと引出し導体部１６５Bbの両方が、面状導体や網目状導体等の同一の配線パタンで形成されていた。
　図６４は、上述した第１乃至第１３の構成例の一例として、図３６に示した第１１の構成例を、異なる配線パタンを用いて配線層１６５Aおよび配線層１６５Bに適用した例を示している。
　図６４のAは導体層A（配線層１６５A）を、図６４のBは導体層B（配線層１６５B）を示している。図６４における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図３６に示した第１１の構成例では、図３６のAに示した導体層Aの網目状導体３１１は、X方向における導体幅WXAが間隙幅GXAよりも広い形状の例であったが、図６４のAの導体層Aの網目状導体８１１は、X方向における導体幅WXAが間隙幅GXAよりも狭い形状となっている。また、Y方向については、図３６のAに示した網目状導体３１１は、導体幅WYAが間隙幅GYAよりも狭い形状の例であったが、図６４のAの導体層Aの網目状導体８１１は、導体幅WYAが間隙幅GYAよりも広い形状となっている。図３６のAに示した導体層Aの網目状導体３１１は、導体幅WYAと導体幅WXAとが略同一な形状の例であったが、図６４のAの導体層Aの網目状導体８１１は、導体幅WYAが導体幅WXAよりも広い形状となっている。そして、図６４のAの導体層Aの網目状導体８１１は、主導体部１６５Aaと引出し導体部１６５Abのいずれにおいても、X方向については導体周期FXAで同一パタンが周期的に配置されており、Y方向については、導体周期FYAで同一パタンが周期的に配置されている。
　導体層Bについては、図６４のBの導体層Bの網目状導体８１２の、X方向における導体幅WXBに対する間隙幅GXBの比（間隙幅GXB／導体幅WXB）が、図３６のBに示した導体層Bの網目状導体３１２の、X方向における導体幅WXBに対する間隙幅GXBの比（間隙幅GXB／導体幅WXB）よりも大きな形状となっている。換言すれば、図６４のBの導体層Bの網目状導体８１２では、導体幅WXBと間隙幅GXBとの差が、図３６のBに示した導体層Bの網目状導体３１２よりも大きくなっている。Y方向については、図６４のBの導体層Bの網目状導体８１２の導体幅WYBに対する間隙幅GYBの比（間隙幅GYB／導体幅WYB）が、図３６のBに示した導体層Bの網目状導体３１２の導体幅WYBに対する間隙幅GYBの比（間隙幅GYB／導体幅WYB）よりも小さくなっている。図３６のBに示した導体層Bの網目状導体３１２は、導体幅WYBと導体幅WXBとが略同一な形状の例であったが、図６４のBの導体層Bの網目状導体８１２は、導体幅WYBが導体幅WXBよりも広い形状となっている。そして、図６４のBの導体層Bの網目状導体８１２は、主導体部１６５Baと引出し導体部１６５Bbのいずれにおいても、X方向については導体周期FXBで同一パタンが周期的に配置されており、Y方向については、導体周期FYBで同一パタンが周期的に配置されている。
　図６４のCは、図６４のAとBにそれぞれ示した導体層A及びBを導体層A側（フォトダイオード１４１側）から見た状態を示している。図６４のCでは、導体層Aと重なって隠れる導体層Bの領域は示されていない。
　図６４のCに示されるように、第１１の構成例の場合、導体層Aまたは導体層Bの少なくとも一方によって能動素子群１６７が覆われることになるので、能動素子群１６７からのホットキャリア発光を遮光することができるとともに、誘導性ノイズの発生を抑えることができる。
　このように、上述した第１乃至第１３の構成例は、配線層１６５A（導体層A）について、主導体部１６５Aaと引出し導体部１６５Abとを、特に区別することなく、同一の配線パタンで形成し、配線層１６５B（導体層B）についても、主導体部１６５Baと引出し導体部１６５Bbとを、特に区別することなく、同一の配線パタンで形成した例であった。
　しかしながら、引出し導体部１６５bは、主導体部１６５aよりも小さい面積で形成されるため、電流が集中する部分であり、配線抵抗を小さくしたり、主導体部１６５aにおいて電流が拡散しやすい構成にすることが望ましい。
　そこで、以下では、配線層１６５A（導体層A）のうち、引出し導体部１６５Abの配線パタンを主導体部１６５Aaと異なる配線パタンにし、配線層１６５B（導体層B）についても、引出し導体部１６５Bbの配線パタンを主導体部１６５Baと異なる配線パタンにした構成例について説明する。
　＜第１４の構成例＞
　図６５は、導体層A及びBの第１４の構成例を示している。なお、図６５のAは導体層Aを、図６５のBは導体層Bを示している。図６５における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１４の構成例における導体層Aは、図６５のAに示されるように、主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体８２１Abとからなる。網目状導体８２１Aaと網目状導体８２１Abは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　主導体部１６５Aaの網目状導体８２１Aaは、X方向においては、導体幅WXAaおよび間隙幅GXAaを有し、導体周期FXAaで同一パタンが周期的に配置されて構成され、Y方向においては、導体幅WYAaおよび間隙幅GYAaを有し、導体周期FYAaで同一パタンが周期的に配置されて構成されている。したがって、網目状導体８２１Aaは、X方向またはY方向の少なくとも一方において、所定の基本パタンが導体周期で繰り返し配列される繰り返しパタンを含む形状である。
　引出し導体部１６５Abの網目状導体８２１Abは、X方向においては、導体幅WXAbおよび間隙幅GXAbを有し、導体周期FXAbで同一パタンが周期的に配置されて構成され、Y方向においては、導体幅WYAbおよび間隙幅GYAbを有する。したがって、網目状導体８２１Abは、X方向またはY方向の少なくとも一方において、所定の基本パタンが導体周期で繰り返し配列される繰り返しパタンを含む形状である。
　また、主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体８２１Abの、対応する導体幅WXA、間隙幅GXA、導体幅WYA、および、間隙幅GYAどうしを比較すると、少なくとも一つは異なる値となっており、引出し導体部１６５Abの網目状導体８２１Abの繰り返しパタンは、主導体部１６５Aaの網目状導体８２１Aaの繰り返しパタンと異なるパタンである。
　主導体部１６５Aaの網目状導体８２１AaのY方向の全長LAaと、引出し導体部１６５Abの網目状導体８２１AbのY方向の全長LAbとを比較すると、網目状導体８２１Aaの全長LAaは、網目状導体８２１Abの全長LAbよりも長い。したがって、引出し導体部１６５Abの網目状導体８２１Abは、主導体部１６５Aaの網目状導体８２１Aaよりも局所的に電流が集中するため、電圧降下（特にIR-Drop）が大きい。
　ここで、引出し導体部１６５Abの網目状導体８２１Abの繰り返しパタンは、主導体部１６５Aaに向かうX方向を第１の方向として、少なくとも第１の方向に電流が流れる形状であり、第１の方向に直交する第２の方向（Y方向）の導体幅（配線幅）WYAbは、主導体部１６５Aaの網目状導体８２１Aaの第２の方向の導体幅（配線幅）WYAaよりも大きく形成されている。これにより、電流集中箇所である引出し導体部１６５Abの網目状導体８２１Abの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。なお、導体幅WYAbが導体幅WYAaよりも大きい例を用いて説明したがこの限りではなく、例えば導体幅WXAbが導体幅WXAaよりも大きく形成されていてもよい。これにより、網目状導体８２１Abの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。
　また、主導体部１６５Aaの網目状導体８２１Aaの少なくとも一部は、X方向（第１の方向）よりもY方向（第２の方向）に電流が流れやすいパタン（形状）となっている。具体的には、配線幅（導体幅WXAa、導体幅WYAa）、配線間隔（間隙幅GXAa、間隙幅GYAa）の少なくとも一方が異なることにより、X方向よりもY方向の配線抵抗が小さく形成されている。これにより、網目状導体８２１Abの全長LAbよりも長い全長LAaを有する主導体部１６５Aaにおいて、Y方向へ電流が拡散しやすくなるので、主導体部１６５Aaと引出し導体部１６５Abの接合部周辺における電極集中を緩和でき、誘導性ノイズをさらに改善することができる。
　第１４の構成例における導体層Bは、図６５のBに示されるように、主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体８２２Bbとからなる。網目状導体８２２Baと網目状導体８２２Bbは、例えば、プラス電源に接続される配線（Vdd配線）である。
　主導体部１６５Baの網目状導体８２２Baは、X方向においては、導体幅WXBaおよび間隙幅GXBaを有し、導体周期FXBaで同一パタンが周期的に配置されて構成され、Y方向においては、導体幅WYBaおよび間隙幅GYBaを有し、導体周期FYBaで同一パタンが周期的に配置されて構成されている。したがって、網目状導体８２２Baは、X方向またはY方向の少なくとも一方において、所定の基本パタンが導体周期で繰り返し配列される繰り返しパタンを含む形状である。
　引出し導体部１６５Bbの網目状導体８２２Bbは、X方向においては、導体幅WXBbおよび間隙幅GXBbを有し、導体周期FXBbで同一パタンが周期的に配置されて構成され、Y方向においては、導体幅WYBbおよび間隙幅GYBbを有する。したがって、網目状導体８２２Bbは、X方向またはY方向の少なくとも一方において、所定の基本パタンが導体周期で繰り返し配列される繰り返しパタンを含む形状である。
　また、主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体８２２Bbの、対応する導体幅WXB、間隙幅GXB、導体幅WYB、および、間隙幅GYBどうしを比較すると、少なくとも一つは異なる値となっており、引出し導体部１６５Bbの網目状導体８２２Bbの繰り返しパタンは、主導体部１６５Baの網目状導体８２２Baの繰り返しパタンと異なるパタンである。
　主導体部１６５Baの網目状導体８２２BaのY方向の全長LBaと、引出し導体部１６５Bbの網目状導体８２２BbのY方向の全長LBbとを比較すると、網目状導体８２２Baの全長LBaは、網目状導体８２２Bbの全長LBbよりも長い。したがって、引出し導体部１６５Bbの網目状導体８２２Bbは、主導体部１６５Baの網目状導体８２２Baよりも局所的に電流が集中するため、電圧降下（特にIR-Drop）が大きい。
　ここで、引出し導体部１６５Bbの網目状導体８２２Bbの繰り返しパタンは、主導体部１６５Baに向かうX方向を第１の方向として、少なくとも第１の方向に電流が流れる形状であり、第１の方向に直交する第２の方向（Y方向）の導体幅（配線幅）WYBbは、主導体部１６５Baの網目状導体８２２Baの第２の方向の導体幅（配線幅）WYBaよりも大きく形成されている。これにより、電流集中箇所である引出し導体部１６５Bbの網目状導体８２２Bbの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。なお、導体幅WYBbが導体幅WYBaよりも大きい例を用いて説明したがこの限りではなく、例えば導体幅WXBbが導体幅WXBaよりも大きく形成されていてもよい。これにより、網目状導体８２２Bbの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。
　また、主導体部１６５Baの網目状導体８２２Baの少なくとも一部は、X方向（第１の方向）よりもY方向（第２の方向）に電流が流れやすいパタン（形状）となっている。具体的には、配線幅（導体幅WXBa、導体幅WYBa）、配線間隔（間隙幅GXBa、間隙幅GYBa）の少なくとも一方が異なることにより、X方向よりもY方向の配線抵抗が小さく形成されている。これにより、網目状導体８２２Bbの全長LBbよりも長い全長LBaを有する主導体部１６５Baにおいて、Y方向へ電流が拡散しやすくなるので、主導体部１６５Baと引出し導体部１６５Bbの接合部周辺における電極集中を緩和でき、誘導性ノイズをさらに改善することができる。
　以上のように、第１４の構成例によれば、配線層１６５A（導体層A）において、引出し導体部１６５Abの網目状導体８２１Abの繰り返しパタンを、主導体部１６５Aaの網目状導体８２１Aaの繰り返しパタンと異なるパタンで形成し、主導体部１６５Aaと引出し導体部１６５Abとを電気的に接続することにより、引出し導体部１６５Abの配線抵抗を小さくし、電圧降下をさらに改善することができる。配線層１６５B（導体層B）についても、引出し導体部１６５Bbの網目状導体８２２Bbの繰り返しパタンを、主導体部１６５Baの網目状導体８２２Baの繰り返しパタンと異なるパタンで形成し、主導体部１６５Baと引出し導体部１６５Bbとを電気的に接続することにより、引出し導体部１６５Bbの配線抵抗を小さくし、電圧降下をさらに改善することができる。
　また、図６５のCに示されるように、導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われる。すなわち、配線層１６５Aの主導体部１６５Aaと配線層１６５Bの主導体部１６５Baとは遮光構造を成し、配線層１６５Aの引出し導体部１６５Abと配線層１６５Bの引出し導体部１６５Bbとは遮光構造を成している。これにより、上述した第１乃至第１３の構成例と同様に、第１４の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。
　＜第１４の構成例の変形例＞
　図６６乃至図６８は、第１４の構成例の第１乃至第３変形例を示している。なお、図６６乃至図６８のA乃至Cは、図６５のA乃至Cにそれぞれ対応し、同一の符号を付してあるので、共通する部分の説明は適宜省略し、異なる部分について説明する。
　図６５に示した第１４の構成例では、配線層１６５A（導体層A）において、主導体部１６５Aaと引出し導体部１６５Abとの接合部は、主導体部１６５Aaの外周を囲む矩形の辺上に配置されていたが、これに限られない。
　例えば、図６６のAに示されるように、引出し導体部１６５Abの網目状導体８２１Abが、主導体部１６５Aaの外周を囲む矩形の内側に入り込むように、主導体部１６５Aaと引出し導体部１６５Abが接続されてもよい。
　また例えば、図６７のAおよび図６８のAに示されるように、引出し導体部１６５Abの網目状導体８２１Abの主導体部１６５Aaに向かって伸びる導体幅WYAbの複数の配線のうち、一部の配線のみが、主導体部１６５Aaの外周を囲む矩形の内側に入り込むように、主導体部１６５Aaと引出し導体部１６５Abが接続されてもよい。図６７のAの引出し導体部１６５Abの網目状導体８２１Abは、導体幅WYAbの２本の配線のうち、上側の配線が、主導体部１６５Aaの外周を囲む矩形の内側に入り込むように伸びており、図６８のAの引出し導体部１６５Abの網目状導体８２１Abは、下側の配線が、主導体部１６５Aaの外周を囲む矩形の内側に入り込むように伸びている。
　配線層１６５B（導体層B）についても同様である。すなわち、図６５に示した第１４の構成例では、主導体部１６５Baと引出し導体部１６５Bbとの接合部は、主導体部１６５Baの外周を囲む矩形の辺上に配置されていたが、これに限られない。
　例えば、図６６のBに示されるように、引出し導体部１６５Bbの網目状導体８２２Bbが、主導体部１６５Baの外周を囲む矩形の内側に入り込むように、主導体部１６５Baと引出し導体部１６５Bbが接続されてもよい。
　また例えば、図６７のBおよび図６８のBに示されるように、引出し導体部１６５Bbの網目状導体８２２Bbの主導体部１６５Baに向かって伸びる導体幅WYBbの複数の配線のうち、一部の配線のみが、主導体部１６５Baの外周を囲む矩形の内側に入り込むように、主導体部１６５Baと引出し導体部１６５Bbが接続されてもよい。図６７のBの引出し導体部１６５Bbの網目状導体８２２Bbは、導体幅WYBbの２本の配線のうち、上側の配線が、主導体部１６５Baの外周を囲む矩形の内側に入り込むように伸びており、図６８のBの引出し導体部１６５Bbの網目状導体８２２Bbは、下側の配線が、主導体部１６５Baの外周を囲む矩形の内側に入り込むように伸びている。
　図６６乃至図６８のように、主導体部１６５aと引出し導体部１６５bとの接続する部分の形状は、複雑に構成されていてもよい。
　図６６乃至図６８に示した第１４の構成例の第１乃至第３変形例は、引出し導体部１６５Abの網目状導体８２１Abが、主導体部１６５Aaの外周を囲む矩形の内側に入り込むように、主導体部１６５Aaと引出し導体部１６５Abが接続されていたが、主導体部１６５Aaの網目状導体８２１Aaが、主導体部１６５Aaの外周を囲む矩形の外側に張り出し、引出し導体部１６５Ab側へ入り込んでもよい。また、主導体部１６５Baの網目状導体８２２Baが、主導体部１６５Baの外周を囲む矩形の外側に張り出し、引出し導体部１６５Bb側へ入り込んでもよい。
　＜第１５の構成例＞
　図６９は、導体層A及びBの第１５の構成例を示している。なお、図６９のAは導体層Aを、図６９のBは導体層Bを示している。図６９における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１５の構成例における導体層Aは、図６９のAに示されるように、主導体部１６５Aaの網目状導体８３１Aaと、引出し導体部１６５Abの網目状導体８３１Abとからなる。網目状導体８３１Aaと網目状導体８３１Abは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　主導体部１６５Aaの網目状導体８３１Aaは、図６５に示した第１４の構成例における主導体部１６５Aaの網目状導体８２１Aaと同様である。一方、引出し導体部１６５Abの網目状導体８３１Abは、図６５に示した第１４の構成例における引出し導体部１６５Abの網目状導体８２１Abと異なる。
　具体的には、引出し導体部１６５Abの網目状導体８３１AbのY方向の間隙幅GYAbが、主導体部１６５Aaの網目状導体８３１AaのY方向の間隙幅GYAaよりも小さく形成されている。図６５に示した第１４の構成例では、引出し導体部１６５Abの網目状導体８２１AbのY方向の間隙幅GYAbは、主導体部１６５Aaの網目状導体８２１AaのY方向の間隙幅GYAaと同一である。
　このように、引出し導体部１６５Abの網目状導体８３１AbのY方向の間隙幅GYAbを、主導体部１６５Aaの網目状導体８３１AaのY方向の間隙幅GYAaよりも小さく形成することにより、電流集中箇所である引出し導体部１６５Abの網目状導体８３１Abの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。なお、間隙幅GYAbが間隙幅GYAaよりも小さい例を用いて説明したがこの限りではなく、例えば間隙幅GXAbが間隙幅GXAaよりも小さく形成されていてもよい。これにより、網目状導体８３１Abの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。
　第１５の構成例における導体層Bは、図６９のBに示されるように、主導体部１６５Baの網目状導体８３２Baと、引出し導体部１６５Bbの網目状導体８３２Bbとからなる。網目状導体８３２Baと網目状導体８３２Bbは、例えば、プラス電源に接続される配線（Vdd配線）である。
　主導体部１６５Baの網目状導体８３２Baは、図６５に示した第１４の構成例における主導体部１６５Baの網目状導体８２２Baと同様である。一方、引出し導体部１６５Bbの網目状導体８３２Bbは、図６５に示した第１４の構成例における引出し導体部１６５Bbの網目状導体８２２Bbと異なる。
　具体的には、引出し導体部１６５Bbの網目状導体８３２BbのY方向の間隙幅GYBbが、主導体部１６５Baの網目状導体８３２BaのY方向の間隙幅GYBaよりも小さく形成されている。図６５に示した第１４の構成例では、引出し導体部１６５Bbの網目状導体８２２BbのY方向の間隙幅GYBbは、主導体部１６５Baの網目状導体８２２Baの第２の方向の間隙幅GYBaと同一である。
　このように、引出し導体部１６５Bbの網目状導体８３２BbのY方向の間隙幅GYBbを、主導体部１６５Baの網目状導体８３２BaのY方向の間隙幅GYBaよりも小さく形成することにより、電流集中箇所である引出し導体部１６５Bbの網目状導体８３２Bbの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。なお、間隙幅GYBbが間隙幅GYBaよりも小さい例を用いて説明したがこの限りではなく、例えば間隙幅GXBbが間隙幅GXBaよりも小さく形成されていてもよい。これにより、網目状導体８３２Bbの配線抵抗を小さくできるため、電圧降下をさらに改善することができる。
　また、図６９のCに示されるように、導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われる。すなわち、配線層１６５Aの主導体部１６５Aaと配線層１６５Bの主導体部１６５Baとは遮光構造を成し、配線層１６５Aの引出し導体部１６５Abと配線層１６５Bの引出し導体部１６５Bbとは遮光構造を成している。これにより、第１５の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。
　＜第１５の構成例の第１変形例＞
　図７０は、第１５の構成例の第１変形例を示している。なお、図７０のAは導体層Aを、図７０のBは導体層Bを示している。図７０のCは、図７０のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図７０における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１５の構成例の第１変形例では、配線層１６５Aの引出し導体部１６５AbのY方向の全ての間隙幅GYAbが均等でない点が、図６９に示した第１５の構成例と異なる。具体的には、図７０のAに示されるように、配線層１６５Aの引出し導体部１６５Abの網目状導体８３１Abは、小さい間隙幅GYAb1と、大きい間隙幅GYAb2の２種類の間隙幅GYAbを有する。
　また、配線層１６５Bの引出し導体部１６５BbのY方向の全ての間隙幅GYBbが均等でない点が、図６９に示した第１５の構成例と異なる。具体的には、図７０のBに示されるように、配線層１６５Bの引出し導体部１６５Bbの網目状導体８３２Bbは、小さい間隙幅GYBb1と、大きい間隙幅GYBb2の２種類の間隙幅GYBbを有する。
　第１５の構成例の第１変形例においても、図７０のCに示されるように、導体層Aと導体層Bを重ねた状態では、配線層１６５Aの引出し導体部１６５Abと配線層１６５Bの引出し導体部１６５Bbとは遮光構造を成している。
　＜第１５の構成例の第２変形例＞
　図７１は、第１５の構成例の第２変形例を示している。なお、図７１のAは導体層Aを、図７１のBは導体層Bを示している。図７１のCは、図７１のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図７１における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　第１５の構成例の第２変形例では、配線層１６５Aの引出し導体部１６５AbのY方向の全ての導体幅WYAbが均等でない点が、図６９に示した第１５の構成例と異なる。具体的には、図７１のAに示されるように、配線層１６５Aの引出し導体部１６５Abの網目状導体８３１Abは、小さい導体幅WYAb1と、大きい導体幅WYAb2の２種類の導体幅WYAbを有する。
　また、配線層１６５Bの引出し導体部１６５BbのY方向の全ての導体幅WYBbが均等でない点が、図６９に示した第１５の構成例と異なる。具体的には、図７１のBに示されるように、配線層１６５Bの引出し導体部１６５Bbの網目状導体８３２Bbは、小さい導体幅WYBb1と、大きい導体幅WYBb2の２種類の導体幅WYBbを有する。
　第１５の構成例の第２変形例においても、図７１のCに示されるように、導体層Aと導体層Bを重ねた状態では、配線層１６５Aの引出し導体部１６５Abと配線層１６５Bの引出し導体部１６５Bbとは遮光構造を成している。
　第１５の構成例の第１変形例および第２変形例のように、配線層１６５Aの引出し導体部１６５Abの間隙幅GYAbまたは導体幅WYAb、配線層１６５Bの引出し導体部１６５Bbの間隙幅GYBbまたは導体幅WYBbを不均一にすることで、配線の自由度を高めることができる。各導体層では、一般的に導体領域の占有率に関する制約があるが、配線の自由度が高まることで、占有率の制約内で、引出し導体部１６５Abおよび１６５Bbの配線抵抗を、最大限に小さくできるため、電圧降下をさらに改善することができる。なお、全ての間隙幅GYAbが均等でない例と、全ての間隙幅GYBbが均等でない例と、全ての導体幅WYAbが均等でない例と、全ての導体幅WYBbが均等でない例とを用いて説明したが、この限りではない。例えば、X方向の全ての間隙幅GXAb、X方向の全ての間隙幅GXBb、X方向の全ての導体幅WXAb、または、X方向の全ての導体幅WXBbが、均等でないように構成されていてもよい。これらの場合にも配線の自由度を高めることができるため、上記と同様の理由で電圧降下をさらに改善することができる。
　＜第１６の構成例＞
　図７２は、導体層A及びBの第１６の構成例を示している。なお、図７２のAは導体層Aを、図７２のBは導体層Bを示している。図７２における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図７２のAに示される第１６の構成例の導体層Aは、図６５に示した第１４の構成例の導体層Aと同様であるので、説明は省略する。
　図７２のBに示される第１６の構成例の導体層Bは、図６５に示した第１４の構成例の導体層Bに、中継導体８４１がさらに追加された構成を有する。より詳しくは、主導体部１６５Baは、網目状導体８２２Baと複数の中継導体８４１で構成され、引出し導体部１６５Bbは、第１４の構成例と同様の網目状導体８２２Bbからなる。
　主導体部１６５Baにおいて、中継導体８４１は、網目状導体８２２Baの導体ではないY方向に長い長方形の間隙領域に配置されて、網目状導体８２２Baと電気的に絶縁されており、例えば、導体層Aの網目状導体８２１Aaが接続されたVss配線に接続される。中継導体８４１は、網目状導体８２２Baの間隙領域内に、１または複数個配置される。図７２のBは、２行１列の配置で計２個の中継導体８４１が網目状導体８２２Baの間隙領域内に配置された例を示している。
　図７２のBでは、主導体部１６５Baの全領域のうち、網目状導体８２２Baの一部の間隙領域内のみに中継導体８４１を配置している。
　しかしながら、主導体部１６５Baの全領域の間隙領域内に、中継導体８４１を配置してもよい。また、第１６の構成例の導体層Bは、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内には、中継導体８４１を配置していないが、網目状導体８２２Bbの間隙領域内にも、中継導体８４１を配置してもよい。
　＜第１６の構成例の第１変形例＞
　図７３は、第１６の構成例の第１変形例を示している。
　図７３の第１６の構成例の第１変形例では、導体層Bの主導体部１６５Baの全領域の間隙領域内に、中継導体８４１が配置されるとともに、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内にも、中継導体８４１が配置されている。図７３の第１変形例におけるその他の構成は、図７２に示した第１６の構成例と同様である。
　＜第１６の構成例の第２変形例＞
　図７４は、第１６の構成例の第２変形例を示している。
　図７４の第１６の構成例の第２変形例は、導体層Bの主導体部１６５Baの全領域の間隙領域内に、中継導体８４１を配置した点で、第１変形例と同様である。一方、第１６の構成例の第２変形例は、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内に、中継導体８４１と異なる中継導体８４２が配置されている点で、第１変形例と異なる。図７４の第２変形例におけるその他の構成は、図７２に示した第１６の構成例と同様である。
　第２変形例のように、導体層Bの主導体部１６５Baの網目状導体８２２Baの間隙領域内に配置される中継導体８４１と、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内に配置される中継導体８４２とは、個数や形状が異なっていてもよい。
　図７２に示した第１６の構成例の導体層Bのように、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内に、中継導体８４１を配置しない場合には、配線（網目状導体８２２Bb）の自由度を高めることができる。各導体層では、一般的に導体領域の占有率に関する制約があるが、配線の自由度が高まることで、占有率の制約内で、引出し導体部１６５Bbの配線抵抗を、最大限に小さくできるため、電圧降下をさらに改善することができる。
　一方、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内に、中継導体８４１または中継導体８４２等を配置した場合には、引出し導体部１６５Bbの領域内や、引出し導体部１６５Bbと同じ平面位置の上下層に、MOSトランジスタやダイオード等の能動素子を配置する場合に、電圧降下をさらに改善することができる。
　また、導体層Bの主導体部１６５Baの網目状導体８２２Baの間隙領域内に配置される中継導体８４１と、引出し導体部１６５Bbの網目状導体８２２Bbの間隙領域内に配置される中継導体８４２とで、個数や形状を異ならせることにより、主導体部１６５Baと引出し導体部１６５Bbとで、各導体層の導体領域の占有率を最大限に活用することができるので、配線抵抗を小さくすることで、電圧降下をさらに改善することができる。
　なお、中継導体８４１の形状は任意であるが、回転対称または鏡面対称などのように対称な円形または多角形が望ましい。中継導体８４１は、網目状導体８２２Baの間隙領域の中央その他の任意の位置に配置することができる。中継導体８４１は、導体層Aとは異なるVss配線としての導体層に接続されるようにしてもよい。中継導体８４１は、導体層Bよりも能動素子群１６７に近い側のVss配線としての導体層に接続されるようにしてもよい。中継導体８４１は、Z方向に延伸された導体ビア(VIA)を介して、導体層Aとは異なる導体層や、導体層Bよりも能動素子群１６７に近い側の導体層等に接続することができる。中継導体８４２についても同様である。
　図７２乃至図７４の第１６の構成例では、導体層Bの網目状導体８２２Baおよび８２２Bbの間隙領域内に中継導体８４１または８４２を配置する例を示したが、導体層Aの網目状導体８２１Aaおよび８２１Abの間隙領域内に、同一のまたは異なる中継導体を配置してもよい。
　＜第１７の構成例＞
　図７５は、導体層A及びBの第１７の構成例を示している。なお、図７５のAは導体層Aを、図７５のBは導体層Bを示している。図７５における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図７５のAに示される第１７の構成例における導体層Aを、図６５のAに示した第１４の構成例の導体層Aと比較すると、主導体部１６５Aaの網目状導体８５１Aaの形状、および、引出し導体部１６５Abの網目状導体８５１Abの形状が異なる。
　換言すれば、図６５のAに示した第１４の構成例における網目状導体８２１Aaの間隙領域が、縦長の長方形状であったのに対して、図７５のAに示される第１７の構成例における網目状導体８５１Aaの間隙領域は、横長の長方形状である。また、図６５のAの網目状導体８２１Abの間隙領域が、縦長の長方形状であったのに対し、図７５のAの網目状導体８５１Abの間隙領域は、横長の長方形状である。
　図７５のAの引出し導体部１６５Abの網目状導体８５１Abは、主導体部１６５Aaに向かうX方向（第１の方向）に直交するY方向（第２の方向）よりも、X方向に電流が流れやすい点で、図６５のAの第１４の構成例における網目状導体８２１Abと共通する。
　一方、図７５のAの主導体部１６５Aaの網目状導体８５１Aaは、Y方向よりも、X方向に電流が流れやすい形状となっているのに対して、図６５のAの第１４の構成例における主導体部１６５Aaの網目状導体８２１Aaは、Y方向に電流が流れやすい形状となっている。
　すなわち、図７５のAに示される第１７の構成例における導体層Aは、主導体部１６５Aaの電流が流れやすい方向が、図６５のAの第１４の構成例の導体層Aと異なる。
　また、第１７の構成例における導体層Aの主導体部１６５Aaは、X方向よりもY方向に電流が流れやすいように補強した補強導体８５３を含む。補強導体８５３の導体幅WXAcは、網目状導体８５１AaのX方向の導体幅WXAaおよびY方向の導体幅WYAaの一方または両方より大きく形成されることが望ましい。補強導体８５３の導体幅WXAcは、網目状導体８５１AaのX方向の導体幅WXAaおよびY方向の導体幅WYAaのいずれか小さい方の導体幅よりも大きく形成される。なお、図７５の例では、補強導体８５３が形成されたX方向の位置は、主導体部１６５Aaの領域内のうち、引出し導体部１６５Abに最も近い位置とされているが、接合部の近傍の位置であればよい。
　主導体部１６５Aaの網目状導体８５１Aaを、X方向に電流が流れやすい形状で形成できることで、最小限の基本パタンの繰り返しでレイアウトを作成できるので、配線レイアウトの設計の自由度が高まる。また、MOSトランジスタやダイオード等の能動素子の配置によっては電圧降下をさらに改善することができる。
　そして、Y方向に電流が流れやすいように補強した補強導体８５３を設けることで、主導体部１６５AaにおいてY方向へ電流が拡散しやすくなるので、主導体部１６５Aaと引出し導体部１６５Abとの接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　図７５のBに示される第１７の構成例における導体層Bを、図６５のBに示した第１４の構成例の導体層Bと比較すると、主導体部１６５Baの網目状導体８５２Baの形状、および、引出し導体部１６５Bbの網目状導体８５２Bbの形状が異なる。
　換言すれば、図６５のBに示した第１４の構成例における網目状導体８２２Baの間隙領域が、縦長の長方形状であったのに対して、図７５のBに示される第１７の構成例における網目状導体８５２Baの間隙領域は、横長の長方形状である。また、図６５のBの網目状導体８２２Bbの間隙領域が、縦長の長方形状であったのに対し、図７５のBの網目状導体８５２Bbの間隙領域は、横長の長方形状である。
　図７５のBの引出し導体部１６５Bbの網目状導体８５２Bbは、主導体部１６５Baに向かうX方向（第１の方向）に直交するY方向（第２の方向）よりも、X方向に電流が流れやすい点で、図６５のBの第１４の構成例における網目状導体８２２Bbと共通する。
　一方、図７５のBの主導体部１６５Baの網目状導体８５２Baは、Y方向よりも、X方向に電流が流れやすい形状となっているのに対して、図６５のBの第１４の構成例における主導体部１６５Baの網目状導体８２２Baは、Y方向に電流が流れやすい形状となっている。
　すなわち、図７５のBに示される第１７の構成例における導体層Bは、主導体部１６５Baの電流が流れやすい方向が、図６５のBの第１４の構成例の導体層Bと異なる。
　また、第１７の構成例における導体層Bの主導体部１６５Baは、X方向よりもY方向に電流が流れやすいように補強した補強導体８５４を含む。補強導体８５４の導体幅WXBcは、網目状導体８５２BaのX方向の導体幅WXBaおよびY方向の導体幅WYBaの一方または両方より大きく形成されることが望ましい。補強導体８５４の導体幅WXBcは、網目状導体８５２BaのX方向の導体幅WXBaおよびY方向の導体幅WYBaのいずれか小さい方の導体幅よりも大きく形成される。図７５の例では、補強導体８５４が形成されたX方向の位置は、主導体部１６５Baの領域内のうち、引出し導体部１６５Bbに最も近い位置とされているが、接合部の近傍の位置であればよい。
　図７５のCに示されるように、導体層Aの補強導体８５３と、導体層Bの補強導体８５４は、重なる位置に形成される。導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第１７の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。なお、例えば補強導体８５３または補強導体８５４の付近での遮光が必要ない場合は、補強導体８５３と補強導体８５４とが重なる位置に形成されていなくてもよい。また、例えば主導体部１６５aの電流分布次第では、補強導体８５３と補強導体８５４のうちの少なくとも一方を設けないようにしてもよい。
　主導体部１６５Baの網目状導体８５２Baを、X方向に電流が流れやすい形状で形成できることで、最小限の基本パタンの繰り返しでレイアウトを作成できるので、配線レイアウトの設計の自由度が高まる。また、MOSトランジスタやダイオード等の能動素子の配置によっては電圧降下をさらに改善することができる。
　そして、Y方向に電流が流れやすいように補強した補強導体８５４を設けることで、主導体部１６５Baにおいて第２の方向へ電流が拡散しやすくなるので、主導体部１６５Baと引出し導体部１６５Bbとの接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　さらに、図７５のBに示される第１７の構成例における導体層Bは、主導体部１６５Baの網目状導体８５２Baの少なくとも一部の間隙領域内に、中継導体８５５が配置されている点で、図６５のBの第１４の構成例の導体層Bと異なる。この中継導体８５５は、配置してもよいし、しなくてもよい。
　＜第１７の構成例の第１変形例＞
　図７６は、第１７の構成例の第１変形例を示している。
　第１７の構成例の第１変形例では、図７６のAに示される導体層Aの補強導体８５３が、主導体部１６５AaのY方向の全長に渡って形成されるのではなく、Y方向の一部に形成されている点が、図７５のAに示した第１７の構成例の導体層Aと異なる。より具体的には、図７６の第１変形例では、導体層Aの補強導体８５３が、接合部のY方向位置を除いたY方向位置に形成されている。第１変形例における導体層Aのその他の構成は、図７５のAに示した第１７の構成例の導体層Aと同様である。
　導体層Bについても同様に、図７６のBに示される導体層Bの補強導体８５４が、主導体部１６５BaのY方向の全長に渡って形成されるのではなく、Y方向の一部に形成されている点が、図７５のBに示した第１７の構成例の導体層Bと異なる。より具体的には、図７６の第１変形例では、導体層Bの補強導体８５４が、接合部のY方向位置を除いたY方向位置に形成されている。第１変形例における導体層Bのその他の構成は、図７５のAに示した第１７の構成例の導体層Bと同様である。
　＜第１７の構成例の第２変形例＞
　図７７は、第１７の構成例の第２変形例を示している。
　第１７の構成例の第２変形例では、図７７のAに示される導体層Aの補強導体８５３が、主導体部１６５AaのY方向の全長に渡って形成されるのではなく、Y方向の一部に形成されている点が、図７５のAに示した第１７の構成例の導体層Aと異なる。より具体的には、図７７の第２変形例では、導体層Aの補強導体８５３が、接合部のY方向位置のみに形成されている。第２変形例における導体層Aのその他の構成は、図７５のAに示した第１７の構成例の導体層Aと同様である。
　導体層Bについても同様に、図７７のBに示される導体層Bの補強導体８５４が、主導体部１６５BaのY方向の全長に渡って形成されるのではなく、Y方向の一部に形成されている点が、図７５のBに示した第１７の構成例の導体層Bと異なる。より具体的には、図７７の第２変形例では、導体層Bの補強導体８５４が、接合部のY方向位置のみに形成されている。第２変形例における導体層Bのその他の構成は、図７５のAに示した第１７の構成例の導体層Bと同様である。
　第１７の構成例の第１変形例および第２変形例のように、導体層Aの補強導体８５３および導体層Bの補強導体８５４は、必ずしも主導体部１６５AaのY方向の全長に渡って形成される必要はなく、所定の一部のY方向領域に形成してもよい。
　＜第１８の構成例＞
　図７８は、導体層A及びBの第１８の構成例を示している。なお、図７８のAは導体層Aを、図７８のBは導体層Bを示している。図７８のCは、図７８のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図７８における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図７８に示される第１８の構成例は、図７５に示した第１７の構成例の一部を変更した構成を有する。図７８において、図７５と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図７８のAに示される第１８の構成例の導体層Aは、X方向に電流が流れやすい形状の網目状導体８５１Aaと、Y方向に電流が流れやすいように補強した補強導体８５３とを備える点で、図７５に示した第１７の構成例と共通する。
　一方、第１８の構成例の導体層Aは、Y方向よりもX方向に電流が流れやすいように補強した補強導体８５６をさらに備える点で、図７５に示した第１７の構成例と異なる。補強導体８５６の導体幅WYAcは、網目状導体８５１AaのX方向の導体幅WXAaおよびY方向の導体幅WYAaの一方または両方より大きく形成されることが望ましい。補強導体８５６の導体幅WYAcは、網目状導体８５１AaのX方向の導体幅WXAaおよびY方向の導体幅WYAaのいずれか小さい方の導体幅よりも大きく形成される。補強導体８５６は、主導体部１６５Aaの領域内に、Y方向の所定の間隔で複数本配置してもよいし、所定のY方向位置に１本でもよい。
　X方向に電流が流れやすいように補強した補強導体８５６を設けることで、補強導体８５３によるY方向だけでなく、X方向へも電流が流れやすくすることができ、主導体部１６５Aaと引出し導体部１６５Abとの接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　図７８のBに示される第１８の構成例の導体層Bは、X方向に電流が流れやすい形状の網目状導体８５２Baと、Y方向に電流が流れやすいように補強した補強導体８５４とを備える点で、図７５に示した第１７の構成例と共通する。
　一方、第１８の構成例の導体層Bは、Y方向よりもX方向に電流が流れやすいように補強した補強導体８５７をさらに備える点で、図７５に示した第１７の構成例と異なる。補強導体８５７の導体幅WYBcは、網目状導体８５２BaのX方向の導体幅WXBaおよびY方向の導体幅WYBaの一方または両方より大きく形成されることが望ましい。補強導体８５７の導体幅WYBcは、網目状導体８５２BaのX方向の導体幅WXBaおよびY方向の導体幅WYBaのいずれか小さい方の導体幅よりも大きく形成される。補強導体８５７は、主導体部１６５Baの領域内に、Y方向の所定の間隔で複数本配置してもよいし、所定のY方向位置に１本でもよい。
　図７８のCに示されるように、導体層Aの補強導体８５６と、導体層Bの補強導体８５７は、重なる位置に形成される。導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第１８の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。なお、例えば補強導体８５６または補強導体８５７の付近での遮光が必要ない場合は、補強導体８５６と補強導体８５７とが重なる位置に形成されていなくてもよい。また、例えば主導体部１６５aの電流分布次第では、補強導体８５６と補強導体８５７のうちの少なくとも一方を設けないようにしてもよい。
　X方向に電流が流れやすいように補強した補強導体８５７を設けることで、補強導体８５４によるY方向だけでなく、X方向へも電流が流れやすくすることができ、主導体部１６５Baと引出し導体部１６５Bbとの接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　図７５の第１７の構成例では、Y方向に電流が流れやすいように補強した補強導体８５３および８５４を備える構成を示し、図７８の第１８の構成例では、補強導体８５３および８５４に加えて、X方向に電流が流れやすいように補強した補強導体８５６および８５７を備える構成を示した。
　図示は省略するが、第１７の構成例または第１８の構成例の変形例として、導体層Aが、補強導体８５３を備えず、補強導体８５６を備え、導体層Bが、補強導体８５４を備えず、補強導体８５７を備えた構成としてもよい。換言すれば、補強導体としては、補強導体８５６と８５７のみを備えた構成としてもよい。
　X方向に電流が流れやすいように補強した補強導体８５６を設けることで、補強導体８５３を備えない場合であっても、配線抵抗の関係性によってはY方向へ電流が拡散しやすくすることができ、主導体部１６５Aaと引出し導体部１６５Abとの接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　X方向に電流が流れやすいように補強した補強導体８５７を設けることで、補強導体８５４を備えない場合であっても、配線抵抗の関係性によってはY方向へ電流が拡散しやすくすることができ、主導体部１６５Baと引出し導体部１６５Bbとの接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　＜第１９の構成例＞
　図７９は、導体層A及びBの第１９の構成例を示している。なお、図７９のAは導体層Aを、図７９のBは導体層Bを示している。図７９のCは、図７９のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図７９における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図７９に示される第１９の構成例は、図７５に示した第１７の構成例の一部を変更した構成を有する。図７９において、図７５と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図７９のAに示される第１９の構成例の導体層Aは、図７５に示した第１７の構成例の補強導体８５３が補強導体８７１に置き換えられている点で相違し、その他の点で共通する。補強導体８７１は、Y方向に伸びる複数本の配線からなる。補強導体８７１を構成する各配線は、間隙幅GXAdでX方向に均等に離れて配置されている。間隙幅GXAdは、主導体部１６５Aaの網目状導体８５１Aaの間隙幅GXAaよりも小さく構成されている。
　図７９のBに示される第１９の構成例の導体層Bは、図７５に示した第１７の構成例の補強導体８５４が補強導体８７２に置き換えられている点で相違し、その他の点で共通する。補強導体８７２は、Y方向に伸びる複数本の配線からなる。補強導体８７２を構成する各配線は、間隙幅GXBdでX方向に均等に離れて配置されている。間隙幅GXBdは、主導体部１６５Baの網目状導体８５２Baの間隙幅GXBaよりも小さく構成されている。
　図７９のCに示されるように、導体層Aの補強導体８７１と、導体層Bの補強導体８７２は、重なる位置に形成される。導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第１９の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。なお、例えば補強導体８７１または補強導体８７２の付近での遮光が必要ない場合は、補強導体８７１と補強導体８７２とが重なる位置に形成されていなくてもよい。また、例えば主導体部１６５aの電流分布次第では、補強導体８７１と補強導体８７２のうちの少なくとも一方を設けないようにしてもよい。
　＜第１９の構成例の変形例＞
　図８０は、第１９の構成例の変形例を示している。
　図７９に示した第１９の構成例では、導体層Aの補強導体８７１を構成する複数本の配線が間隙幅GXAdでX方向に均等に離れて配置されていた。導体層Bの補強導体８７２を構成する複数本の配線も、間隙幅GXAdでX方向に均等に離れて配置されていた。
　これに対して、第１９の構成例の変形例である図８０では、導体層Aの補強導体８７１を構成する複数本の配線において、隣接する配線の間隙幅GXAdが、それぞれ異なる幅となっている。各間隙幅GXAdの少なくとも一つは、主導体部１６５Aaの網目状導体８５１Aaの間隙幅GXAaよりも小さく構成されている。導体層Bの補強導体８７２を構成する複数本の配線において、隣接する配線の間隙幅GXBdが、それぞれ異なる幅となっている。各間隙幅GXBdの少なくとも一つは、主導体部１６５Baの網目状導体８５２Baの間隙幅GXBaよりも小さく構成されている。
　なお、図８０の例では、複数の間隙幅GXAdおよび間隙幅GXBdは、左側から徐々に短くなるように形成されているが、これに限らず、右側から徐々に短くなるように形成してもよいし、ランダムな幅としてもよい。
　以上のように、間隙幅GXAdおよびGXBdが、均等ではなく、変調されている点を除いて、図８０の第１９の構成例の変形例は、図７９に示した第１９の構成例と同様である。
　図７９および図８０に示した第１９の構成例およびその変形例のように、導体層Aの補強導体８７１および導体層Bの補強導体８７２は、所定の間隙幅GXAdまたはGXBdで配置した複数本の配線で構成することができる。
　Y方向に電流が流れやすいように補強した補強導体８７１および８７２を設けることで、Y方向へ電流が拡散しやすくなるので、接合部周辺における電流集中を緩和できる。局所的に電流集中する場合は、集中箇所に起因して誘導性ノイズが悪化するが、電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。図７９および図８０に示した第１９の構成例およびその変形例では、X方向の間隙幅GXAaまたは間隙幅GXBaよりも小さい間隙幅を少なくとも含み、Y方向に電流が流れやすいように補強した補強導体８７１および８７２を備える構成を示したがこの限りではない。例えば、図示は省略するが、Y方向の間隙幅GYAaまたは間隙幅GYBaよりも小さい間隙幅を少なくとも含み、図７８の第１８の構成例と同様にX方向に電流が流れやすいように補強した補強導体を備える構成としてもよい。また、X方向に電流が流れやすいように補強した補強導体を備える構成、Y方向に電流が流れやすいように補強した補強導体を備える構成、X方向に電流が流れやすいように補強した補強導体とY方向に電流が流れやすいように補強した補強導体とを両方備える構成、の何れであってもよい。これらの場合にも、配線抵抗の関係性によっては電流集中を緩和できるので、誘導性ノイズをさらに改善することができる。
　＜第２０の構成例＞
　図８１は、導体層A及びBの第２０の構成例を示している。なお、図８１のAは導体層Aを、図８１のBは導体層Bを示している。図８１のCは、図８１のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８１における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８１に示される第２０の構成例は、図７２に示した第１６の構成例の一部を変更した構成を有する。図８１において、図７２と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８１のAに示される第２０の構成例の導体層Aは、主導体部１６５Aaが網目状導体８２１Aaからなる点で、図７２に示した第１６の構成例の導体層Aと共通する。一方、第２０の構成例の導体層Aは、引出し導体部１６５Abが網目状導体８２１Abとは異なる網目状導体８８１Abからなる点で、図７２に示した第１６の構成例の導体層Aと相違する。
　図８１のBに示される第２０の構成例の導体層Bは、主導体部１６５Baが、網目状導体８２２Baと間隙領域内に配置された中継導体８４１とを有する点で、図７２に示した第１６の構成例の導体層Bと共通する。第２０の構成例の導体層Bは、引出し導体部１６５Bbが網目状導体８２２Bbとは異なる網目状導体８８２Bbからなる点で、図７２に示した第１６の構成例の導体層Bと相違する。
　すなわち、第２０の構成例は、図７２に示した第１６の構成例と、引出し導体部１６５bの繰り返しパタンの形状が異なる。
　図８１のCに示されるように、導体層Aと導体層Bとを重ねた状態では、引出し導体部１６５bの一部の領域が開口された領域となっている。
　このように、導体層Aと導体層Bの全ての領域で遮光構造を採用する必要はなく、例えば、MOSトランジスタやダイオード等の能動素子を配置しない領域では、遮光しなくてもよい。
　図８１の第２０の構成例は、導体層Aおよび導体層Bの引出し導体部１６５bの一部の領域が、遮光しない構成であるが、導体層Aおよび導体層Bの主導体部１６５aの一部の領域を、遮光しない構成としてもよい。遮光が不要な領域については、遮光構造を採用しないことで、配線レイアウトの設計の自由度がさらに増大するので、誘導性ノイズをさらに改善し、電圧降下もさらに改善する配線パタンを採用することができる。
　＜第２１の構成例＞
　上述した第１４乃至第２０の構成例では、主導体部１６５aと接続される引出し導体部１６５bの導体層が、いずれも網目状導体で構成される例であった。
　しかしながら、引出し導体部１６５bの導体層は、網目状導体に限定されず、主導体部１６５aと同様に、面状導体や直線状導体で構成されてもよい。
　以下の第２１乃至第２４の構成例では、引出し導体部１６５bの導体層が面状導体や直線状導体で形成された構成例について説明する。
　図８２は、導体層A及びBの第２１の構成例を示している。なお、図８２のAは導体層Aを、図８１のBは導体層Bを示している。図８２のCは、図８２のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８２における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８２に示される第２１の構成例は、図７２に示した第１６の構成例の引出し導体部１６５bの導体層を変更した構成を有する。図８２において、図７２と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８２のAに示される第２１の構成例の導体層Aの引出し導体部１６５Abには、第１６の構成例の網目状導体８２１Abに代えて、X方向に長い直線状導体８９１Abが、Y方向に導体周期FYAbで周期的に配置されている。導体周期FYAbは、Y方向の導体幅WYAbとY方向の間隙幅GYAbとの和に等しい（導体周期FYAb＝Y方向の導体幅WYAb＋Y方向の間隙幅GYAb）。
　図８２のBに示される第２１の構成例の導体層Bの引出し導体部１６５Bbには、第１６の構成例の網目状導体８２２Bbに代えて、X方向に長い直線状導体８９２Bbが、Y方向に導体周期FYBbで周期的に配置されている。導体周期FYBbは、Y方向の導体幅WYBbとY方向の間隙幅GYBbとの和に等しい（導体周期FYBb＝Y方向の導体幅WYBb＋Y方向の間隙幅GYBb）。
　図８２のCに示されるように、導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第２１の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。
　＜第２２の構成例＞
　図８３は、導体層A及びBの第２２の構成例を示している。なお、図８３のAは導体層Aを、図８３のBは導体層Bを示している。図８３のCは、図８３のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８３における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８３に示される第２２の構成例は、図７２に示した第１６の構成例の引出し導体部１６５bの導体層を変更した構成を有する。図８３において、図７２と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８３のAに示される第２２の構成例の導体層Aの引出し導体部１６５Abには、第１６の構成例の網目状導体８２１Abに代えて、面状導体９０１Abが配置されている。面状導体９０１Abは、Y方向の導体幅WYAbを有する。
　図８３のBに示される第２２の構成例の導体層Bの引出し導体部１６５Bbには、第１６の構成例の網目状導体８２２Bbに代えて、面状導体９０２Bbが配置されている。面状導体９０２Bbは、Y方向の導体幅WYBbを有する。
　図８３のCに示されるように、導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第２２の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。
　なお、第２２の構成例においては、図８３のBに示した導体層Bに代えて、図８４のAまたはBの導体層Bを採用してもよい。
　図８４のAおよびBに示される導体層Bは、図８３のBに示した導体層Bと、引出し導体部１６５bのみが異なる。
　図８４のAの導体層Bの引出し導体部１６５Bbには、図８３のBに示した面状導体９０１Abに代えて、X方向に長い直線状導体９０３Bbが、Y方向に導体周期FYBbで周期的に配置されている。なお、導体周期FYBb＝Y方向の導体幅WYBb＋Y方向の間隙幅GYBbである。
　図８４のBの導体層Bの引出し導体部１６５Bbには、図８３のBに示した面状導体９０１Abに代えて、網目状導体９０４Bbが設けられている。網目状導体９０４Bbは、X方向においては、導体幅WXBbおよび間隙幅GXBbを有し、導体周期FXBbで同一パタンが周期的に配置されて構成され、Y方向においては、導体幅WYBbおよび間隙幅GYBbを有し、導体周期FYBbで同一パタンが周期的に配置されて構成される。したがって、網目状導体９０４Bbは、X方向またはY方向の少なくとも一方において、所定の基本パタンが導体周期で繰り返し配列される繰り返しパタンを含む形状である。
　図８４のAまたはBの導体層Bと、図８３のAに示した導体層Aとを重ねた状態の平面図は、図８３のCと同様となる。
　＜第２３の構成例＞
　図８５は、導体層A及びBの第２３の構成例を示している。なお、図８５のAは導体層Aを、図８５のBは導体層Bを示している。図８５のCは、図８５のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８５における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８５に示される第２３の構成例は、図７２に示した第１６の構成例の引出し導体部１６５bの導体層を変更した構成を有する。図８５において、図７２と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８５のAに示される第２３の構成例の導体層Aの引出し導体部１６５Abには、第１６の構成例の網目状導体８２１Abに代えて、X方向に長い直線状導体９１１Abが、Y方向に導体周期FYAbで周期的に配置されるとともに、X方向に長い直線状導体９１２Abが、Y方向に導体周期FYAbで周期的に配置されている。直線状導体９１１Abは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体９１２Abは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体周期FYAbは、Y方向の導体幅WYAbとY方向の間隙幅GYAbとの和に等しい（導体周期FYAb＝導体幅WYAb＋間隙幅GYAb）。
　図８５のBに示される第２３の構成例の導体層Bの引出し導体部１６５Bbには、第１６の構成例の網目状導体８２２Bbに代えて、X方向に長い直線状導体９１３Bbが、Y方向に導体周期FYBbで周期的に配置されるとともに、X方向に長い直線状導体９１４Bbが、Y方向に導体周期FYBbで周期的に配置されている。直線状導体９１３Bbは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体９１４Bbは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体周期FYBbは、Y方向の導体幅WYBbとY方向の間隙幅GYBbとの和に等しい（導体周期FYBb＝導体幅WYBb＋間隙幅GYBb）。
　導体層Aの引出し導体部１６５Abの直線状導体９１２Abは、主導体部１６５Aaの網目状導体８２１Aaと電気的に接続されるとともに、導体層Bの引出し導体部１６５Bbの直線状導体９１４Bbと、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されている。
　導体層Bの引出し導体部１６５Bbの直線状導体９１３Bbは、主導体部１６５Baの網目状導体８２２Baと電気的に接続されるとともに、導体層Aの引出し導体部１６５Abの直線状導体９１１Abと、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されている。
　図８５のCに示されるように、導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第２１の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。
　上述した第１４乃至第２２の構成例では、引出し導体部１６５bにおいて、極性が異なるVdd配線とVss配線が、同じ平面領域に重なるように配置されていたが、図８５の第２３の構成例のように、極性が異なるVdd配線とVss配線が、異なる平面領域となるようにずらして配置し、導体層Aと導体層Bの両方を用いて、GNDやマイナス電源、プラス電源を伝送するようにしてもよい。
　なお、導体層Aの引出し導体部１６５Abの直線状導体９１１Abは、導体層Bの引出し導体部１６５Bbの直線状導体９１３Bbと電気的に接続せずに、ダミー配線としてもよい。導体層Bの引出し導体部１６５Bbの直線状導体９１４Bbは、導体層Aの引出し導体部１６５Abの直線状導体９１２Abと電気的に接続せずに、ダミー配線としてもよい。
　なお、１群の直線状導体９１１Abと１群の直線状導体９１２Abとが、隣接配置される一例を図８５で示したが、この限りではない。例えば、複数群の直線状導体９１１Abと複数群の直線状導体９１２Abとが設けられており、１群の直線状導体９１１Abと１群の直線状導体９１２Abとが、交互に配置されていてもよい。
　また、複数本の直線状導体を含む直線状導体９１１Abと複数本の直線状導体を含む直線状導体９１２Abとが、隣接配置される一例を図８５で示したが、この限りではない。例えば、１本の直線状導体９１１Abと１本の直線状導体９１２Abとが、交互に配置されていてもよい。
　また、１群の直線状導体９１３Bbと１群の直線状導体９１４Bbとが、隣接配置される一例を図８５で示したが、この限りではない。例えば、複数群の直線状導体９１３Bbと複数群の直線状導体９１４Bbとが設けられており、１群の直線状導体９１３Bbと１群の直線状導体９１４Bbとが、交互に配置されていてもよい。
　また、複数本の直線状導体を含む直線状導体９１３Bbと複数本の直線状導体を含む直線状導体９１４Bbとが、隣接配置される一例を図８５で示したが、この限りではない。例えば、１本の直線状導体９１３Bbと１本の直線状導体９１４Bbとが、交互に配置されていてもよい。
　＜第２４の構成例＞
　図８６は、導体層A及びBの第２４の構成例を示している。なお、図８６のAは導体層Aを、図８６のBは導体層Bを示している。図８６のCは、図８６のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８６における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８６に示される第２４の構成例は、図７２に示した第１６の構成例の引出し導体部１６５bの導体層を変更した構成を有する。図８６において、図７２と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８６のAに示される第２４の構成例の導体層Aの引出し導体部１６５Abには、第１６の構成例の網目状導体８２１Abに代えて、Y方向に長い直線状導体９２１Abが、X方向に導体周期FXAbで周期的に配置されるとともに、Y方向に長い直線状導体９２２Abが、X方向に導体周期FXAbで周期的に配置されている。直線状導体９２１Abは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体９２２Abは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体周期FXAbは、X方向の導体幅WXAbとX方向の間隙幅GXAbとの和に等しい（導体周期FXAb＝導体幅WXAb＋間隙幅GXAb）。
　図８６のBに示される第２４の構成例の導体層Bの引出し導体部１６５Bbには、第１６の構成例の網目状導体８２２Bbに代えて、Y方向に長い直線状導体９２３Bbが、X方向に導体周期FXBbで周期的に配置されるとともに、Y方向に長い直線状導体９２４Bbが、X方向に導体周期FXBbで周期的に配置されている。直線状導体９２３Bbは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体９２４Bbは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体周期FXBbは、X方向の導体幅WXBbとX方向の間隙幅GXBbとの和に等しい（導体周期FXBb＝導体幅WXBb＋間隙幅GXBb）。
　導体層Aの引出し導体部１６５Abの直線状導体９２２Abは、導体層Bの引出し導体部１６５Bbの直線状導体９２４Bbと、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されるとともに、直線状導体９２４Bbを介して、主導体部１６５Aaの網目状導体８２１Aaと電気的に接続されている。
　すなわち、例えばGNDやマイナス電源は、引出し導体部１６５bにおいて、導体層Aの直線状導体９２２Abと、導体層Bの直線状導体９２４Bbとを交互に伝送されて、主導体部１６５Aaの網目状導体８２１Aaに到達する。
　導体層Bの引出し導体部１６５Bbの直線状導体９２３Bbは、導体層Aの引出し導体部１６５Abの直線状導体９２１Abと、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されるとともに、直線状導体９２１Abを介して、主導体部１６５Baの網目状導体８２２Baと電気的に接続されている。
　すなわち、例えばプラス電源は、引出し導体部１６５bにおいて、導体層Aの直線状導体９２１Abと、導体層Bの直線状導体９２３Bbとを交互に伝送されて、主導体部１６５Baの網目状導体８２２Baに到達する。
　図８６のCに示されるように、導体層Aと導体層Bを重ねた状態では、導体層Aと導体層Bの少なくとも一方によって能動素子群１６７が覆われるので、第２１の構成例においても、能動素子群１６７からのホットキャリア発光を遮光することができる。
　上述した第１４乃至第２２の構成例では、引出し導体部１６５bにおいて、極性が異なるVdd配線とVss配線が、同じ平面領域に重なるように配置されていたが、図８６の第２４の構成例のように、極性が異なるVdd配線とVss配線が、異なる平面領域となるようにずらして配置し、導体層Aと導体層Bの両方を用いて、GNDやマイナス電源、プラス電源を伝送するようにしてもよい。
　以上、図８２乃至図８６に示した第２１乃至第２４の構成例のように、引出し導体部１６５bの導体層は、網目状導体に限定されず、面状導体や直線状導体で構成してもよい。また、導体層AまたはBの１層だけではなく、導体層AおよびBの２層を用いてもよい。
　このような構成とすることにより、配線のレイアウト制約を満たす、配線レイアウトの設計の自由度をさらに改善する、誘導性ノイズをさらに改善する、電圧降下をさらに改善する、などのいずれかの効果を奏することができる。
　＜第２５の構成例＞
　図８７は、導体層A及びBの第２５の構成例を示している。なお、図８７のAは導体層Aを、図８７のBは導体層Bを示している。図８７のCは、図８７のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８７における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８７に示される第２５の構成例は、図７２に示した第１６の構成例に一部を追加した構成を有する。図８６において、図７２と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８７のAに示される第２５の構成例の導体層Aは、図７２に示した第１６の構成例における主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体８２１Abとの間に、それらと異なる繰り返しパタンを任意で含む形状の導体９４１が追加されている。なお、導体９４１は、配線レイアウトを効率よく設計するために繰り返しパタンを含む形状であることが望ましいが、繰り返しパタンを含まない形状であってもよい。導体９４１のパタンは任意の形状を取り得るため、図８７のAの導体９４１では、特に規定せず、面状で表している。導体９４１は、網目状導体８２１Aaと網目状導体８２１Abの両方と電気的に接続されている。換言すれば、主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体８２１Abとが、導体９４１を介して電気的に接続されている。
　図８７のBに示される第２５の構成例の導体層Bは、図７２に示した第１６の構成例における主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体８２２Bbとの間に、それらと異なる繰り返しパタンを任意で含む形状の導体９４２が追加されている。なお、導体９４２は、配線レイアウトを効率よく設計するために繰り返しパタンを含む形状であることが望ましいが、繰り返しパタンを含まない形状であってもよい。導体９４２のパタンは任意の形状を取り得るため、図８７のBの導体９４２では、特に規定せず、面状で表している。導体９４２は、網目状導体８２２Baと網目状導体８２２Bbの両方と電気的に接続されている。換言すれば、主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体８２２Bbとが、導体９４２を介して電気的に接続されている。
　第２５の構成例によれば、導体層Aにおいて、所定の導体９４１を介して、主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体８２１Abとを接続することにより、配線レイアウトの設計の自由をさらに改善することができ、パッド近傍の自由度を特に改善することができる。
　導体層Bにおいても、所定の導体９４２を介して、主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体８２２Bbとを接続することにより、配線レイアウトの設計の自由をさらに改善することができ、パッド近傍の自由度を特に改善することができる。
　＜第２６の構成例＞
　図８８は、導体層A及びBの第２６の構成例を示している。なお、図８８のAは導体層Aを、図８８のBは導体層Bを示している。図８８のCは、図８８のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８８における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８８に示される第２６の構成例は、図８７に示した第２５の構成例の一部を変更した構成を有する。図８６において、図８７と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８８のAに示される第２６の構成例の導体層Aは、主導体部１６５Aaについては、図８７に示した第２５の構成例と同様の網目状導体８２１Aaを備える。また、引出し導体部１６５Abについては、第２６の構成例の導体層Aは、第２５の構成例と同様の網目状導体８２１Abと導体９４１をY方向に所定の間隔で複数備える。換言すれば、図８８のAの第２６の構成例の導体層Aは、図８７に示した第２５の構成例の引出し導体部１６５Abの網目状導体８２１Abと導体９４１を、Y方向に所定の間隔で複数設けるように変形した構成である。なお、複数の導体９４１は、それらの全てが同一であってもよいし、同一でなくてもよい。
　図８８のBに示される第２６の構成例の導体層Bは、主導体部１６５Baについては、図８７に示した第２５の構成例と同様の網目状導体８２２Baを備える。また、引出し導体部１６５Bbについては、第２６の構成例の導体層Bは、第２５の構成例と同様の網目状導体８２２Bbと導体９４２をY方向に所定の間隔で複数備える。換言すれば、図８８のBの第２６の構成例の導体層Bは、図８７に示した第２５の構成例の引出し導体部１６５Bbの網目状導体８２２Bbと導体９４２を、Y方向に所定の間隔で複数設けるように変形した構成である。なお、複数の導体９４２は、それらの全てが同一であってもよいし、同一でなくてもよい。
　このような構成とすることにより、配線のレイアウト制約を満たす、配線レイアウトの設計の自由度をさらに改善する、誘導性ノイズをさらに改善する、電圧降下をさらに改善する、などのいずれかの効果を奏することができる。
　＜第２７の構成例＞
　図８９は、導体層A及びBの第２７の構成例を示している。なお、図８９のAは導体層Aを、図８９のBは導体層Bを示している。図８９のCは、図８９のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図８９における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図８９に示される第２７の構成例は、図８８に示した第２６の構成例の一部を変更した構成を有する。図８９において、図８８と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図８９のAに示される第２７の構成例の導体層Aの主導体部１６５Aaは、図８８に示した第２６の構成例と同様の網目状導体８２１Aaを備える。第２７の構成例の導体層Aの引出し導体部１６５Abは、網目状導体９５１Abと網目状導体９５２Abを備える。網目状導体９５１Abおよび網目状導体９５２Abの形状は、いずれも、X方向の導体幅WXAbおよび間隙幅GXAb並びにY方向の導体幅WYAbおよび間隙幅GYAbからなる。ただし、網目状導体９５２Abは、例えば、プラス電源に接続される配線（Vdd配線）であり、網目状導体９５１Abは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体９５１Abとの間に、それらと異なる繰り返しパタンを任意で含む形状の導体９６１が配置されている。主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５Abの網目状導体９５２Abとの間に、それらと異なる繰り返しパタンを任意で含む形状の導体９６２が配置されている。なお、導体９６１または９６２は、配線レイアウトを効率よく設計するために繰り返しパタンを含む形状であることが望ましいが、繰り返しパタンを含まない形状であってもよい。導体９６１および９６２のパタンは任意の形状を取り得るため、図８９のAの導体９６１および９６２では、特に規定せず、面状で表している。
　図８９のBに示される第２７の構成例の導体層Bの主導体部１６５Baは、図８８に示した第２６の構成例と同様の網目状導体８２２Baを備える。第２７の構成例の導体層Bの引出し導体部１６５Bbは、網目状導体９５３Bbと網目状導体９５４Bbを備える。網目状導体９５３Bbおよび網目状導体９５４Bbの形状は、いずれも、X方向の導体幅WXBbおよび間隙幅GXBb並びにY方向の導体幅WYBbおよび間隙幅GYBbからなる。ただし、網目状導体９５４Bbは、例えば、プラス電源に接続される配線（Vdd配線）であり、網目状導体９５３Bbは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体９５３Bbとの間に、それらと異なる繰り返しパタンを任意で含む形状の導体９６３が配置されている。主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５Bbの網目状導体９５４Bbとの間に、それらと異なる繰り返しパタンを任意で含む形状の導体９６４が配置されている。なお、導体９６３または９６４は、配線レイアウトを効率よく設計するために繰り返しパタンを含む形状であることが望ましいが、繰り返しパタンを含まない形状であってもよい。導体９６３および９６４のパタンは任意の形状を取り得るため、図８９のBの導体９６３および９６４では、特に規定せず、面状で表している。
　導体層Aの導体９６１は、主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５bの網目状導体９５１Abまたは９５３Bbのうちの少なくとも一方と、直接的または例えば導体９６３の少なくとも一部のような導体を介して間接的に、電気的に接続されている。換言すれば、主導体部１６５Aaの網目状導体８２１Aaと、引出し導体部１６５bの網目状導体９５１Abまたは９５３Bbのうちの少なくとも一方とが、導体９６１を介して電気的に接続されている。また、引出し導体部１６５Abの網目状導体９５１Abは、導体層Bの引出し導体部１６５Bbの網目状導体９５３Bbと、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されていてもよい。導体９６１と導体９６３も、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　導体層Bの導体９６４は、主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５bの網目状導体９５２Abまたは９５４Bbのうちの少なくとも一方と、直接的または例えば導体９６２の少なくとも一部のような導体を介して間接的に、電気的に接続されている。換言すれば、主導体部１６５Baの網目状導体８２２Baと、引出し導体部１６５bの網目状導体９５２Abまたは９５４Bbのうちの少なくとも一方とが、導体９６４を介して電気的に接続されている。また、引出し導体部１６５Abの網目状導体９５２Abは、導体層Bの引出し導体部１６５Bbの網目状導体９５４Bbと、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されていてもよい。導体９６２と導体９６４も、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　例えば、上述した図８８の第２６の構成例において、主導体部１６５aおよび引出し導体部１６５bのそれぞれについて、同じ平面位置の導体層Aと導体層Bの極性を見ると、導体層Aの主導体部１６５Aaと導体層Bの主導体部１６５Baは、極性がVss配線とVdd配線とで異なる極性となっており、導体層Aの引出し導体部１６５Abと導体層Bの引出し導体部１６５Bbも、異なる極性となっている。
　これに対して、図８９の第２７の構成例において、主導体部１６５aおよび引出し導体部１６５bのそれぞれについて、同じ平面位置の導体層Aと導体層Bの極性を見ると、導体層Aの主導体部１６５Aaと導体層Bの主導体部１６５Baは、極性がVss配線とVdd配線とで異なる極性となっているが、導体層Aの引出し導体部１６５Abと導体層Bの引出し導体部１６５Bbは、同じ極性となっている。このような極性配置により、上下の導体層Aおよび導体層Bを構成した場合、上下の導体層Aと導体層Bが電気的に接続された引出し導体部１６５bを、パッド（電極）とすることができる。
　第２７の構成例によれば、配線のレイアウト制約を満たす、配線レイアウトの設計の自由度をさらに改善する、誘導性ノイズをさらに改善する、電圧降下をさらに改善する、などのいずれかの効果を奏することができる。
　＜第２８の構成例＞
　図９０は、導体層A及びBの第２８の構成例を示している。なお、図９０のAは導体層Aを、図９０のBは導体層Bを示している。図９０のCは、図９０のAとBにそれぞれ示した導体層A及びBを導体層A側から見た状態を示している。図９０における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図９０に示される第２８の構成例は、図８９に示した第２７の構成例の一部を変更した構成を有する。図９０において、図８９と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略する。
　図９０に示される第２８の構成例は、導体層Aの引出し導体部１６５Abの形状のみが、図８９の第２７の構成例と異なり、その他の点は、図８９の第２７の構成例と共通する。
　具体的には、図８９の第２７の構成例における導体層Aの引出し導体部１６５Abには、X方向の導体幅WXAbおよび間隙幅GXAb並びにY方向の導体幅WYAbおよび間隙幅GYAbの形状からなる網目状導体９５１Abおよび網目状導体９５２Abが形成されていた。
　これに対して、図９０の第２８の構成例における導体層Aの引出し導体部１６５Abには、X方向の導体幅WXAbおよびY方向の導体幅WYAbの形状からなる面状導体９７１Abおよび面状導体９７２Abが形成されている。
　換言すれば、図９０の第２８の構成例では、導体層Aの引出し導体部１６５Abにおいて、図８９の第２７の構成例における網目状導体９５１Abに代えて、面状導体９７１Abが設けられ、網目状導体９５２Abに代えて、面状導体９７２Abが設けられている。
　図８９に示した第２７の構成例は、上下の導体層Aおよび導体層Bの引出し導体部１６５bの形状を同一形状とした例であるが、図９０の第２８の構成例のように、異なる形状としてもよい。
　さらに言えば、図９０の第２８の構成例では、導体層Aの引出し導体部１６５Abの形状を面状としたが、図９１のAに示される導体層Aの引出し導体部１６５Abの網目状導体９７３Abおよび網目状導体９７４Abのように、同じ網目状であっても、図９１のAの導体層Aの網目状導体９７３Abと図９０のBの導体層Bの網目状導体９５３Bbとで遮光構造を成し、図９１のAの導体層Aの網目状導体９７４Abと図９０のBの導体層Bの網目状導体９５４Bbとで遮光構造を成すように構成してもよい。さらに、X方向の導体幅WXAbまたは間隙幅GXAbやY方向の導体幅WYAbまたは間隙幅GYAbを、導体層Bの引出し導体部１６５Bbの網目状導体９５３Bbまたは網目状導体９５４Bbと略同一な大きさの形状としてもよい。
　あるいはまた、図９１のBに示される導体層Aの引出し導体部１６５Abの網目状導体９７５Abおよび網目状導体９７６Abのように、X方向の導体幅WXAbまたは間隙幅GXAbを、図９０のBの導体層Bの引出し導体部１６５Bbの網目状導体９５３Bbまたは網目状導体９５４Bbよりも小さい形状としてもよい。さらに、図９１のBの導体層Aの網目状導体９７５Abと図９０のBの導体層Bの網目状導体９５３Bbとで遮光構造を成し、図９１のBの導体層Aの網目状導体９７６Abと図９０のBの導体層Bの網目状導体９５４Bbとで遮光構造を成すように構成してもよい。加えて、図示は省略するが、導体層Aの引出し導体部１６５AbのY方向の導体幅WYAbまたは間隙幅GYAbを、導体層Bの引出し導体部１６５Bbの網目状導体９５３Bbまたは網目状導体９５４Bbよりも小さい形状としてもよく、導体層Aの引出し導体部１６５AbのX方向の導体幅WXAbまたは間隙幅GXAbや、Y方向の導体幅WYAbまたは間隙幅GYAbを、導体層Bの引出し導体部１６５Bbの網目状導体９５３Bbまたは網目状導体９５４Bbよりも大きい形状としてもよい。
　図９１のAおよびBは、図９０の第２８の構成例における導体層Aのその他の構成例を示している。
　＜第１４乃至第２８の構成例のまとめ＞
　図６５乃至図９０で示した第１４乃至第２８の構成例は、導体層Aおよび導体層Bのいずれも、主導体部１６５aと引出し導体部１６５bの繰り返しパタンが、異なるパタン（形状）で構成される。
　導体層A（第１の導体層）は、面状、直線状、または、網目状の繰り返しパタン（第１の基本パタン）をX方向またはY方向の同一平面上に繰り返し配列した形状の導体を含む主導体部１６５Aa（第１導体部）と、面状、直線状、または、網目状の繰り返しパタン（第４の基本パタン）をX方向またはY方向の同一平面上に繰り返し配列した形状の導体を含む引出し導体部１６５Ab（第４導体部）とを備える。ここで、主導体部１６５Aaの導体の繰り返しパタンと引出し導体部１６５Abの導体の繰り返しパタンは異なる形状であり、主導体部１６５Aaの導体と引出し導体部１６５Abの導体との間には、それらのパタンとパタンの異なる導体があってもよい。
　導体層B（第２の導体層）は、面状、直線状、または、網目状の繰り返しパタン（第２の基本パタン）をX方向またはY方向の同一平面上に繰り返し配列した形状の導体を含む主導体部１６５Ba（第２導体部）と、面状、直線状、または、網目状の繰り返しパタン（第３の基本パタン）をX方向またはY方向の同一平面上に繰り返し配列した形状の導体を含む引出し導体部１６５Bb（第３導体部）とを備える。ここで、主導体部１６５Baの導体の繰り返しパタンと引出し導体部１６５Bbの導体の繰り返しパタンは異なる形状であり、主導体部１６５Baの導体と引出し導体部１６５Bbの導体との間には、それらのパタンとパタンの異なる導体があってもよい。
　上述した各構成例において、例えばGNDやマイナス電源に接続される配線（Vss配線）として説明した導体は、例えばプラス電源に接続される配線（Vdd配線）であってもよく、例えばプラス電源に接続される配線（Vdd配線）として説明した導体は、例えばGNDやマイナス電源に接続される配線（Vss配線）でもよい。
　上述した各構成例において、主導体部１６５Aaの導体のY方向の全長LAaが、引出し導体部１６５Abの導体のY方向の全長LAbよりも長い構成としたが、全長LAaと全長LAbとが同一若しくは略同一、または、全長LAaが全長LAbよりも短い構成であってもよい。
　同様に、主導体部１６５BaのY方向の全長LBaが、引出し導体部１６５BbのY方向の全長LBbよりも長い構成としたが、全長LBaと全長LBbとが同一若しくは略同一、または、全長LBaが全長LBbよりも短い構成であってもよい。
　上述した各構成例において、主導体部１６５Aaおよび主導体部１６５Baの繰り返しパタンの例として、電流がX方向よりもY方向へ流れやすい繰り返しパタンを用いた構成例については、電流がX方向へ流れやすい繰り返しパタン例にしてもよいし、逆に、電流がY方向よりもX方向へ流れやすい繰り返しパタンを用いた構成例については、電流がY方向へ流れやすい繰り返しパタン例にしてもよい。また、電流がX方向およびY方向へ同程度に流れやすい繰り返しパタン例でもよい。
　上述した各構成例において、導体層A（配線層１６５A）の主導体部１６５Aaと、導体層B（配線層１６５B）の主導体部１６５Baの導体のパタンは、第１乃至第１３の構成例で説明したパタンのいずれの構成でもよい。なお、上述した各構成例の一部では、全ての導体周期や全ての導体幅や全ての間隙幅が均等である一例を用いて説明したが、この限りではない。例えば、導体周期や導体幅や間隙幅は、不均等であってもよく、位置によって導体周期や導体幅や間隙幅を変調させた形状であってもよい。また、上述した各構成例の一部では、Vdd配線とVss配線とで、導体周期、導体幅、間隙幅、配線形状、配線位置、または配線本数などが略同一である一例を用いて説明したが、この限りではない。例えば、Vdd配線とVss配線とで、導体周期が異なっていてもよく、導体幅が異なっていてもよく、間隙幅が異なっていてもよく、配線形状が異なっていてもよく、配線位置が異なっていてもよく、配線位置にズレやズラシがあってもよく、配線本数が異なっていてもよい。
＜１０．パッドとの接続構成例＞
　次に、図９２乃至図１０８を参照して、導体層AおよびBとパッドとの関係について説明する。
　図９２は、基板上に形成された導体層Aの全体を示す平面図である。
　導体層A（配線層１６５A）は、上述したように、主導体部１６５Aaと引出し導体部１６５Abとで構成される。
　導体層Aとは別にパッドが設けられる場合、図９２のAに示されるように、引出し導体部１６５Abは、パッド１００１に近い位置に設けられ、主導体部１６５Aaとパッド１００１とを接続する。一方、図９２のBに示されるように、引出し導体部１６５Abがパッド１００１を構成する場合もある。
　主導体部１６５Aaは、基板１０００の主要な領域、例えば、基板中央領域に、引出し導体部１６５Abよりも広い面積で形成され、主導体部１６５Aaの領域内またはその領域面に垂直なZ方向の他層に形成されているMOMSトランジスタやダイオード等の能動素子を遮光する。
　なお、図９２は、導体層Aの配置および形状の一例を示すものであり、導体層Aの配置および形状は、この例に限られない。したがって、主導体部１６５Aa、引出し導体部１６５Ab、および、パッド１００１が形成される基板１０００内の位置および面積は任意であり、主導体部１６５Aaおよび引出し導体部１６５Abの領域内またはその領域面に垂直なZ方向の他層に能動素子が形成されていなくてもよい。引出し導体部１６５Abは、パッド１００１に近い位置に設けられていなくてもよい。また、主導体部１６５Aaに対する引出し導体部１６５Abおよびパッド１００１の配置は、図９２のように、主導体部１６５Aaの四辺のX方向側の辺でなく、Y方向側の辺でもよいし、X方向側およびY方向側の両方の辺でもよい。さらに、パッド１００１の個数も、図９２のように、各辺に２個ではなく、１個または３個以上でもよい。
　図９２は、導体層A（配線層１６５A）の例を示したが、導体層B（配線層１６５B）についても同様である。
　このような構成とすることにより、配線のレイアウト制約を満たす、配線レイアウトの設計の自由度をさらに改善する、誘導性ノイズをさらに改善する、電圧降下をさらに改善する、などのいずれかの効果を奏することができる。
　図９２では、パッド１００１が、例えば、プラス電源に接続される電極（Vdd電極）であるか、GNDやマイナス電源に接続される電極（Vss電極）であるかは特に区別しなかったが、これらを区別した場合のパッド１００１の配置について、以下説明する。
　＜パッドの第４の配置例＞
　図９３は、パッドの第４の配置例を示している。
　図９３のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９３のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９３のCは、図９３のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９３において、パッド１００１ｓは、例えばGNDやマイナス電源（Vss）が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源（Vdd）が供給されるパッド１００１を表す。
　図９３のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、例えば、図８９に示した第２７の構成例のように引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図９３のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺であって、導体層Aにおいてパッド１００１ｓが配置された辺と同じ辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、例えば、図８９に示した第２７の構成例のように引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図９３のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、それらをY方向に交互に配置した交互配置となっている。この場合、図４２乃至図４４を参照して説明したように、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力を効果的に相殺することができるので、誘導性ノイズをさらに改善することができる。ただし、Y方向に対して対称配置ではないため、広範囲にパッド１００１が配置される場合には、つまり、主導体部１６５Aa若しくは１６５Ba、引出し導体部１６５Ab若しくは１６５Bb、または、導体１０１１若しくは１０１２が、パッド１００１の配列方向へ長い場合（図９３ではX方向よりもY方向が長い場合）には、相殺しきれない磁界が存在し、Victim導体ループが大きくなるにつれて蓄積されて誘導起電力が増大して、誘導性ノイズが悪化する場合もあり得る。
　＜パッドの第５の配置例＞
　図９４は、パッドの第５の配置例を示している。
　図９４のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９４のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９４のCは、図９４のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９４において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図９４のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図９４のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺であって、導体層Aにおいてパッド１００１ｓが配置された辺と同じ辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図９４のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。この場合、図９３に示した交互配置と比較して、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力をさらに効果的に相殺することができるので、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第６の配置例＞
　図９５は、パッドの第６の配置例を示している。
　図９５のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９５のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９５のCは、図９５のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９５において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図９５のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図９５のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺であって、導体層Aにおいてパッド１００１ｓが配置された辺と同じ辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図９５のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。さらに、１組を構成する４個のパッド１００１ｓおよびパッド１００１ｄも、Y方向の中心線を基準に片方の２個のパッド１００１をY方向に折り返して配置した鏡面対称配置となっている。このような鏡面配置の２段構成とした場合、図９４に示した１段構成の鏡面配置と比較して、残存磁界の蓄積される範囲が狭いので、誘導起電力がさらに効果的に相殺され、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第７の配置例＞
　図９６は、パッドの第７の配置例を示している。
　図９６のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９６のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９６のCは、図９６のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９６において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図９６のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図９６のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図９６のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、それらをY方向に交互に配置された交互配置となっている。この場合、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力を効果的に相殺することができるので、誘導性ノイズをさらに改善することができる。ただし、Y方向に対して対称配置ではないため、広範囲にパッド１００１が配置される場合には、つまり、主導体部１６５Aa若しくは１６５Ba、引出し導体部１６５Ab若しくは１６５Bb、または、導体１０１１若しくは１０１２が、パッド１００１の配列方向へ長い場合（図９６ではX方向よりもY方向が長い場合）には、相殺しきれない磁界が存在し、Victim導体ループが大きくなるにつれて蓄積されて誘導起電力が増大して、誘導性ノイズが悪化する場合もあり得る。
　＜パッドの第８の配置例＞
　図９７は、パッドの第８の配置例を示している。
　図９７のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９７のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９７のCは、図９７のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９７において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図９７のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図９７のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図９７のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。この場合、図９６に示した交互配置と比較して、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力をさらに効果的に相殺することができるので、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第９の配置例＞
　図９８は、パッドの第９の配置例を示している。
　図９８のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９８のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９８のCは、図９８のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９８において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図９８のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図９８のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図９８のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。さらに、１組を構成する４個のパッド１００１ｓおよびパッド１００１ｄも、Y方向の中心線を基準に片方の２個のパッド１００１をY方向に折り返して配置した鏡面対称配置となっている。このような鏡面配置の２段構成とした場合、図９７に示した１段構成の鏡面配置と比較して、残存磁界の蓄積される範囲が狭いので、誘導起電力がさらに効果的に相殺され、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第１０の配置例＞
　図９９は、パッドの第１０の配置例を示している。
　図９９のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図９９のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図９９のCは、図９９のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図９９において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図９９のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、１つのパッド１００１ｓが接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図９９のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、１つのパッド１００１ｄが接続されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図９９のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、それらをY方向に交互に配置した交互配置となっている。この場合、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力を効果的に相殺することができるので、誘導性ノイズをさらに改善することができる。ただし、Y方向に対して対称配置ではないため、広範囲にパッド１００１が配置される場合には、つまり、主導体部１６５Aa若しくは１６５Ba、引出し導体部１６５Ab若しくは１６５Bb、または、導体１０１１若しくは１０１２が、パッド１００１の配列方向へ長い場合（図９９ではX方向よりもY方向が長い場合）には、相殺しきれない磁界が存在し、Victim導体ループが大きくなるにつれて蓄積されて誘導起電力が増大して、誘導性ノイズが悪化する場合もあり得る。
　＜パッドの第１１の配置例＞
　図１００は、パッドの第１１の配置例を示している。
　図１００のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１００のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１００のCは、図１００のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１００において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１００のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、１つのパッド１００１ｓが接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図１００のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、１つのパッド１００１ｄが接続されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図１００のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。この場合、図９９に示した交互配置と比較して、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力をさらに効果的に相殺することができるので、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第１２の配置例＞
　図１０１は、パッドの第１２の配置例を示している。
　図１０１のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０１のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０１のCは、図１０１のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０１において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０１のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、１つのパッド１００１ｓが接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図１０１のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、１つのパッド１００１ｄが接続されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図１０１のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。さらに、１組を構成する４個のパッド１００１ｓおよびパッド１００１ｄも、Y方向の中心線を基準に片方の２個のパッド１００１をY方向に折り返して配置した鏡面対称配置となっている。このような鏡面配置の２段構成とした場合、図１００に示した１段構成の鏡面配置と比較して、残存磁界の蓄積される範囲が狭いので、誘導起電力がさらに効果的に相殺され、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第１３の配置例＞
　図１０２は、パッドの第１３の配置例を示している。
　図１０２のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０２のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０２のCは、図１０２のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０２において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０２のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１が接続されている。また、複数の引出し導体部１６５Abの一部には、導体１０１１を介して、１つのパッド１００１ｓが接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図１０２のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２が接続されている。また、複数の引出し導体部１６５Bbの一部には、導体１０１２を介して、１つのパッド１００１ｄが配置されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図１０２のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、それらをY方向に交互に配置した交互配置となっている。この場合、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力を効果的に相殺することができるので、誘導性ノイズをさらに改善することができる。ただし、Y方向に対して対称配置ではないため、広範囲にパッド１００１が配置される場合には、つまり、主導体部１６５Aa若しくは１６５Ba、引出し導体部１６５Ab若しくは１６５Bb、または、導体１０１１若しくは１０１２が、パッド１００１の配列方向へ長い場合（図１０２ではX方向よりもY方向が長い場合）には、相殺しきれない磁界が存在し、Victim導体ループが大きくなるにつれて蓄積されて誘導起電力が増大して、誘導性ノイズが悪化する場合もあり得る。
　＜パッドの第１４の配置例＞
　図１０３は、パッドの第１４の配置例を示している。
　図１０３のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０３のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０３のCは、図１０３のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０３において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０３のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１が接続されている。また、複数の引出し導体部１６５Abの一部には、導体１０１１を介して、１つのパッド１００１ｓが接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図１０３のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２が接続されている。また、複数の引出し導体部１６５Bbの一部には、導体１０１２を介して、１つのパッド１００１ｄが配置されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図１０３のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。この場合、図１０２に示した交互配置と比較して、導体層A及びBのそれぞれから生じる磁界とそれに基づく誘導起電力をさらに効果的に相殺することができるので、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　＜パッドの第１５の配置例＞
　図１０４は、パッドの第１５の配置例を示している。
　図１０４のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０４のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０４のCは、図１０４のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０４において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０４のAに示されるように、矩形形状の主導体部１６５Aaの所定の一辺に、複数の引出し導体部１６５Abが接続され、各引出し導体部１６５Abの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１１が接続されている。また、複数の引出し導体部１６５Abの一部には、導体１０１１を介して、１つのパッド１００１ｓが接続されている。導体１０１１は省略されてもよいし、あってもよい。また、導体１０１１は、主導体部１６５Aaと引出し導体部１６５Abとの間にあってもよい。
　図１０４のBに示されるように、矩形形状の主導体部１６５Baの所定の一辺に、複数の引出し導体部１６５Bbが接続され、各引出し導体部１６５Bbの外周部に、所定の繰り返しパタンを任意で含む形状の導体１０１２が接続されている。また、複数の引出し導体部１６５Bbの一部には、導体１０１２を介して、１つのパッド１００１ｄが配置されている。導体１０１２は省略されてもよいし、あってもよい。また、導体１０１２は、主導体部１６５Baと引出し導体部１６５Bbとの間にあってもよい。
　図１０４のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、Y方向に連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。さらに、１組を構成する４個のパッド１００１ｓおよびパッド１００１ｄも、Y方向の中心線を基準に片方の２個のパッド１００１をY方向に折り返して配置した鏡面対称配置となっている。このような鏡面配置の２段構成とした場合、図１０３に示した１段構成の鏡面配置と比較して、残存磁界の蓄積される範囲が狭いので、誘導起電力がさらに効果的に相殺され、パッド以外のレイアウト次第では誘導性ノイズをさらに改善することができる。
　図９３乃至図１０４を参照して説明したパッドの配置例では、導体層AおよびBの主導体部１６５aの所定の一辺に接続されるパッド総数が８個であって、Y方向に連続する８個のパッド１００１の配列を、交互配置、１段構成の鏡面配置、および、２段構成の鏡面配置とした例を説明したが、８個以外のパッド総数で、交互配置、１段構成の鏡面配置、および、２段構成の鏡面配置としてもよい。交互配置または鏡面配置とする１組のパッド数も、上述した２個や４個に限らず、任意である。
　また、１つの引出し導体部１６５bに接続されるパッドの個数も、図９３乃至図１０４に示した１個または２個の例に限らず、３個以上でもよい。
　さらに、図９３乃至図１０４では、簡単のため、矩形形状の導体層AおよびBの主導体部１６５aの所定の一辺のみ複数のパッド１００１が接続される例を示したが、図９３乃至図１０４に示した辺以外の一辺でもよいし、任意の二辺、三辺、または、四辺でもよい。
　パッド総数が８の場合を例に説明したが、この限りではない。パッド数を増やしてもよく、パッド数を減らしてもよい。
　パッド配置例として示した各構成要素は、その一部または全部が省略されていてもよく、その一部または全部が変化していてもよく、その一部または全部が変更されていてもよく、その一部または全部が他の構成要素で置き換えられていてもよく、その一部または全部に他の構成要素が追加されていてもよい。また、パッド配置例として示した各構成要素はその一部または全部が複数に分割されていてもよく、その一部または全部が複数に分離されていてもよく、分割または分離された複数の構成要素の少なくとも一部で機能や特徴を異ならせていてもよい。さらに、パッド配置例として示した各構成要素の少なくとも一部を任意に組み合わせて、異なるパッド配置としてもよい。さらに、パッド配置例として示した各構成要素の少なくとも一部を移動させて、異なるパッド配置としてもよい。さらに、パッド配置例として示した各構成要素の少なくとも一部の組み合わせに結合要素や中継要素を加えて、異なるパッド配置としてもよい。さらに、パッド配置例として示した各構成要素の少なくとも一部の組み合わせに切り替え要素や切り替え機能を加えて、異なるパッド配置としてもよい。
　＜パッドの第１６の配置例＞
　次に、図１０５乃至図１０８を参照して、導体層AおよびBの矩形形状の主導体部１６５aの隣接する二辺に複数のパッド１００１を配置する場合の直交パッド配置例について説明する。
　図１０５は、パッドの第１６の配置例を示している。
　図１０５のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０５のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０５のCは、図１０５のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０５において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０５のAに示されるように、矩形形状の主導体部１６５Aaの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図１０５のBに示されるように、矩形形状の主導体部１６５Baの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図１０５のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、矩形形状の主導体部１６５aの隣接する二辺に、パッド１００１ｓおよびパッド１００１ｄが交互に配置された交互配置となっている。また、交互に配置された二辺のパッド１００１ｓおよびパッド１００１ｄのうち、各辺の端部のパッド１００１の極性は、いずれも、GNDやマイナス電源に接続されるパッド１００１ｓとなっている。このように、パッド１００１ｓおよびパッド１００１ｄを交互に配置した二辺の複数のパッド１００１のうち、基板１０００の角部に最も近い端部のパッド１００１の極性を同相とし、かつ、ESD（electrostatic discharge）耐性が高い方の極性であるパッド１００１ｓとすることにより、ESD耐性を高めることができる。
　なお、ESD耐性を考慮すると、パッド１００１ｓおよびパッド１００１ｄを交互に配置した二辺の端部のパッド１００１の極性を、例えばGNDやマイナス電源に接続されるパッド１００１ｓとすることが好ましいが、例えばプラス電源に接続されるパッド１００１ｄとしてもよい。
　＜パッドの第１７の配置例＞
　図１０６は、パッドの第１７の配置例を示している。
　図１０６のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０６のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０６のCは、図１０６のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０６において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０６のAに示されるように、矩形形状の主導体部１６５Aaの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図１０６のBに示されるように、矩形形状の主導体部１６５Baの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図１０６のCに示されるように、導体層AとBが積層された状態では、図９５のCに示したパッド配置例と同様に、連続する４個のパッド１００１ｓおよびパッド１００１ｄを１組として、１組のパッド１００１をY方向に折り返して順次配置した鏡面対称配置となっている。また、鏡面対称に配置された二辺のパッド１００１ｓおよびパッド１００１ｄのうち、各辺の端部のパッド１００１の極性は、いずれも、GNDやマイナスに接続されるパッド１００１ｓとなっている。このように、パッド１００１ｓおよびパッド１００１ｄを鏡面対称に配置した二辺の複数のパッド１００１のうち、基板１０００の角部に最も近い端部のパッド１００１の極性を同相とし、かつ、ESD耐性が高い方の極性であるパッド１００１ｓとすることにより、ESD耐性を高めることができる。また、鏡面対称に配置することにより、Vss配線とVdd配線とでインピーダンス差が小さく、電流差が小さくなるので、図１０５の第１６の配置例よりもさらに、誘導性ノイズを改善することができる。
　なお、ESD耐性を考慮すると、パッド１００１ｓおよびパッド１００１ｄを鏡面対称に配置した二辺の端部のパッド１００１の極性を、例えばGNDやマイナス電源に接続されるパッド１００１ｓとすることが好ましいが、例えばプラス電源に接続されるパッド１００１ｄとしてもよい。
　＜パッドの第１８の配置例＞
　図１０７は、パッドの第１８の配置例を示している。
　図１０７のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０７のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０７のCは、図１０７のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０７において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０７のAに示されるように、矩形形状の主導体部１６５Aaの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図１０７のBに示されるように、矩形形状の主導体部１６５Baの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図１０７のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、図１０５に示したパッド配置例と同様に、パッド１００１ｓおよびパッド１００１ｄが交互に配置された交互配置となっている。ただし、二辺に配置されたパッド１００１ｓおよびパッド１００１ｄのうち、各辺の端部のパッド１００１の極性がパッド１００１ｓとパッド１００１ｄの逆相となっている点が、図１０５に示したパッド配置例と異なる。このように、パッド１００１ｓおよびパッド１００１ｄを交互に配置した二辺の複数のパッド１００１のうち、基板１０００の角部に最も近い端部のパッド１００１の極性を逆相とすることにより、Vss配線とVdd配線とのインピーダンス差をさらに小さくすることができ、電流差がさらに小さくなるので、図１０６の第１７の配置例よりもさらに、誘導性ノイズを改善することができる。
　＜パッドの第１９の配置例＞
　図１０８は、パッドの第１９の配置例を示している。
　図１０８のAは、導体層A（配線層１６５A）と、それに接続されるパッド１００１ｓの配置例を示す平面図である。
　図１０８のBは、導体層B（配線層１６５B）と、それに接続されるパッド１００１ｄの配置例を示す平面図である。
　図１０８のCは、図１０８のAとBにそれぞれ示した導体層AおよびBと、パッド１００１ｓおよびパッド１００１ｄを積層した状態の平面図である。
　図１０８において、パッド１００１ｓは、例えばGNDやマイナス電源が供給されるパッド１００１を表し、パッド１００１ｄは、例えばプラス電源が供給されるパッド１００１を表す。
　図１０８のAに示されるように、矩形形状の主導体部１６５Aaの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１１を介して、複数のパッド１００１ｓが所定の間隔で接続されている。各パッド１００１ｓは、引出し導体部１６５Abで構成してもよいし、導体１０１１が引出し導体部１６５Abで構成されてもよい。また、パッド１００１ｓが引出し導体部１６５Abである場合、導体１０１１は省略されてもよいし、あってもよい。
　図１０８のBに示されるように、矩形形状の主導体部１６５Baの隣接する二辺に、所定の繰り返しパタンを任意で含む形状の導体１０１２を介して、複数のパッド１００１ｄが所定の間隔で接続されている。各パッド１００１ｄは、引出し導体部１６５Bbで構成してもよいし、導体１０１２が引出し導体部１６５Bbで構成されてもよい。また、パッド１００１ｄが引出し導体部１６５Bbである場合、導体１０１２は省略されてもよいし、あってもよい。
　図１０８のCに示されるように、導体層AとBが積層された状態では、パッド１００１ｓおよびパッド１００１ｄの配置は、図１０６に示したパッド配置例と同様に、パッド１００１ｓおよびパッド１００１ｄが鏡面対称配置となっている。ただし、二辺に配置されたパッド１００１ｓおよびパッド１００１ｄのうち、各辺の端部のパッド１００１の極性がパッド１００１ｓとパッド１００１ｄの逆相となっている点が、図１０６に示したパッド配置例と異なる。このように、パッド１００１ｓおよびパッド１００１ｄを鏡面対称に配置した二辺の複数のパッド１００１のうち、基板１０００の角部に最も近い端部のパッド１００１の極性を逆相とすることにより、Vss配線とVdd配線とのインピーダンス差をさらに小さくすることができ、電流差がさらに小さくなるので、図１０６の第１７の配置例よりもさらに、誘導性ノイズを改善することができる。
　図１０５乃至図１０８を参照して説明したパッドの第１６乃至第１９の配置例では、矩形形状の主導体部１６５aの隣接する二辺に、導体１０１１または１０１２を介して、複数のパッド１００１が所定の間隔で配置された例について説明したが、パッド１００１が配置される辺は、二辺に限らず、三辺または四辺でもよい。
　また、図１０５乃至図１０８を参照して説明したパッドの第１６乃至第１９の配置例では、一辺に配置されるパッド１００１の形態として、図９３の交互配置と、図９５の２段構成の鏡面配置を採用した例を示したが、図９４の１段構成の鏡面配置を採用し、かつ、角部に最も近い端部のパッド１００１の極性を同相または逆相とする形態でもよい。
　さらに、図１０５乃至図１０８を参照して説明したパッドの第１６乃至第１９の配置例は、引出し導体部１６５bが省略された形態であるが、図９６乃至図１０４のように、矩形形状の主導体部１６５Aaの辺に引出し導体部１６５bを備えた構成に対して、図９３の交互配置、図９４の１段構成の鏡面配置、または、図９５の２段構成の鏡面配置を採用し、かつ、角部に最も近い端部のパッド１００１の極性を同相または逆相とする形態でもよい。
　なお、引出し導体部１６５Abおよび１６５Bb、並びに、導体１０１１および１０１２は、例えば、GNDまたはマイナス電源が、パッド１００１ｓから主導体部１６５Aaへ供給され、逆極性のプラス電源が、パッド１００１ｄから主導体部１６５Baへ供給されるように構成することが望ましいが、その限りではない。換言すれば、引出し導体部１６５Abおよび１６５Bb、並びに、導体１０１１および１０１２は、パッド１００１から供給される、例えばGNDまたはマイナス電源と逆極性のプラス電源とが完全短絡しないように構成することが望ましいが、その限りではない。なお、図９２乃至図１０８の少なくとも一部では、複数のパッド１００１ｓを配置する例、複数のパッド１００１ｄを配置する例、複数の導体１０１１を配置する例、複数の導体１０１２を配置する例、複数の引出し導体部１６５Abを配置する例、複数の引出し導体部１６５Bbを配置する例、などを示したが、それぞれの図において、全てのパッド１００１ｓが同一であってもよいし、全てのパッド１００１ｓが同一ではなくてもよいし、全てのパッド１００１ｄが同一であってもよいし、全てのパッド１００１ｄが同一ではなくてもよいし、全ての導体１０１１が同一であってもよいし、全ての導体１０１１が同一ではなくてもよいし、全ての導体１０１２が同一であってもよいし、全ての導体１０１２が同一ではなくてもよいし、全ての引出し導体部１６５Abが同一であってもよいし、全ての引出し導体部１６５Abが同一ではなくてもよいし、全ての引出し導体部１６５Bbが同一であってもよいし、全ての引出し導体部１６５Bbが同一ではなくてもよい。なお、基板１０００において主導体部１６５aへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の隣接する二辺において主導体部１６５aへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の対向する二辺において主導体部１６５aへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の一辺において主導体部１６５aへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の隣接する二辺において少なくとも２つの引出し導体部１６５bへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の対向する二辺において少なくとも２つの引出し導体部１６５bへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の一辺において少なくとも１つの引出し導体部１６５bへ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の隣接する二辺において少なくとも２組の導体１０１１および１０１２へ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の対向する二辺において少なくとも２組の導体１０１１および１０１２へ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、基板１０００の所定の一辺において少なくとも１組の導体１０１１および１０１２へ直接的または間接的に接続されるパッド１００１ｓの総数とパッド１００１ｄの総数とが同数または略同数であること、のうちの少なくとも何れかを満たすことが望ましいが、その限りではない。例えば、上記のパッド１００１ｓの総数とパッド１００１ｄの総数とが同数ではなくてもよいし、上記のパッド１００１ｓの総数とパッド１００１ｄの総数とが略同数ではなくてもよい。
　＜Victim導体ループとAggressor導体ループの基板配置例＞
　図１０９は、Victim導体ループとAggressor導体ループの基板配置例を示している。
　図１０９のAは、上述してきたVictim導体ループとAggressor導体ループの基板配置例を模式的に示した断面図である。
　上述した各構成例においては、図１０９のAに示されるように、Victim導体ループ１１０１が第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bが第２の半導体基板１０２に含まれ、かつ、第１の半導体基板１０１と第２の半導体基板１０２が積層された構造について説明した。
　しかしながら、第１の半導体基板１０１と第２の半導体基板１０２とを積層せず、図１０９のBのように、第１の半導体基板１０１と第２の半導体基板１０２が隣接して配置された構造、または、図１０９のCのように、第１の半導体基板１０１と第２の半導体基板１０２が所定の間隔を開けて、同一平面に配置された構造でもよい。
　さらに、Victim導体ループとAggressor導体ループの基板配置は、図１１０のA乃至Iに示されるような各種の配置構成を採用することができる。
　図１１０のAは、Victim導体ループ１１０１が第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bが第２の半導体基板１０２に含まれて、かつ、第１の半導体基板１０１と第２の半導体基板１０２の間に、第３の半導体基板１０３が挿入されて、第１の半導体基板１０１乃至第３の半導体基板１０３が積層された構造を示している。
　図１１０のBは、Victim導体ループ１１０１が第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Aが第２の半導体基板１０２に含まれ、Aggressor導体ループ１１０２Bが第３の半導体基板１０３に含まれて、かつ、第１の半導体基板１０１乃至第３の半導体基板１０３が、その順で積層された構造を示している。
　図１１０のCは、Victim導体ループ１１０１が第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bが第２の半導体基板１０２に含まれて、かつ、第１の半導体基板１０１と第２の半導体基板１０２の間に、支持基板１０４が挿入されて、第１の半導体基板１０１、支持基板１０４、および第２の半導体基板１０２が、その順で積層された構造を示している。支持基板１０４は省略され、第１の半導体基板１０１と第２の半導体基板１０２が所定の間隙を開けて配置されてもよい。
　図１１０のDは、Victim導体ループ１１０１が第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bが第２の半導体基板１０２に含まれて、かつ、第１の半導体基板１０１と第２の半導体基板１０２が、支持基板１０４上に載置されて、所定の間隔を開けて同一平面に配置された構造を示している。支持基板１０４は省略され、別の箇所で第１の半導体基板１０１と第２の半導体基板１０２が同一平面に配置されるように支持されてもよい。
　図１１０のEは、Victim導体ループ１１０１およびAggressor導体ループ１１０２Aが第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Bが第２の半導体基板１０２に含まれて、かつ、第１の半導体基板１０１と第２の半導体基板１０２が積層された構造を示している。ここで、第１の半導体基板１０１内のVictim導体ループ１１０１が形成されたXY平面上の領域は、第２の半導体基板１０２内のAggressor導体ループ１１０２Aおよび１１０２Bが形成されたXY平面上の領域と、少なくとも一部で重なっている。
　図１１０のFは、Victim導体ループ１１０１が第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bが第２の半導体基板１０２に含まれて、かつ、第１の半導体基板１０１と第２の半導体基板１０２が積層された構造を示している。ここで、第１の半導体基板１０１内のVictim導体ループ１１０１が形成されたXY平面上の領域は、第２の半導体基板１０２内のAggressor導体ループ１１０２Aおよび１１０２Bが形成されたXY平面上の領域と完全に異なる領域でもよいし、一部が重なる領域でもよい。
　図１１０のGは、Victim導体ループ１１０１およびAggressor導体ループ１１０２Aが第１の半導体基板１０１に含まれ、Aggressor導体ループ１１０２Bが第２の半導体基板１０２に含まれて、かつ、第１の半導体基板１０１と第２の半導体基板１０２が積層された構造を示している。ここで、第１の半導体基板１０１内のVictim導体ループ１１０１が形成されたXY平面上の領域は、Aggressor導体ループ１１０２Aおよび１１０２Bが形成されたXY平面上の領域と異なる領域となっている。
　図１１０のHは、Victim導体ループ１１０１と、Aggressor導体ループ１１０２Aおよび１１０２Bとが、１枚の半導体基板１０５に含まれた構造を示している。ただし、１枚の半導体基板１０５内で、Victim導体ループ１１０１が形成されたXY平面上の領域は、Aggressor導体ループ１１０２Aおよび１１０２Bが形成されたXY平面上の領域と、少なくとも一部で重なっている。
　図１１０のIは、Victim導体ループ１１０１と、Aggressor導体ループ１１０２Aおよび１１０２Bとが、１枚の半導体基板１０５に含まれた構造を示している。ただし、１枚の半導体基板１０５内で、Victim導体ループ１１０１が形成されたXY平面上の領域は、Aggressor導体ループ１１０２Aおよび１１０２Bが形成されたXY平面上の領域と異なる領域となっている。
　図１１０のA乃至Iに示した各基板の積層順を反対にして、Victim導体ループ１１０１と、Aggressor導体ループ１１０２Aおよび１１０２Bの位置を上下逆にしてもよい。
　以上のように、Victim導体ループ１１０１と、Aggressor導体ループ１１０２Aおよび１１０２Bが含まれる半導体基板の枚数、配置、支持基板の有無は、各種の構造をとり得る。
　Victim導体ループのループ面を通過する磁束を発生させるAggressor導体ループは、Victim導体ループと重畳していてもよいし、重畳していなくてもよい。さらに、Aggressor導体ループは、Victim導体ループが形成される半導体基板に積層された複数の半導体基板に形成されるようにしてもよいし、Victim導体ループと同一の半導体基板に形成されるようにしてもよい。
　さらに、Aggressor導体ループは、半導体基板ではなく、例えばプリント基板、フレキシブルプリント基板、インターポーザ基板、パッケージ基板、無機基板、または、有機基板など、様々な基板が考えられるが、導体を含むまたは導体を形成できる何かしらの基板であればよく、半導体基板が封止されたパッケージ等の半導体基板以外の回路に存在してもよい。一般的に、Victim導体ループに対するAggressor導体ループの距離は、Aggressor導体ループが半導体基板に形成された場合、Aggressor導体ループがパッケージに形成された場合、Aggressor導体ループがプリント基板に形成された場合の順に短くなる。Victim導体ループに生じ得る誘導性ノイズや容量性ノイズは、Victim導体ループに対するAggressor導体ループの距離が短いほど増大し易くなるので、本技術は、Victim導体ループに対するAggressor導体ループの距離が短いほど効果を奏することができる。さらに、基板のみに限定されず、ボンディングワイヤやリード線やアンテナ線や電力線やGND線や同軸線やダミー線や板金などのような、導線や導板に代表される導体自体に対しても、本技術を適用することができる。
　次に、図１１１に示されるように、半導体基板１１２１、パッケージ基板１１２２、および、プリント基板１１２３の３種類の基板が積層された構造において、Victim導体ループの少なくとも一部である導体１１０１（以下、Victim導体ループ１１０１と称する。）と、Aggressor導体ループの少なくとも一部である導体１１０２Aおよび１１０２B（以下、Aggressor導体ループ１１０２Aおよび１１０２Bと称する。）が配置される配置例について説明する。なお、図示は省略するが、上述したVictim導体ループまたはAggressor導体ループは、半導体基板１１２１、パッケージ基板１１２２、および、プリント基板１１２３、のうちの２つ以上の基板に配置される導体を少なくとも含んで構成される場合もある。半導体基板１１２１は、パッケージ基板、インターポーザ基板、プリント基板、フレキシブルプリント基板、無機基板、有機基板、導体を含む基板、または、導体を形成できる基板、の何れかに置き換え可能である。また、パッケージ基板１１２２は、半導体基板、インターポーザ基板、プリント基板、フレキシブルプリント基板、無機基板、有機基板、導体を含む基板、または、導体を形成できる基板、の何れかに置き換え可能である。さらに、プリント基板１１２３は、半導体基板、パッケージ基板、インターポーザ基板、フレキシブルプリント基板、無機基板、有機基板、導体を含む基板、または、導体を形成できる基板、の何れかに置き換え可能である。
　図１１２のA乃至Rは、図１１１に示した３種類の基板が積層された積層構造におけるVictim導体ループとAggressor導体ループの配置例を示している。
　図１１２のAは、Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bの全てが、半導体基板１１２１に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないパッケージ基板１１２２およびプリント基板１１２３は、省略されてもよい。
　図１１２のBは、Victim導体ループ１１０１とAggressor導体ループ１１０２Aが、半導体基板１１２１に含まれ、Aggressor導体ループ１１０２Bが、パッケージ基板１１２２に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないプリント基板１１２３は、省略されてもよい。
　図１１２のCは、Victim導体ループ１１０１とAggressor導体ループ１１０２Aが、半導体基板１１２１に含まれ、Aggressor導体ループ１１０２Bが、プリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないパッケージ基板１１２２は、省略されてもよい。
　図１１２のDは、Victim導体ループ１１０１が半導体基板１１２１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bがパッケージ基板１１２２に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないプリント基板１１２３は、省略されてもよい。
　図１１２のEは、Victim導体ループ１１０１が半導体基板１１２１に含まれ、Aggressor導体ループ１１０２Aがパッケージ基板１１２２に含まれ、Aggressor導体ループ１１０２Bがプリント基板１１２３に含まれた積層構造の模式図を示している。
　図１１２のFは、Victim導体ループ１１０１が半導体基板１１２１に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bがプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないパッケージ基板１１２２は、省略されてもよい。
　図１１２のGは、Aggressor導体ループ１１０２Aおよび１１０２Bが半導体基板１１２１に含まれ、Victim導体ループ１１０１がパッケージ基板１１２２に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないプリント基板１１２３は、省略されてもよい。
　図１１２のHは、Aggressor導体ループ１１０２Aが半導体基板１１２１に含まれ、Aggressor導体ループ１１０２BおよびVictim導体ループ１１０１がパッケージ基板１１２２に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないプリント基板１１２３は、省略されてもよい。
　図１１２のIは、Aggressor導体ループ１１０２Aが半導体基板１１２１に含まれ、Victim導体ループ１１０１がパッケージ基板１１２２に含まれ、Aggressor導体ループ１１０２Bがプリント基板１１２３に含まれた積層構造の模式図を示している。
　図１１２のJは、Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bの全てが、パッケージ基板１１２２に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されない半導体基板１１２１およびプリント基板１１２３は、省略されてもよい。
　図１１２のKは、Victim導体ループ１１０１とAggressor導体ループ１１０２Aが、パッケージ基板１１２２に含まれ、Aggressor導体ループ１１０２Bがプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されない半導体基板１１２１は、省略されてもよい。
　図１１２のLは、Victim導体ループ１１０１がパッケージ基板１１２２に含まれ、Aggressor導体ループ１１０２Aおよび１１０２Bがプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されない半導体基板１１２１は、省略されてもよい。
　図１１２のMは、Aggressor導体ループ１１０２Aおよび１１０２Bが半導体基板１１２１に含まれ、Victim導体ループ１１０１がプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないパッケージ基板１１２２は、省略されてもよい。
　図１１２のNは、Aggressor導体ループ１１０２Aが半導体基板１１２１に含まれ、Aggressor導体ループ１１０２Bがパッケージ基板１１２２に含まれ、Victim導体ループ１１０１がプリント基板１１２３に含まれた積層構造の模式図を示している。
　図１１２のOは、Aggressor導体ループ１１０２Aが半導体基板１１２１に含まれ、Aggressor導体ループ１１０２BおよびVictim導体ループ１１０１がプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されないパッケージ基板１１２２は、省略されてもよい。
　図１１２のPは、Aggressor導体ループ１１０２Aおよび１１０２Bがパッケージ基板１１２２に含まれ、Victim導体ループ１１０１がプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されない半導体基板１１２１は、省略されてもよい。
　図１１２のQは、Aggressor導体ループ１１０２Aがパッケージ基板１１２２に含まれ、Aggressor導体ループ１１０２BおよびVictim導体ループ１１０１がプリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されない半導体基板１１２１は、省略されてもよい。
　図１１２のRは、Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bの全てが、プリント基板１１２３に含まれた積層構造の模式図を示している。Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bのいずれも形成されない半導体基板１１２１およびパッケージ基板１１２２は、省略されてもよい。
　図１１２のA乃至Rに示した各基板の積層順を反対にして、Victim導体ループ１１０１、Aggressor導体ループ１１０２A、または、Aggressor導体ループ１１０２Bの位置を上下逆にしてもよい。
　以上のように、Victim導体ループ１１０１とAggressor導体ループ１１０２Aおよび１１０２Bは、半導体基板１１２１、パッケージ基板１１２２、プリント基板１１２３の任意の領域に形成することができる。
　＜固体撮像装置１００を成す第１の半導体基板１０１と第２の半導体基板１０２とのパッケージ積層例＞
　図１１３は、固体撮像装置１００を成す第１の半導体基板１０１と第２の半導体基板１０２とのパッケージ積層例を示す図である。
　第１の半導体基板１０１と第２の半導体基板１０２は、パッケージとして、互いにどのように積層されていてもよい。
　例えば、図１１３のAに示されるように、第１の半導体基板１０１と第２の半導体基板１０２をそれぞれ個別に封止材を用いて封止し、その結果得られるパッケージ６０１とパッケージ６０２とを積層してもよい。
　また、図１１３のBまたはCに示されるように、第１の半導体基板１０１と第２の半導体基板１０２を積層した状態で封止材により封止し、パッケージ６０３を生成してもよい。この場合、ボンディングワイヤ６０４は、図１１３のBに示されるように、第２の半導体基板１０２に接続してもよいし、図１１３のCに示されるように、第１の半導体基板１０１に接続してもよい。
　また、パッケージとしては、どのような形態であってもよい。例えば、CSP（Chip Size Package）やWL-CSP（Wafer Level Chip Size Package）であってもよく、パッケージでインターポーザ基板や再配線層が用いられていてもよい。また、パッケージがないどのような形態であってもよい。例えば、COB（Chip On Board）として半導体基板が実装されていてもよい。例えば、BGA（Ball Grid Array）、COB（Chip On Board）、COT（Chip On Tape）、CSP（Chip Size Package／Chip Scale Package）、DIMM（Dual In-line Memory Module）、DIP（Dual In-line Package）、FBGA（Fine-pitch Ball Grid Array）、FLGA（Fine-pitch Land Grid Array）、FQFP（Fine-pitch Quad Flat Package）、HSIP（Single In-line Package with Heatsink）、LCC（Leadless Chip Carrier）、LFLGA（Low profile Fine pitch Land Grid Array）、LGA（Land Grid Array）、LQFP（Low-profile Quad Flat Package）、MC-FBGA（Multi-Chip Fine-pitch Ball Grid Array）、MCM（Multi-Chip Module）、MCP（Multi-Chip Package）、M-CSP（Molded Chip Size Package）、MFP（Mini Flat Package）、MQFP（Metric Quad Flat Package）、MQUAD（Metal Quad）、MSOP（Micro Small Outline Package）、PGA（Pin Grid Array）、PLCC（Plastic Leaded Chip Carrie）、PLCC（Plastic Leadless Chip Carrie）、QFI（Quad Flat I-leaded Package）、QFJ（Quad Flat J-leaded Package）、QFN（Quad Flat non-leaded Package）、QFP（Quad Flat Package）、QTCP（Quad Tape Carrier Package）、QUIP（Quad In-line Package）、SDIP（Shrink Dual In-line Package）、SIMM（Single In-line Memory Module）、SIP（Single In-line Package）、S-MCP（Stacked Multi Chip Package）、SNB（Small Outline Non-leaded Board）、SOI（Small Outline I-leaded Package）、SOJ（Small Outline J-leaded Package）、SON（Small Outline Non-leaded Package）、SOP（Small Outline Package）、SSIP（Shrink Single In-line Package）、SSOP（Shrink Small Outline Package）、SZIP（Shrink Zigzag In-line Package）、TAB（Tape-Automated Bonding）、TCP（Tape Carrier Package）、TQFP（Thin Quad Flat Package）、TSOP（Thin Small Outline Package）、TSSOP（Thin Shrink Small Outline Package）、UCSP（Ultra Chip Scale Package）、UTSOP（Ultra Thin Small Outline Package）、VSO（Very Short Pitch Small Outline Package）、VSOP（Very Small Outline Packag）、WL-CSP（Wafer Level Chip Size Package）、ZIP（Zigzag In-line Package）、μMCP（Micro Multi-Chip Package）、の何れの形態であってもよい。
　本技術は、例えば、CCD(Charge-Coupled Device)イメージセンサ、CCDセンサ、CMOSセンサ、MOSセンサ、IR(Infrared)センサ、UV(Ultraviolet)センサ、ToF(Time of Flight)センサ、測距センサのような何れのセンサや回路基板や装置や電子機器などにも適用できる。
　また、本技術は、トランジスタやダイオードやアンテナのような何かしらデバイスをアレー配置したセンサや回路基板や装置や電子機器で好適であり、何かしらデバイスを略同一平面上にアレー配置したセンサや回路基板や装置や電子機器で特に好適であるが、その限りではない。
　本技術は、例えば、メモリデバイスが関わる各種のメモリセンサ、メモリ用回路基板、メモリ装置、または、メモリを含む電子機器、CCDが関わる各種のCCDセンサ、CCD用回路基板、CCD装置、または、CCDを含む電子機器、CMOSが関わる各種のCMOSセンサ、CMOS用回路基板、CMOS装置、または、CMOSを含む電子機器、MOSが関わる各種のMOSセンサ、MOS用回路基板、MOS装置、または、MOSを含む電子機器、発光デバイスが関わる各種のディスプレイセンサ、ディスプレイ用回路基板、ディスプレイ装置、または、ディスプレイを含む電子機器、発光デバイスが関わる各種のレーザセンサ、レーザ用回路基板、レーザ装置、または、レーザを含む電子機器、アンテナデバイスが関わる各種のアンテナセンサ、アンテナ用回路基板、アンテナ装置、または、アンテナを含む電子機器、などにも適用できる。これらの中でも、ループ経路が可変のVictim導体ループを含むセンサ、回路基板、装置、または、電子機器、制御線若しくは信号線を含むセンサ、回路基板、装置、または、電子機器、水平制御線若しくは垂直信号線を含むセンサ、回路基板、装置、または、電子機器などで好適だが、その限りではない。
＜１１．導電性シールドの配置例＞
　上述した構成例では、導体層A（配線層１６５A）と導体層B（配線層１６５B）の構成を工夫することにより、誘導性ノイズを小さくできることについて説明したが、導電性シールドをさらに設けることで、誘導性ノイズをさらに改善する構成について説明する。
　図１１４および図１１５は、図６に示した第１の半導体基板１０１と第２の半導体基板１０２とが積層された固体撮像装置１００に対して、導電性シールドを設けた構成例を示す断面図である。
　なお、図１１４および図１１５において、導電性シールド以外の構成については、図６に示した構造と同様であるので、その説明は適宜省略する。
　図１１４のAは、図６に示した固体撮像装置１００に対して導電性シールドを設けた第１の構成例を示す断面図である。
　図１１４のAでは、第１の半導体基板１０１の多層配線層１５３内に、導電性シールド１１５１が形成されている。
　図１１４のBは、図６に示した固体撮像装置１００に対して導電性シールドを設けた第２の構成例を示す断面図である。
　図１１４のBでは、第２の半導体基板１０２の多層配線層１６３内に、導電性シールド１１５１が形成されている。
　図１１４のCは、図６に示した固体撮像装置１００に対して導電性シールドを設けた第３の構成例を示す断面図である。
　図１１４のCでは、第１の半導体基板１０１と第２の半導体基板１０２の多層配線層それぞれに、導電性シールド１１５１が形成されている。より具体的には、第１の半導体基板１０１の多層配線層１５３内に、導電性シールド１１５１Aが形成され、第２の半導体基板１０２の多層配線層１６３内に、導電性シールド１１５１Bが形成されている。
　図１１５のAは、図６に示した固体撮像装置１００に対して導電性シールドを設けた第４の構成例を示す断面図である。
　図１１５のAでは、第１の半導体基板１０１と第２の半導体基板１０２の多層配線層それぞれに導電性シールド１１５１が形成され、かつ、それらが接合されている。より具体的には、第１の半導体基板１０１の多層配線層１５３内の、第２の半導体基板１０２の多層配線層１６３との接合面に、導電性シールド１１５１Aが形成され、第２の半導体基板１０２の多層配線層１６３内の、第１の半導体基板１０１の多層配線層１５３との接合面に、導電性シールド１１５１Bが形成され、導電性シールド１１５１Aと１１５１Bとが、例えば、Cu-Cu接合、Au-Au接合、またはAl-Al接合などの同種金属接合や、Cu-Au接合、Cu-Al接合、またはAu- Al接合などの異種金属接合により接合されている。
　なお、図１１４のCおよび図１１５のAは、導電性シールド１１５１Aと１１５１Bの平面領域が一致している例であるが、少なくとも一部が重畳し、接合されていればよい。
　図１１５のBは、図６に示した固体撮像装置１００に対して導電性シールドを設けた第５の構成例を示す断面図である。
　図１１５のBでは、導体層Aである配線層１６５Aが、導電性シールド１１５１としての機能を兼ね備える構成である。配線層１６５Aの一部が、導電性シールド１１５１であってもよい。
　図１１５のCは、図６に示した固体撮像装置１００に対して導電性シールドを設けた第６の構成例を示す断面図である。
　図１１５のCの第６の構成例は、図１１４のAに示した第１の構成例と同様に、多層配線層１５３内に導電性シールド１１５１が形成されているが、導電性シールド１１５１が形成されている平面領域が、導体層Aである配線層１６５A、および、導体層Bである配線層１６５Bの平面領域よりも小さく構成されている。
　図１１４のAの第１の構成例のように、導電性シールド１１５１が形成されている平面領域の面積は、導体層Aである配線層１６５A、および、導体層Bである配線層１６５Bの平面領域の面積以上である方が好ましいが、図１１５のBのように、小さく構成されていてもよい。
　図１１４および図１１５の第１乃至第６の構成例のように、導電性シールド１１５１を設けることにより、誘導性ノイズをさらに改善することができる。
　図１１４および図１１５の第１乃至第６の構成例は、導電性シールド１１５１で遮蔽する配線層が、配線層１６５Aおよび１６５Bの２層の例であるが、１層でもよい。
　図１１４および図１１５の第１乃至第６の構成例において、導電性シールド１１５１の代わりに、磁性シールドを用いてもよい。この磁性シールドは、導電性であっても、非導電性であってもよい。磁性シールドが導電性である場合には、誘導性ノイズおよび容量性ノイズをさらに改善することができる。
　次に、図１１６乃至図１１９を参照して、第１の半導体基板１０１内に形成されている信号線１３２に対する導電性シールド１１５１の配置と平面形状について説明する。
　図１１６乃至図１１９は、導電性シールド１１５１の信号線１３２に対する配置と平面形状の第１乃至第４の構成例を示している。図１１６乃至図１１９の第１乃至第４の構成例において、導電性シールド１１５１の平面形状以外は同一である。
　図１１６のAは、第１の半導体基板１０１においてアナログの画素信号が伝送される信号線１３２と、導電性シールド１１５１、および、配線層１６５AとのZ方向の位置関係を示す断面図である。図１１６のBは、導電性シールド１１５１の平面形状を示す平面図である。
　図１１６のAに示されるように、信号線１３２と配線層１６５Aとの間に、導電性シールド１１５１が配置される。図１１６のBに示されるように、導電性シールド１１５１の平面形状は面状に形成することができる。
　あるいはまた、図１１７のAおよびBの第２の構成例のように、導電性シールド１１５１の平面形状は直線状に形成され、各直線状領域が、信号線１３２と１対１に対応して重畳するように形成することができる。
　あるいはまた、図１１７のAおよびBの第２の構成例のように導電性シールド１１５１の各直線状領域が信号線１３２と１対１に対応する必要はなく、例えば、図１１８のAおよびBの第３の構成例のように、複数本の信号線１３２に対して１つの直線状領域が重畳するように形成されてもよい。図１１８は、２本の信号線１３２に対して導電性シールド１１５１の１つの直線状領域が対応する平面形状であるが、３本以上の信号線１３２に対応する平面形状でもよい。
　あるいはまた、導電性シールド１１５１の平面形状が直線状に形成されるのではなく、図１１９のAおよびBの第４の構成例のように、網目状に形成されてもよい。網目状の導電性シールド１１５１の縦方向（Y方向）に伸びる縦導体と、横方向（X方向）に伸びる横導体の導体幅、間隙幅、および、導体周期は、異なっていても同一でもよい。
　図１１６乃至図１１９の第１乃至第４の構成例において、導電性シールド１１５１は１層であったが、図１１４のCおよび図１１５のAに示したように２層とすることもできる。また、図１１６乃至図１１９に示した配線層１６５Aは、配線層１６５Bとしても同様である。
　導電性シールド１１５１は、信号線１３２の全領域と重畳する位置に形成されていたが、一部の領域と重畳する位置でもよいし、重畳しない位置でもよい。ただし、ノイズは信号線経由で伝搬されることが多いため、信号線１３２と重畳する位置にあることが好ましい。
　第１の半導体基板１０１においてアナログの画素信号が伝送される信号線１３２に対する導電性シールド１１５１の形成位置を説明したが、画素信号伝送用の信号線１３２ではなく、他の信号伝送用の信号線でもよいし、制御線、配線、導体、GNDであってもよい。ノイズを効率的に逃がすため、導電性シールド１１５１は、GNDやマイナス電源に接続されることが好ましいが、他の制御線、他の信号線、他の導体、他の配線に接続されてもよい。あるいは、導電性シールド１１５１は、他の制御線、他の信号線、他の導体、他の配線等に接続されていなくてもよい。
　導電性シールド１１５１を設けることにより、誘導性ノイズおよび容量性ノイズをさらに改善することができる。
＜１２．導体層が３層ある場合の構成例＞
　＜導体層が３層ある場合の配置例＞
　上述した各構成例では、配線層１６５Aである導体層Aと、配線層１６５Bである導体層Bの２層の導体層の配線パタンについて説明した。
　しかしながら、配線層１６５A（導体層A）と配線層１６５B（導体層B）の２層の導体層の近傍に、さらに第３の導体層が配置される場合がある。
　第３の導体層は、例えば、配線層１６５Aである導体層AのVss配線に、GNDやマイナス電源を中継するための配線、配線層１６５Bである導体層BのVdd配線に、プラス電源を中継するための配線、あるいは、導体層Aまたは導体層Bの電圧降下（IR-Drop）をできるだけ小さくするための補強用の配線などとして用いられる。
　第３の導体層を、上述した各構成例の配線層１６５Aおよび１６５Bや導体層Aおよび導体層Bの呼称に対応して、配線層１６５Cまたは導体層Cと称することとすると、第３の導体層である配線層１６５Cは、配線層１６５Aおよび１６５Bに対して、図１２０のA乃至Cのいずれかの位置関係で配置される。
　図１２０のA乃至Cは、配線層１６５Aおよび１６５Bに対する配線層１６５Cの配置例を示す断面模式図である。
　第１の半導体基板１０１には、画素１３１のトランジスタを制御する制御線１３３の少なくとも一部、または、画素信号を伝送する信号線１３２の少なくとも一部を含む配線層１７０（第４の導体層）が形成され、第２の半導体基板１０２には、MOSトランジスタ１６４等の能動素子を含む能動素子層１７１が形成されている。この制御線１３３の少なくとも一部または信号線１３２の少なくとも一部が、前述したVictim導体ループ（Victim導体ループ１１やVictim導体ループ１１０１）の少なくとも一部を構成していてもよいが、その限りではない。
　図６等を参照して説明したように、配線層１６５Aは、第１の半導体基板１０１の配線層１７０側、配線層１６５Bは、能動素子層１７１側に配置されている。
　この配線層１６５Aおよび１６５Bの配置に対して、配線層１６５C（導体層C）は、図１２０のAに示されるように、配線層１６５Bと能動素子層１７１との間に配置される場合がある。この場合、各配線層は、第１の半導体基板１０１側から、配線層１７０、配線層１６５A、配線層１６５B、配線層１６５C、能動素子層１７１の順序で積層される。
　あるいはまた、配線層１６５C（導体層C）は、図１２０のBに示されるように、配線層１６５Aと配線層１６５Bとの間に配置される場合がある。この場合、各配線層は、第１の半導体基板１０１側から、配線層１７０、配線層１６５A、配線層１６５C、配線層１６５B、能動素子層１７１の順序で積層される。
　さらには、配線層１６５C（導体層C）は、図１２０のCに示されるように、配線層１７０と配線層１６５Aとの間に配置される場合がある。この場合、各配線層は、第１の半導体基板１０１側から、配線層１７０、配線層１６５C、配線層１６５A、配線層１６５B、能動素子層１７１の順序で積層される。
　なお、図１２０は、配線層１６５A乃至１６５Cの３つの導体層の位置関係を説明した図であり、第１の半導体基板１０１の配線層１７０や、第２の半導体基板１０２の能動素子層１７１の配置は逆でもよい。また、第１の半導体基板１０１が信号線１３２または制御線１３３の何れか一方を備えていなくてもよく、第１の半導体基板１０１が信号線１３２および制御線１３３を両方とも備える場合であっても、信号線１３２または制御線１３３の何れか一方の少なくとも一部が配線層１７０に形成されていればよい。また、信号線１３２または制御線１３３は、第１の半導体基板１０１ではなく、第２の半導体基板１０２が備えていてもよい。また、信号線１３２または制御線１３３は、第１の半導体基板１０１および第２の半導体基板１０２が少なくとも一部を備えていてもよく、例えば第１の半導体基板１０１および第２の半導体基板１０２を少なくとも跨いで構成されていてもよい。また、配線層１６５A、配線層１６５B、および、配線層１６５Cのうちの少なくとも１つの何れかの配線層は、第１の半導体基板１０１ではなく、第２の半導体基板１０２が備えていてもよい。また、第１の半導体基板１０１の配線層１７０や、第２の半導体基板１０２の能動素子層１７１の配置は省略されてもよい。また、第１の半導体基板１０１と第２の半導体基板１０２とは、別体ではなくて、１つの半導体基板として一体で構成させていてもよい。また、配線層１７０をVictim導体ループ１１０１、配線層１６５AをAggressor導体ループ１１０２A、配線層１６５BをAggressor導体ループ１１０２B、としてそれぞれ解釈し、図１０９乃至図１１２で示した基板配置例の任意の位置に配線層１６５Cが配置されていてもよく、配線層１６５A乃至１６５Cの３つの導体層の位置関係が図１２０に示す位置関係であることが望ましいが、その限りではない。
　＜導体層が３層ある場合の問題＞
　上述した各構成例では、導体層A（配線層１６５A）と導体層B（配線層１６５B）の２層の導体層において、能動素子群１６７からのホットキャリア発光を遮光し、かつ、誘導性ノイズ、容量性ノイズ、または電圧降下を少なくとも改善する配線レイアウトを提案したが、第３の導体層の配線レイアウトによっては、誘導性ノイズが悪化してしまうことがあり得る。
　図１２１は、配線層１６５Cの配線パタンの一例を示す図である。
　図１２１のAは導体層C（配線層１６５C）を、図１２１のBは導体層A（配線層１６５A）を、図１２１のCは導体層B（配線層１６５B）を示している。
　また、図１２１のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１２１のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１２１のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１２１における座標系は、横方向をX軸、縦方向をY軸、XY平面に対して垂直な方向をZ軸とする。
　図１２１の導体層A（配線層１６５A）および導体層B（配線層１６５B）には、図３６を参照して説明した、X方向（第１の方向）の抵抗値とY方向(第２の方向)の抵抗値が異なる網目状導体を用いた第１１の構成例が採用されている。
　図１２１のBの導体層Aは、網目状導体１２０１から成る。網目状導体１２０１は、X方向の導体幅WXA、間隙幅GXA、および、導体周期FXAを有し、Y方向の導体幅WYA、間隙幅GYA、および、導体周期FYAを有する。網目状導体１２０１は、導体周期FXAおよび導体周期FYAの基本パタン（第１の基本パタン）を同一平面上に繰り返し配置した形状の導体となっている。網目状導体１２０１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　網目状導体１２０１においては、導体幅WXA＞導体幅WYA、かつ、間隙幅GYA＞間隙幅GXAである。網目状導体１２０１の間隙領域は、Y方向がX方向よりも長い形状を有しており、X方向とY方向とで抵抗値が異なり、Y方向の抵抗値がX方向の抵抗値よりも小さくなる。したがって、網目状導体１２０１は、X方向よりもY方向の方が、電流が流れやすい。
　図１２１のCの導体層Bは、網目状導体１２０２から成る。網目状導体１２０２は、X方向の導体幅WXB、間隙幅GXB、および、導体周期FXBを有し、Y方向の導体幅WYB、間隙幅GYB、および、導体周期FYBを有する。網目状導体１２０２は、導体周期FXBおよび導体周期FYBの基本パタン（第２の基本パタン）を同一平面上に繰り返し配置した形状の導体となっている。網目状導体１２０２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　網目状導体１２０２においては、導体幅WXB＞導体幅WYB、かつ、間隙幅GYB＞間隙幅GXBである。網目状導体１２０２の間隙領域は、Y方向がX方向よりも長い形状を有しており、X方向とY方向とで抵抗値が異なり、Y方向の抵抗値がX方向の抵抗値よりも小さくなる。したがって、網目状導体１２０２は、X方向よりもY方向の方が、電流が流れやすい。
　導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２とは差動構造となっている。すなわち、第１１の構成例等において説明したように、導体層Aの網目状導体１２０１の電流分布と、導体層Bの網目状導体１２０２の電流分布とが、略均等、且つ、逆特性である。ここで、略均等とは、均等とみなせる範囲の差とするが、例えば、少なくとも２倍を超えない範囲の差であればよい。さらに具体的に言えば、導体層Aの網目状導体１２０１と、導体層Bの網目状導体１２０２の端部では、略均等にAC電流が流れ、電流方向が、網目状導体１２０１と網目状導体１２０２とで逆向きである。その結果、網目状導体１２０１の電流分布によって生じる磁界と、網目状導体１２０２の電流分布によって生じる磁界とが効果的に相殺される。これにより、誘導性ノイズを抑制することができる。
　また、図１２１のFに示されるように、導体層Aと導体層Bの積層により、開口される領域が存在しなくなるので、能動素子群１６７からのホットキャリア発光を遮光することができる。
　一方、図１２１のAの導体層Cは、電流の流れやすいシート抵抗の低い導体層であり、X方向に長い直線状導体１２１１Aと、X方向に長い直線状導体１２１１Bとが、Y方向に交互に周期的に配置されている。直線状導体１２１１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１２１１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体１２１１Aは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Aの網目状導体１２０１と電気的に接続されている。導体層Aの網目状導体１２０１と導体層Cの直線状導体１２１１Aとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。直線状導体１２１１Bは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Bの網目状導体１２０２と電気的に接続されている。導体層Bの網目状導体１２０２と導体層Cの直線状導体１２１１Bとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　直線状導体１２１１Aは、Y方向の導体幅WYCAを有し、直線状導体１２１１Bは、Y方向の導体幅WYCBを有し、直線状導体１２１１Aの導体幅WYCAは、直線状導体１２１１Bの導体幅WYCBよりも大きい（導体幅WYCA＞導体幅WYCB）。Y方向の直線状導体１２１１Aと直線状導体１２１１Bとの間は、間隙幅GYCの間隙となっている。そして、１本の直線状導体１２１１Aおよび直線状導体１２１１Bが、導体周期FYC（＝導体幅WYCA＋導体幅WYCB＋２×間隙幅GYC）で、Y方向に周期的に配置されている。
　直線状導体１２１１Aおよび直線状導体１２１１Bが、導体周期FYCでY方向に周期的に配置された導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２１１Aの導体幅WYCAと、直線状導体１２１１Bの導体幅WYCBとが異なるため、所定の平面範囲における複数本の直線状導体１２１１Aの導体幅WYCAの総和と、複数本の直線状導体１２１１Bの導体幅WYCBの総和とが大きく異なる。この場合、直線状導体１２１１Aの電流分布と、直線状導体１２１１Bの電流分布とが大きく異なるため、誘導性ノイズの発生を抑圧できず、誘導性ノイズが悪化する。具体的には、直線状導体１２１１Aと直線状導体１２１１BとでX方向の抵抗値が大きく異なるので、直線状導体１２１１Aと直線状導体１２１１Bとで電流分布が大きく異なり、直線状導体１２１１Bに流れる総電流量よりも直線状導体１２１１Aに流れる総電流量が大きくなる。また、電流保存の法則（キルヒホッフの第一法則）に従って、網目状導体１２０１に流れる総電流量よりも網目状導体１２０２に流れる総電流量が大きくなる。これにより、網目状導体１２０１と網目状導体１２０２とで電流分布が大きく異なるため、誘導性ノイズの発生を抑圧できず、誘導性ノイズが悪化する。
　したがって、導体層Cの配線レイアウトによっては、導体層Aまたは導体層Bの２層の導体層において誘導性ノイズを抑制した効果が削減されてしまう。
　そこで、以下では、配線層１６５A乃至１６５Cの３つの導体層の積層構造を有する場合に、誘導性ノイズを効果的に削減する構成について説明する。なお、誘導性ノイズの大きさ次第では、図１２１の構成例を適用できる場合もあるため、図１２１の構成例は排除されない。
　＜３層導体層の第１の構成例＞
　図１２２は、３層導体層の第１の構成例を示している。
　図１２２のAは導体層C（配線層１６５C）を、図１２２のBは導体層A（配線層１６５A）を、図１２２のCは導体層B（配線層１６５B）を示している。
　また、図１２２のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１２２のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１２２のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１２２のBの導体層Aは、図１２１と同じ網目状導体１２０１で構成される。すなわち、網目状導体１２０１は、X方向の導体幅WXA、間隙幅GXA、および、導体周期FXAを有し、Y方向の導体幅WYA、間隙幅GYA、および、導体周期FYAを有する。網目状導体１２０１は、導体周期FXAおよび導体周期FYAの基本パタン（第１の基本パタン）を同一平面上に繰り返し配置した形状の導体となっている。網目状導体１２０１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　図１２２のCの導体層Bは、図１２１と同じ網目状導体１２０２で構成される。すなわち、網目状導体１２０２は、X方向の導体幅WXB、間隙幅GXB、および、導体周期FXBを有し、Y方向の導体幅WYB、間隙幅GYB、および、導体周期FYBを有する。網目状導体１２０２は、導体周期FXBおよび導体周期FYBの基本パタン（第２の基本パタン）を同一平面上に繰り返し配置した形状の導体となっている。網目状導体１２０２は、例えば、プラス電源に接続される配線（Vdd配線）である。網目状導体１２０１と網目状導体１２０２の導体周期は同一である。すなわち、導体周期FXA＝導体周期FXBおよび導体周期FYA＝導体周期FYBである。なお、略同一でもよい。ここで、略同一とは、同一とみなせる範囲の差とするが、例えば、少なくとも２倍を超えない範囲の差であればよい。
　図１２２のAの導体層Cは、電流の流れやすいシート抵抗の低い導体層であり、X方向に長い直線状導体１２２１A（第３の基本パタン）と、X方向に長い直線状導体１２２１B（第４の基本パタン）とを、Y方向に交互に周期的に配置して構成されている。
　直線状導体１２２１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１２２１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体１２２１Aと直線状導体１２２１Bは、電流方向が互いに逆方向となる差動導体（差動構造）である。直線状導体１２２１Aは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Aの網目状導体１２０１と電気的に接続されている。導体層Aの網目状導体１２０１と導体層Cの直線状導体１２２１Aとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。直線状導体１２２１Bは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Bの網目状導体１２０２と電気的に接続されている。導体層Bの網目状導体１２０２と導体層Cの直線状導体１２２１Bとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　直線状導体１２２１Aは、Y方向の導体幅WYCAを有し、直線状導体１２２１Bは、Y方向の導体幅WYCBを有し、直線状導体１２２１Aの導体幅WYCAと、直線状導体１２２１Bの導体幅WYCBとは同一である（導体幅WYCA＝導体幅WYCB）。なお、導体幅WYCAと導体幅WYCBとは、同一でなくても略同一でもよい（導体幅WYCA≒導体幅WYCB）。Y方向の直線状導体１２２１Aと直線状導体１２２１Bとの間は、間隙幅GYCの間隙となっている。
　そして、１本の直線状導体１２２１Aおよび直線状導体１２２１Bが、導体周期FYC（＝導体幅WYCA＋導体幅WYCB＋２×間隙幅GYC）で、Y方向に周期的に配置されている。直線状導体１２２１Aの導体周期FYCと、直線状導体１２２１Bの導体周期FYCとが、同一または略同一である。
　また、導体層Cの直線状導体１２２１Aの繰り返し周期である導体周期FYCは、導体層Aの網目状導体１２０１のY方向の繰り返し周期である導体周期FYAの整数倍である。図１２２は、導体周期FYCが、導体周期FYAの２倍の例である。
　導体層Cの直線状導体１２２１Bの繰り返し周期である導体周期FYCは、導体層Bの網目状導体１２０２のY方向の繰り返し周期である導体周期FYBの整数倍である。図１２２は、導体周期FYCが、導体周期FYBの２倍の例である。
　なお、導体幅WYCA、導体幅WYCB、および、間隙幅GYCは、任意の値に設計することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bが、導体周期FYCでY方向に周期的に配置された導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの導体幅WYCAと、直線状導体１２２１Bの導体幅WYCBとが同一または略同一であるため、所定の平面範囲における複数本の直線状導体１２２１Aの導体幅WYCAの総和と、複数本の直線状導体１２２１Bの導体幅WYCBの総和とが同一または略同一となる。これにより、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　また、例えば、導体層Cが、図１２０のCに示したように、配線層１７０の近傍に配置されている場合、導体層Cの直線状導体１２２１Aおよび直線状導体１２２１Bと、配線層１７０の信号線１３２や制御線１３３との間の容量結合による容量性ノイズが生じ得るが、直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１２２のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光することができることは勿論、図１２２のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和することができるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善することができる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２２１Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２２１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくすることができるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善することができる。
　＜３層導体層の第２の構成例＞
　図１２３は、３層導体層の第２の構成例を示している。
　図１２３のAは導体層C（配線層１６５C）を、図１２３のBは導体層A（配線層１６５A）を、図１２３のCは導体層B（配線層１６５B）を示している。
　また、図１２３のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１２３のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１２３のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１２３のBの導体層Aは、図１２２の第１の構成例と同じ網目状導体１２０１であり、図１２３のCの導体層Bは、図１２２の第１の構成例と同じ網目状導体１２０２であるので、その説明は省略する。
　図１２３のAの導体層Cは、X方向に長い直線状導体１２２２Aと、X方向に長い直線状導体１２２２Bとを、それぞれ２本単位で、Y方向に交互に周期的に配置して構成されている。
　直線状導体１２２２Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１２２２Bは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体１２２２Aと直線状導体１２２２Bは、電流方向が互いに逆方向となる差動導体である。直線状導体１２２２Aは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Aの網目状導体１２０１と電気的に接続されている。導体層Aの網目状導体１２０１と導体層Cの直線状導体１２２２Aとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。直線状導体１２２２Bは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Bの網目状導体１２０２と電気的に接続されている。導体層Bの網目状導体１２０２と導体層Cの直線状導体１２２２Bとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　直線状導体１２２２Aは、Y方向の導体幅WYCAを有し、直線状導体１２２２Bは、Y方向の導体幅WYCBを有し、直線状導体１２２２Aの導体幅WYCAと、直線状導体１２２２Bの導体幅WYCBとは同一である（導体幅WYCA＝導体幅WYCB）。なお、導体幅WYCAと導体幅WYCBとは、同一でなくても略同一でもよい（導体幅WYCA≒導体幅WYCB）。Y方向に隣接する直線状導体１２２２Aどうし、直線状導体１２２２Bどうし、または、直線状導体１２２２Aと直線状導体１２２２Bとの間は、間隙幅GYCの間隙となっている。
　そして、２本の直線状導体１２２２Aおよび２本の直線状導体１２２２Bが、導体周期FYC（＝２×導体幅WYCA＋２×導体幅WYCB＋４×間隙幅GYC）で、Y方向に周期的に配置されている。換言すれば、２本の直線状導体１２２２Aの導体周期FYCと、２本の直線状導体１２２２Bの導体周期FYCとが、同一または略同一である。
　なお、導体幅WYCA、導体幅WYCB、および、間隙幅GYCは、任意の値に設計することができる。また、図１２３では２本の直線状導体１２２２Aおよび１２２２Bが周期的に配置されている例を示したがこの限りではなく、例えば３本以上の直線状導体が周期的に配置されていてもよい。また、図１２３では直線状導体１２２２Aと直線状導体１２２２Bとで同じ本数の直線状導体が周期的に配置されている例を示したがこの限りではなく、直線状導体１２２２Aと直線状導体１２２２Bとで異なる本数の直線状導体が周期的に配置されていてもよい。
　直線状導体１２２２Aおよび直線状導体１２２２Bが、導体周期FYCでY方向に周期的に配置された導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２２Aの導体幅WYCAと、直線状導体１２２２Bの導体幅WYCBとが同一または略同一であるため、所定の平面範囲における複数本の直線状導体１２２２Aの導体幅WYCAの総和と、複数本の直線状導体１２２２Bの導体幅WYCBの総和とが同一または略同一となる。これにより、直線状導体１２２２Aの電流分布と、直線状導体１２２２Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　また、例えば、導体層Cが、図１２０のCに示したように、配線層１７０の近傍に配置されている場合、導体層Cの直線状導体１２２２Aおよび直線状導体１２２２Bと、配線層１７０の信号線１３２や制御線１３３との間の容量結合による容量性ノイズが生じ得るが、直線状導体１２２２Aおよび直線状導体１２２２Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１２３のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光することができ、図１２３のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても一定範囲の遮光性が保たれている。これにより、導体層AとBの遮光制約を緩和することができるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善することができる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２２２Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２２２Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくすることができるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善することができる。
　＜３層導体層の第２の構成例の変形例＞
　図１２４は、３層導体層の第２の構成例の第１変形例を示している。
　図１２４のA乃至Fは、図１２３のA乃至Fにそれぞれ対応し、同一の符号を付した共通する部分の説明は適宜省略し、異なる部分について説明する。
　図１２３の第２の構成例では、導体層Cにおいて、Y方向に隣接する２本の直線状導体１２２２AのY方向の導体幅WYCAは同一であった。これに対して、図１２４の第１変形例では、Y方向に隣接する２本の直線状導体１２２２Aの導体幅が導体幅WYCA1と導体幅WYCA2とで異なる（導体幅WYCA1＜導体幅WYCA2）。なお、導体幅WYCA1、および、導体幅WYCA2は、任意の値に設計することができる。
　同様に、図１２３の第２の構成例では、導体層Cにおいて、Y方向に隣接する２本の直線状導体１２２２BのY方向の導体幅WYCBは同一であった。これに対して、図１２４の第１変形例では、Y方向に隣接する２本の直線状導体１２２２Bの導体幅が導体幅WYCB1と導体幅WYCB2とで異なる（導体幅WYCB1＜導体幅WYCB2）。なお、導体幅WYCB1、および、導体幅WYCB2は、任意の値に設計することができる。
　図１２４の第１変形例において、直線状導体１２２２Aおよび１２２２Bの導体幅の違い以外は、図１２３の第２の構成例と同様である。
　図１２５は、３層導体層の第２の構成例の第２変形例を示している。
　図１２５のA乃至Fは、図１２３のA乃至Fにそれぞれ対応し、同一の符号を付した共通する部分の説明は適宜省略し、異なる部分について説明する。
　図１２５の第２変形例では、導体層Cにおいて、Y方向に隣接する２本の直線状導体１２２２Aの導体幅が異なる点で、図１２３の第２の構成例と相違し、図１２４の第１変形例と共通する。また、Y方向に隣接する２本の直線状導体１２２２Bの導体幅が異なる点で、図１２３の第２の構成例と相違し、図１２４の第１変形例と共通する。
　一方、図１２４に示した第１変形例では、導体幅が異なる２本の直線状導体１２２２Aの配列が、２本の直線状導体１２２２Bの配列と同じであった。具体的には、２本の直線状導体１２２２Aが、導体幅の細い（導体幅WYCA1の）直線状導体１２２２A、導体幅の導体幅の太い（導体幅WYCA2の）直線状導体１２２２A、の順でY方向に配列されている場合、２本の直線状導体１２２２Bも、導体幅の細い（導体幅WYCB1の）直線状導体１２２２B、導体幅の導体幅の太い（導体幅WYCB2の）直線状導体１２２２B、の順でY方向に配列されていた。
　これに対して、図１２５の第２変形例では、導体幅が異なる２本の直線状導体１２２２Aの配列が、２本の直線状導体１２２２Bの配列と異なる。具体的には、２本の直線状導体１２２２Aが、導体幅の細い（導体幅WYCA1の）直線状導体１２２２A、導体幅の太い（導体幅WYCA2の）直線状導体１２２２A、の順でY方向に配列されている場合、２本の直線状導体１２２２Bは、導体幅の導体幅の太い（導体幅WYCB1の）直線状導体１２２２B、導体幅の細い（導体幅WYCB2の）直線状導体１２２２B、の順でY方向に配列されている。換言すれば、導体幅の異なる２本の直線状導体１２２２Aと１２２２Bとが、Y方向で鏡面対称に配置されている。
　図１２５の第２変形例において、直線状導体１２２２Aおよび１２２２Bの導体幅の違い以外は、図１２３の第２の構成例と同様である。
　図１２４および図１２５の第１変形例および第２変形例においても、導体層Cを所定の平面範囲（平面領域）で見ると、所定の平面範囲における複数本の直線状導体１２２２Aの導体幅WYCA1およびWYCA2の総和と、複数本の直線状導体１２２２Bの導体幅WYCB1およびWYCB2の総和とが同一または略同一となる。これにより、直線状導体１２２２Aの電流分布と、直線状導体１２２２Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制できる。
　図１２４および図１２５の第１変形例および第２変形例においても、容量性ノイズを大きく改善し、導体層AとBの遮光制約を緩和できる。また、配線抵抗を下げて、電圧降下を改善できる。さらに、導体層A及びBのレイアウトの自由度を向上させることができる。
　＜３層導体層の第３の構成例＞
　図１２６は、３層導体層の第３の構成例を示している。
　図１２６のAは導体層C（配線層１６５C）を、図１２６のBは導体層A（配線層１６５A）を、図１２６のCは導体層B（配線層１６５B）を示している。
　また、図１２６のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１２６のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１２６のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１２６のBの導体層Aは、図１２２の第１の構成例と同じ網目状導体１２０１であり、図１２６のCの導体層Bは、図１２２の第１の構成例と同じ網目状導体１２０２であるので、その説明は省略する。
　図１２６のAの導体層Cは、X方向に長い直線状導体１２２３Aと、X方向に長い直線状導体１２２３Bのそれぞれが、Y方向に交互に周期的に配置されている点で、図１２２の第１の構成例と同様である。ただし、図１２２の第１の構成例では、Y方向に順に配列される直線状導体１２２１Aの導体幅は、全て導体幅WYCAで同一であった。
　これに対して、図１２６の第３の構成例では、Y方向に交互に周期的に配置される直線状導体１２２３Aと直線状導体１２２３Bのうち、直線状導体１２２３Aについては、異なる導体幅WYCA1と導体幅WYCA2の直線状導体１２２３AがY方向に交互に配列されているのに対して、直線状導体１２２３Bについては、同じ導体幅WYCBの直線状導体１２２３Aが配列されている。
　図１２６の第３の構成例において、直線状導体１２２３Aおよび１２２３Bの導体幅の違い以外は、図１２２の第１の構成例と同様である。
　すなわち、直線状導体１２２３Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１２２３Bは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体１２２３Aと直線状導体１２２３Bは、電流方向が互いに逆方向となる差動導体である。直線状導体１２２３Aは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Aの網目状導体１２０１と電気的に接続されている。導体層Aの網目状導体１２０１と導体層Cの直線状導体１２２３Aとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。直線状導体１２２３Bは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Bの網目状導体１２０２と電気的に接続されている。導体層Bの網目状導体１２０２と導体層Cの直線状導体１２２３Bとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　Y方向に隣接する直線状導体１２２３Aと直線状導体１２２３Bとの間は、間隙幅GYCの間隙となっている。そして、２本の直線状導体１２２３Aおよび２本の直線状導体１２２３Bが、導体周期FYC（＝導体幅WYCA1＋導体幅WYCA2＋２×導体幅WYCB＋４×間隙幅GYC）で、Y方向に周期的に配置されている。なお、導体幅WYCA1、導体幅WYCA2、導体幅WYCB、および、間隙幅GYCは、任意の値に設計できる。また、図１２６では２本の直線状導体１２２３Aおよび１２２３Bが周期的に配置されている例を示したがこの限りではなく、例えば３本以上の直線状導体が周期的に配置されていてもよい。また、図１２６では直線状導体１２２３Aと直線状導体１２２３Bとで同じ本数の直線状導体が周期的に配置されている例を示したがこの限りではなく、直線状導体１２２３Aと直線状導体１２２３Bとで異なる本数の直線状導体が周期的に配置されていてもよい。
　直線状導体１２２３Aおよび直線状導体１２２３Bが、導体周期FYCでY方向に周期的に配置された導体層Cを所定の平面範囲（平面領域）で見ると、所定の平面範囲における複数本の直線状導体１２２３Aの導体幅WYCA1およびWYCA2の総和と、複数本の直線状導体１２２３Bの導体幅WYCBの総和とが同一または略同一となる。これにより、直線状導体１２２３Aの電流分布と、直線状導体１２２３Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制できる。
　図１２６の第３の構成例においても、容量性ノイズを大きく改善し、導体層AとBの遮光制約を緩和できる。また、配線抵抗を下げて、電圧降下を改善できる。さらに、導体層A及びBのレイアウトの自由度を向上させることができる。
　＜３層導体層の第３の構成例の変形例＞
　図１２７は、３層導体層の第３の構成例の変形例を示している。
　図１２７のA乃至Fは、図１２６のA乃至Fにそれぞれ対応し、同一の符号を付した共通する部分の説明は適宜省略し、異なる部分について説明する。
　図１２６の第３の構成例では、導体層Cにおいて、Y方向に交互に周期的に配置される直線状導体１２２３Aと直線状導体１２２３Bのうち、直線状導体１２２３Aの導体幅が導体幅WYCA1と導体幅WYCA2の２種類存在し、各直線状導体１２２３Bは同じ導体幅WYCBであった。
　これに対して、図１２７の第３の構成例の変形例では、導体層Cにおいて、Y方向に交互に周期的に配置される直線状導体１２２３Aと直線状導体１２２３Bのうち、各直線状導体１２２３Aが同じ導体幅WYCAであり、直線状導体１２２３Bの導体幅が導体幅WYCB1と導体幅WYCB2の２種類存在する。図１２７の第３の構成例の変形例では、直線状導体１２２３Bについては、異なる導体幅WYCB1と導体幅WYCB2の直線状導体１２２３BがY方向に交互に配列されている。
　図１２７の第３の構成例の変形例において、直線状導体１２２３Aおよび１２２３Bの導体幅の違い以外は、図１２６の第３の構成例と同様である。
　直線状導体１２２３Aおよび直線状導体１２２３Bが、導体周期FYCでY方向に周期的に配置された導体層Cを所定の平面範囲（平面領域）で見ると、所定の平面範囲における複数本の直線状導体１２２３Aの導体幅WYCAの総和と、複数本の直線状導体１２２３Bの導体幅WYCB1およびWYCB2の総和とが同一または略同一となる。これにより、直線状導体１２２３Aの電流分布と、直線状導体１２２３Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制できる。
　図１２７の第３の構成例の変形例においても、容量性ノイズを大きく改善し、導体層AとBの遮光制約を緩和できる。また、配線抵抗を下げて、電圧降下を改善できる。さらに、導体層A及びBのレイアウトの自由度を向上させることができる。
　＜３層導体層の第４の構成例＞
　図１２８は、３層導体層の第４の構成例を示している。
　図１２８のAは導体層C（配線層１６５C）を、図１２８のBは導体層A（配線層１６５A）を、図１２８のCは導体層B（配線層１６５B）を示している。
　また、図１２８のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１２８のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１２８のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１２８の第４の構成例において、図１２２に示した第１の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　図１２８のAの導体層Cは、図１２２に示した第１の構成例の導体層Cと同様である。すなわち、導体層Cは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとを、導体周期FYCでY方向に交互に周期的に配置して構成されている。
　図１２８のBの導体層Aは、図１２１と同じ網目状導体１２０１を有する。また、導体層Aは、網目状導体１２０１のX方向の間隙幅GXAおよびY方向の間隙幅GYAを有する間隙の内側に、中継導体１２４１（第１の中継導体）を有する。中継導体１２４１は、網目状導体１２０１の全ての間隙に、１対１に配置されている。中継導体１２４１どうしの間隔、換言すれば、中継導体１２４１の周期も、導体周期FXAおよびFYAである。
　中継導体１２４１は、例えば、プラス電源に接続される配線（Vdd配線）であり、図１２０のCに示した積層順の場合には、導体層Bの網目状導体１２０２と、導体層Cの直線状導体１２２１Bとを、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続する。換言すれば、導体層Bの網目状導体１２０２と、導体層Cの直線状導体１２２１Bとが、導体層Aの中継導体１２４１を介して、電気的に接続されている。また、中継導体１２４１は、例えば、図１２０のAに示した積層順の場合には、導体層Bの網目状導体１２０２と、導体層A乃至Cとは異なる導体層の導体とを、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続してもよい。また、中継導体１２４１は、例えば、図１２０のBに示した積層順の場合には、導体層Cの直線状導体１２２１Bと、導体層A乃至Cとは異なる導体層の導体とを、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続してもよい。また、中継導体１２４１は、その全てが電気的な接続に用いられていなくてもよく、その全てが電気的な接続に用いられていてもよく、その一部が電気的な接続に用いられていてもよい。
　中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２２１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１２８のCの導体層Bは、図１２１と同じ網目状導体１２０２を有する。また、導体層Bは、網目状導体１２０２のX方向の間隙幅GXBおよびY方向の間隙幅GYBを有する間隙の内側に、中継導体１２４２（第２の中継導体）を有する。中継導体１２４２は、網目状導体１２０２の全ての間隙に、１対１に配置されている。中継導体１２４２どうしの間隔、換言すれば、中継導体１２４２の周期も、導体周期FXBおよびFYBである。
　中継導体１２４２は、例えば、GNDやマイナス電源に接続される配線（Vss配線）であり、図１２０のAに示した積層順の場合には、導体層Aの網目状導体１２０１と、導体層Cの直線状導体１２２１Aとを、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続する。換言すれば、導体層Bの網目状導体１２０１と、導体層Cの直線状導体１２２１Aとが、導体層Bの中継導体１２４２を介して、電気的に接続されている。また、中継導体１２４２は、例えば、図１２０のCに示した積層順の場合には、導体層Aの網目状導体１２０１と、導体層A乃至Cとは異なる導体層の導体とを、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続してもよい。また、中継導体１２４２は、例えば、図１２０のBに示した積層順の場合には、導体層Cの直線状導体１２２１Aと、導体層A乃至Cとは異なる導体層の導体とを、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続してもよい。また、中継導体１２４２は、その全てが電気的な接続に用いられていなくてもよく、その全てが電気的な接続に用いられていてもよく、その一部が電気的な接続に用いられていてもよい。
　中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２２１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　また、図１２８のAの直線状導体１２２１Aおよび直線状導体１２２１Bは、X方向に長い導体であるので、電流が流れやすい方向はX方向である。また、図１２８のBおよびCの網目状導体１２０１および１２０２の電流が流れやすい方向は、Y方向である。したがって、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　図１２８のFに示されるように、導体層AとBの積層が遮光構造となっている。また、図１２８のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、能動素子群１６７からのホットキャリア発光を遮光できる。また、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。導体層A及びBのレイアウトの自由度を向上させることができる。
　＜３層導体層の第４の構成例の変形例＞
　図１２９は、３層導体層の第４の構成例の第１変形例を示している。
　図１２９のAは導体層C（配線層１６５C）を、図１２９のBは導体層A（配線層１６５A）を、図１２９のCは導体層B（配線層１６５B）を示している。
　また、図１２９のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１２９のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１２９のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１２９において、図１２８に示した第４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第４の構成例の第１変形例では、図１２９のAの導体層Cの構成のみが、図１２８と異なる。
　図１２８のAの導体層Cでは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとが、導体周期FYCでY方向に交互に周期的に配置して構成されていた。また、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なっていた。
　これに対して、図１２９のAの導体層Cでは、Y方向に長い直線状導体１２５１Aと、Y方向に長い直線状導体１２５１Bとが、X方向に交互に周期的に配置して構成されている。
　また、図１２９のAの直線状導体１２５１Aおよび直線状導体１２５１BはY方向に長い導体であるので、電流が流れやすい方向はY方向である。また、図１２８のBおよびCの網目状導体１２０１および１２０２の電流が流れやすい方向は、Y方向である。これにより、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。略９０度と、方向についての略同一とは、２つの方向の差分が９０度または同一角度とみなせる範囲であればよいが、９０度または同一角度に対して、少なくとも４５度以上の差はない状態とする。
　直線状導体１２５１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１２５１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体１２５１Aと直線状導体１２５１Bは、電流方向が互いに逆方向となる差動導体である。直線状導体１２５１Aは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Aの網目状導体１２０１と電気的に接続されている。導体層Aの網目状導体１２０１と導体層Cの直線状導体１２５１Aとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。直線状導体１２５１Bは、例えば、半導体基板の外周部のパッド（不図示）に接続され、導体層Bの網目状導体１２０２と電気的に接続されている。導体層Bの網目状導体１２０２と導体層Cの直線状導体１２５１Bとが、例えばZ方向に延伸された導体ビア（VIA）等を介して電気的に接続されてもよい。
　直線状導体１２５１Aは、X方向の導体幅WXCAを有し、直線状導体１２５１Bは、X方向の導体幅WXCBを有し、直線状導体１２５１Aの導体幅WXCAと、直線状導体１２５１Bの導体幅WXCBとは同一または略同一である（導体幅WXCA＝導体幅WXCB，導体幅WXCA≒導体幅WXCB）。Y方向の直線状導体１２５１Aと直線状導体１２５１Bとの間は、間隙幅GXCの間隙となっている。
　そして、１本の直線状導体１２５１Aおよび直線状導体１２５１Bが、導体周期FXC（＝導体幅WXCA＋導体幅WXCB＋２×間隙幅GXC）で、X方向に周期的に配置されている。換言すれば、直線状導体１２５１Aの導体周期FXCと、直線状導体１２５１Bの導体周期FXCとが、同一または略同一である。
　また、導体層Cの直線状導体１２５１Aの繰り返し周期である導体周期FXCは、導体層Aの網目状導体１２０１のX方向の繰り返し周期である導体周期FXAの整数倍である。図１２９は、導体周期FXCが、導体周期FYAの２倍の例である。
　導体層Cの直線状導体１２５１Bの繰り返し周期である導体周期FXCは、導体層Bの網目状導体１２０２のX方向の繰り返し周期である導体周期FXBの整数倍である。図１２９は、導体周期FXCが、導体周期FXBの２倍の例である。
　なお、導体幅WXCA、導体幅WXCB、および、間隙幅GXCは、任意の値に設計できる。
　直線状導体１２５１Aおよび直線状導体１２５１Bが、導体周期FXCでX方向に周期的に配置された導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの導体幅WXCAと、直線状導体１２５１Bの導体幅WXCBとが同一または略同一であるため、所定の平面範囲における複数本の直線状導体１２５１Aの導体幅WXCAの総和と、複数本の直線状導体１２５１Bの導体幅WXCBの総和とが同一または略同一となる。これにより、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制できる。
　また、例えば、導体層Cが、図１２０のCに示したように、配線層１７０の近傍に配置されている場合、導体層Cの直線状導体１２５１Aおよび直線状導体１２５１Bと、配線層１７０の信号線１３２や制御線１３３との間の容量結合による容量性ノイズが生じ得るが、直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善できる。
　図１２９のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１２９のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２５１Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２５１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくできるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善できる。
　図１３０は、３層導体層の第４の構成例の第２変形例を示している。
　図１３０のA乃至Fは、図１２９のA乃至Fにそれぞれ対応し、同一の符号を付した共通する部分の説明は適宜省略し、異なる部分について説明する。
　図１２９の第１変形例では、導体層Aの網目状導体１２０１および導体層Bの網目状導体１２０２の間隙の位置を見ると、X方向の位置が異なり、Y方向の位置が一致している。
　一方、図１３０の第２変形例の、導体層Aの網目状導体１２０１および導体層Bの網目状導体１２０２の間隙の位置を見ると、X方向の位置が一致し、Y方向の位置が異なる。
　換言すれば、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２の、配線層１７０の信号線１３２が伸びる方向（Y方向）と同一または略同一の方向の導体を、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２とで比較すると、積層方向からみて全ての導体が重複している。このような構成の導体層Aと導体層Bは、図２７で示した導体層A及びBの第６の構成例に相当し、図２８のCのシミュレーション結果で示したように誘導性ノイズを大幅に改善することができる。
　導体層Aの中継導体１２４１と、導体層Bの中継導体１２４２の位置を比較すると、図１２９の第１変形例では、X方向の位置が異なり、Y方向の位置が一致している。一方、図１３０の第２変形例では、X方向の位置が一致し、Y方向の位置が異なる。
　図１２９の第１変形例では、導体層AとBの積層、および、導体層AとCの積層が遮光構造となっており、遮光性が保たれている。一方、図１３０の第２変形例では、導体層AとCの積層、および、導体層BとCの積層が遮光構造となっており、遮光性が保たれている。
　図１３０の第２変形例において、上述した点以外は、図１２９の第１の変形例と同様である。
　図１３０の第２変形例においても、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制できる。
　また、容量性ノイズをX方向で完全相殺することが可能なので、容量性ノイズを大きく改善できる。導体層AとCの積層、および、導体層BとCの積層が遮光構造であるので、導体層AとBの遮光制約を大幅に緩和できる。また、配線抵抗を下げて、電圧降下を改善できる。さらに、導体層A及びBのレイアウトの自由度を向上させることができる。
　＜３層導体層の第５の構成例＞
　図１３１は、３層導体層の第５の構成例を示している。
　図１３１のAは導体層C（配線層１６５C）を、図１３１のBは導体層A（配線層１６５A）を、図１３１のCは導体層B（配線層１６５B）を示している。
　また、図１３１のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３１のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３１のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３１の第５の構成例において、図１２８に示した第４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　図１３１のBの導体層Aは、網目状導体１２６１を有する。網目状導体１２６１が、図１２８に示した第４の構成例の網目状導体１２０１と異なる点は、X方向の間隙幅GXAとY方向の間隙幅GYAとの比である。具体的には、図１２８に示した第４の構成例の導体層Aの網目状導体１２０１は、（間隙幅GYA/間隙幅GXA）＞１であるが、図１３１のBの第５の構成例の導体層Aの網目状導体１２６１は、（間隙幅GYA/間隙幅GXA）＜１である。
　換言すれば、図１２８に示した第４の構成例の導体層Aの網目状導体１２０１は、導体幅WXA＞導体幅WYA、かつ、間隙幅GYA＞間隙幅GXAであり、Y方向に電流が流れやすい導体であるのに対して、図１３１のBの第５の構成例の導体層Aの網目状導体１２６１は、導体幅WXA＜導体幅WYA、かつ、間隙幅GYA＜間隙幅GXAであり、X方向に電流が流れやすい導体である。
　さらに、換言すれば、図１２８に示した第４の構成例の導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なっているのに対して、図１３１のBの第５の構成例の導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。図１３１の第５の構成例の場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　図１２８に示した第４の構成例では、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２の間隙の位置を比較すると、X方向の位置が異なり、Y方向の位置が一致している。
　一方、図１３１のBの第５の構成例では、導体層Aの網目状導体１２６１と導体層Bの網目状導体１２６２の間隙のX方向の位置が一致し、Y方向の位置が異なる。
　換言すれば、導体層Aの網目状導体１２６１と導体層Bの網目状導体１２６２の、配線層１７０の信号線１３２が伸びる方向（Y方向）と同一または略同一の方向の導体を、導体層Aの網目状導体１２６１と導体層Bの網目状導体１２６２とで比較すると、積層方向からみて全ての導体が重複している。このような構成の導体層Aと導体層Bは、図２７で示した導体層A及びBの第６の構成例に相当し、図２８のCのシミュレーション結果で示したように誘導性ノイズを大幅に改善することができる。
　図１３０の第２変形例において、上述した点以外は、図１２８に示した第４の構成例と同様である。
　図１３１のAの導体層Cについては、図１２８に示した第４の構成例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３１のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３１のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２６１と導体層Cの直線状導体１２２１Aとが電気的に接続され、導体層Bの網目状導体１２６２と導体層Cの直線状導体１２２１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくできるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善できる。
　＜３層導体層の第６の構成例＞
　図１３２は、３層導体層の第６の構成例を示している。
　図１３２のAは導体層C（配線層１６５C）を、図１３２のBは導体層A（配線層１６５A）を、図１３２のCは導体層B（配線層１６５B）を示している。
　また、図１３２のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３２のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３２のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３２の第６の構成例において、図１２８に示した第４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　図１３２の第６の構成例は、図１２８に示した第４の構成例における、導体層Aの中継導体１２４１の一部を省略した構成である。具体的には、図１２８の第４の構成例では、網目状導体１２０１の行列状の全ての間隙内に、中継導体１２４１が形成されていたのに対して、図１３２の第６の構成例では、中継導体１２４１が形成された行と、中継導体１２４１が形成されていない行とが、Y方向に、行単位で交互に配置されている。導体層Aの中継導体１２４１は、導体層Cの直線状導体１２２１BのXY平面領域内に位置する。
　このように、網目状導体１２０１の各間隙内に形成される中継導体１２４１は、全ての間隙内に配置せずに間引いて、間隙の一部に対して配置するようにしてもよい。導体層Aにおける配線領域の占有率等の制約を守ることができ、配線レイアウトの設計の自由度を高めることができる。
　図１３２の第６の構成例において、上述した点以外は、図１２８に示した第４の構成例と同様である。
　図１３２のAの導体層Cについては、図１２８に示した第４の構成例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３２のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３２のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２２１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２２１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１３２の第６の構成例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　＜３層導体層の第６の構成例の変形例＞
　図１３３は、３層導体層の第６の構成例の変形例を示している。
　図１３３のAは導体層C（配線層１６５C）を、図１３３のBは導体層A（配線層１６５A）を、図１３３のCは導体層B（配線層１６５B）を示している。
　また、図１３３のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３３のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３３のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３３において、図１３２に示した第６の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第６の構成例の変形例では、導体層Aと導体層Cの構成が、図１３２の第６の構成例と異なる。
　図１３２のAの導体層Cでは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとが、Y方向に交互に周期的に配置して構成されていた。これにより、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なっていた。
　これに対して、図１３３のAの導体層Cでは、Y方向に長い直線状導体１２５１Aと、Y方向に長い直線状導体１２５１Bとが、X方向に交互に周期的に配置して構成されている。これにより、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　次に、図１３２のBの導体層Aでは、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された行と、形成されていない行とが、Y方向に、行単位で交互に配置されていた。
　これに対して、図１３３のBの導体層Aでは、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された列と、形成されていない列とが、X方向に、列単位で交互に配置されている。導体層Aの中継導体１２４１は、導体層Cの直線状導体１２５１BのXY平面領域内に位置する。
　図１３３の第６の構成例の変形例において、上述した点以外は、図１３２に示した第６の構成例と同様である。
　図１３３のAの導体層Cについては、図１２９に示した第４の構成例の第１変形例の導体層Cと同一である。したがって、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３３のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３３のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２５１Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２５１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくできるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善できる。
　なお、図１３３の第６の構成例の変形例では、導体層Aの中継導体１２４１が間引かれ、導体層Bの中継導体１２４２は間引かれない構成としたが、導体層Aの中継導体１２４１が間引かれずに、導体層Bの中継導体１２４２が間引かれる構成も可能である。
　＜３層導体層の第７の構成例＞
　図１３４は、３層導体層の第７の構成例を示している。
　図１３４のAは導体層C（配線層１６５C）を、図１３４のBは導体層A（配線層１６５A）を、図１３４のCは導体層B（配線層１６５B）を示している。
　また、図１３４のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３４のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３４のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３４の第７の構成例において、図１３１に示した第５の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第７の構成例では、図１３４のBの導体層Aの構成のみが、図１３１の第５の構成例と異なる。第７の構成例の導体層BおよびCは、図１３１の第５の構成例の導体層BおよびCと同様である。
　第７の構成例における図１３４のBの導体層Aは、網目状導体１２７１を有する。また、導体層Aでは、網目状導体１２７１のX方向の間隙幅GXAおよびY方向の間隙幅GYAを有する間隙の内側に、中継導体１２４１が形成されていない。
　換言すれば、図１３４のBの網目状導体１２７１の間隙幅GXAおよび間隙幅GYAは、図１３１のBの網目状導体１２６１の間隙幅GXAおよび間隙幅GYAよりも小さく、中継導体１２４１を形成するほど十分な間隙がない。
　図１３４の第７の構成例において、上述した点以外は、図１３１に示した第５の構成例と同様である。
　図１３４のAの導体層Cについては、図１３１に示した第５の構成例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３４のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３４のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１３４の第７の構成例は、特に、導体層A乃至Cの３層を電気的に接続できる積層順、具体的には、図１２０のBに示した積層順に好適である。図１２０のBに示した導体層A、C、Bの積層順の場合、導体層Aの網目状導体１２７１と、導体層Cの直線状導体１２２１Aとが、平面領域が重複する領域の一部において、Z方向の導体ビアで接続でき、導体層Bの網目状導体１２６２および中継導体１２４２が、それぞれ、導体層Cの直線状導体１２２１Bおよび１２２１Aと、電流特性が共通の導体どうしで、かつ、平面領域が重複する領域の一部において、Z方向の導体ビアで接続できる。
　＜３層導体層の第８の構成例＞
　図１３５は、３層導体層の第８の構成例を示している。
　図１３５のAは導体層C（配線層１６５C）を、図１３５のBは導体層A（配線層１６５A）を、図１３５のCは導体層B（配線層１６５B）を示している。
　また、図１３５のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３５のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３５のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３５の第８の構成例は、図１２８に示した第４の構成例の一部を変更した構成を有しており、第４構成例と比較して、図１３５の第８構成例について説明する。なお、図１３５においては、図１２８と対応する部分については同一の符号を付してある。
　図１３５のAの導体層Cは、図１２８のAに示した第４構成例の導体層Cと同様である。すなわち、導体層Cは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとを、Y方向に交互に周期的に配置して構成されている。
　図１２８のBの導体層Aは、図１２８に示した第４の構成例における、導体層Aの中継導体１２４１の一部を省略した構成である。具体的には、図１２８の第４の構成例では、網目状導体１２０１の行列状の全ての間隙内に、中継導体１２４１が形成されていたのに対して、図１３５の第８の構成例では、中継導体１２４１が形成された行と、中継導体１２４１が形成されていない行とが、Y方向に、行単位で交互に配置されている。
　図１２８のCの導体層Bも、同様に、図１２８に示した第４の構成例における、導体層Bの中継導体１２４２の一部を省略した構成である。具体的には、図１２８の第４の構成例では、網目状導体１２０１の行列状の全ての間隙内に、中継導体１２４２が形成されていたのに対して、図１３５の第８の構成例では、中継導体１２４２が形成された行と、中継導体１２４２が形成されていない行とが、Y方向に、行単位で交互に配置されている。
　したがって、図１３５の第８の構成例は、図１２８に示した第４の構成例から、導体層Aについては、網目状導体１２０１の行列状の各間隙に配置された中継導体１２４１を行単位で１行おきに間引き、導体層Bについては、網目状導体１２０２の行列状の各間隙に配置された中継導体１２４２を行単位で１行おきに間引いた構成を有する。
　図１３５の第８の構成例において、上述した点以外は、図１２８に示した第４の構成例と同様である。
　図１３５のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３５のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３５のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２２１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２２１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１３５の第８の構成例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　＜３層導体層の第８の構成例の第１変形例＞
　図１３６は、３層導体層の第８の構成例の第１変形例を示している。
　図１３６のAは導体層C（配線層１６５C）を、図１３６のBは導体層A（配線層１６５A）を、図１３６のCは導体層B（配線層１６５B）を示している。
　また、図１３６のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３６のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３６のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３６において、図１３５に示した第８の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第８の構成例の第１変形例では、導体層A乃至Cの構成が、図１３５の第８の構成例と異なる。
　図１３５のAに示した導体層Cでは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとが、Y方向に交互に周期的に配置して構成されていた。これにより、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なっていた。
　これに対して、図１３６のAの導体層Cでは、Y方向に長い直線状導体１２５１Aと、Y方向に長い直線状導体１２５１Bとが、X方向に交互に周期的に配置して構成されている。これにより、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　次に、図１３５のBに示した導体層Aでは、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された行と、形成されていない行とが、Y方向に、行単位で交互に配置されていた。
　これに対して、図１３６のBの導体層Aでは、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された列と、形成されていない列とが、X方向に、列単位で交互に配置されている。導体層Aの中継導体１２４１は、導体層Cの直線状導体１２５１BのXY平面領域内に位置する。
　また、図１３５のCに示した導体層Bでは、網目状導体１２０２の行列状の間隙内に、中継導体１２４２が形成された行と、形成されていない行とが、Y方向に、行単位で交互に配置されていた。
　これに対して、図１３６のCの導体層Bでは、網目状導体１２０２の行列状の間隙内に、中継導体１２４２が形成された列と、形成されていない列とが、X方向に、列単位で交互に配置されている。
　図１３６の第８の構成例の第１変形例において、上述した点以外は、図１３５に示した第８の構成例と同様である。
　図１３６のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３６のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３６のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２５１Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２５１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくできるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善できる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２５１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２５１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第８の構成例の第２変形例＞
　図１３７は、３層導体層の第８の構成例の第２変形例を示している。
　図１３７のAは導体層C（配線層１６５C）を、図１３７のBは導体層A（配線層１６５A）を、図１３７のCは導体層B（配線層１６５B）を示している。
　また、図１３７のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３７のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３７のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３７において、図１３５に示した第８の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第８の構成例の第２変形例では、導体層Aと導体層Bの構成が、図１３５の第８の構成例と異なる。
　図１３７のBの導体層Aは、図１３５に示した第８の構成例と比較すると、網目状導体１２０１の中継導体１２４１が形成されていない間隙内に、Y方向の導体幅WYAd1を有する補強導体１２８１が新たに追加されている。補強導体１２８１は、X方向の導体幅が間隙幅GXAで、X方向に長い直線状導体である。
　図１３７のCの導体層Bは、図１３５に示した第８の構成例と比較すると、網目状導体１２０２の中継導体１２４２が形成されていない間隙内に、Y方向の導体幅WYBd1を有する補強導体１２８２が新たに追加されている。補強導体１２８２は、X方向の導体幅が間隙幅GXBで、X方向に長い直線状導体である。
　図１３７の第８の構成例の第２変形例において、上述した点以外は、図１３５に示した第８の構成例と同様である。
　図１３７のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３７のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３７のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２２１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２２１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１３７の第８の構成例の第２変形例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　導体層Aにおいて、中継導体１２４１を間引きした位置に、X方向に長い補強導体１２８１を配置したことにより、配線抵抗を小さくできるため、電圧降下をさらに改善することができる。電圧降下が改善されることにより、誘導性ノイズも改善できる。
　導体層Bにおいて、中継導体１２４２を間引きした位置に、X方向に長い補強導体１２８２を配置したことにより、配線抵抗を小さくできるため、電圧降下をさらに改善することができる。電圧降下が改善されることにより、誘導性ノイズも改善できる。
　＜３層導体層の第８の構成例の第３変形例＞
　図１３８は、３層導体層の第８の構成例の第３変形例を示している。
　図１３８のAは導体層C（配線層１６５C）を、図１３８のBは導体層A（配線層１６５A）を、図１３８のCは導体層B（配線層１６５B）を示している。
　また、図１３８のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３８のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３８のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３８において、図１３５に示した第８の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第８の構成例の第３変形例では、導体層Aと導体層Bの構成が、図１３５の第８の構成例と異なる。
　最初に、導体層Aについて見ると、図１３５に示した第８の構成例では、網目状導体１２０１の行列状の各間隙は、Y方向の間隙幅GYAを共通に有していた。換言すれば、Y方向の間隙幅GYAは、網目状導体１２０１の行列状の全ての間隙で同一であった。
　これに対して、図１３８のBの導体層Aでは、中継導体１２４１が形成されている間隙は、Y方向の間隙幅GYAを有し、中継導体１２４１が形成されていない間隙は、間隙幅GYAよりも小さいY方向の間隙幅GYAd1（間隙幅GYA＞間隙幅GYAd1）を有する。
　次に、導体層Bについて見ると、図１３５に示した第８の構成例では、網目状導体１２０２の行列状の各間隙は、Y方向の間隙幅GYBを共通に有していた。換言すれば、Y方向の間隙幅GYBは、網目状導体１２０２の行列状の全ての間隙で同一であった。
　これに対して、図１３８のBの導体層Aでは、中継導体１２４２が形成されている間隙は、Y方向の間隙幅GYBを有し、中継導体１２４２が形成されていない間隙は、間隙幅GYBよりも小さいY方向の間隙幅GYBd1（間隙幅GYB＞間隙幅GYBd1）を有する。
　図１３８の第８の構成例の第３変形例において、上述した点以外は、図１３５に示した第８の構成例と同様である。
　図１３８のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３８のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３８のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２２１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２２１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１３８の第８の構成例の第３変形例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　導体層Aにおいて、中継導体１２４１を間引きした位置の間隙幅GYAd1を、中継導体１２４１が形成されている位置の間隙幅GYAよりも小さくしたことにより、配線抵抗を小さくできるため、電圧降下をさらに改善することができる。電圧降下が改善されることにより、誘導性ノイズも改善できる。
　導体層Bにおいて、中継導体１２４２を間引きした位置の間隙幅GYBd1を、中継導体１２４２が形成されている位置の間隙幅GYBよりも小さくしたことにより、配線抵抗を小さくできるため、電圧降下をさらに改善することができる。電圧降下が改善されることにより、誘導性ノイズも改善できる。
　なお、図１３８の第８の構成例の第３変形例において、導体層Aの網目状導体１２０１のY方向の導体幅WYAを太くすることで、中継導体１２４１を間引きした位置の間隙幅GYAd1を、中継導体１２４１が形成されている位置の間隙幅GYAよりも小さくしてもよいし、Y方向の導体幅WYAは図１３５の第８の構成例と同じでもよい。導体層Bの網目状導体１２０２についても同様である。
　＜３層導体層の第８の構成例の第４変形例＞
　図１３９は、３層導体層の第８の構成例の第４変形例を示している。
　図１３９のAは導体層C（配線層１６５C）を、図１３９のBは導体層A（配線層１６５A）を、図１３９のCは導体層B（配線層１６５B）を示している。
　また、図１３９のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１３９のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１３９のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１３９の第８の構成例の第４変形例は、図１３６の第８の構成例の第１変形例の一部を変更した構成を有する。図１３９では、図１３６と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　図１３６の第１変形例では、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２の間隙の位置を比較すると、X方向の位置が異なり、Y方向の位置が一致している。
　一方、図１３９の第４変形例では、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２の間隙の位置を比較すると、X方向の位置が一致し、Y方向の位置が異なる。
　図１３９の第８の構成例の第４変形例において、上述した点以外は、図１３６の第１変形例と同様である。例えば、導体層Aにおいて、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された列と、形成されていない列とが、X方向に、列単位で交互に配置されている点、導体層Bにおいて、網目状導体１２０２の行列状の間隙内に、中継導体１２４２が形成された列と、形成されていない列とが、X方向に、列単位で交互に配置されている点も同様である。
　また、図１３９の第８の構成例の第４変形例は、図１３０に示した第４の構成例の第２変形例から、導体層Aにおいて、中継導体１２４１を列単位で１列おきに間引き、導体層Bにおいて、中継導体１２４２を列単位で１列おきに間引いた構成に相当する。
　図１３９のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１３９のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層において遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２５１Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２５１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくできるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善できる。
　図１３９のAの導体層Cでは、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２５１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２５１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第８の構成例の第５変形例＞
　図１４０は、３層導体層の第８の構成例の第５変形例を示している。
　図１４０のAは導体層C（配線層１６５C）を、図１４０のBは導体層A（配線層１６５A）を、図１４０のCは導体層B（配線層１６５B）を示している。
　また、図１４０のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４０のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４０のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１４０の第８の構成例の第５変形例は、図１３６に示した第８の構成例の第１変形例の一部を変更した構成を有する。図１４０では、図１３６と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第８の構成例の第５変形例では、導体層Bの構成のみが、図１３６の第８の構成例の第１変形例と異なる。
　図１３６の第１変形例では、導体層Bは、網目状導体１２０２の行列状の間隙内に、中継導体１２４２が形成された列と、形成されていない列とが、X方向に、列単位で交互に配置されていた。換言すれば、中継導体１２４１が列単位で１列おきに間引かれていた。
　これに対して、図１４０の導体層Bは、網目状導体１２０２の行列状の間隙内に、中継導体１２４２が形成された列と、形成されていない列とが、X方向に、２列単位で交互に配置されている。換言すれば、中継導体１２４１が２列単位で２列おきに間引かれている。
　図１４０の第８の構成例の第５変形例において、上述した点以外は、図１３６の第８の構成例の第１変形例と同様である。
　図１４０のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４０のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１４０のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　さらに、導体層Aの網目状導体１２０１と導体層Cの直線状導体１２５１Aとが電気的に接続され、導体層Bの網目状導体１２０２と導体層Cの直線状導体１２５１Bとが電気的に接続される場合には、導体層AおよびBの電流量を小さくできるので、導体層AまたはBからの誘導性ノイズや電圧降下をさらに改善できる。
　図１４０のAの導体層Cでは、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　導体層Aに中継導体１２４１を設けたことにより、網目状導体１２０２と直線状導体１２５１Bとを略最短距離または短距離で接続して電源を引き込むことが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、網目状導体１２０１と直線状導体１２５１Aとを略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第９の構成例＞
　図１４１は、３層導体層の第９の構成例を示している。
　図１４１のAは導体層C（配線層１６５C）を、図１４１のBは導体層A（配線層１６５A）を、図１４１のCは導体層B（配線層１６５B）を示している。
　また、図１４１のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４１のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４１のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１４１の第９の構成例は、図１３２の第６の構成例の一部を変更した構成を有する。図１４１では、図１３２と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第９の構成例では、導体層Aの構成のみが、図１３２の第６の構成例と異なる。
　図１３２の第６の構成例の導体層Aは、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された行と、中継導体１２４１が形成されていない行とが、Y方向に、行単位で交互に配置されていた。
　図１４１の第９の構成例の導体層Aは、図１３２の第６の構成例の導体層Aの中継導体１２４１が形成されていない行の間隙に、中継導体１２４３（第３の中継導体）が新たに設けられた構成を有する。中継導体１２４３は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　すなわち、図１４１の第９の構成例の導体層Aは、網目状導体１２０１を有し、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された行と、中継導体１２４３が形成された列とが、Y方向に、行単位で交互に配置された構成を有する。
　例えば、図１４１の第９の構成例の導体層A乃至Cが、導体層B、導体層C、導体層Aの順で、導体層Cが真ん中に配置される積層順である場合、導体層Bの中継導体１２４２は、導体層Cの直線状導体１２２１AとZ方向の導体ビアで接続し、導体層Bの網目状導体１２０２は、導体層Cの直線状導体１２２１Bと、Z方向の導体ビアで接続できる。また、導体層Aの中継導体１２４１は、導体層Cの直線状導体１２２１BとZ方向の導体ビアで接続し、中継導体１２４３は、導体層Cの直線状導体１２２１AとZ方向の導体ビアで接続できる。さらに、導体層Aの網目状導体１２０１と、導体層Cの直線状導体１２２１Aとを、Z方向の導体ビアで接続できる。また、中継導体１２４３は、導体層A乃至Cとは異なる導体層の導体と、Z方向の導体ビアで接続してもよい。また、中継導体１２４３は、その全てが電気的な接続に用いられていなくてもよく、その全てが電気的な接続に用いられていてもよく、その一部が電気的な接続に用いられていてもよい。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１２２１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Aに中継導体１２４３を設けたことにより、直線状導体１２２１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２２１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１４１の第９の構成例において、上述した点以外は、図１３２の第６の構成例と同様である。
　図１４１のAの導体層Cについては、図１３２の第６の構成例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４１のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１４１のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１４１の第９の構成例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　＜３層導体層の第９の構成例の第１変形例＞
　図１４２は、３層導体層の第９の構成例の第１変形例を示している。
　図１４２のAは導体層C（配線層１６５C）を、図１４２のBは導体層A（配線層１６５A）を、図１４２のCは導体層B（配線層１６５B）を示している。
　また、図１４２のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４２のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４２のFは、導体層Aと導体層Bとの積層状態の平面図である。
　第９の構成例の第１変形例は、図１３３の第６の構成例の第１変形例の一部を変更した構成を有する。図１４２では、図１３３と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第９の構成例の第１変形例では、導体層Aの構成のみが、図１３３の第６の構成例の第１変形例と異なる。
　図１３３の第６の構成例の第１変形例の導体層Aは、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された列と、中継導体１２４１が形成されていない列とが、Y方向に、列単位で交互に配置されていた。
　図１４２の第９の構成例の第１変形例の導体層Aは、図１３３の第６の構成例の第１変形例の導体層Aの中継導体１２４１が形成されていない列の間隙に、中継導体１２４３が新たに設けられた構成を有する。
　すなわち、図１４２の第９の構成例の第１変形例の導体層Aは、網目状導体１２０１を有し、網目状導体１２０１の行列状の間隙内に、中継導体１２４１が形成された列と、中継導体１２４３が形成された列とが、X方向に、列単位で交互に配置された構成を有する。
　例えば、図１４２の第９の構成例の導体層A乃至Cが、導体層B、導体層C、導体層Aの順で、導体層Cが真ん中に配置される積層順である場合、導体層Bの中継導体１２４２は、導体層Cの直線状導体１２５１Aと接続し、導体層Bの網目状導体１２０２は、導体層Cの直線状導体１２５１Bと、Z方向の導体ビアで接続できる。また、導体層Aの中継導体１２４１は、導体層Cの直線状導体１２５１Bと接続し、中継導体１２４３は、導体層Cの直線状導体１２５１Aと接続できる。さらに、導体層Aの網目状導体１２０１と、導体層Cの直線状導体１２５１Aとを、Z方向の導体ビアで接続できる。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１２５１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Aに中継導体１２４３を設けたことにより、直線状導体１２５１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２５１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１４２の第９の構成例の第１変形例において、上述した点以外は、図１３３の第６の構成例の第１変形例と同様である。
　図１４２のAの導体層Cについては、図１３２の第６の構成例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４２のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１４２のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１４２の第９の構成例の第１変形例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　＜３層導体層の第９の構成例の第２変形例＞
　図１４３は、３層導体層の第９の構成例の第２変形例を示している。
　図１４３のAは導体層C（配線層１６５C）を、図１４３のBは導体層A（配線層１６５A）を、図１４３のCは導体層B（配線層１６５B）を示している。
　また、図１４３のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４３のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４３のFは、導体層Aと導体層Bとの積層状態の平面図である。
　第９の構成例の第２変形例は、図１４１の第９の構成例の一部を変更した構成を有する。図１４３では、図１４１と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第９の構成例の第２変形例では、導体層Bの構成のみが、図１４１の第９の構成例と異なる。
　図１４１の第９の構成例の導体層Bは、網目状導体１２０２を有し、網目状導体１２０２の行列状の全ての間隙内に、中継導体１２４２が形成されていた。
　これに対して、図１４３の第９の構成例の第２変形例では、網目状導体１２０１の各間隙内に、中継導体１２４２が形成された行と、中継導体１２４４（第４の中継導体）が形成された行とが、Y方向に、行単位で交互に配置されている。中継導体１２４４は、例えば、プラス電源に接続される配線（Vdd配線）である。
　例えば、図１４３の第９の構成例の第２変形例の導体層A乃至Cが、導体層B、導体層A、導体層Cの順で、導体層Aが真ん中に配置される積層順である場合、導体層Bの中継導体１２４２は、導体層Aの網目状導体１２０１とZ方向の導体ビアで接続し、導体層Bの中継導体１２４４は、導体層Bの網目状導体１２０２と、導体層A乃至Cとは異なる導体層の導体を介して接続する。また、導体層Bの網目状導体１２０２は、導体層Aの中継導体１２４１と、Z方向の導体ビアで接続できる。導体層Aの中継導体１２４１は、導体層Cの直線状導体１２２１BとZ方向の導体ビアで接続し、中継導体１２４３は、導体層Cの直線状導体１２２１AとZ方向の導体ビアで接続できる。さらに、導体層Aの網目状導体１２０１は、導体層Cの直線状導体１２２１Aと、Z方向の導体ビアで接続できる。なお、中継導体１２４４は、その全てが電気的な接続に用いられていなくてもよく、その全てが電気的な接続に用いられていてもよく、その一部が電気的な接続に用いられていてもよい。図１４３の第９の構成例の第２変形例では、位置ずれがあるものの、導体層A及びBおけるVdd配線の形状とVss配線の形状とが同一または略同一である。そのため、導体層A乃至Cのレイアウトを容易に設計できる場合があり、Vdd配線とVss配線とを好適な電流関係または電圧関係にしやすい場合がある。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１２２１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Aに中継導体１２４３を設けたことにより、直線状導体１２２１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２２１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４４を設けたことにより、直線状導体１２２１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１４３の第９の構成例の第２変形例において、上述した点以外は、図１４１の第９の構成例と同様である。
　図１４３のAの導体層Cについては、図１４１の第９の構成例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４３のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１４３のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１４３の第９の構成例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　＜３層導体層の第９の構成例の第３変形例＞
　図１４４は、３層導体層の第９の構成例の第３変形例を示している。
　図１４４のAは導体層C（配線層１６５C）を、図１４４のBは導体層A（配線層１６５A）を、図１４４のCは導体層B（配線層１６５B）を示している。
　また、図１４４のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４４のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４４のFは、導体層Aと導体層Bとの積層状態の平面図である。
　第９の構成例の第３変形例は、図１４２の第９の構成例の第１変形例の一部を変更した構成を有する。図１４４では、図１４２と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第９の構成例の第３変形例では、導体層Bの構成のみが、図１４２の第９の構成例の第１変形例と異なる。
　図１４２の第９の構成例の第１変形例の導体層Bは、網目状導体１２０２を有し、網目状導体１２０２の行列状の全ての間隙内に、中継導体１２４２が形成されていた。
　これに対し、図１４４の第９の構成例の第３変形例の導体層Bは、網目状導体１２０２を有し、網目状導体１２０２の行列状の間隙内に、中継導体１２４２が形成された列と、中継導体１２４４が形成された列とが、X方向に、列単位で交互に配置された構成を有する。
　例えば、図１４４の第９の構成例の第３変形例の導体層A乃至Cが、導体層B、導体層A、導体層Cの順で、導体層Aが真ん中に配置される積層順である場合、導体層Bの中継導体１２４２は、導体層Aの網目状導体１２０１とZ方向の導体ビアで接続し、導体層Bの中継導体１２４４は、導体層Bの網目状導体１２０２と、導体層A乃至Cとは異なる導体層の導体を介して接続する。また、導体層Bの網目状導体１２０２は、導体層Aの中継導体１２４１と、Z方向の導体ビアで接続できる。導体層Aの中継導体１２４１は、導体層Cの直線状導体１２５１BとZ方向の導体ビアで接続し、中継導体１２４３は、導体層Cの直線状導体１２５１AとZ方向の導体ビアで接続できる。さらに、導体層Aの網目状導体１２０１は、導体層Cの直線状導体１２５１Aと、Z方向の導体ビアで接続できる。図１４４の第９の構成例の第３変形例では、位置ずれがあるものの、導体層A及びBにおけるVdd配線の形状とVss配線の形状とが同一または略同一である。そのため、導体層A乃至Cのレイアウトを容易に設計できる場合があり、Vdd配線とVss配線とを好適な電流関係または電圧関係にしやすい場合がある。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１２５１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Aに中継導体１２４３を設けたことにより、直線状導体１２５１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２５１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４４を設けたことにより、直線状導体１２５１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１４４の第９の構成例の第３変形例において、上述した点以外は、図１４２の第９の構成例の第１変形例と同様である。
　図１４４のAの導体層Cについては、図１４２の第９の構成例の第１変形例の導体層Cと同一である。したがって、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４４のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１４４のDに示されるように、導体層AとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１４４の第９の構成例の第３変形例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　＜３層導体層の第９の構成例の第４変形例＞
　図１４５は、３層導体層の第９の構成例の第４変形例を示している。
　図１４５のAは導体層C（配線層１６５C）を、図１４５のBは導体層A（配線層１６５A）を、図１４５のCは導体層B（配線層１６５B）を示している。
　また、図１４５のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４５のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４５のFは、導体層Aと導体層Bとの積層状態の平面図である。
　第９の構成例の第４変形例は、図１４４の第９の構成例の第３変形例の一部を変更した構成を有する。図１４５では、図１４４と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　図１４４の第３変形例では、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２の間隙の位置を比較すると、X方向の位置が異なり、Y方向の位置が一致している。
　一方、図１４５の第４変形例では、導体層Aの網目状導体１２０１と導体層Bの網目状導体１２０２の間隙の位置を比較すると、X方向の位置が一致し、Y方向の位置が異なる。
　また例えば、導体層Aの中継導体１２４１と、導体層Bの中継導体１２４４の位置を比較すると、図１４４の第３変形例では、X方向の位置が異なり、Y方向の位置が一致している。一方、図１４５の第４変形例では、X方向の位置が一致し、Y方向の位置が異なる。
　また例えば、導体層Aの中継導体１２４３と、導体層Bの中継導体１２４２の位置を比較すると、図１４４の第３変形例では、X方向の位置が異なり、Y方向の位置が一致している。一方、図１４５の第４変形例では、X方向の位置が一致し、Y方向の位置が異なる。
　図１４４の第３変形例では、導体層AとBの積層、および、導体層AとCの積層が遮光構造となっており、遮光性が保たれている。一方、図１４５の第４変形例では、導体層AとCの積層、および、導体層BとCの積層が遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　また、例えば、図１４５の第９の構成例の第４変形例の導体層A乃至Cが、導体層B、導体層C、導体層Aの順で、導体層Cが真ん中に配置される積層順である場合、導体層Bの中継導体１２４２は、導体層Cの直線状導体１２５１AとZ方向の導体ビアで接続し、導体層Bの中継導体１２４４は、導体層Cの直線状導体１２５１BとZ方向の導体ビアで接続する。また、導体層Bの網目状導体１２０２は、導体層Cの直線状導体１２５１Bと、Z方向の導体ビアで接続できる。導体層Aの中継導体１２４１は、導体層Cの直線状導体１２５１BとZ方向の導体ビアで接続し、中継導体１２４３は、導体層Cの直線状導体１２５１AとZ方向の導体ビアで接続できる。さらに、導体層Aの網目状導体１２０１は、導体層Cの直線状導体１２５１Aと、Z方向の導体ビアで接続できる。また、中継導体１２４４は、導体層A乃至Cとは異なる導体層の導体と、Z方向の導体ビアで接続してもよい。
　図１４５の第４変形例において、上述した点以外は、図１４４の第３の変形例と同様である。
　図１４５のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２５１Aの電流分布と、直線状導体１２５１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２５１Aおよび直線状導体１２５１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４５の第９の構成例の第４変形例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、同一または略同一である。この場合、配線レイアウトによっては、電圧降下をさらに改善できる。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１２５１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Aに中継導体１２４３を設けたことにより、直線状導体１２５１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２５１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４４を設けたことにより、直線状導体１２５１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第１０の構成例＞
　図１４６は、３層導体層の第１０の構成例を示している。
　図１４６のAは導体層C（配線層１６５C）を、図１４６のBは導体層A（配線層１６５A）を、図１４６のCは導体層B（配線層１６５B）を示している。
　また、図１４６のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４６のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４６のFは、導体層Aと導体層Bとの積層状態の平面図である。
　第１０の構成例は、図１２８の第４の構成例の一部を変更した構成を有する。図１４６では、図１２８と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第１０の構成例では、導体層Cの構成のみが、図１２８の第４の構成例と異なる。
　図１４６のAの導体層Cは、X方向に長い直線状導体１２９１Aと、X方向に長い直線状導体１２９１Bとを、Y方向に交互に周期的に配置して構成されている。直線状導体１２１９Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１２９１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　図１２８の第４の構成例において、図１２８のAの導体層Cの直線状導体１２２１Aの繰り返し周期である導体周期FYCは、図１２８のBの導体層Aの網目状導体１２０１のY方向の繰り返し周期である導体周期FYAの２倍であった。
　これに対して、図１４６のAの導体層Cの直線状導体１２９１Aの繰り返し周期である導体周期FYCは、図１４６のBの導体層Aの網目状導体１２０１のY方向の繰り返し周期である導体周期FYAの１倍である。
　同様に、図１２８の第４の構成例では、図１２８のAの導体層Cの直線状導体１２２１Bの導体周期FYCは、図１２８のCの導体層Bの網目状導体１２０２の導体周期FYBの２倍であったが、図１４６のAの導体層Cの直線状導体１２９１Bの導体周期FYCは、図１４６のCの導体層Bの網目状導体１２０２の導体周期FYBの１倍である。
　図１４６の第１０の構成例において、上述した点以外は、図１２８の第４の構成例と同様である。
　図１４６のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２９１Aの電流分布と、直線状導体１２９１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２９１Aおよび直線状導体１２９１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４６のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３２のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても、一定範囲で、遮光性が保たれている。これにより、導体層AとBの遮光制約を緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１４６の第１０の構成例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１２９１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２９１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第１０の構成例の変形例＞
　図１４７は、３層導体層の第１０の構成例の変形例を示している。
　図１４７のAは導体層C（配線層１６５C）を、図１４７のBは導体層A（配線層１６５A）を、図１４７のCは導体層B（配線層１６５B）を示している。
　また、図１４７のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４７のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４７のFは、導体層Aと導体層Bとの積層状態の平面図である。
　第１０の構成例の変形例は、図１２８の第４の構成例の一部を変更した構成を有する。図１４７では、図１２８と対応する部分については同一の符号を付し、その部分の説明は適宜省略し、異なる部分について説明する。
　第１０の構成例の変形例では、導体層Cの構成のみが、図１２８の第４の構成例と異なる。
　図１４７のAの導体層Cは、X方向に長い直線状導体１３０１Aと、X方向に長い直線状導体１３０１Bとを、Y方向に交互に周期的に配置して構成されている。直線状導体１３０１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。直線状導体１３０１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。直線状導体１３０１Aと直線状導体１３０１Bとの間隔は、間隙幅GYC1と間隙幅GYC2とで交互に配置されている。
　図１２８の第４の構成例において、図１２８のAの導体層Cの直線状導体１２２１Aの繰り返し周期である導体周期FYCは、図１２８のBの導体層Aの網目状導体１２０１のY方向の繰り返し周期である導体周期FYAの２倍であった。
　これに対して、図１４７のAの導体層Cの直線状導体１３０１Aの繰り返し周期である導体周期FYCは、図１４７のBの導体層Aの網目状導体１２０１のY方向の繰り返し周期である導体周期FYAの（１／整数）倍である。図１４７は、導体周期FYCが、導体周期FYAの１／２倍の例である。
　同様に、図１２８の第４の構成例では、図１２８のAの導体層Cの直線状導体１２２１Bの導体周期FYCは、図１２８のCの導体層Aの網目状導体１２０２の導体周期FYBの２倍であったが、図１４７のAの導体層Cの直線状導体１３０１Bの導体周期FYCは、図１４７のCの導体層Bの網目状導体１２０２の導体周期FYBの（１／整数）倍である。図１４７は、導体周期FYCが、導体周期FYBの１／２倍の例である。
　図１４７の第１０の構成例の変形例において、上述した点以外は、図１２８の第４の構成例と同様である。
　図１４７のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１３０１Aの電流分布と、直線状導体１３０１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１３０１Aおよび直線状導体１３０１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４７のFに示されるように、導体層AとBの積層により、能動素子群１６７からのホットキャリア発光を遮光できることは勿論、図１３２のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても、一定範囲で、遮光性が保たれている。これにより、導体層AとBの遮光制約を緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１４７の第１０の構成例の変形例において、導体層Cの電流が流れやすい方向と、導体層AおよびBの電流が流れやすい方向は、略直交して略９０度異なる。これにより、電流が拡散しやすくなる（電流が集中しにくくなる）ので、誘導性ノイズをさらに改善できる。
　導体層Aに中継導体１２４１を設けたことにより、直線状導体１３０１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１３０１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第１１の構成例＞
　上述した３層導体層の第１乃至第１０の構成例では、導体層Aおよび導体層Bの構成として、X方向の抵抗値とY方向の抵抗値が異なる網目状導体を用いた第１１の構成例を採用して説明した。換言すれば、導体層Aおよび導体層Bとして、図１２８の第４の構成例の網目状導体１２０１および１２０２や、図１３１の第５の構成例の網目状導体１２６１および１６０２のように、X方向の間隙幅GXAとY方向の間隙幅GYAとが異なり、X方向の間隙幅GXBとY方向の間隙幅GYBとが異なる構成を採用して説明した。
　しかしながら、導体層Aおよび導体層Bは、図１２乃至図４１で説明した導体層A及びBの第１乃至第１３の構成例のいずれをも採用することができる。
　次の、図１４８乃至図１５２では、導体層C（配線層１６５C）については、図１２２等で採用した構成で統一し、導体層Aおよび導体層Bが、X方向とY方向の抵抗値が同一の網目状導体を採用した構成について説明する。
　図１４８は、３層導体層の第１１の構成例を示している。
　図１４８のAは導体層C（配線層１６５C）を、図１４８のBは導体層A（配線層１６５A）を、図１４８のCは導体層B（配線層１６５B）を示している。
　また、図１４８のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４８のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４８のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１４８の第１１の構成例において、図１２８に示した第４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　図１４８のAの導体層Cは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとを、導体周期FYCでY方向に交互に周期的に配置して構成されている。
　図１４８のBの導体層Aは、網目状導体１３１１から成る。網目状導体１３１１は、X方向の導体幅WXA、間隙幅GXA、および、導体周期FXAを有し、Y方向の導体幅WYA、間隙幅GYA、および、導体周期FYAを有する。ここで、導体幅WXA＝導体幅WYA、間隙幅GXA＝間隙幅GYA、および、導体周期FXA＝導体周期FYAである。また、網目状導体１２０１の各間隙には、中継導体１２４１が配置されている。中継導体１２４１どうしの間隔、換言すれば、中継導体１２４１の周期も、導体周期FXAおよびFYAである。網目状導体１３１１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　図１２８のCの導体層Bは、網目状導体１３１２から成る。網目状導体１３１２は、X方向の導体幅WXB、間隙幅GXB、および、導体周期FXBを有し、Y方向の導体幅WYB、間隙幅GYB、および、導体周期FYBを有する。ここで、導体幅WXB＝導体幅WYB、間隙幅GXB＝間隙幅GYB、および、導体周期FXB＝導体周期FYBである。また、網目状導体１３１２の各間隙には、中継導体１２４２が配置されている。中継導体１２４２どうしの間隔、換言すれば、中継導体１２４２の周期も、導体周期FXBおよびFYBである。網目状導体１３１２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　図１４８のBおよびCに示されるように、導体層Aに形成された中継導体１２４１の平面位置と、導体層Bに形成された中継導体１２４２の平面位置は同じである。換言すれば、導体層Aの網目状導体１３１１と、導体層Bの網目状導体１３１２とは、積層方向から見て全て重複している。このような構成の導体層Aと導体層Bは、図１５で示した導体層A及びBの第２の構成例に相当し、図１７のシミュレーション結果で示したように誘導性ノイズを大幅に改善することができる。
　そのため、導体層C（配線層１６５C）を、図１２０のBに示したように、導体層A（配線層１６５A）と導体層B（配線層１６５B）の間に配置して、導体層Aの網目状導体１３１１と、導体層Cの直線状導体１２２１Aとが、Z方向の導体ビアで接続され、導体層Bの網目状導体１３１２と、導体層Cの直線状導体１２２１Bとが、Z方向の導体ビアで接続される積層順に好適である。
　導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　導体層Cの直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４８のFに示されるように、導体層Aと導体層Bの積層は、遮光構造となっていないが、図１４８のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層によって遮光構造となっており、遮光性が保たれている。これにより、能動素子群１６７からのホットキャリア発光を遮光できる。また、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。導体層A及びBのレイアウトの自由度を向上させることができる。
　＜３層導体層の第１２の構成例＞
　図１４９は、３層導体層の第１２の構成例を示している。
　図１４９のAは導体層C（配線層１６５C）を、図１４９のBは導体層A（配線層１６５A）を、図１４９のCは導体層B（配線層１６５B）を示している。
　また、図１４９のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１４９のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１４９のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１４９の第１２の構成例において、図１２８に示した第４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　図１４９のAの導体層Cは、X方向に長い直線状導体１２２１Aと、X方向に長い直線状導体１２２１Bとを、導体周期FYCでY方向に交互に周期的に配置して構成されている。
　図１４９のBの導体層Aは、面状導体１３２１から成る。面状導体１３２１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。
　図１４９のCの導体層Bは、面状導体１３２２から成る。面状導体１３２２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２２Aおよび直線状導体１２２２Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１４９のFに示されるように、導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光することができ、図１４９のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和することができるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善することができる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　この３層導体層の第１２の構成例は、図１２０のBに示したような、導体層C（配線層１６５C）を、導体層A（配線層１６５A）と導体層B（配線層１６５B）の間に配置して、導体層Aの面状導体１３２１と、導体層Cの直線状導体１２２１Aとが、Z方向の導体ビアで接続され、導体層Bの面状導体１３２２と、導体層Cの直線状導体１２２１Bとが、Z方向の導体ビアで接続される積層順に好適である。
　＜３層導体層の第１２の構成例の変形例＞
　図１５０は、３層導体層の第１２の構成例の第１変形例を示している。
　図１５０のAは導体層C（配線層１６５C）を、図１５０のBは導体層A（配線層１６５A）を、図１５０のCは導体層B（配線層１６５B）を示している。
　また、図１５０のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１５０のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１５０のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１５０において、図１４８および図１４９に示した第１１および第１２の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第１２の構成例の第１変形例では、図１５０のCの導体層Bの構成のみが、図１４９と異なる。
　図１５０のCの導体層Bは、網目状導体１３１２と、その間隙に形成された中継導体１２４２とから成る。
　図１４９に示した第１２の構成例は、導体層Aについては、図１４８に示した３層導体層の第１１の構成例の網目状導体１３１１および中継導体１２４１を、面状導体１３２１に変更し、導体層Bについては、図１４８に示した３層導体層の第１１の構成例の網目状導体１３１２および中継導体１２４２を、面状導体１３２２に変更した構成である。
　これに対して、図１５０の第１２の構成例の第１変形例は、導体層Aについては、図１４８に示した３層導体層の第１１の構成例の網目状導体１３１１および中継導体１２４１を、面状導体１３２１に変更し、導体層Bについては、図１４８に示した３層導体層の第１１の構成例と同じ、網目状導体１３１２および中継導体１２４２とした構成である。
　図１５１は、３層導体層の第１２の構成例の第２変形例を示している。
　図１５１のAは導体層C（配線層１６５C）を、図１５１のBは導体層A（配線層１６５A）を、図１５１のCは導体層B（配線層１６５B）を示している。
　また、図１５１のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１５１のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１５１のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１５１において、図１４８および図１４９に示した第１１および第１２の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第１２の構成例の第２変形例では、図１５１のBの導体層Aの構成のみが、図１４９と異なる。
　図１４９に示した第１２の構成例は、導体層Aについては、図１４８に示した３層導体層の第１１の構成例の網目状導体１３１１および中継導体１２４１を、面状導体１３２１に変更し、導体層Bについては、図１４８に示した３層導体層の第１１の構成例の網目状導体１３１２および中継導体１２４２を、面状導体１３２２に変更した構成である。
　これに対して、図１５１の第１２の構成例の第２変形例は、導体層Aについては、図１４８に示した３層導体層の第１１の構成例と同じ、網目状導体１３１１および中継導体１２４１とし、導体層Bについては、図１４８に示した３層導体層の第１１の構成例の網目状導体１３１２および中継導体１２４２を、面状導体１３２２に変更した構成である。
　第１変形例および第２変形例においても、図１４９に示した第１２の構成例と同様の作用効果を奏する。
　すなわち、導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２２Aおよび直線状導体１２２２Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　導体層AとBの積層が遮光構造となっており、能動素子群１６７からのホットキャリア発光を遮光することができることは勿論、導体層AとCとの積層、および、導体層BとCとの積層においても遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和することができるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善することができる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１５０の第１変形例は、特に、導体層A乃至Cの３層を電気的に接続できる積層順、具体的には、図１２０のAおよびBに示した積層順に好適である。例えば、図１２０のAに示した導体層A、B、Cの積層順の場合、導体層Aの面状導体１３２１と、導体層Bの中継導体１２４２とが接続でき、導体層Bの網目状導体１３１２および中継導体１２４２が、それぞれ、導体層Cの直線状導体１２２１Bおよび１２２１Aと、電流特性が共通の導体どうしで、かつ、平面領域が重複する領域の一部において、Z方向の導体ビアで接続できる。
　図１５１の第２変形例は、特に、導体層A乃至Cの３層を電気的に接続できる積層順、具体的には、図１２０のBおよびCに示した積層順に好適である。例えば、図１２０のBに示した導体層A、C、Bの積層順の場合、導体層Aの網目状導体１３１１および中継導体１２４１が、それぞれ、導体層Cの直線状導体１２２１Aおよび１２２１Bと、電流特性が共通の導体どうしで、かつ、平面領域が重複する領域の一部において、Z方向の導体ビアで接続でき、導体層Bの面状導体１３２２と、導体層Cの直線状導体１２２１Bとが、接続できる。
　＜３層導体層の第１３の構成例＞
　図１５２は、３層導体層の第１３の構成例を示している。
　図１５２のAは導体層C（配線層１６５C）を、図１５２のBは導体層A（配線層１６５A）を、図１５２のCは導体層B（配線層１６５B）を示している。
　また、図１５２のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１５２のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１５２のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１５２の第１２の構成例において、図１４８に示した第１１の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第１３の構成例では、図１５２のBの導体層Aの構成のみが、図１４８と異なる。
　図１５２のBの導体層Aは、網目状導体１３３１から成る。網目状導体１３３１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。網目状導体１３３１は、X方向の導体幅WXA、間隙幅GXA、および、導体周期FXAを有し、Y方向の導体幅WYA、間隙幅GYA、および、導体周期FYAを有する。ここで、導体幅WXA＝導体幅WYA、間隙幅GXA＝間隙幅GYA、および、導体周期FXA＝導体周期FYAである。ただし、網目状導体１３３１の間隙の間隙幅GXAおよび間隙幅GYAは、導体層Bの網目状導体１３１２の間隙の間隙幅GXBおよび間隙幅GYBよりも小さい（間隙幅GXA＝間隙幅GYA＜間隙幅GXB＝間隙幅GYB）。また、網目状導体１３３１の間隙内には、中継導体は形成されていない。
　図１５２の第１３の構成例において、上述した点以外は、図１４８の第１１の構成例と同様である。
　図１５２のAの導体層Cを所定の平面範囲（平面領域）で見ると、直線状導体１２２１Aの電流分布と、直線状導体１２２１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　直線状導体１２２１Aおよび直線状導体１２２１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５２のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層のそれぞれが遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Bに中継導体１２４２を設けたことにより、直線状導体１２２１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　図１５２の第１３の構成例は、特に、導体層A乃至Cの３層を電気的に接続できる積層順、具体的には、図１２０のBに示した積層順に好適である。例えば、図１２０のBに示した導体層A、C、Bの積層順の場合、導体層Aの網目状導体１３３１が、導体層Cの直線状導体１２２１AとZ方向の導体ビアで接続でき、導体層Bの網目状導体１３１２および中継導体１２４２が、それぞれ、導体層Cの直線状導体１２２１Bおよび１２２１Aと、電流特性が共通の導体どうしで、かつ、平面領域が重複する領域の一部において、Z方向の導体ビアで接続できる。
　＜３層導体層の第１４の構成例＞
　上述した３層導体層の第１乃至第１３の構成例では、導体層Cの構成として、いわゆる縦縞または横縞の配線パタンである、X方向に長い直線状導体か、または、Y方向に長い直線状導体を用いた構成を採用して説明した。
　しかしながら、導体層Cは、縦縞または横縞の配線パタンに限られない。
　次の、図１５３乃至図１６３では、導体層Cが、縦縞または横縞の配線パタン以外の構成を有する場合について説明する。
　図１５３は、３層導体層の第１４の構成例を示している。
　図１５３のAは導体層C（配線層１６５C）を、図１５３のBは導体層A（配線層１６５A）を、図１５３のCは導体層B（配線層１６５B）を示している。
　また、図１５３のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１５３のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１５３のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１５３の第１４の構成例において、図１４８に示した第１１の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第１４の構成例では、図１５３のAの導体層Cの構成のみが、図１４８と異なる。
　図１５３のAの導体層Cは、複数の矩形状導体１３４１Aおよび１３４１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。矩形状導体１３４１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。矩形状導体１３４１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　具体的には、矩形状導体１３４１Aを、X方向に間隙幅GXCを空けて繰り返し配置した行と、矩形状導体１３４１Bを、X方向に間隙幅GXCを空けて繰り返し配置した行とが、Y方向に交互に周期的に配置されている。矩形状導体１３４１Aおよび１３４１Bは、X方向には導体周期FXCで繰り返し配置され、Y方向には導体周期FYCで繰り返し配置されている。矩形状導体１３４１Aと矩形状導体１３４１BとのY方向の間には、間隙幅GYCの間隙がある。矩形状導体１３４１Aは、X方向の導体幅WXCAおよびY方向の導体幅WYCAを有し、矩形状導体１３４１Bは、X方向の導体幅WXCBおよびY方向の導体幅WYCBを有する。ここで、導体幅WXCA、WYCA、WXCB、および、WYCBは同一である（導体幅WXCA＝導体幅WYCA＝導体幅WXCB＝導体幅WYCB）。
　図１５３の第１４の構成例において、上述した点以外は、図１４８の第１１の構成例と同様である。
　図１５３のAの導体層Cを所定の平面範囲（平面領域）で見ると、矩形状導体１３４１Aの電流分布と、矩形状導体１３４１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　矩形状導体１３４１Aおよび矩形状導体１３４１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５３のDおよびEに示されるように、導体層AとCとの積層、および、導体層BとCとの積層のそれぞれが遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Aに中継導体１２４１を設けたことにより、矩形状導体１３４１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、矩形状導体１３４１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第１４の構成例の変形例＞
　図１５４は、３層導体層の第１４の構成例の第１変形例を示している。
　図１５４のAは導体層C（配線層１６５C）を、図１５４のBは導体層A（配線層１６５A）を、図１５４のCは導体層B（配線層１６５B）を示している。
　また、図１５４のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１５４のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１５４のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１５４において、図１５３に示した第１４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第１４の構成例の第１変形例では、図１５４のAの導体層Cの構成のみが、図１５３と異なり、導体層AおよびBの構成は、図１５３と同様である。
　図１５４のAの導体層Cは、複数の矩形状導体１３４１Aおよび１３４１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５３と共通するが、隣接する列で、Y方向の導体周期FYCの１／４だけ、配置がずれている点が異なる。X方向の繰り返し周期である導体周期FXCは、２列単位となる。
　図１５５は、３層導体層の第１４の構成例の第２変形例を示している。
　図１５５のAは導体層C（配線層１６５C）を、図１５５のBは導体層A（配線層１６５A）を、図１５５のCは導体層B（配線層１６５B）を示している。
　また、図１５５のDは、導体層Aと導体層Cとの積層状態の平面図であり、図１５５のEは、導体層Bと導体層Cとの積層状態の平面図であり、図１５５のFは、導体層Aと導体層Bとの積層状態の平面図である。
　図１５５において、図１５３に示した第１４の構成例と対応する部分については同一の符号を付してあり、その部分の説明は適宜省略して、異なる部分に着目して説明する。
　第１４の構成例の第２変形例では、図１５５のAの導体層Cの構成のみが、図１４９と異なり、導体層AおよびBの構成は、図１４９と同様である。
　図１５５のAの導体層Cは、複数の矩形状導体１３４１Aおよび１３４１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１４９と共通するが、隣接する列で、Y方向の導体周期FYCの１／２だけ、配置がずれている点が異なる。X方向の繰り返し周期である導体周期FXCは、２列単位となる。なお、矩形状導体１３４１Aおよび１３４１Bの、隣接する列でのY方向のずらし量は、任意の値に設計することができる。
　図１５４および図１５５の第１４の構成例の第１変形例および第２変形例において、導体層Cを所定の平面範囲（平面領域）で見ると、矩形状導体１３４１Aの電流分布と、矩形状導体１３４１Bの電流分布とが同一または略同一となるため、誘導性ノイズの発生を抑制することができる。
　また、第１４の構成例の第１変形例および第２変形例において、矩形状導体１３４１Aおよび矩形状導体１３４１Bは、Y方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５５の第１４の構成例の第２変形例では、さらに、矩形状導体１３４１Aおよび矩形状導体１３４１Bは、X方向に同じ配線パタンの繰り返しとなっているので、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５４の第１４の構成例の第１変形例では、導体層AとBの積層、導体層AとCとの積層、および、導体層BとCとの積層により、一定範囲で、遮光性が保たれている。これにより、導体層AとBの遮光制約を若干緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　図１５５の第１４の構成例の第２変形例では、導体層AとCとの積層、および、導体層BとCとの積層のそれぞれが遮光構造となっており、遮光性が保たれている。これにより、導体層AとBの遮光制約を大幅に緩和できるので、導体層AとBの導体面積を最大限に利用することができ、配線抵抗を下げて、電圧降下をさらに改善できる。また、導体層A及びBのレイアウトの自由度を向上させることができる。
　導体層Aに中継導体１２４１を設けたことにより、矩形状導体１３４１Bと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　導体層Bに中継導体１２４２を設けたことにより、矩形状導体１３４１Aと略最短距離または短距離で接続することが可能となり、電圧降下、エネルギ損失、または、誘導性ノイズを低減できる。
　＜３層導体層の第１４の構成例におけるその他の変形例＞
　以下では、図１５６乃至図１６３を参照して、図１５３に示した３層導体層の第１４の構成例のその他の変形例について説明する。
　なお、第１４の構成例の変形例は、図１５４および図１５５の第１および第２変形例と同様に、導体層Cの構成のみが変更されるため、図１５６乃至図１６３では、導体層Cの構成のみを図示する。また、図１５６乃至図１６３では、図１５３のAに示した第１４の構成例の導体層Cと比較して、導体層Cの構成を説明する。
　図１５６のAは、３層導体層の第１４の構成例の第３変形例の導体層Cを示している。
　図１５６のAの導体層Cは、複数の矩形状導体１３４２Aおよび１３４２Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。矩形状導体１３４２Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。矩形状導体１３４２Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　図１５６のAの導体層Cが図１５３のAの導体層Cと異なる点は、矩形状導体１３４２Aおよび１３４２Bの導体サイズ、即ち、導体幅WXCA、WYCA、WXCB、および、WYCBである。なお、導体幅WXCA、WYCA、WXCB、および、WYCBは同一である（導体幅WXCA＝導体幅WYCA＝導体幅WXCB＝導体幅WYCB）。
　図１５６のAの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　また、矩形状導体１３４２Aおよび１３４２Bの導体サイズを、図１５３のAに示した第１４の構成例よりも大きくすることにより、配線抵抗をより下げることができる。
　図１５６のBは、３層導体層の第１４の構成例の第４変形例の導体層Cを示している。
　図１５６のBの導体層Cは、複数の矩形状導体１３４２Aおよび１３４２Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５６のAと共通するが、隣接する列で、Y方向の導体周期FYCの１／４だけ、配置がずれている点が異なる。X方向の繰り返し周期である導体周期FXCは、２列単位となる。
　図１５６のBの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５６のCは、３層導体層の第１４の構成例の第５変形例の導体層Cを示している。
　図１５６のCの導体層Cは、複数の矩形状導体１３４２Aおよび１３４２Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５６のAと共通するが、隣接する列で、Y方向の導体周期FYCの１／２だけ、配置がずれている点が異なる。隣接する行で、X方向の導体周期FXCの１／２だけ、配置がずれているとも言える。X方向の導体周期FXCは、２列単位であり、Y方向の導体周期FYCは、２行単位である。なお、矩形状導体１３４２Aおよび１３４２Bの、隣接する列でのY方向のずらし量は、任意の値に設計することができる。
　図１５６のCの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　さらに、図１５６のCの導体層Cは、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５７のAは、３層導体層の第１４の構成例の第６変形例の導体層Cを示している。
　図１５７のAの導体層Cは、複数の矩形状導体１３４３Aおよび１３４３Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。矩形状導体１３４３Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。矩形状導体１３４３Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　図１５７のAの導体層Cが図１５３のAの導体層Cと異なる点は、矩形状導体１３４３Aおよび１３４３Bの導体サイズ、具体的には、導体幅WXCAおよびWXCBである。なお、矩形状導体１３４３Aおよび１３４３Bは長方形であり、導体幅WXCA＞導体幅WYCA、かつ、導体幅WXCB＞導体幅WYCBである。また、導体幅WXCAと導体幅WXCBとが等しく、導体幅WYCAと導体幅WYCBとが等しい（導体幅WXCA＝導体幅WXCB，導体幅WYCA＝導体幅WYCB）。
　図１５７のAの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５７のBは、３層導体層の第１４の構成例の第７変形例の導体層Cを示している。
　図１５７のBの導体層Cは、複数の矩形状導体１３４３Aおよび１３４３Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５７のAと共通するが、隣接する行で、X方向の導体周期FXCの１／２だけ、配置がずれている点が異なる。Y方向の繰り返し周期である導体周期FYCは、２行単位となる。なお、矩形状導体１３４３Aおよび１３４３Bの、隣接する行でのX方向のずらし量は、任意の値に設計することができる。
　図１５７のBの導体層Cは、矩形状導体１３４３Aおよび矩形状導体１３４３Bが、Y方向に同じ配線パタンの繰り返しではないので、容量性ノイズをY方向で完全相殺できないX位置が存在する。
　そこで、X方向の導体周期FXCの１／２だけずらす場合には、図１５７のCの導体層Cのように構成することができる。
　図１５７のCは、３層導体層の第１４の構成例の第８変形例の導体層Cを示している。
　図１５７のCの導体層Cは、Y方向に隣接する矩形状導体１３４３Aおよび１３４３Bの２行単位で、X方向の導体周期FXCの１／２だけ配置をずらし、所定の繰り返し周期で同一平面上に繰り返し配置して構成される。
　図１５７のCの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　なお、矩形状導体１３４３Aおよび１３４３Bの、隣接する２行単位でのX方向のずらし量は、任意の値に設計することができる。また、矩形状導体１３４３Aおよび１３４３Bの２行単位でのX方向のずらしは、隣接する２行の矩形状導体ではなく、隣接しない２行の矩形状導体をずらしてもよい。また、矩形状導体１３４３Aおよび１３４３Bの２行単位でのX方向のずらしは、所定の平面範囲（平面領域）で見る場合の、矩形状導体１３４３AのY方向の導体幅の総和と、矩形状導体１３４３BのY方向の導体幅の総和とが同一であれば容量性ノイズをY方向で完全相殺することができるので、２行単位である必要はない。換言すると、矩形状導体１３４３Aおよび１３４３Bを、隣接する隣接しないに関わらず、２行以上の複数行単位で、任意の値に設計したずらし量で、X方向にずらしてもよく、所定の平面範囲（平面領域）で見る場合の、矩形状導体１３４３AのY方向の導体幅の総和と、矩形状導体１３４３BのY方向の導体幅の総和とが同一または略同一である場合に好適だが、その限りではない。
　図１５８のAは、３層導体層の第１４の構成例の第９変形例の導体層Cを示している。
　図１５８のAの導体層Cは、複数の矩形状導体１３４４Aおよび１３４４Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。矩形状導体１３４４Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。矩形状導体１３４４Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　図１５８のAの導体層Cが図１５７のAの導体層Cと異なる点は、矩形状導体１３４４Aおよび１３４４Bの導体サイズ、具体的には、導体幅WXCAおよびWXCBである。図１５８のAの矩形状導体１３４４Aと１３４４Bの導体幅WXCAおよびWXCBは、図１５７のAの矩形状導体１３４３Aと１３４３Bの導体幅WXCAおよびWXCBよりも大きい。
　なお、矩形状導体１３４４Aおよび１３４４Bは長方形であり、導体幅WXCA＞導体幅WYCA、かつ、導体幅WXCB＞導体幅WYCBである。また、導体幅WXCAと導体幅WXCBとが等しく、導体幅WYCAと導体幅WYCBとが等しい（導体幅WXCA＝導体幅WXCB，導体幅WYCA＝導体幅WYCB）。
　図１５８のAの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５８のBは、３層導体層の第１４の構成例の第１０変形例の導体層Cを示している。
　図１５８のBの導体層Cは、複数の矩形状導体１３４４Aおよび１３４４Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５８のAと共通するが、隣接する行で、X方向の導体周期FXCの１／３だけ、配置がずれている点が異なる。Y方向の繰り返し周期である導体周期FYCは、６行単位となる。
　図１５８のBの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５８のCは、３層導体層の第１４の構成例の第１１変形例の導体層Cを示している。
　図１５８のCの導体層Cは、Y方向に隣接する矩形状導体１３４４Aおよび１３４４Bの２行単位で、X方向の導体周期FXCの１／３だけ、配置をずらし、所定の繰り返し周期で同一平面上に繰り返し配置して構成される。
　図１５８のCの導体層Cは、容量性ノイズをY方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５９のAは、３層導体層の第１４の構成例の第１２変形例の導体層Cを示している。
　図１５９のAの導体層Cは、複数の矩形状導体１３４１Aおよび１３４１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。
　図１５９のAの導体層Cが図１５３のAの導体層Cと異なる点は、矩形状導体１３４１Aおよび１３４１Bの配列方向である。具体的には、図１５３のAの導体層Cでは、矩形状導体１３４１Aおよび１３４１Bのそれぞれは、導体周期FXCでX方向に繰り返し配置され、矩形状導体１３４１Aおよび１３４１Bは、Y方向に交互に周期的に配置されていた。これに対して、図１５９のAの導体層Cでは、矩形状導体１３４１Aおよび１３４１Bのそれぞれは、導体周期FYCでY方向に繰り返し配置され、矩形状導体１３４１Aおよび１３４１Bは、X方向に交互に周期的に配置されている。
　図１５９のAの導体層Cは、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１５９のBは、３層導体層の第１４の構成例の第１３変形例の導体層Cを示している。
　図１５９のBの導体層Cは、複数の矩形状導体１３６１Aおよび１３６１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。矩形状導体１３６１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。矩形状導体１３６１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　図１５９のBの導体層Cが図１５９のAの導体層Cと異なる点は、矩形状導体１３６１Aおよび１３６１Bの導体サイズ、具体的には、導体幅WYCAおよびWYCBである。なお、矩形状導体１３６１Aおよび１３６１Bは長方形であり、導体幅WXCA＜導体幅WYCA、かつ、導体幅WXCB＜導体幅WYCBである。また、導体幅WXCAと導体幅WXCBとが等しく、導体幅WYCAと導体幅WYCBとが等しい（導体幅WXCA＝導体幅WXCB，導体幅WYCA＝導体幅WYCB）。
　図１５９のBの導体層Cは、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　なお、図示は省略するが、矩形状導体１３６１Aおよび１３６１Bを、隣接する列で、Y方向の導体周期FYCの１／２だけずらし、所定の繰り返し周期で同一平面上に繰り返し配置する構成や、隣接する列で、Y方向の導体周期FYCの１／３だけずらす構成も可能である。また、矩形状導体１３６１Aおよび１３６１Bの、隣接する列でのY方向のずらし量は、任意の値に設計することができる。また、矩形状導体１３６１Aおよび１３６１Bを、隣接する隣接しないに関わらず、２列以上の複数列単位で、任意の値に設計したずらし量で、Y方向にずらしてもよく、所定の平面範囲（平面領域）で見る場合の、矩形状導体１３６１AのX方向の導体幅の総和と、矩形状導体１３６１BのX方向の導体幅の総和とが同一または略同一である場合に好適だが、その限りではない。
　図１５９のCは、３層導体層の第１４の構成例の第１４変形例の導体層Cを示している。
　図１５９のCの導体層Cは、X方向に隣接する矩形状導体１３６１Aおよび１３６１Bの２列単位で、Y方向の導体周期FYCの１／２だけ、配置をずらし、所定の繰り返し周期で同一平面上に繰り返し配置して構成される。
　図１５９のCの導体層Cは、容量性ノイズをX方向で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１６０のAは、３層導体層の第１４の構成例の第１５変形例の導体層Cを示している。
　図１６０のAの導体層Cは、２個の矩形状導体１３４１Aと２個の矩形状導体１３４１Bを、X方向およびY方向に所定の繰り返し周期で同一平面上に配置して構成されている。隣接する矩形状導体１３４１Aどうしの間隙、隣接する矩形状導体１３４１Bどうしの間隙、および、隣接する矩形状導体１３４１Aと１３４１Bとの間隙は、X方向に間隙幅GXC、Y方向に間隙幅GYCを有する。２個の矩形状導体１３４１Aと２個の矩形状導体１３４１Bは、X方向には導体周期FXCで繰り返し配置され、Y方向には導体周期FYCで繰り返し配置されている。
　図１６０のBは、３層導体層の第１４の構成例の第１６変形例の導体層Cを示している。
　図１６０のBの導体層Cは、複数の矩形状導体１３４３Aおよび１３４３Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５７のAと共通するが、隣接する列で、Y方向の導体周期FYCの１／２だけ、配置がずれている点が異なる。隣接する行で、配置がX方向の導体周期FXCの１／２だけずれているとも言える。X方向の導体周期FXCは、２列単位であり、Y方向の導体周期FYCは、２行単位である。
　図１６０のCは、３層導体層の第１４の構成例の第１７変形例の導体層Cを示している。
　図１６０のCの導体層Cは、複数の矩形状導体１３４４Aおよび１３４４Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５８のAと共通するが、隣接する列で、Y方向の導体周期FYCの１／２だけ、配置がずれている点が異なる。隣接する行で、配置がX方向の導体周期FXCの１／２だけずれているとも言える。X方向の導体周期FXCは、２列単位であり、Y方向の導体周期FYCは、２行単位である。図１６０のBの導体層Cと、図１６０のCの導体層Cとは、X方向の導体幅WXCAおよびWXCBが異なるだけである。
　図１６０のA乃至Cの導体層Cは、容量性ノイズをX方向およびY方向の両方で完全相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１６１のAは、３層導体層の第１４の構成例の第１８変形例の導体層Cを示している。
　図１６１のAの導体層Cは、２個の矩形状導体１３４１Aと２個の矩形状導体１３４１Bを、X方向およびY方向に所定の繰り返し周期で同一平面上に配置して構成される点で図１５６のAと共通するが、２列単位で、Y方向の導体周期FYCの１／４だけ、配置がずれている点が異なる。
　図１６１のBは、３層導体層の第１４の構成例の第１９変形例の導体層Cを示している。
　図１６１のBの導体層Cは、複数の矩形状導体１３４３Aおよび１３４３Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５７のAと共通するが、隣接する列で、Y方向の導体周期FYCの１／４だけ、配置がずれている点が異なる。
　図１６１のCは、３層導体層の第１４の構成例の第２０変形例の導体層Cを示している。
　図１６１のCの導体層Cは、導体１３８１Aおよび１３８１Bを、Y方向に所定の繰り返し周期で同一平面上に配置して構成されている。導体１３８１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体１３８１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。
　導体１３８１Aは、図１６１のBのX方向に配列された全ての矩形状導体１３４３Aを最短経路で接続した形状を有する。導体１３８１Bは、図１６１のBのX方向に配列された全ての矩形状導体１３４３Bを最短経路で接続した形状を有する。図１６１のCの間隙幅GXCおよび間隙幅GYCは、隣接する導体間のX方向およびY方向の最小幅に相当する。なお、導体１３８１Aおよび導体１３８１Bは、図１６１のBのX方向に配列された全ての矩形状導体を最短経路で接続した形状でなくてもよく、例えば、ミアンダ形状であってもよく、蛇行した形状であってもよい。
　図１６１のA乃至Cの導体層Cは、Y方向については容量性ノイズを完全相殺し、X方向については一部の容量性ノイズを相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１６２のAは、３層導体層の第１４の構成例の第２１変形例の導体層Cを示している。
　図１６２のAの導体層Cは、複数の矩形状導体１３４１Aおよび１３４１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５３のAと共通するが、隣接する列で、Y方向の導体周期FYCの１／４だけ、配置がずれている点が異なる。
　図１６２のBは、３層導体層の第１４の構成例の第２２変形例の導体層Cを示している。
　図１６２のBの導体層Cは、導体１３８２Aおよび１３８２Bを、X方向の導体周期FXCおよびY方向の導体周期FYCで同一平面上に周期的に配置して構成されている。導体１３８２Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体１３８２Bは、例えば、プラス電源に接続される配線（Vdd配線）である。導体１３８２Aは、X方向の導体幅WXCAおよびY方向の導体幅WYCAを有し、導体１３８２Bは、X方向の導体幅WXCBおよびY方向の導体幅WYCBを有する。図１６２のBの間隙幅GXCおよび間隙幅GYCは、隣接する導体間のX方向およびY方向の最小幅に相当する。
　導体１３８２Aは、図１６２のAのX方向に配列された２個の矩形状導体１３４１Aを最短経路で接続した形状を有する。導体１３８２Bは、図１６２のAのX方向に配列された２個の矩形状導体１３４１Bを最短経路で接続した形状を有する。なお、導体１３８２Aおよび導体１３８２Bは、最短経路で接続した形状でなくてもよく、図１６２のAのX方向に配列された２個以上の矩形状導体を電気的に接続した形状であればよい。
　図１６２のCは、３層導体層の第１４の構成例の第２３変形例の導体層Cを示している。
　図１６２のCの導体層Cは、導体１３８３Aおよび１３８３Bを、Y方向に所定の繰り返し周期で同一平面上に配置して構成されている。導体１３８３Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体１３８３Bは、例えば、プラス電源に接続される配線（Vdd配線）である。導体１３８３Aは、Y方向の導体幅WYCAを有し、導体１３８２Bは、Y方向の導体幅WYCBを有する。図１６２のCの間隙幅GXCおよび間隙幅GYCは、隣接する導体間のX方向およびY方向の最小幅に相当する。
　導体１３８３Aは、図１６２のAのX方向に配列された全ての矩形状導体１３４１Aを最短経路で接続した形状を有する。導体１３８３Bは、図１６２のAのX方向に配列された全ての矩形状導体１３４１Bを最短経路で接続した形状を有する。なお、導体１３８３Aおよび導体１３８３Bは、図１６２のAのX方向に配列された全ての矩形状導体を最短経路で接続した形状でなくてもよく、例えば、ミアンダ形状であってもよく、蛇行した形状であってもよい。
　図１６２のA乃至Cの導体層Cは、Y方向については容量性ノイズを完全相殺し、X方向については一部の容量性ノイズを相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。
　図１６３のAは、３層導体層の第１４の構成例の第２４変形例の導体層Cを示している。
　図１６３のAの導体層Cは、矩形状導体１３４１Aおよび１３４１Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成される点で図１５３のAと共通するが、隣接する列で、配置がY方向の導体周期FYCの１／４だけずれている領域と、ずれていない領域が混在する点が異なる。図１６３のAの導体層Cは、Y方向の位置ずれがない２個の矩形状導体１３４１Aおよび１３４１BのX方向中心を基準として、導体周期FXCでX方向に折り返して繰り返し配置した構成を有する。
　図１６３のBは、３層導体層の第１４の構成例の第２５変形例の導体層Cを示している。
　図１６３のBの導体層Cは、矩形状導体１３７１Aおよび１３７１Bを配置し、導体１３８２Aおよび１３８２Bを、所定の繰り返し周期で同一平面上に繰り返し配置して構成されている。
　図１６３のBの導体層Cは、矩形状導体１３７１Aおよび１３７１BのX方向中心で導体１３８２Aおよび１３８２Bを折り返した構成を有し、導体１３８２Aおよび１３８２Bを導体周期FXCでX方向に繰り返し配置した構成を有する。
　図１６３のCは、３層導体層の第１４の構成例の第２６変形例の導体層Cを示している。
　図１６３のCの導体層Cは、導体１３９１Aおよび１３９１Bを、Y方向に所定の繰り返し周期で同一平面上に配置して構成されている。導体１３９１Aは、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。導体１３９１Bは、例えば、プラス電源に接続される配線（Vdd配線）である。導体１３９１Aは、Y方向の導体幅WYCAを有し、導体１３９１Bは、Y方向の導体幅WYCBを有する。図１６３のCの間隙幅GXCおよび間隙幅GYCは、隣接する導体間のX方向およびY方向の最小幅に相当する。
　導体１３９１Aは、図１６３のBのX方向に配列された全ての矩形状導体１３７１Aおよび導体１３８２Aを最短経路で接続した形状を有する。導体１３９１Bは、図１６３のBのX方向に配列された全ての矩形状導体１３７１Bおよび導体１３８２Bを最短経路で接続した形状を有する。なお、導体１３９１Aおよび導体１３９１Bは、図１６３のBのX方向に配列された全ての矩形状導体を最短経路で接続した形状でなくてもよく、例えば、ミアンダ形状であってもよく、蛇行した形状であってもよい。
　図１６３のCの導体層Cは、図１６３のBの導体層Cと同じ領域単位で、導体周期FXCでX方向に折り返して繰り返し配置した構成を有する。
　図１６３のA乃至Cの導体層Cは、X方向に鏡面対称な導体配置となっている。
　図１６３のA乃至Cの導体層Cは、Y方向については容量性ノイズを完全相殺し、X方向については一部の容量性ノイズを相殺することが可能である。容量性ノイズは、導体層Cが配線層１７０に近いほど、大きく改善することができる。一部の具体例を上述したが、第１乃至第１４の構成例またはその変形例（図１２２乃至図１６３）は、特に、導体層A乃至Cの３層を、Z方向に延伸された導体ビア（VIA）等を介して電気的に接続できる積層順に好適である。具体的には、図１２２乃至図１２７、図１３４、図１４８、図１４９、および、図１５２乃至図１６３に示した構成例並びにその変形例は、図１２０のBに示した積層順に好適である。また、図１５０に示した構成例およびその変形例は、図１２０のAおよびBに示した積層順に好適である。また、図１２９、図１３１、図１３３、図１３５乃至図１３８、図１４０、図１４２乃至図１４４、図１４６、図１４７、および、図１５１に示した構成例並びにその変形例は、図１２０のBおよびCに示した積層順に好適である。また、図１２８、図１３０、図１３２、図１３９、図１４１、および、図１４５に示した構成例並びにその変形例は、図１２０のA乃至Cに示した積層順に好適である。
　＜３層導体層のその他の変形例＞
　上述した各構成例において、例えばGNDやマイナス電源に接続される配線（Vss配線）として説明した導体は、例えばプラス電源に接続される配線（Vdd配線）であってもよく、例えばプラス電源に接続される配線（Vdd配線）として説明した導体は、例えばGNDやマイナス電源に接続される配線（Vss配線）でもよい。VddまたはVssとする電圧は、GNDと電源でもよいし、電圧が異なる２種類の電源でもよい。VddまたはVssとする電圧は、２つの極性が異なることが望ましいが、その限りではない。導体層A、B、C間をZ方向に延伸して接続する導体ビア(VIA)の個数または総面積は、所定の平面範囲（平面領域）において、VddとVssとで同じであることが望ましいが、その限りではない。間隙内に配置する中継導体を間引く場合には、上述した例以外の間引き方、例えば、ランダムに間引くなどしてもよい。
　導体層Cは、電流の流れやすいシート抵抗の低い導体層としたが、電流の流れにくいシート抵抗の高い導体層としてもよい。導体層Cは、回路基板や半導体基板や電子機器の中で最も電流の流れにくい導体層ではないことが望ましいが、その限りではない。導体層Cは、回路基板や半導体基板や電子機器の中で最も電流の流れやすい導体層であることが望ましいが、その限りではない。導体層Cは、導体層Aと導体層Bとの少なくとも一方よりも電流の流れやすい導体層であることが望ましいが、その限りではない。導体層Cは、回路基板や半導体基板や電子機器の中で導体層Aの次に電流の流れやすい導体層であることが望ましいが、その限りではない。導体層Cは、回路基板や半導体基板や電子機器の中で導体層Bの次に電流の流れやすい導体層であることが望ましいが、その限りではない。例えば、導体層Cは、第１の半導体基板１０１または第２の半導体基板１０２の中で１番目に電流の流れにくい導体層であってもよい。例えば、導体層Cは、第１の半導体基板１０１または第２の半導体基板１０２の中で１番目に電流の流れやすい導体層であってもよい。例えば、導体層Cは、第１の半導体基板１０１または第２の半導体基板１０２の中で２番目に電流の流れやすい導体層であってもよい。例えば、導体層Cは、第１の半導体基板１０１または第２の半導体基板１０２の中で３番目に電流の流れやすい導体層であってもよい。例えば、導体層Cは、第１の半導体基板１０１または第２の半導体基板１０２の中で導体層Aの次に電流の流れやすい導体層であってもよい。例えば、導体層Cは、第１の半導体基板１０１または第２の半導体基板１０２の中で導体層Bの次に電流の流れやすい導体層であってもよい。
　なお、上述した回路基板や半導体基板や電子機器の中で電流の流れやすい導体層は、回路基板の中で電流の流れやすい導体層、半導体基板の中で電流の流れやすい導体層、電子機器の中で電流の流れやすい導体層、の何れかであると考えてもよい。また、上述した回路基板や半導体基板や電子機器の中で電流の流れにくい導体層は、回路基板の中で電流の流れにくい導体層、半導体基板の中で電流の流れにくい導体層、電子機器の中で電流の流れにくい導体層、の何れかであると考えてもよい。また、上述した電流の流れやすい導体層をシート抵抗の低い導体層とし、電流の流れにくい導体層をシート抵抗の高い導体層としても、それぞれ置き換え可能である。
　導体層Cに用いる導体の材料としては、銅、アルミ、タングステン、クロム、ニッケル、タンタル、モリブデン、チタン、金、銀、鉄等の金属、若しくは、これらの何れかを少なくとも含む混合物、化合物、または、合金が主に用いられる。また、シリコン、ゲルマニウム、化合物半導体、有機半導体等の半導体が含まれていてもよい。さらに、綿、紙、ポリエチレン、ポリ塩化ビニル、天然ゴム、ポリエステル、エポキシ樹脂、メラミン樹脂、フェノール樹脂、ポリウレタン、合成樹脂、マイカ、石綿、ガラス繊維、磁器等の絶縁体が含まれていてもよい。また、導体層Cは、最上層メタルまたは最下層メタル、つまり最上層または最下層の導体層であってもよく、Cu-Cu接合、Au-Au接合、またはAl-Al接合などの同種金属接合や、Cu-Au接合、Cu-Al接合、またはAu- Al接合などの異種金属接合に用いられる導体層であってもよい。
　導体層A乃至Cの各導体層の平面配置は、X方向を反転させてもよいし、Y方向を反転させてもよい。また、時計回りに所定角度（例えば、９０度）回転させてもよいし、反時計回りに所定角度（例えば、－９０度）回転させてもよい。また、上述した各構成例の一部では、全ての導体周期や全ての導体幅や全ての間隙幅が均等である一例を用いて説明したが、この限りではない。例えば、導体周期や導体幅や間隙幅は、不均等であってもよく、位置によって導体周期や導体幅や間隙幅を変調させた形状であってもよい。また、上述した各構成例の一部では、Vdd配線とVss配線とで、導体周期、導体幅、間隙幅、配線形状、配線位置、または配線本数などが略同一である一例を用いて説明したが、この限りではない。例えば、Vdd配線とVss配線とで、導体周期が異なっていてもよく、導体幅が異なっていてもよく、間隙幅が異なっていてもよく、配線形状が異なっていてもよく、配線位置が異なっていてもよく、配線位置にズレやズラシがあってもよく、配線本数が異なっていてもよい。
＜１３．応用例＞
　本開示による技術は、上記各実施の形態および、その変形例または応用例の説明に限定されず種々の変形実施が可能である。上記各実施の形態および、その変形例または応用例における各構成要素は、その一部が省略されていてもよく、その一部または全部が変化していてもよく、その一部または全部が変更されていてもよく、その一部が他の構成要素で置き換えられていてもよく、その一部または全部に他の構成要素が追加されていてもよい。また、上記各実施の形態および、その変形例または応用例における各構成要素は、その一部または全部が複数に分割されていてもよく、その一部または全部が複数に分離されていてもよく、分割または分離された複数の構成要素の少なくとも一部で機能や特徴を異ならせていてもよい。さらに、上記各実施の形態および、その変形例または応用例における各構成要素の少なくとも一部を組み合わせて、異なる実施の形態としてもよい。さらに、上記各実施の形態および、その変形例または応用例における各構成要素の少なくとも一部を移動させて、異なる実施の形態としてもよい。さらに、上記各実施の形態および、その変形例または応用例における各構成要素の少なくとも一部の組み合わせに結合要素や中継要素を加えて、異なる実施の形態としてもよい。さらに、上記各実施の形態および、その変形例または応用例における各構成要素の少なくとも一部の組み合わせに切り替え要素や切り替え機能を加えて、異なる実施の形態としてもよい。
　本実施の形態である固体撮像装置１００においてAggressor導体ループと成り得る導体層A及びBをそれぞれ形成する導体は、Vdd配線またはVss配線とされていた。つまり、導体層A及びBには、少なくとも一部の領域で互いに逆方向に電流が流れており、ある時刻において、導体層Aには図中上から下方向に電流が流れるとき、導体層Bには図中下から上方向に電流が流れていた。なお、電流の大きさは互いに同一であることが望ましい。なお、導体層A及びBを形成する導体が第２の半導体基板内に構成される例を用いて説明したが、この限りではない。例えば、第１の半導体基板内に構成されていてもよく、一部または全部が第２の半導体基板以外に構成されていてもよい。
　導体層A及びBに流れる信号としては、時間方向に電流の方向が変化する差動信号であれば、VddやVss以外のどのような信号が流れるようにしてもよい。つまり、導体層A及びBは、時間ｔに応じて電流Ｉが変化する（微小時間ｄｔの微小電流変化がｄＩである）信号が流れていればよい。なお、導体層A及びBに基本的にはDC電流が流れていても、電流の立ち上がり、電流の時間遷移、電流の立ち下がり、などがある場合は、時間ｔに応じて電流Ｉが変化している。
　例えば、導体層Aに流れる電流の大きさと、導体層Bに流れる電流の大きさとが互いに同一でなくてもよい。逆に、導体層Aに流れる電流の大きさと、導体層Bに流れる電流の大きさとが互いに同一である（導体層A及びBに、時間に応じて変化する電流が略同一のタイミングで流れる）ようにしてもよい。一般的には、導体層A及びBに、時間に応じて変化する電流が略同一のタイミングで流れる場合の方が、導体層Aに流れる電流の大きさと、導体層Bに流れる電流の大きさとが互いに同一でない場合よりも、Victim導体ループに発生する誘導起電力の大きさをより抑制することができる。一方、導体層A及びBに流れる信号が差動信号でなくてもよい。例えば、両方ともVdd配線、両方ともVss配線、両方ともGND配線、同じ種類の信号線、異なる種類の信号線、などの何れであってもよい。また、導体層A及びBを形成する導体が、電源や信号源とは接続されない導体であってもよい。これらの場合には、誘導性ノイズを抑制できるという効果が低下するものの、それ以外の発明効果は得られる。
　また、導体層A及びBには、例えばクロック信号のような、所定の周波数の周波数信号が流れるようにしてもよい。また、導体層A及びBには、例えば、交流電源電流が流れるようにしてもよい。また、導体層A及びBには、例えば、同一の周波数信号が流れるようにしてもよい。また、導体層A及びBには、複数の周波数成分を含む信号が流れるようにしてもよい。一方、時間ｔに応じて電流Ｉが全く変化しないDC信号が流れていてもよい。この場合には、誘導性ノイズを抑制できるという効果は得られないが、それ以外の発明効果は得られる。一方、信号が流れないようにしてもよい。この場合には、誘導性ノイズ抑制、容量性ノイズ抑制、電圧降下(IR-Drop)低減、の効果は得られないが、それ以外の発明効果は得られる。
＜１４．網目状導体のずらし構成例＞
＜網目状導体の第１のずらし構成例＞
　ところで、上述した導体層A及び導体層Bにおいて、網目状導体を採用した構成例をいくつか提案してきた。
　例えば、図１５に示した第２の構成例では、網目状導体２１６から成る導体層Aと、網目状導体２１７から成る導体層Bを示した。図２５に示した第４の構成例では、網目状導体２３１から成る導体層Aと、網目状導体２３２から成る導体層Bを示した。
　また、網目状導体の間隙領域内に、中継導体が配置された構成例も提案されている。
　例えば、図３２に示した第８の構成例では、網目状導体２７１から成る導体層Aと、網目状導体２７２と中継導体３０２から成る導体層Bを示した。中継導体３０２は、網目状導体２７２の導体ではない間隙領域内に配置された非網目状の導体である。網目状導体の間隙領域内に配置される中継導体の個数は１個に限られない。例えば、図４０の導体層Bの中継導体３０６のように複数配置される場合もある。
　さらに、例えば、図１２８に示した３層導体層の第４の構成例のように、導体層Aと導体層Bのそれぞれが、中継導体を有している場合もある。
　上述したような、網目状導体がXY方向に同一位置への繰り返しとなっている配線パタンでは、容量性ノイズについては不利な側面がある。
　具体的には、例えば、図１６４の左側に示されるように、網目状導体１５０１と、その間隙領域内に配置された中継導体１５０２とで構成される導体層１５１１がある。網目状導体１５０１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。中継導体１５０２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　網目状導体１５０１と中継導体１５０２とで構成される導体層１５１１の上側または下側の層には、Victim導体ループの一部を構成する配線１５１２が配置されている。配線１５１２は、例えば、固体撮像装置１００の信号線１３２や制御線１３３に相当する。
　信号線１３２は、X方向よりもY方向に長く配線され、画素アレイ１２１に複数本、所定の周期幅（例えば画素単位）で周期的に配置される。信号線１３２は、各画素１３１のセレクトトランジスタ１４５によって選択されたとき、信号が伝送される。制御線１３３は、Y方向よりもX方向に長く配線され、画素アレイ１２１に複数本、所定の周期幅（例えば画素単位）で周期的に配置される。制御線１３３は、垂直走査部１２３によって選択されたとき、信号が伝送される。
　配線１５１２のようにY方向に長い直線状導体に対して、導体層１５１１の網目状導体１５０１と中継導体１５０２とが影響を及ぼす部分、すなわち、配線１５１２と重なるようなY方向の直線状に、Vdd配線およびVss配線をそれぞれ積算すると、図１６４の右側に示されるように、Vddによる総電荷量と、Vssによる総電荷量とが、大きく異なる。このVdd配線によるプラス側容量とVss配線によるマイナス側容量との差分が、容量性ノイズを発生させる。
　容量性ノイズとは、図６２等を参照して説明したように、導体層を形成する導体に電圧が印加された場合に、その導体と配線との間の容量結合によって、配線に電圧が発生し、さらに、印加電圧が変化することにより、配線に電圧ノイズが生じることを指す。この電圧ノイズは、画素信号のノイズとなる。
　これに対して、図１６５の左側の導体層１６１１のように、Victim導体ループの一部を構成する配線１５１２の長手方向に直交する方向に対して、所定のずらし量を設定した導体層が、本件発明者らによって考えられた。
　導体層１６１１は、網目状導体１６０１と、その間隙領域内に配置された中継導体１６０２とで構成される。網目状導体１６０１は、例えば、GNDやマイナス電源に接続される配線（Vss配線）である。中継導体１６０２は、例えば、プラス電源に接続される配線（Vdd配線）である。
　このように、配線１５１２の長手方向に直交する方向に対して所定のずらし量を設けた場合、Y方向の直線状に、Vdd配線およびVss配線をそれぞれ積算すると、図１６５の右側に示されるように、Vddによる総電荷量と、Vssによる総電荷量とを略同一にすることができる。また、網目状導体１６０１と中継導体１６０２の電圧の極性は、VddとVssとで反対（逆極性）である。そのため、導体層１６１１によれば、Victim導体である配線１５１２における容量性ノイズを相殺することができる。Y方向積算のVdd配線とVss配線とが一致する場合には、容量性ノイズは完全相殺することができる。
　以下では、網目状導体の導体層において、Victim導体の長手方向に直交する方向に対して所定のずらし量を設けることにより、容量性ノイズを軽減、好ましくは完全相殺する構成例について説明する。
　最初に、図１６６を参照して、ずらし量を設けた網目状導体の第１の構成例（網目状導体の第１のずらし構成例）としての導体層１６１１を構成する網目状導体１６０１と中継導体１６０２の導体幅および間隙幅について説明する。
　網目状導体１６０１は、X方向については、導体幅WDXと間隙幅GDXとを有し、周期幅FDX（＝導体幅WDX＋間隙幅GDX）による導体幅WDXおよび間隙幅GDXの繰り返しパタンである。また、Y方向については、網目状導体１６０１は、導体幅WDYと間隙幅GDYとを有し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）による導体幅WDYおよび間隙幅GDYの繰り返しパタンである。ただし、網目状導体１６０１では、Y方向の周期幅FDYが繰り返されるごとに、X方向の導体幅WDXと間隙幅GDXの導体配置が、所定のずれ量PDXだけ、X方向にずれている。この周期幅FDY単位のX方向のずれ量PDXを、以下、周期ずれPDXとも称する。
　中継導体１６０２は、網目状導体１６０１のX方向の間隙幅GDXとY方向の間隙幅GDYの間隙領域内に配置されている。中継導体１６０２は、X方向の導体幅CDXと、Y方向の導体幅CDYとを有する矩形であり、X方向の導体幅CDXよりも、Y方向の導体幅CDYが大きい（CDY>CDX）縦長の長方形である。
　中継導体１６０２のX方向の一方の端面は、網目状導体１６０１に対して第１の間隙幅GDX1だけ離れており、X方向の他方の端面は、網目状導体１６０１に対して第２の間隙幅GDX2だけ離れている。網目状導体１６０１のX方向の間隙幅GDXは、中継導体１６０２のX方向の導体幅CDXと、第１の間隙幅GDX1と、第２の間隙幅GDX2との合計に等しい。すなわち、GDX＝CDX＋GDX1＋GDX2である。
　中継導体１６０２のY方向の一方の端面は、網目状導体１６０１に対して第１の間隙幅GDY1だけ離れており、Y方向の他方の端面は、網目状導体１６０１に対して第２の間隙幅GDY2だけ離れている。網目状導体１６０１のY方向の間隙幅GDYは、中継導体１６０２のY方向の導体幅CDYと、第１の間隙幅GDY1と、第２の間隙幅GDY2との合計に等しい。すなわち、GDY＝CDY＋GDY1＋GDY2である。
　ここで、網目状導体１６０１と中継導体１６０２の導体幅と間隙の大小関係は、以下のようであると定義する。
　図１６６に示されるように、任意の実数をAとして、網目状導体１６０１のX方向の導体幅WDXと、Y方向の導体幅WDYとは、２Aとなる幅である。換言すれば、網目状導体１６０１のX方向の導体幅WDXとY方向の導体幅WDYの１／２を実数Aとする。また、X方向の第１の間隙幅GDX1と第２の間隙幅GDX2も、２Aとする。
　中継導体１６０２のX方向の導体幅CDXは、６Aに設定され、Y方向の導体幅CDYは、７Aに設定される。Y方向の第１の間隙幅GDY1と第２の間隙幅GDY2は、１Aに設定される。
　したがって、周期幅FDX（＝導体幅WDX＋間隙幅GDX）は、任意の実数Aを用いて表すと、１２Aに相当し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）は、１１Aに相当する。
　図１６７および図１６８は、周期ずれPDXを様々な値に設定した導体層１６１１の平面図である。
　図１６７のAは、周期ずれPDXをゼロに設定した導体層１６１１の平面図である。なお、周期ずれPDXをゼロに設定した導体層１６１１は、図１６４の網目状導体１５０１に相当する。
　図１６７のBは、X方向の周期ずれPDXを１A、即ち、X方向の繰り返し周期（周期幅FDX）の１／１２に設定した導体層１６１１の平面図である。
　図１６７のCは、周期ずれPDXを２A、即ち、X方向の繰り返し周期（周期幅FDX）の２／１２に設定した導体層１６１１の平面図である。
　図１６７のDは、周期ずれPDXを３A、即ち、X方向の繰り返し周期（周期幅FDX）の３／１２に設定した導体層１６１１の平面図である。
　図１６８のAは、周期ずれPDXを４A、即ち、X方向の繰り返し周期（周期幅FDX）の４／１２に設定した導体層１６１１の平面図である。
　図１６８のBは、周期ずれPDXを５A、即ち、X方向の繰り返し周期（周期幅FDX）の５／１２に設定した導体層１６１１の平面図である。
　図１６８のCは、周期ずれPDXを６A、即ち、X方向の繰り返し周期（周期幅FDX）の６／１２に設定した導体層１６１１の平面図である。
　図１６９は、図１６７および図１６８のように周期ずれPDXを様々な値に設定した導体層１６１１の容量性ノイズの理論値を示したグラフである。
　図１６９の横軸は、導体層１６１１のX方向の位置を示す座標を表し、縦軸は、各X位置におけるVdd配線とVss配線の容量性ノイズを表す。なお、Vdd配線の印加電圧（Vdd印加電圧）とVss配線の印加電圧（Vss印加電圧）の絶対値は同一であるとする。例えば、Vdd印加電圧が＋１Vで、Vss印加電圧が－１Vであるような場合が想定される。
　図１６９に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１２、２／１２、または、５／１２とした場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。
　その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の３／１２、４／１２、または、６／１２とした場合には、容量性ノイズの変化量および絶対値はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　図１７０は、中継導体１６０２を省略した導体層１６１１において、周期ずれPDXを様々な値に設定した場合の容量性ノイズの理論値を示したグラフである。中継導体１６０２を省略した導体層１６１１の図示は省略するが、図１６７および図１６８の各導体層１６１１から、中継導体１６０２を取り除いたものに相当する。
　中継導体１６０２がない場合には、図１７０に示されるように、容量性ノイズの絶対値はゼロにはならないが、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロとなっている。容量性ノイズの変化量がゼロとなるずらし量は、中継導体１６０２がある場合と同じである。すなわち、周期ずれPDXを、X方向の繰り返し周期の１／１２、２／１２、または、５／１２とした場合に、容量性ノイズの変化量がゼロとなっている。その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の３／１２、４／１２、または、６／１２とした場合には、容量性ノイズの変化量はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　図１６９と図１７０のグラフより、容量性ノイズの変化量がゼロとなる場合は、以下の条件のときである。
　まず、前提として、周期ずれPDXは、網目状導体１６０１のX方向の周期幅FDX（＝１２A）とは異なる値に設定される。
　周期ずれPDXが２A、すなわち網目状導体１６０１のX方向の導体幅WDXと同じ場合に、容量性ノイズの変化量がゼロとなる。また、周期ずれPDXが１Aである場合と、周期ずれPDXが５Aである場合にも、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが１Aまたは５Aである場合には、１２行単位で、容量性ノイズの変化量がゼロとなる。これに対して、周期ずれPDXが２Aである場合には、６行単位で、容量性ノイズの変化量がゼロとなる。周期ずれPDXが網目状導体１６０１の導体幅WDXと等しい場合には、少ない行数で容量性ノイズの変化量をゼロにすることができるので、配線レイアウトの自由度を高めることができる。
　周期ずれPDXが網目状導体１６０１のX方向の繰り返し周期の３／１２（＝３A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷４ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが網目状導体１６０１のX方向の繰り返し周期の４／１２（＝４A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷３ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが網目状導体１６０１のX方向の繰り返し周期の６／１２（＝６A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷２ではない場合に、容量性ノイズの変化量がゼロとなる。
　中継導体１６０２がある場合には、容量性ノイズの変化量がゼロとなるだけではなく、容量性ノイズの絶対値もゼロにすることができる。中継導体１６０２がない場合には、容量性ノイズの変化量はゼロとなるが、容量性ノイズの絶対値はゼロにはならない。
　また、中継導体１６０２がある場合の方が、中継導体１６０２がない場合よりも、容量性ノイズの改善効果が大きい。
　図１６７乃至図１７０の例では、周期ずれPDXが、周期幅FDX（＝１２A）の半分である６Aとなるまで、X軸のプラス方向へずらした例について説明したが、X軸のマイナス方向へずらした場合も同様である。より詳しくは、周期ずれPDXを、X軸のマイナス方向へ１A、２A、３A、４A、５A、６Aずらした場合の容量性ノイズは、それぞれ、図１６９および図１７０において、X軸のプラス方向へ１A、２A、３A、４A、５A、６Aずらした場合の容量性ノイズの理論値と同様である。
　また、周期ずれPDXを、X軸のプラス方向へ７A、８A、９A、１０A、１１Aずらした場合の容量性ノイズは、それぞれ、図１６９および図１７０において、X軸のマイナス方向へ５A、４A、３A、２A、１Aずらした場合の容量性ノイズの理論値と同様である。換言すれば、周期ずれPDXを、X軸のプラス方向へ７A、８A、９A、１０A、１１Aずらした場合の容量性ノイズは、それぞれ、X軸のプラス方向へ５A、４A、３A、２A、１Aずらした場合の容量性ノイズの理論値と同様である。
　さらに言えば、周期ずれPDXを、X軸のプラス方向へ１３A、１４A、１５A、１６A、１７A、１８Aずらした場合の容量性ノイズは、それぞれ、図１６９および図１７０において、X軸のプラス方向へ１A、２A、３A、４A、５A、６Aずらした場合の容量性ノイズの理論値と同様である。X軸のマイナス方向へ１３A、１４A、１５A、１６A、１７A、１８Aずらした場合も同様である。
　以上の網目状導体の第１のずらし構成例である導体層１６１１によれば、X方向の周期ずれPDXを設けることにより、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。そしてさらに、例えば、周期ずれPDXを、網目状導体１６０１のX方向の導体幅WDXと同じに設定した場合など、周期ずれPDXが所定の条件の場合には、容量性ノイズの変化量をゼロにすることができる。
　さらに、網目状導体１６０１の間隙領域内に、中継導体１６０２を設けた場合には、容量性ノイズの変化量がゼロの場合には、容量性ノイズの絶対値もゼロにすることができる。
　以下の３つの条件を満たす場合には、容量性ノイズの変化量も絶対値もゼロ、即ち、容量性ノイズを完全相殺することができる。以下、完全相殺の第１乃至第３条件という。
１．所定範囲内のVdd導体の面積＝所定範囲内のVss導体の面積
　（導体幅CDX）×（導体幅CDY）＝
　　｛（導体幅CDY）＋(第１の間隙幅GDY1)＋(第２の間隙幅GDY2)｝×（導体幅WDX）
　　＋｛（導体幅CDX）＋(第１の間隙幅GDX1)＋(第２の間隙幅GDX2)｝×（導体幅WDY）
　　＋（導体幅WDX）×（導体幅WDY）
２．（導体幅CDY）×｛最少行数－｛（導体幅WDX）＋(第１の間隙幅GDX1)＋(第２の間隙幅GDX2)｝÷導体幅WDX｝＝（導体幅WDY）×最少行数＋（導体幅CDY）＋(第１の間隙幅GDY1)＋(第２の間隙幅GDY2)
３．周期ずれPDX×相殺行数＝整数N×｛(導体幅WDX)＋(第１の間隙幅GDX1)＋（導体幅CDX）＋(第２の間隙幅GDX2)｝
　完全相殺の第１条件は、所定範囲内の網目状導体１６０１の導体面積と、所定範囲内の中継導体１６０２の導体面積が一致することを意味するが、厳密な一致ではなく、略同一であってもよい。略同一とは、同一とみなすことができる所定の範囲（誤差）で一致していることをいう。第２条件における最少行数とは、周期ずれPDXが導体幅WDXである場合に容量性ノイズを完全相殺できる、網目状導体１６０１の最も少ない行数を表す。例外はあるが、網目状導体１６０１の行数が最少行数の整数倍である場合に、容量性ノイズを完全相殺できる条件が存在する。第２条件は、「最少行数＝｛（第１の間隙幅GDY1）＋（第２の間隙幅GDY2）＋（導体幅CDY）＋（導体幅CDY）×｛（導体幅WDX）＋（第１の間隙幅GDX1）＋（第２の間隙幅GDX2）｝÷導体幅WDX｝÷｛（導体幅CDY）－（導体幅WDY）｝」へ変形できるので、最少行数を計算可能であり、数式左辺（最少行数）が整数値であるため数式右辺も整数値となる。なお、第２条件は、所定範囲内の網目状導体１６０１のY方向の導体長さの総和と、所定範囲内の中継導体１６０２のY方向の導体長さの総和と、が一致する場合に完全相殺できることから導出した数式である。つまり、最少行数に関わらず、所定範囲内の網目状導体１６０１のY方向の導体長さの総和と、所定範囲内の中継導体１６０２のY方向の導体長さの総和と、が同一または略同一であることが望ましい。第３条件における相殺行数とは、容量性ノイズを完全相殺できる網目状導体１６０１の行数を表す。第３条件における整数Nとは、容量性ノイズを完全相殺できる条件を表す。例外はあるが、相殺行数は整数であり、「周期ずれPDX×相殺行数」が「(導体幅WDX)＋(第１の間隙幅GDX1)＋（導体幅CDX）＋(第２の間隙幅GDX2)」の整数倍（N倍）となる場合に、すなわち周期幅FDXの整数倍（N倍）となる場合に、容量性ノイズを完全相殺できる条件が存在する。換言すると、相殺行数分の周期ずれPDXの総和（周期ずれPDX×相殺行数）と、周期幅FDXの整数倍（N倍）と、が同一または略同一であることが望ましい。また、例外もあり得るが、相殺行数が最少行数の整数倍となる場合に、容量性ノイズを完全相殺できる条件が存在する。また、網目状導体１６０１の行数が相殺行数をさらに整数倍した行数であれば容量性ノイズを完全相殺できる。なお、容量性ノイズを完全相殺するためには第１条件を少なくとも満たす必要があると考えられるが、第１乃至第３条件のうち第２条件または第３条件の少なくとも一方を満たす場合にも容量性ノイズの少なくとも一部を相殺できる場合があるので、第１乃至第３条件のうちの少なくとも一部のみ満たしてもよい。また、その場合に、最少行数または相殺行数を網目状導体１６０１の行数として解釈してもよい。
　周期ずれPDXを多少なりとも設けることにより、容量性ノイズの変化量がゼロではない場合であっても、容量性ノイズの改善効果を大きくすることができる。
　なお、上述した第１のずらし構成例では、Vdd印加電圧とVss印加電圧の絶対値は同一であるとしたが、必ずしも同一でなくてもよい。例えば、Vdd印加電圧がプラス電源（＋１V）で、Vss印加電圧がGND(０V)であってもよい。Vdd印加電圧とVss印加電圧とで絶対値が同一でない場合であっても、X方向の周期ずれPDXを設けることにより、容量性ノイズの少なくとも一部は相殺されるので、容量性ノイズの改善効果が得られる。また、Vdd印加電圧とVss印加電圧とが同一でない場合であっても、例えばVdd導体とVss導体とで電流方向が異なり（特に略逆向き）、電圧降下(IR-Drop)の電圧変化によって生じる容量性ノイズがVdd導体とVss導体とで逆極性となることで、容量性ノイズが完全相殺される場合もある。
　図１７１を参照して、X方向の周期ずれPDXを有する網目状導体１６０１を定義する。
　網目状導体１６０１は、X方向へ配線された複数本の導体１６５１と、隣接する２本の導体１６５１の間にY方向へ配線された複数本の導体１６５２とに分けることができる。
　網目状導体１６０１は、Y方向（第１の方向）へ、周期幅FDY（第１の周期幅）で配置された導体幅WDY（第１の導体幅）の２本以上の導体１６５１で構成される第１の導体群１６６１と、Y方向に直交するX方向（第２の方向）へ周期幅FDX（第２の周期幅）で配置された導体幅WDX（第２の導体幅）の２本以上の導体１６５２で構成される第２の導体群１６６２とを含む。
　さらに、網目状導体１６０１は、２本以上の導体１６５２で構成される第２の導体群１６６２の少なくとも一部（例えば、全部）を、Y方向へ周期幅FDYの１倍を移動させて、かつ、X方向へ周期ずれPDX（第３の周期幅）の１倍を移動させた位置に配置される第１の移動体群１６６３を含む。ここで、周期ずれPDXと周期幅FDXとは異なる。
　また、網目状導体１６０１が、２本以上の導体１６５２で構成される第２の導体群１６６２の少なくとも一部（例えば、全部）を、Y方向へ周期幅FDYのM倍を移動させて、かつ、X方向へ周期ずれPDX（第３の周期幅）のM倍を移動させた位置に配置される第Mの移動体群１６６３（M＝２，３，４，５，・・，L（Lは２以上の整数））をさらに含む場合、網目状導体１６０１は、図１７２に示されるようになる。
　図１７１及び図１７２のように、網目状導体１６０１が、周期幅FDXとは異なる周期ずれPDXを設けた構成を有することにより、X方向およびY方向に直交するZ方向から見て、網目状導体１６０１の少なくとも一部に対して重畳する位置に配置される配線（導体）に対する容量性ノイズを軽減、好ましくは完全相殺することができる。この配線としては、例えば、図１６４および図１６５で説明したように、固体撮像装置１００の信号線１３２や制御線１３３などが挙げられる。
＜網目状導体の第１のずらし構成例の変形例＞
　図１７３乃至図１８１は、網目状導体の第１のずらし構成例の各種の変形例を示している。
　なお、図１７３乃至図１８１では、周期ずれPDXは、２A、即ち、網目状導体１６０１の導体幅WDXとされている。また、図１７３乃至図１８１の各種の変形例の説明では、簡単のため、図１６７および図１６８に示した網目状導体の第１のずらし構成例を、周期ずらしの基本構成例と称し、周期ずらしの基本構成例と異なる部分についてのみ説明する。
　図１７３のAは、網目状導体の第１のずらし構成例の第１変形例を示す平面図である。
　図１７３のAの第１変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２の配置が、間隙領域内の左寄りに変更されている点が異なる。周期ずらしの基本構成例では、（第１の間隙幅GDX1）＝（第２の間隙幅GDX2）であったが、第１変形例では、（第１の間隙幅GDX1）＜（第２の間隙幅GDX2）となっている。
　図１７３のBは、網目状導体の第１のずらし構成例の第２変形例を示す平面図である。
　図１７３のBの第２変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２の配置が、間隙領域内の右寄りに変更されている点が異なる。周期ずらしの基本構成例では、（第１の間隙幅GDX1）＝（第２の間隙幅GDX2）であったが、第２変形例では、（第１の間隙幅GDX1）＞（第２の間隙幅GDX2）となっている。
　図１７４のAは、網目状導体の第１のずらし構成例の第３変形例を示す平面図である。
　図１７４のAの第３変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２の配置が、間隙領域内の上寄りに変更されている点が異なる。周期ずらしの基本構成例では、（第１の間隙幅GDY1）＝（第２の間隙幅GDY2）であったが、第３変形例では、（第１の間隙幅GDY1）＜（第２の間隙幅GDY2）となっている。
　図１７４のBは、網目状導体の第１のずらし構成例の第４変形例を示す平面図である。
　図１７４のBの第４変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２の配置が、間隙領域内の下寄りに変更されている点が異なる。周期ずらしの基本構成例では、（第１の間隙幅GDY1）＝（第２の間隙幅GDY2）であったが、第４変形例では、（第１の間隙幅GDY1）＞（第２の間隙幅GDY2）となっている。
　図１７５のAは、網目状導体の第１のずらし構成例の第５変形例を示す平面図である。
　図１７５のAの第５変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２の配置が、上寄りと下寄りが１列ごとの交互配置に変更されている点が異なる。上寄りと下寄りそれぞれにおける（第１の間隙幅GDY1）と（第２の間隙幅GDY2）の大小関係は、第３変形例と第４変形例と同様である。
　図１７５のBは、網目状導体の第１のずらし構成例の第６変形例を示す平面図である。
　図１７５のBの第６変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２の配置が、上寄りと下寄りが１行ごと、かつ、１列ごとの交互配置に変更されている点が異なる。上寄りと下寄りそれぞれにおける（第１の間隙幅GDY1）と（第２の間隙幅GDY2）の大小関係は、第３変形例と第４変形例と同様である。
　なお、図示は省略するが、同様に、右寄りと左寄りが１列ごとの交互配置や、右寄りと左寄りが１行ごと、かつ、１列ごとの交互配置も可能である。
　図１７６のAは、網目状導体の第１のずらし構成例の第７変形例を示す平面図である。
　図１７６のAの第７変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、ペアとなる２行で内側寄りとされた２行をY方向へ繰り返した配置に変更されている点が異なる。上寄りと下寄りそれぞれにおける（第１の間隙幅GDY1）と（第２の間隙幅GDY2）の大小関係は、第３変形例と第４変形例と同様である。
　図１７６のBは、網目状導体の第１のずらし構成例の第８変形例を示す平面図である。
　図１７６のBの第８変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、ペアとなる２行で内側寄りと外側寄りが２列ごと、かつ、２行ごととされた２行をY方向へ繰り返した配置に変更されている点が異なる。上寄りと下寄りそれぞれにおける（第１の間隙幅GDY1）と（第２の間隙幅GDY2）の大小関係は、第３変形例と第４変形例と同様である。
　図１７７のAは、網目状導体の第１のずらし構成例の第９変形例を示す平面図である。
　図１７７のAの第９変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、左右方向に均等に２つに分離された構成となっている点が異なる。分離された２つの中継導体１６０２は、分離方向（X方向）に鏡面対称に配置されている。
　図１７７のBは、網目状導体の第１のずらし構成例の第１０変形例を示す平面図である。
　図１７７のBの第１０変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、左右方向に２つに分離され、それら２つの上下方向（Y方向）の配置が異なる構成となっている点が異なる。
　図１７８のAは、網目状導体の第１のずらし構成例の第１１変形例を示す平面図である。
　図１７８のAの第１１変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、左右方向に不均等に２つの分離された構成となっている点が異なる。図１７８のAの第１１変形例では、分離された２つのうち、左側が、右側よりも大きい構成となっているが、右側が、左側よりも大きい構成も取り得る。また、上下方向に不均等に２つに分離された構成も取り得る。
　図１７８のBは、網目状導体の第１のずらし構成例の第１２変形例を示す平面図である。
　図１７８のBの第１２変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、分離せずに左右方向に２分割し、上下方向にずらした構成となっている点が異なる。図１７８のBの第１２変形例では、上下方向にずらした左側と右側の２つのうち、左側を上方向へ、右側を下方向へずらした構成となっているが、右側を上方向、左側を下方向へすらした構成も取り得る。また、上下方向の中心から左右方向にずらした構成も取り得る。
　図１７９のAは、網目状導体の第１のずらし構成例の第１３変形例を示す平面図である。
　図１７９のAの第１３変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、左右方向に均等に３つに分離された構成となっている点が異なる。
　なお、図示は省略するが、このような左右方向に均等３分離構成の他、２分離構成において示した図１７７および図１７８と同様の構成も可能である。例えば、上下方向の均等３分離構成、不均等な左右方向の３分離構成、不均等な上下方向の３分離構成、左右方向の均等３分離で上下方向にずらした構成、上下方向の均等３分離で左右方向にずらした構成、分離せずに３分割を上下方向にずらした構成、分離せずに３分割を左右方向にずらした構成、なども可能である。
　図１７９のBは、網目状導体の第１のずらし構成例の第１４変形例を示す平面図である。
　図１７９のBの第１４変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、上下左右方向に均等に４つに分離された構成となっている点が異なる。
　中継導体１６０２を４分離した構成においても、不均等な分離や、分離した４つを上下方向または左右方向の少なくとも一方にずらした構成、分離せずにずらした構成なども取り得る。
　図１７７乃至図１７９では、中継導体１６０２が２分離、３分離、または、４分離で構成される例について説明したが、５分離以上の任意の分離数も可能である。図１８０では、５分離と９分離の例について説明する。
　図１８０のAは、網目状導体の第１のずらし構成例の第１５変形例を示す平面図である。
　図１８０のAの第１５変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、５つに分離された構成となっている点が異なる。図１８０のAの例では、分離された５つのうち、真ん中の１つの領域が大きいが、このような５つのサイズ関係や配置関係も一例であり、これに限定されない。
　図１８０のBは、網目状導体の第１のずらし構成例の第１６変形例を示す平面図である。
　図１８０のBの第１６変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、９つに分離された構成となっている点が異なる。図１８０のBの例では、分離された９つのうち、真ん中の１つの領域が大きいが、このような９つのサイズ関係や配置関係も一例であり、これに限定されない。
　図１８１のAは、網目状導体の第１のずらし構成例の第１７変形例を示す平面図である。
　図１８１のAの第１７変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、内側に１つ以上の間隙（穴）を有する構成となっている点が異なる。間隙の個数や位置、および、形状は、この例に限定されない。
　図１８１のBは、網目状導体の第１のずらし構成例の第１８変形例を示す平面図である。
　図１８１のBの第１８変形例では、周期ずらしの基本構成例と比較して、中継導体１６０２が、内側の導体を外側の導体で包囲するような構成となっている点が異なる。導体の個数や位置、および、形状は、この例に限定されない。
　図１７３乃至図１８１を参照して説明したように、中継導体１６０２は、網目状導体１６０１の間隙領域内に中央配置されている必要はない。中継導体１６０２は、例えば、X方向またはY方向に偏りをもった配置であってもよく、複数配置されていてもよい。また、中継導体１６０２は、X方向またはY方向に非対称形状であってもよく、X方向またはY方向に対称形状であってもよく、回転対称形状であってもよい。なお、図１７３乃至図１８１のそれぞれの変形例における容量性ノイズの理論値は、第１のずらし構成例において周期ずれPDXが２Aである場合と同様に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロである。
　なお、中継導体１６０２が、どのような形状、配置であっても、中継導体１６０２は、上述した完全相殺の第１条件を少なくとも満たすように形成される。
　図１７３乃至図１８１で示した第１変形例乃至第１８変形例では、例えば、設計の自由度や、間隙領域内に対する別の導体、何かしらの素子または物体の配置の自由度が向上する。
　さらに、中継導体１６０２は、他の導体層と他の導体層を電気的に接続する導体でなく、他の導体層と他の導体層を電気的に接続しない導体である非網目状導体でもよい。ただし、中継導体１６０２は、他の導体層どうしを電気的に接続しない非網目状体ではなく、他の導体層どうしを電気的に中継する導体であることが望ましい。中継導体１６０２とした場合には、電源引き込みのための配線レイアウトの自由度が向上する。また、MOSトランジスタやダイオード等の能動素子の配置によっては、電圧降下をさらに改善することができる。また、中継導体１６０２があることで誘導性ノイズが改善され、中継導体１６０２を複数配置（分離配置、分割配置）することで誘導性ノイズがさらに改善される場合もある。
＜網目状導体の第２のずらし構成例＞
　図１８２は、網目状導体の第２のずらし構成例を示す平面図である。
　網目状導体の第２のずらし構成例では、網目状導体または中継導体の寸法の一部を変更した場合であっても、容量性ノイズの変化量をゼロとすることができることを示す。
　図１８２の導体層１７１１は、網目状導体１７０１と中継導体１７０２とで構成される。
　図１８２の導体層１７１１は、中継導体１７０２のY方向の導体幅CDYと、第１の間隙幅GDY1および第２の間隙幅GDY2の寸法が、上述した第１のずらし構成例と異なるように変更されている。
　具体的には、図１６６に示したように、網目状導体１６０１のX方向の導体幅WDXとY方向の導体幅WDYの１／２を実数Aとして、上述した第１のずらし構成例では、中継導体１７０２のY方向の導体幅CDYが７A、第１の間隙幅GDY1および第２の間隙幅GDY2が、それぞれ、１Aとされていた。
　これに対して、図１８２の第２のずらし構成例では、中継導体１７０２のY方向の導体幅CDYが８A、第１の間隙幅GDY1および第２の間隙幅GDY2が、それぞれ、２Aとされている。
　換言すれば、上述した第１のずらし構成例では、網目状導体１６０１のY方向の間隙幅GDYが、９Aであったのに対して、第２のずらし構成例では、１２Aに拡大されている。
　第２のずらし構成例において、その他の導体幅や間隙幅の寸法は、第１のずらし構成例と同様である。第２のずらし構成例においても、上述した完全相殺の第１条件を少なくとも満たしている。
　図１８３は、第２のずらし構成例において、第１のずらし構成例と同様に、周期ずれPDXを様々な値に設定した導体層１７１１の容量性ノイズの理論値を示したグラフである。
　図１８３のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図１８３のグラフのスケールも、図１６９に合わせて示している。
　図１８３に示されるように、第２のずらし構成例においても、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１２、２／１２、または、５／１２とした場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。
　その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の３／１２、４／１２、または、６／１２とした場合には、容量性ノイズの変化量および絶対値はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　Y方向の寸法を拡大した第２のずらし構成例では、図１８３において破線で示される、周期ずれPDXがゼロ、即ち、周期ずれなしの場合の容量性ノイズが、第１のずらし構成例のときの周期ずれなしの場合の容量性ノイズよりも悪化している。これによって、周期ずれPDXを設定したことによって、改善効果が高まっていることが分かる。
　図１８４は、第２のずらし構成例において、中継導体１７０２がない場合の容量性ノイズの理論値を示したグラフである。
　図１８４のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図１８４のグラフのスケールも、図１６９に合わせて示している。
　中継導体１６０２がない場合には、図１８４に示されるように、容量性ノイズの絶対値はゼロにはならないが、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロとなっている。容量性ノイズの変化量がゼロとなるずらし量は、中継導体１６０２がある場合と同じである。すなわち、周期ずれPDXを、X方向の繰り返し周期の１／１２、２／１２、または、５／１２とした場合に、容量性ノイズの変化量がゼロとなっている。
　図１８３と図１８４のグラフより、第２のずらし構成例において、容量性ノイズの変化量がゼロとなる条件は、第１のずらし構成例のときと同様である。
　即ち、周期ずれPDXは、網目状導体１７０１のX方向の周期幅FDX（＝１２A）とは異なる値に設定される。
　周期ずれPDXが２A、すなわち網目状導体１７０１のX方向の導体幅WDXと同じ場合に、容量性ノイズの変化量がゼロとなる。また、周期ずれPDXが１Aである場合と、周期ずれPDXが５Aである場合にも、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが１Aまたは５Aである場合には、１２行単位で、容量性ノイズの変化量がゼロとなる。これに対して、周期ずれPDXが２Aである場合には、６行単位で、容量性ノイズの変化量がゼロとなる。周期ずれPDXが網目状導体１７０１の導体幅WDXと等しい場合には、少ない行数で容量性ノイズの変化量をゼロにすることができるので、配線レイアウトの自由度を高めることができる。
　周期ずれPDXが網目状導体１７０１のX方向の繰り返し周期の３／１２（＝３A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷４ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが網目状導体１７０１のX方向の繰り返し周期の４／１２（＝４A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷３ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが網目状導体１７０１のX方向の繰り返し周期の６／１２（＝６A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷２ではない場合に、容量性ノイズの変化量がゼロとなる。
　中継導体１７０２がある場合には、容量性ノイズの変化量がゼロとなるだけではなく、容量性ノイズの絶対値もゼロにすることができる。中継導体１７０２がない場合には、容量性ノイズの変化量はゼロとなるが、容量性ノイズの絶対値はゼロにはならない。
　また、中継導体１７０２がある場合の方が、中継導体１７０２がない場合よりも、容量性ノイズの改善効果が大きい。
＜網目状導体の第３のずらし構成例＞
　上述した第１および第２のずらし構成例では、容量性ノイズの変化量がゼロとなるときの周期ずれPDXの条件が、中継導体が有る場合と無い場合で同じであった。
　次に、中継導体が有る場合と無い場合で、容量性ノイズの変化量がゼロとなるときの周期ずれPDXの条件が異なる例を、第３のずらし構成例として示す。
　図１８５は、網目状導体の第３のずらし構成例としての導体層の導体幅および間隙幅を説明する平面図である。
　図１８５の導体層１７３１は、網目状導体１７２１と中継導体１７２２とで構成される。
　網目状導体１７２１は、任意の実数をAとして、３Aに設定された導体幅WDXと、１Aに設定された導体幅WDYとを有する。網目状導体１７２１の間隙領域内は、６Aに設定された間隙幅GDXと、１７Aに設定された間隙幅GDYとで形成されている。
　網目状導体１７２１の間隙領域内に配置された中継導体１７２２は、４Aに設定された導体幅CDXと、１５Aに設定された導体幅CDYとを有する矩形であり、X方向の導体幅CDXよりも、Y方向の導体幅CDYが大きい（CDY>CDX）縦長の長方形である。網目状導体１７２１と中継導体１７２２との間は、X方向の第１の間隙幅GDX1および第２の間隙幅GDX2のいずれも、１Aに設定されている。また、Y方向の第１の間隙幅GDY1および第２の間隙幅GDY2のいずれも、１Aに設定されている。
　したがって、周期幅FDX（＝導体幅WDX＋間隙幅GDX）は、任意の実数Aを用いて表すと、９Aに相当し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）は、１８Aに相当する。第３のずらし構成例において、実数Aは、網目状導体１７２１のX方向の導体幅WDXの１／３に等しい。
　第３のずらし構成例においても、上述した完全相殺の第１条件は少なくとも満たしている。
　図１８６および図１８７は、網目状導体の第３のずらし構成例としての導体層１７３１において周期ずれPDXを様々な値に設定した平面図である。
　図１８６のAは、周期ずれPDXをゼロに設定した導体層１７３１の平面図である。
　図１８６のBは、X方向の周期ずれPDXを１A、即ち、X方向の繰り返し周期（周期幅FDX）の１／９に設定した導体層１７３１の平面図である。
　図１８６のCは、周期ずれPDXを２A、即ち、X方向の繰り返し周期（周期幅FDX）の２／９に設定した導体層１７３１の平面図である。
　図１８７のAは、周期ずれPDXを３A、即ち、X方向の繰り返し周期（周期幅FDX）の３／９に設定した導体層１７３１の平面図である。
　図１８７のBは、周期ずれPDXを４A、即ち、X方向の繰り返し周期（周期幅FDX）の４／９に設定した導体層１７３１の平面図である。
　図１８８は、図１８６および図１８７のように周期ずれPDXを様々な値に設定した導体層１７３１の容量性ノイズの理論値を示したグラフである。
　図１８８のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図１８８のグラフのスケールも、図１６９に合わせて示している。Vdd印加電圧とVss印加電圧の条件も同様とする。
　図１８８に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／９、２／９、または、４／９とした場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。周期ずれPDXを、X方向の繰り返し周期の１／９（＝１A）、２／９（＝２A）、または、４／９（＝４A）とした場合、９行単位で、容量性ノイズの変化量がゼロとなる。
　その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の３／９とした場合には、容量性ノイズの変化量および絶対値はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　以上より、中継導体１７２２を備える第３のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１７２１のX方向の周期幅FDX（＝９A）とは異なる値に設定される。
　周期ずれPDXが１A、２A、または、４Aである場合に、９行単位で、容量性ノイズの変化量がゼロとなる。また、周期ずれPDXが網目状導体１７２１のX方向の繰り返し周期の３／９（＝３A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝９A）÷３ではない場合に、容量性ノイズの変化量がゼロとなる。
　図１８９は、中継導体１７２２を省略した導体層１７３１において、周期ずれPDXを様々な値に設定した場合の容量性ノイズの理論値を示したグラフである。中継導体１７２２を省略した導体層１７３１の図示は省略するが、図１８６および図１８７の各導体層１７３１から、中継導体１７２２を取り除いたものに相当する。
　中継導体１７２２がない場合には、図１８９に示されるように、容量性ノイズの絶対値はゼロにはならないが、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロとなっている。容量性ノイズの変化量がゼロとなるずらし量は、中継導体１７２２がある場合と異なる。具体的には、周期ずれPDXを、X方向の繰り返し周期の１／９、２／９、３／９、または、４／９とした場合に、容量性ノイズの変化量がゼロとなっている。周期ずれPDXを、X方向の繰り返し周期の１／９（＝１A）、２／９（＝２A）、または、４／９（＝４A）とした場合、９行単位で、容量性ノイズの変化量がゼロとなる。周期ずれPDXを、X方向の繰り返し周期の３／９（＝３A）とした場合、３行単位で、容量性ノイズの変化量がゼロとなる。
　以上より、中継導体１７２２を備えない第３のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１７２１のX方向の周期幅FDX（＝９A）とは異なる値に設定される。
　周期ずれPDXが１A、２A、または、４Aである場合に、９行単位で、容量性ノイズの変化量がゼロとなる。また、周期ずれPDXが網目状導体１７２１のX方向の繰り返し周期の３／９（＝３A）と同じ場合にも、３行単位で、容量性ノイズの変化量がゼロとなる。
　したがって、第３のずらし構成例において、周期ずれPDXを網目状導体１７２１の導体幅WDX＝３Aと同じに設定した場合、中継導体１７２２がある場合には、容量性ノイズの変化量がゼロとならないが、中継導体１７２２がない場合には、容量性ノイズの変化量がゼロとなる。すなわち、第３のずらし構成例では、中継導体１７２２がある場合とない場合で、容量性ノイズの変化量がゼロとなるときの周期ずれPDXの条件が異なっている。
　網目状導体１７２１の導体部と間隙領域との形状関係により、網目状導体１７２１の導体幅WDXの整数倍と周期幅FDXとが一致し、周期ずれPDXと導体幅WDXとが一致する場合には、容量性ノイズが均等に分散されるので、中継導体１７２２がないと容量性ノイズ変化量をゼロにすることができる。
＜網目状導体の第４のずらし構成例＞
　上述した第１乃至第３のずらし構成例では、中継導体がX方向よりもY方向が長い縦長形状の例について説明した。
　次に、中継導体がX方向よりもY方向が短い横長形状の例を、第４のずらし構成例として示す。
　図１９０は、網目状導体の第４のずらし構成例としての導体層の導体幅および間隙幅を説明する平面図である。
　図１９０の導体層１７７１は、網目状導体１７６１と中継導体１７６２とで構成される。
　網目状導体１７６１は、任意の実数をAとして、２Aに設定された導体幅WDXと、２Aに設定された導体幅WDYとを有する。網目状導体１７６１の間隙領域は、１２Aに設定された間隙幅GDXと、１０Aに設定された間隙幅GDYとで形成されている。
　網目状導体１７６１の間隙領域内に配置された中継導体１７６２は、８Aに設定された導体幅CDXと、６Aに設定された導体幅CDYとを有する矩形であり、Y方向の導体幅CDYよりも、X方向の導体幅CDXが大きい（CDX>CDY）横長の長方形である。網目状導体１７６１と中継導体１７６２との間は、X方向の第１の間隙幅GDX1および第２の間隙幅GDX2のいずれも、２Aに設定されている。また、Y方向の第１の間隙幅GDY1および第２の間隙幅GDY2のいずれも、２Aに設定されている。
　したがって、周期幅FDX（＝導体幅WDX＋間隙幅GDX）は、任意の実数Aを用いて表すと、１４Aに相当し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）は、１２Aに相当する。第４のずらし構成例において、実数Aは、網目状導体１７６１のX方向の導体幅WDXの１／２に等しい。
　第４のずらし構成例においても、上述した完全相殺の第１条件は少なくとも満たしている。
　図１９１および図１９２は、網目状導体の第４のずらし構成例としての導体層１７７１において周期ずれPDXを様々な値に設定した平面図である。
　図１９１のAは、周期ずれPDXをゼロに設定した導体層１７７１の平面図である。
　図１９１のBは、X方向の周期ずれPDXを１A、即ち、X方向の繰り返し周期（周期幅FDX）の１／１４に設定した導体層１７７１の平面図である。
　図１９１のCは、周期ずれPDXを２A、即ち、X方向の繰り返し周期（周期幅FDX）の２／１４に設定した導体層１７７１の平面図である。
　図１９１のDは、周期ずれPDXを３A、即ち、X方向の繰り返し周期（周期幅FDX）の３／１４に設定した導体層１７７１の平面図である。
　図１９２のAは、周期ずれPDXを４A、即ち、X方向の繰り返し周期（周期幅FDX）の４／１４に設定した導体層１７７１の平面図である。
　図１９２のBは、周期ずれPDXを５A、即ち、X方向の繰り返し周期（周期幅FDX）の５／１４に設定した導体層１７７１の平面図である。
　図１９２のCは、周期ずれPDXを６A、即ち、X方向の繰り返し周期（周期幅FDX）の６／１４に設定した導体層１７７１の平面図である。
　図１９２のDは、周期ずれPDXを７A、即ち、X方向の繰り返し周期（周期幅FDX）の７／１４に設定した導体層１７７１の平面図である。
　図１９３は、図１９１および図１９２のように周期ずれPDXを様々な値に設定した導体層１７７１の容量性ノイズの理論値を示したグラフである。
　図１９３のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図１９３のグラフのスケールも、図１６９に合わせて示している。Vdd印加電圧とVss印加電圧の条件も同様とする。
　図１９３に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１４、２／１４、３／１４、４／１４、５／１４、または、６／１４とした場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。
　周期ずれPDXを、X方向の繰り返し周期の１／１４（＝１A）、３／１４（＝３A）、または、５／１４（＝５A）とした場合、１４行単位で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。
　周期ずれPDXを、X方向の繰り返し周期の２／１４（＝２A）、４／１４（＝４A）、または、６／１４（＝６A）とした場合、７行単位で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。これは、周期ずれPDXが網目状導体１７２１の導体幅WDXと等しい場合に加えて、導体幅WDXの整数倍と等しい場合にも、少ない行数で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。導体幅WDXの整数倍が、周期幅FDX（＝１４A）÷３、周期幅FDX（＝１４A）÷４と一致しない場合には、周期ずれPDXが導体幅WDXの整数倍と等しい場合にも、少ない行数で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。
　その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の７／１４とした場合には、容量性ノイズの変化量および絶対値はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　以上より、中継導体１７６２を備える第４のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１７６１のX方向の周期幅FDX（＝１４A）とは異なる値に設定される。
　周期ずれPDXが２A、すなわち網目状導体１７６１のX方向の導体幅WDXと同じ場合に、容量性ノイズの変化量および絶対値はゼロとなる。また、周期ずれPDXが１A、３A、４A、５A、および、６Aである場合にも、容量性ノイズの変化量および絶対値はゼロとなる。
　逆に言えば、周期ずれPDXが網目状導体１７６１のX方向の繰り返し周期の７／１４（＝７A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１４A）÷２ではない場合に、容量性ノイズの変化量および絶対値がゼロとなる。
　図１９４は、中継導体１７６２を省略した導体層１７７１において、周期ずれPDXを様々な値に設定した場合の容量性ノイズの理論値を示したグラフである。中継導体１７６２を省略した導体層１７７１の図示は省略するが、図１９１および図１９２の各導体層１７７１から、中継導体１７６２を取り除いたものに相当する。
　図１９４に示されるように、中継導体１７６２がない場合においても、容量性ノイズの変化量がゼロとなるずらし量は、中継導体１７６２がある場合と同じである。ただし、容量性ノイズの絶対値はゼロとならない。
　以上より、中継導体１７６２を備えない第４のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１７６１のX方向の周期幅FDX（＝１４A）とは異なる値に設定される。
　周期ずれPDXが２A、すなわち網目状導体１７６１のX方向の導体幅WDXと同じ場合に、容量性ノイズの変化量はゼロとなる。また、周期ずれPDXが１A、３A、４A、５A、および、６Aである場合にも、容量性ノイズの変化量はゼロとなる。
　逆に言えば、周期ずれPDXが網目状導体１７６１のX方向の繰り返し周期の７／１４（＝７A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１４A）÷２ではない場合に、容量性ノイズの変化量がゼロとなる。
＜網目状導体の第５のずらし構成例＞
　次に、網目状導体のX方向の導体幅WDXが広い場合の例を、第５のずらし構成例として示す。
　図１９５は、網目状導体の第５のずらし構成例としての導体層の導体幅および間隙幅を説明する平面図である。
　図１９５の導体層１７９１は、網目状導体１７８１と中継導体１７８２とで構成される。
　網目状導体１７８１は、任意の実数をAとして、４Aに設定された導体幅WDXと、２Aに設定された導体幅WDYとを有する。網目状導体１７８１の間隙領域は、１２Aに設定された間隙幅GDXと、１６Aに設定された間隙幅GDYとで形成されている。
　網目状導体１７８１の間隙領域内に配置された中継導体１７８２は、８Aに設定された導体幅CDXと、１２Aに設定された導体幅CDYとを有する矩形であり、X方向の導体幅CDXよりも、Y方向の導体幅CDYが大きい（CDY>CDX）縦長の長方形である。網目状導体１７８１と中継導体１７８２との間は、X方向の第１の間隙幅GDX1および第２の間隙幅GDX2のいずれも、２Aに設定されている。また、Y方向の第１の間隙幅GDY1および第２の間隙幅GDY2のいずれも、２Aに設定されている。
　したがって、周期幅FDX（＝導体幅WDX＋間隙幅GDX）は、任意の実数Aを用いて表すと、１６Aに相当し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）は、１８Aに相当する。第５のずらし構成例において、実数Aは、網目状導体１７８１のX方向の導体幅WDXの１／４に等しい。
　第５のずらし構成例においても、上述した完全相殺の第１条件は少なくとも満たしている。
　図１９６乃至図１９８は、網目状導体の第５のずらし構成例としての導体層１７９１において周期ずれPDXを様々な値に設定した平面図である。
　図１９６のAは、周期ずれPDXをゼロに設定した導体層１７９１の平面図である。
　図１９６のBは、X方向の周期ずれPDXを１A、即ち、X方向の繰り返し周期（周期幅FDX）の１／１６に設定した導体層１７９１の平面図である。
　図１９６のCは、周期ずれPDXを２A、即ち、X方向の繰り返し周期（周期幅FDX）の２／１６に設定した導体層１７９１の平面図である。
　図１９７のAは、周期ずれPDXを３A、即ち、X方向の繰り返し周期（周期幅FDX）の３／１６に設定した導体層１７９１の平面図である。
　図１９７のBは、周期ずれPDXを４A、即ち、X方向の繰り返し周期（周期幅FDX）の４／１６に設定した導体層１７９１の平面図である。
　図１９７のCは、周期ずれPDXを５A、即ち、X方向の繰り返し周期（周期幅FDX）の５／１６に設定した導体層１７９１の平面図である。
　図１９８のAは、周期ずれPDXを６A、即ち、X方向の繰り返し周期（周期幅FDX）の６／１６に設定した導体層１７９１の平面図である。
　図１９８のBは、周期ずれPDXを７A、即ち、X方向の繰り返し周期（周期幅FDX）の７／１６に設定した導体層１７９１の平面図である。
　図１９８のCは、周期ずれPDXを８A、即ち、X方向の繰り返し周期（周期幅FDX）の８／１６に設定した導体層１７９１の平面図である。
　図１９９は、図１９６乃至図１９８のように周期ずれPDXを様々な値に設定した導体層１７７１の容量性ノイズの理論値を示したグラフである。
　図１９９のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図１９９のグラフのスケールも、図１６９に合わせて示している。Vdd印加電圧とVss印加電圧の条件も同様とする。
　図１９９に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１６（＝１A）、２／１６（＝２A）、３／１６（＝３A）、４／１６（＝４A）、５／１６（＝５A）、６／１６（＝６A）、または、７／１６（＝７A）とした場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値がゼロとなっている。
　逆に言えば、周期ずれPDXが網目状導体１７８１のX方向の繰り返し周期の８／１６（＝８A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１６A）÷２ではない場合に、容量性ノイズの変化量および絶対値がゼロとなる。
　周期ずれPDXを、X方向の繰り返し周期の１／１６（＝１A）、３／１６（＝３A）、５／１６（＝５A）、または、７／１６（＝７A）とした場合、１６行単位で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。
　周期ずれPDXを、X方向の繰り返し周期の２／１６（＝２A）、または、６／１６（＝６A）とした場合、８行単位で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。
　周期ずれPDXを、X方向の繰り返し周期の４／１６（＝４A）した場合、４行単位で、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となる。
　その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の８／１６とした場合には、容量性ノイズの変化量および絶対値はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　以上より、中継導体１７６２を備える第５のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１７８１のX方向の周期幅FDX（＝１６A）とは異なる値に設定される。
　周期ずれPDXが４A、すなわち網目状導体１７８１のX方向の導体幅WDXと同じ場合に、容量性ノイズの変化量および絶対値はゼロとなる。
　また、周期ずれPDXが２Aおよび６Aである場合にも、容量性ノイズの変化量および絶対値はゼロとなる。周期ずれPDXを２Aとした場合、周期ずれPDXは導体幅WDXの半分の１倍に等しい。周期ずれPDXを６Aとした場合、周期ずれPDXは導体幅WDXの半分の３倍に等しい。さらに言えば、周期ずれPDXを４Aとした場合、周期ずれPDXは導体幅WDXの半分の２倍に等しい。
　上述した第４のずらし構成例のように、網目状導体のX方向の導体幅WDXを狭く設定した場合には、周期ずれPDXが網目状導体１７２１の導体幅WDXの整数倍と等しい場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となった。
　これに対して、網目状導体のX方向の導体幅WDXを広く設定した場合には、周期ずれPDXが網目状導体１７２１の導体幅WDXの半分の整数倍と等しい場合に、容量性ノイズの変化量がゼロ、かつ、容量性ノイズの絶対値となっている。
　このように、周期ずれPDXが、導体幅WDXの整数倍だけでなく、導体幅WDXの半分の整数倍に等しい場合に、容量性ノイズの変化量および絶対値がゼロとなる場合もある。
　図２００は、中継導体１７８２を省略した導体層１７９１において、周期ずれPDXを様々な値に設定した場合の容量性ノイズの理論値を示したグラフである。中継導体１７８２を省略した導体層１７９１の図示は省略するが、図１９６乃至図１９８の各導体層１７９１から、中継導体１７８２を取り除いたものに相当する。
　図２００に示されるように、中継導体１７８２がない場合においても、容量性ノイズの変化量がゼロとなるずらし量は、中継導体１７８２がある場合と同じである。ただし、容量性ノイズの絶対値はゼロとならない。
＜網目状導体の第６のずらし構成例＞
　上述した第１乃至第５のずらし構成例では、網目状導体のX方向の導体幅WDXと間隙幅GDXとの関係に着目すると、間隙幅GDXが導体幅WDXよりも大きい例（間隙幅GDX＞導体幅WDX）を説明した。
　次の第６のずらし構成例では、間隙幅GDXが導体幅WDXよりも小さい例（間隙幅GDX＜導体幅WDX）について説明する。
　図２０１は、網目状導体の第６のずらし構成例としての導体層の導体幅および間隙幅を説明する平面図である。
　図２０１の導体層１８１１は、網目状導体１８０１と中継導体１８０２とで構成される。
　網目状導体１８０１は、任意の実数をAとして、６Aに設定された導体幅WDXと、６Aに設定された導体幅WDYとを有する。網目状導体１８０１の間隙領域は、４Aに設定された間隙幅GDXと、４Aに設定された間隙幅GDYとで形成されている。したがって、導体幅WDX（＝６A）が間隙幅GDX（＝４A）よりも大きくなっている。
　網目状導体１８０１の間隙領域内に配置された中継導体１８０２は、２Aに設定された導体幅CDXと、２Aに設定された導体幅CDYとを有する矩形であり、X方向の導体幅CDXとY方向の導体幅CDYとが同じ（CDY＝CDX）正方形である。網目状導体１８０１と中継導体１８０２との間は、X方向の第１の間隙幅GDX1および第２の間隙幅GDX2のいずれも、１Aに設定されている。また、Y方向の第１の間隙幅GDY1および第２の間隙幅GDY2のいずれも、１Aに設定されている。
　したがって、周期幅FDX（＝導体幅WDX＋間隙幅GDX）は、任意の実数Aを用いて表すと、１０Aに相当し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）は、１０Aに相当する。
　第６のずらし構成例では、所定範囲内における網目状導体１８０１の導体面積と中継導体１８０２の導体面積を比較すると、網目状導体１８０１の導体面積の方が大きくなっており、上述した完全相殺の第１条件は満たしていない。
　図２０２および図２０３は、網目状導体の第６のずらし構成例としての導体層１８１１において周期ずれPDXを様々な値に設定した平面図である。
　図２０２のAは、周期ずれPDXをゼロに設定した導体層１８１１の平面図である。
　図２０２のBは、X方向の周期ずれPDXを１A、即ち、X方向の繰り返し周期（周期幅FDX）の１／１０に設定した導体層１８１１の平面図である。
　図２０２のCは、周期ずれPDXを２A、即ち、X方向の繰り返し周期（周期幅FDX）の２／１０に設定した導体層１８１１の平面図である。
　図２０３のAは、周期ずれPDXを３A、即ち、X方向の繰り返し周期（周期幅FDX）の３／１０に設定した導体層１８１１の平面図である。
　図２０３のBは、周期ずれPDXを４A、即ち、X方向の繰り返し周期（周期幅FDX）の４／１０に設定した導体層１８１１の平面図である。
　図２０３のCは、周期ずれPDXを５A、即ち、X方向の繰り返し周期（周期幅FDX）の５／１０に設定した導体層１８１１の平面図である。
　図２０４は、図２０２および図２０３のように周期ずれPDXを様々な値に設定した導体層１８１１の容量性ノイズの理論値を示したグラフである。
　図２０４のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図２０４のグラフのスケールも、図１６９に合わせて示している。Vdd印加電圧とVss印加電圧の条件も同様とする。
　図２０４に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１０（＝１A）、２／１０（＝２A）、３／１０（＝３A）、または、４／１０（＝４A）とした場合に、容量性ノイズの変化量がゼロとなっている。なお、容量性ノイズの絶対値はゼロとならない。
　逆に言えば、周期ずれPDXが網目状導体１８０１のX方向の繰り返し周期の５／１０（＝５A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１０A）÷２ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXを、X方向の繰り返し周期の１／１０（＝１A）、または、３／１０（＝３A）とした場合、１０行単位で、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXを、X方向の繰り返し周期の２／１０（＝２A）、または、４／１０（＝４A）とした場合、５行単位で、容量性ノイズの変化量がゼロとなる。
　その他の周期ずれPDXの場合、具体的には、周期ずれPDXを、X方向の繰り返し周期の５／１０とした場合には、容量性ノイズの変化量はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　以上より、中継導体１８０２を備える第６のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１８０１のX方向の周期幅FDX（＝１０A）とは異なる値に設定される。
　周期ずれPDXが４A、すなわち網目状導体１８０１のX方向の間隙幅GDXと同じ場合に、容量性ノイズの変化量はゼロとなる。また、周期ずれPDXが１A、２A、および３Aである場合にも、容量性ノイズの変化量はゼロとなる。
　図２０４のグラフにはないが、周期ずれPDXが間隙幅GDX（＝４A）の２倍である８Aである場合、周期幅FDXは１０Aであり、８／１０＝（１０－２）／１０なので、周期ずれPDXが２Aである場合と等価となるので、容量性ノイズの変化量はゼロとなる。また、周期ずれPDXが間隙幅GDX（＝４A）の３倍である１２Aである場合、周期幅FDXは１０Aであり、１２／１０＝（１０＋２）／１０なので、周期ずれPDXが２Aである場合と等価となるので、容量性ノイズの変化量はゼロとなる。
　したがって、間隙幅GDXが導体幅WDXよりも大きい網目状導体１８０１を有する導体層１８１１では、間隙幅GDXの整数倍であるとき、容量性ノイズの変化量をゼロとすることができる。ただし、周期ずれPDXが１Aまたは３Aである場合も、容量性ノイズの変化量はゼロとなるので、間隙幅GDXの整数倍に限定されるわけではない。
　図２０５は、中継導体１８０２を省略した導体層１８１１において、周期ずれPDXを様々な値に設定した場合の容量性ノイズの理論値を示したグラフである。中継導体１８０２を省略した導体層１８１１の図示は省略するが、図２０２および図２０３の各導体層１８１１から、中継導体１８０２を取り除いたものに相当する。
　図２０５に示されるように、中継導体１８０２がない場合においても、容量性ノイズの変化量がゼロとなるずらし量は、中継導体１８０２がある場合と同じである。ただし、容量性ノイズの絶対値はゼロとならない。
＜網目状導体の第７のずらし構成例＞
　次に、網目状導体のX方向の導体幅WDXと間隙幅GDXとが等しい場合の例（導体幅WDX＝間隙幅GDX）を、第７のずらし構成例として示す。
　図２０６は、網目状導体の第７のずらし構成例としての導体層の導体幅および間隙幅を説明する平面図である。
　図２０６の導体層１８３１は、網目状導体１８２１と中継導体１８２２とで構成される。
　網目状導体１８２１は、任意の実数をAとして、６Aに設定された導体幅WDXと、６Aに設定された導体幅WDYとを有する。網目状導体１８２１の間隙領域は、６Aに設定された間隙幅GDXと、６Aに設定された間隙幅GDYとで形成されている。したがって、導体幅WDX（＝６A）と間隙幅GDX（＝６A）とが等しくなっている。
　網目状導体１８２１の間隙領域内に配置された中継導体１８２２は、２Aに設定された導体幅CDXと、２Aに設定された導体幅CDYとを有する矩形であり、X方向の導体幅CDXとY方向の導体幅CDYとが同じ（CDY＝CDX）正方形である。網目状導体１８２１と中継導体１８２２との間は、X方向の第１の間隙幅GDX1および第２の間隙幅GDX2のいずれも、２Aに設定されている。また、Y方向の第１の間隙幅GDY1および第２の間隙幅GDY2のいずれも、２Aに設定されている。
　したがって、周期幅FDX（＝導体幅WDX＋間隙幅GDX）は、任意の実数Aを用いて表すと、１２Aに相当し、周期幅FDY（＝導体幅WDY＋間隙幅GDY）は、１２Aに相当する。
　第７のずらし構成例では、所定範囲内における網目状導体１８０１の導体面積と中継導体１８０２の導体面積を比較すると、網目状導体１８０１の導体面積の方が大きくなっており、上述した完全相殺の第１条件は満たしていない。
　図２０７および図２０８は、網目状導体の第７のずらし構成例としての導体層１８３１において周期ずれPDXを様々な値に設定した平面図である。
　図２０７のAは、周期ずれPDXをゼロに設定した導体層１８３１の平面図である。
　図２０７のBは、X方向の周期ずれPDXを１A、即ち、X方向の繰り返し周期（周期幅FDX）の１／１２に設定した導体層１８３１の平面図である。
　図２０７のCは、周期ずれPDXを２A、即ち、X方向の繰り返し周期（周期幅FDX）の２／１２に設定した導体層１８３１の平面図である。
　図２０７のDは、周期ずれPDXを３A、即ち、X方向の繰り返し周期（周期幅FDX）の３／１２に設定した導体層１８３１の平面図である。
　図２０８のAは、周期ずれPDXを４A、即ち、X方向の繰り返し周期（周期幅FDX）の４／１２に設定した導体層１８３１の平面図である。
　図２０８のBは、周期ずれPDXを５A、即ち、X方向の繰り返し周期（周期幅FDX）の５／１２に設定した導体層１８３１の平面図である。
　図２０８のCは、周期ずれPDXを６A、即ち、X方向の繰り返し周期（周期幅FDX）の６／１２に設定した導体層１８３１の平面図である。
　図２０９は、図２０７および図２０８のように周期ずれPDXを様々な値に設定した導体層１８３１の容量性ノイズの理論値を示したグラフである。
　図２０９のグラフの横軸および縦軸は図１６９と同様であるので、説明は省略する。なお、図２０９のグラフのスケールも、図１６９に合わせて示している。Vdd印加電圧とVss印加電圧の条件も同様とする。
　図２０９に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロとなっている。より具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１２（＝１A）、２／１２（＝２A）、または、５／１２（＝５A）とした場合に、容量性ノイズの変化量がゼロとなっている。なお、容量性ノイズの絶対値はゼロとならない。
　逆に言えば、周期ずれPDXが網目状導体１８２１のX方向の繰り返し周期の３／１２（＝３A）、４／１２（＝４A）、および、６／１２（＝６A）とは異なる場合、換言すれば、周期ずれPDXが、周期幅FDX（＝１２A）÷４、周期幅FDX（＝１２A）÷３、および、周期幅FDX（＝１２A）÷２ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXを、X方向の繰り返し周期の１／１２（＝１A）、または、５／１２（＝５A）とした場合、１２行単位で、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXを、X方向の繰り返し周期の２／１２（＝２A）とした場合、６行単位で、容量性ノイズの変化量がゼロとなる。X方向の導体幅WDXと間隙幅GDXとが等しい網目状導体１８２１では、周期ずれPDXが、中継導体１８２２のX方向の導体幅CDX（＝２A）と同じ場合に、少ない行数で、容量性ノイズの変化量をゼロにすることができる。周期ずれPDXが、網目状導体１８２１のX方向の導体幅WDX（＝６A）と同じ場合には、容量性ノイズの変化量をゼロにならない。
　周期ずれPDXを、網目状導体１８２１のX方向の繰り返し周期の３／１２（＝３A）、４／１２（＝４A）、および、６／１２（＝６A）とした場合には、容量性ノイズの変化量はゼロとならないが、周期ずれPDXがゼロ、即ち、周期ずれなしの場合よりも、容量性ノイズの変化量を少なくすることができる。
　以上より、中継導体１８２２を備える第７のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１８２１のX方向の周期幅FDX（＝１２A）とは異なる値に設定される。
　周期ずれPDXが２A、すなわち中継導体１８２２のX方向の導体幅CDXと同じ場合に、容量性ノイズの変化量はゼロとなる。また、周期ずれPDXが１A、および、５Aである場合にも、容量性ノイズの変化量はゼロとなる。
　周期ずれPDXが網目状導体１８２１のX方向の繰り返し周期の３／１２（＝３A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷４ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが網目状導体１８２１のX方向の繰り返し周期の４／１２（＝４A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷３ではない場合に、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXが網目状導体１８２１のX方向の繰り返し周期の６／１２（＝６A）とは異なる場合、換言すれば、周期ずれPDXが周期幅FDX（＝１２A）÷２ではない場合に、容量性ノイズの変化量がゼロとなる。
　図２１０は、中継導体１８２２を省略した導体層１８３１において、周期ずれPDXを様々な値に設定した場合の容量性ノイズの理論値を示したグラフである。中継導体１８２２を省略した導体層１８３１の図示は省略するが、図２０７および図２０８の各導体層１８３１から、中継導体１８２２を取り除いたものに相当する。
　中継導体１８２２がない場合においても、図２１０に示されるように、周期ずれPDXが所定の値の場合に、容量性ノイズの変化量がゼロとなっている。ただし、容量性ノイズの変化量がゼロとなるずらし量は、中継導体１８２２がある場合と異なる。具体的には、周期ずれPDXを、X方向の繰り返し周期の１／１２、２／１２、３／１２、５／１２、または、６／１２とした場合に、容量性ノイズの変化量がゼロとなっている。
　周期ずれPDXを、X方向の繰り返し周期の３／１２（＝３A）とした場合、４行単位で、容量性ノイズの変化量がゼロとなる。周期ずれPDXを、X方向の繰り返し周期の２／１２（＝２A）とした場合、６行単位で、容量性ノイズの変化量がゼロとなる。
　周期ずれPDXを、X方向の繰り返し周期の６／１２（＝６A）とした場合、２行単位で、容量性ノイズの変化量がゼロとなる。
　以上より、中継導体１８２２を備えない第７のずらし構成例においては、以下の条件の場合に、容量性ノイズの変化量をゼロにすることができる。
　まず、前提として、周期ずれPDXは、網目状導体１８２１のX方向の周期幅FDX（＝１２A）とは異なる値に設定される。
　周期ずれPDXが網目状導体１８２１のX方向の繰り返し周期の１／１２（＝１A）、２／１２（＝２A）、３／１２（＝３A）、５／１２（＝５A）、または、６／１２（＝６A）である場合、容量性ノイズの変化量がゼロとなる。網目状導体１８２１のX方向の繰り返し周期の１／１２（＝１A）、２／１２（＝２A）、３／１２（＝３A）、および、６／１２（＝６A）は、それぞれ、周期ずれPDXが、周期幅FDX（＝１２A）÷１２、周期幅FDX（＝１２A）÷６、周期幅FDX（＝１２A）÷４、および、周期幅FDX（＝１２A）÷２であると言い換えることができる。したがって、周期ずれPDXが、周期幅FDX÷偶数の整数である場合に、容量性ノイズの変化量がゼロとなる。周期ずれPDXを、X方向の繰り返し周期の６／１２（＝６A）とした場合である、周期ずれPDXが周期幅FDX（＝１２A）÷２である場合に、最も少ない行数で、容量性ノイズの変化量がゼロとなり好適であるが、これに限られない。
　また、周期ずれPDXが網目状導体１８２１のX方向の繰り返し周期の４／１２（＝４A）とは異なる場合、換言すれば、周期ずれPDXが、周期幅FDX（＝１２A）÷３ではない場合に、容量性ノイズの変化量がゼロとなる。
　したがって、第７のずらし構成例においては、中継導体１８２２がある場合とない場合で、容量性ノイズの変化量がゼロとなるときの周期ずれPDXの条件が異なっている。
　網目状導体１８２１の導体部と間隙領域との形状関係により、周期ずれPDXの偶数の整数倍と周期幅FDXとが一致する場合には、容量性ノイズが均等に分散されるので、中継導体１８２２がないと容量性ノイズ変化量をゼロにすることができる。
＜網目状導体のずらし構成例の変形例＞
　上述した網目状導体の第１乃至第７のずらし構成例の少なくとも１つに対して、以下のような変形を行った構成も可能である。
　例えば、網目状導体のY方向の導体幅WDYを間隙幅GDYよりも大きくしたり（導体幅WDY＞間隙幅GDY）、X方向の導体幅WDXを間隙幅GDXよりも大きくしてもよい（導体幅WDX＞間隙幅GDX）。この場合、遮光性や導体占有率の観点で有利になる。
　反対に、例えば、網目状導体のY方向の導体幅WDYを間隙幅GDYと同じか、または、それより小さくしたり（導体幅WDY≦間隙幅GDY）、X方向の導体幅WDXを間隙幅GDXと同じか、または、それより小さくしてもよい（導体幅WDX≦間隙幅GDX）。この場合、容量性ノイズの相殺性の観点で有利になる。
　上述した網目状導体のずらし構成例では、X軸のプラス方向へずらした例を用いて説明したが、X軸のマイナス方向へずらしてもよい。また、X軸のプラス方向への１行または複数行のずらしと、X軸のマイナス方向への１行または複数行のずらしとを交互に配置するなど、X軸のプラス方向へのずらしとマイナス方向へのずらしを組み合わせて構成してもよい。
　上述した網目状導体のずらし構成を有する導体層は、Victim導体に近い導体層である場合に特に好適だが、その限りではない。網目状導体のずらし構成を有する導体層は、上述した導体層A（配線層１６５A）または導体層B（配線層１６５B）の網目状導体に適用される例として説明したが、導体層AまたはB以外の導体層にも適用可能である。例えば、導体層C（配線層１６５C）でもよいし、回路基板、半導体基板、または、電子機器のなかの何れかの導体層に適用されてもよい。また、網目状導体のずらし構成を有する導体層を２層以上備えてもよく、その場合にはこの２層のそれぞれ導体層における周期ずれ量が互いに同一または略同一であることが誘導性ノイズの観点で望ましいが、周期ずれ量を互いに異ならせてもよい。また、網目状導体を有する導体層を２層以上備え、一部の導体層の網目状導体には周期ずれを設けて、他の導体層の網目状導体には周期ずれを設けないようにしてもよい。また、一つの導体層内に、周期ずれ量が互いに異なる網目状導体を複数備えてもよく、周期ずれを設けた網目状導体と周期ずれを設けない網目状導体との両方を備えてもよい。
　網目状導体または中継導体としての配線の周期（配線周期）、配線の幅（配線幅）、配線の間隙幅、配線の周期ずれは、位置によって変調された構造であってもよい。例えば、配線周期、配線幅、間隙幅、周期ずれは、X方向またはY方向の距離に応じて徐々に大きくなる構造であってもよく、X方向またはY方向の距離に応じて徐々に小さくなる構造であってもよい。さらに、X方向またはY方向の距離に応じて徐々に大きくなる構造と、X方向またはY方向の距離に応じて徐々に小さくなる構造を組み合わせた構造や交互に配置した構造であってもよい。
　網目状導体または中継導体の少なくとも一部の導体は、複数個または複数本に分離されていてもよく、図１７８のBのように、分離されてはいないが、複数個または複数本に分割された形状が結合した形状でもよい。また、網目状導体の少なくとも一部が、切断して分離された形状であってもよい。
　上述した網目状導体のずらし構成例では、網目状導体が、GNDやマイナス電源に接続される配線（Vss配線）であり、中継導体が、プラス電源に接続される配線（Vdd配線）であるとして説明した。また、Vdd印加電圧とVss印加電圧の絶対値が同一である例について説明した。
　しかしながら、Vdd印加電圧とVss印加電圧は、反対でもよい。すなわち、網目状導体が、プラス電源に接続される配線（Vdd配線）であり、中継導体が、GNDやマイナス電源に接続される配線（Vss配線）であってもよい。また、Vdd印加電圧とVss印加電圧の絶対値が同一ではない電圧でもよい。例えば、例えば、Vdd印加電圧がプラス電源（例えば、＋１V）で、Vss印加電圧がGND(０V)であってもよい。
　網目状導体に印加される電圧と、中継導体に印加される電圧は、上記の例に限らず、別の電源であってもよく、何かしらの２種類の電源であればよい。この場合、２種類の電源の極性が互いに異なることが望ましいが、その限りではない。
　網目状導体のずらし構成を有する導体層の平面配置は、X方向を反転させてもよいし、Y方向を反転させてもよい。また、時計回りに所定角度（例えば、９０度）回転させてもよいし、反時計回りに所定角度（例えば、－９０度）回転させてもよい。
　本開示では、網目状導体の周期ずれによって容量性ノイズが改善される効果を示したが、周期ずれがない網目状導体と中継導体を除外するものではない。上述したように、周期ずれがない導体層についても、中継導体の有り無しいずれも、導体層A（配線層１６５A）または導体層B（配線層１６５B）の網目状導体として適用できる。
　中継導体は、例えば、円形、多角形、対称形状、非対称形状、星形状、放射形状など、どのような形状でもよく、複雑な形状でもよい。また、上述した網目状導体のずらし構成において、中継導体とした導体は、他の導体層どうしを電気的に中継しない導体でもよく、網目状導体の間隙領域内に配置される非網目状の導体（非網目状導体）であればよい。中継導体を含む非網目状導体は、網目状導体の各間隙領域の全てに配置されていてもよいし、所定の一部の間隙領域のみに配置されていてもよい。
＜１５．撮像装置の構成例＞
　上述した固体撮像装置１００は、例えば、デジタルカメラやビデオカメラ等のカメラシステム、撮像機能を有する携帯電話、撮像機能を備えた他の機器、又は、フラッシュメモリ等の高感度アナログ素子を有する半導体装置を備える電子機器に適用することができる。
　図２１１は、電子機器の一例として、撮像装置７００の構成例を示すブロック図である。
　撮像装置７００は、固体撮像素子７０１、固体撮像素子７０１に入射光を導く光学系７０２、固体撮像素子７０１と及び光学系７０２間に設けられたシャッタ機構７０３と、固体撮像素子７０１を駆動する駆動回路７０４を有する。さらに、撮像装置７００は、固体撮像素子７０１の出力信号を処理する信号処理回路７０５を有する。
　固体撮像素子７０１は、上述した固体撮像装置１００に相当する。光学系７０２は、光学レンズ群等から成り、被写体からの像光（入射光）を固体撮像素子７０１に入射させる。これにより、固体撮像素子７０１内に、一定期間、信号電荷が蓄積される。シャッタ機構７０３は、入射光の固体撮像素子７０１への光照射期間及び遮光期間を制御する。
　駆動回路７０４は、固体撮像素子７０１及びシャッタ機構７０３に駆動信号を供給する。そして、駆動回路７０４は、供給した駆動信号により、固体撮像素子７０１の信号処理回路７０５への信号出力動作、及び、シャッタ機構７０３のシャッタ動作を制御する。すなわち、この例では、駆動回路７０４から供給される駆動信号（タイミング信号）により、固体撮像素子７０１から信号処理回路７０５への信号転送動作を行う。
　信号処理回路７０５は、固体撮像素子７０１から転送された信号に対して、各種の信号処理を施す。そして、各種信号処理が施された信号（映像信号）は、メモリなどの記憶媒体（不図示）に記憶される、又は、モニタ（不図示）に出力される。
　上述の撮像装置７００等の電子機器によれば、固体撮像素子７０１において、周辺回路部における動作時のMOSトランジスタ、ダイオード等の能動素子からのホットキャリア発光等の光の受光素子へ漏れ込みによるノイズ発生を抑制することができる。従って、画質が向上した高品質の電子機器を提供することができる。
＜１６．体内情報取得システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、カプセル型内視鏡を用いた患者の体内情報取得システムに適用されてもよい。
　図２１２は、本開示に係る技術が適用され得る、カプセル型内視鏡を用いた患者の体内情報取得システムの概略的な構成の一例を示すブロック図である。
　体内情報取得システム１０００１は、カプセル型内視鏡１０１００と、外部制御装置１０２００とから構成される。
　カプセル型内視鏡１０１００は、検査時に、患者によって飲み込まれる。カプセル型内視鏡１０１００は、撮像機能及び無線通信機能を有し、患者から自然排出されるまでの間、胃や腸等の臓器の内部を蠕動運動等によって移動しつつ、当該臓器の内部の画像（以下、体内画像ともいう）を所定の間隔で順次撮像し、その体内画像についての情報を体外の外部制御装置１０２００に順次無線送信する。
　外部制御装置１０２００は、体内情報取得システム１０００１の動作を統括的に制御する。また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信されてくる体内画像についての情報を受信し、受信した体内画像についての情報に基づいて、表示装置（図示せず）に当該体内画像を表示するための画像データを生成する。
　体内情報取得システム１０００１では、このようにして、カプセル型内視鏡１０１００が飲み込まれてから排出されるまでの間、患者の体内の様子を撮像した体内画像を随時得ることができる。
　カプセル型内視鏡１０１００と外部制御装置１０２００の構成及び機能についてより詳細に説明する。
　カプセル型内視鏡１０１００は、カプセル型の筐体１０１０１を有し、その筐体１０１０１内には、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、給電部１０１１５、電源部１０１１６、及び制御部１０１１７が収納されている。
　光源部１０１１１は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、撮像部１０１１２の撮像視野に対して光を照射する。
　撮像部１０１１２は、撮像素子、及び当該撮像素子の前段に設けられる複数のレンズからなる光学系から構成される。観察対象である体組織に照射された光の反射光（以下、観察光という）は、当該光学系によって集光され、当該撮像素子に入射する。撮像部１０１１２では、撮像素子において、そこに入射した観察光が光電変換され、その観察光に対応する画像信号が生成される。撮像部１０１１２によって生成された画像信号は、画像処理部１０１１３に提供される。
　画像処理部１０１１３は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等のプロセッサによって構成され、撮像部１０１１２によって生成された画像信号に対して各種の信号処理を行う。画像処理部１０１１３は、信号処理を施した画像信号を、ＲＡＷデータとして無線通信部１０１１４に提供する。
　無線通信部１０１１４は、画像処理部１０１１３によって信号処理が施された画像信号に対して変調処理等の所定の処理を行い、その画像信号を、アンテナ１０１１４Ａを介して外部制御装置１０２００に送信する。また、無線通信部１０１１４は、外部制御装置１０２００から、カプセル型内視鏡１０１００の駆動制御に関する制御信号を、アンテナ１０１１４Ａを介して受信する。無線通信部１０１１４は、外部制御装置１０２００から受信した制御信号を制御部１０１１７に提供する。
　給電部１０１１５は、受電用のアンテナコイル、当該アンテナコイルに発生した電流から電力を再生する電力再生回路、及び昇圧回路等から構成される。給電部１０１１５では、いわゆる非接触充電の原理を用いて電力が生成される。
　電源部１０１１６は、二次電池によって構成され、給電部１０１１５によって生成された電力を蓄電する。図２１２では、図面が煩雑になることを避けるために、電源部１０１１６からの電力の供給先を示す矢印等の図示を省略しているが、電源部１０１１６に蓄電された電力は、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び制御部１０１１７に供給され、これらの駆動に用いられ得る。
　制御部１０１１７は、ＣＰＵ等のプロセッサによって構成され、光源部１０１１１、撮像部１０１１２、画像処理部１０１１３、無線通信部１０１１４、及び、給電部１０１１５の駆動を、外部制御装置１０２００から送信される制御信号に従って適宜制御する。
　外部制御装置１０２００は、ＣＰＵ，ＧＰＵ等のプロセッサ、又はプロセッサとメモリ等の記憶素子が混載されたマイクロコンピュータ若しくは制御基板等で構成される。外部制御装置１０２００は、カプセル型内視鏡１０１００の制御部１０１１７に対して制御信号を、アンテナ１０２００Ａを介して送信することにより、カプセル型内視鏡１０１００の動作を制御する。カプセル型内視鏡１０１００では、例えば、外部制御装置１０２００からの制御信号により、光源部１０１１１における観察対象に対する光の照射条件が変更され得る。また、外部制御装置１０２００からの制御信号により、撮像条件（例えば、撮像部１０１１２におけるフレームレート、露出値等）が変更され得る。また、外部制御装置１０２００からの制御信号により、画像処理部１０１１３における処理の内容や、無線通信部１０１１４が画像信号を送信する条件（例えば、送信間隔、送信画像数等）が変更されてもよい。
　また、外部制御装置１０２００は、カプセル型内視鏡１０１００から送信される画像信号に対して、各種の画像処理を施し、撮像された体内画像を表示装置に表示するための画像データを生成する。当該画像処理としては、例えば現像処理（デモザイク処理）、高画質化処理（帯域強調処理、超解像処理、ＮＲ（Ｎｏｉｓｅ　ｒｅｄｕｃｔｉｏｎ）処理及び／若しくは手ブレ補正処理等）、並びに／又は拡大処理（電子ズーム処理）等、各種の信号処理を行うことができる。外部制御装置１０２００は、表示装置の駆動を制御して、生成した画像データに基づいて撮像された体内画像を表示させる。あるいは、外部制御装置１０２００は、生成した画像データを記録装置（図示せず）に記録させたり、印刷装置（図示せず）に印刷出力させてもよい。
　以上、本開示に係る技術が適用され得る体内情報取得システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、撮像部１０１１２に適用することができる。具体的には、撮像部１０１１２として、上述した固体撮像装置１００を適用することができる。撮像部１０１１２に本開示に係る技術を適用することにより、撮像部１０１１２に本開示に係る技術を適用することにより、ノイズの発生が抑制され、より鮮明な術部画像を得ることができるため、検査の精度が向上する。
＜１７．内視鏡手術システムへの応用例＞
　本開示に係る技術（本技術）は、様々な製品へ応用することができる。例えば、本開示に係る技術は、内視鏡手術システムに適用されてもよい。
　図２１３は、本開示に係る技術（本技術）が適用され得る内視鏡手術システムの概略的な構成の一例を示す図である。
　図２１３では、術者（医師）１１１３１が、内視鏡手術システム１１０００を用いて、患者ベッド１１１３３上の患者１１１３２に手術を行っている様子が図示されている。図示するように、内視鏡手術システム１１０００は、内視鏡１１１００と、気腹チューブ１１１１１やエネルギ処置具１１１１２等の、その他の術具１１１１０と、内視鏡１１１００を支持する支持アーム装置１１１２０と、内視鏡下手術のための各種の装置が搭載されたカート１１２００と、から構成される。
　内視鏡１１１００は、先端から所定の長さの領域が患者１１１３２の体腔内に挿入される鏡筒１１１０１と、鏡筒１１１０１の基端に接続されるカメラヘッド１１１０２と、から構成される。図示する例では、硬性の鏡筒１１１０１を有するいわゆる硬性鏡として構成される内視鏡１１１００を図示しているが、内視鏡１１１００は、軟性の鏡筒を有するいわゆる軟性鏡として構成されてもよい。
　鏡筒１１１０１の先端には、対物レンズが嵌め込まれた開口部が設けられている。内視鏡１１１００には光源装置１１２０３が接続されており、当該光源装置１１２０３によって生成された光が、鏡筒１１１０１の内部に延設されるライトガイドによって当該鏡筒の先端まで導光され、対物レンズを介して患者１１１３２の体腔内の観察対象に向かって照射される。なお、内視鏡１１１００は、直視鏡であってもよいし、斜視鏡又は側視鏡であってもよい。
　カメラヘッド１１１０２の内部には光学系及び撮像素子が設けられており、観察対象からの反射光（観察光）は当該光学系によって当該撮像素子に集光される。当該撮像素子によって観察光が光電変換され、観察光に対応する電気信号、すなわち観察像に対応する画像信号が生成される。当該画像信号は、ＲＡＷデータとしてカメラコントロールユニット（ＣＣＵ：　Ｃａｍｅｒａ　Ｃｏｎｔｒｏｌ　Ｕｎｉｔ）１１２０１に送信される。
　ＣＣＵ１１２０１は、ＣＰＵ（Ｃｅｎｔｒａｌ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）やＧＰＵ（Ｇｒａｐｈｉｃｓ　Ｐｒｏｃｅｓｓｉｎｇ　Ｕｎｉｔ）等によって構成され、内視鏡１１１００及び表示装置１１２０２の動作を統括的に制御する。さらに、ＣＣＵ１１２０１は、カメラヘッド１１１０２から画像信号を受け取り、その画像信号に対して、例えば現像処理（デモザイク処理）等の、当該画像信号に基づく画像を表示するための各種の画像処理を施す。
　表示装置１１２０２は、ＣＣＵ１１２０１からの制御により、当該ＣＣＵ１１２０１によって画像処理が施された画像信号に基づく画像を表示する。
　光源装置１１２０３は、例えばＬＥＤ（Ｌｉｇｈｔ　Ｅｍｉｔｔｉｎｇ　Ｄｉｏｄｅ）等の光源から構成され、術部等を撮影する際の照射光を内視鏡１１１００に供給する。
　入力装置１１２０４は、内視鏡手術システム１１０００に対する入力インタフェースである。ユーザは、入力装置１１２０４を介して、内視鏡手術システム１１０００に対して各種の情報の入力や指示入力を行うことができる。例えば、ユーザは、内視鏡１１１００による撮像条件（照射光の種類、倍率及び焦点距離等）を変更する旨の指示等を入力する。
　処置具制御装置１１２０５は、組織の焼灼、切開又は血管の封止等のためのエネルギ処置具１１１１２の駆動を制御する。気腹装置１１２０６は、内視鏡１１１００による視野の確保及び術者の作業空間の確保の目的で、患者１１１３２の体腔を膨らめるために、気腹チューブ１１１１１を介して当該体腔内にガスを送り込む。レコーダ１１２０７は、手術に関する各種の情報を記録可能な装置である。プリンタ１１２０８は、手術に関する各種の情報を、テキスト、画像又はグラフ等各種の形式で印刷可能な装置である。
　なお、内視鏡１１１００に術部を撮影する際の照射光を供給する光源装置１１２０３は、例えばＬＥＤ、レーザ光源又はこれらの組み合わせによって構成される白色光源から構成することができる。ＲＧＢレーザ光源の組み合わせにより白色光源が構成される場合には、各色（各波長）の出力強度及び出力タイミングを高精度に制御することができるため、光源装置１１２０３において撮像画像のホワイトバランスの調整を行うことができる。また、この場合には、ＲＧＢレーザ光源それぞれからのレーザ光を時分割で観察対象に照射し、その照射タイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御することにより、ＲＧＢそれぞれに対応した画像を時分割で撮像することも可能である。当該方法によれば、当該撮像素子にカラーフィルタを設けなくても、カラー画像を得ることができる。
　また、光源装置１１２０３は、出力する光の強度を所定の時間ごとに変更するようにその駆動が制御されてもよい。その光の強度の変更のタイミングに同期してカメラヘッド１１１０２の撮像素子の駆動を制御して時分割で画像を取得し、その画像を合成することにより、いわゆる黒つぶれ及び白とびのない高ダイナミックレンジの画像を生成することができる。
　また、光源装置１１２０３は、特殊光観察に対応した所定の波長帯域の光を供給可能に構成されてもよい。特殊光観察では、例えば、体組織における光の吸収の波長依存性を利用して、通常の観察時における照射光（すなわち、白色光）に比べて狭帯域の光を照射することにより、粘膜表層の血管等の所定の組織を高コントラストで撮影する、いわゆる狭帯域光観察（Ｎａｒｒｏｗ　Ｂａｎｄ　Ｉｍａｇｉｎｇ）が行われる。あるいは、特殊光観察では、励起光を照射することにより発生する蛍光により画像を得る蛍光観察が行われてもよい。蛍光観察では、体組織に励起光を照射し当該体組織からの蛍光を観察すること（自家蛍光観察）、又はインドシアニングリーン（ＩＣＧ）等の試薬を体組織に局注するとともに当該体組織にその試薬の蛍光波長に対応した励起光を照射し蛍光像を得ること等を行うことができる。光源装置１１２０３は、このような特殊光観察に対応した狭帯域光及び／又は励起光を供給可能に構成され得る。
　図２１４は、図２１３に示すカメラヘッド１１１０２及びＣＣＵ１１２０１の機能構成の一例を示すブロック図である。
　カメラヘッド１１１０２は、レンズユニット１１４０１と、撮像部１１４０２と、駆動部１１４０３と、通信部１１４０４と、カメラヘッド制御部１１４０５と、を有する。ＣＣＵ１１２０１は、通信部１１４１１と、画像処理部１１４１２と、制御部１１４１３と、を有する。カメラヘッド１１１０２とＣＣＵ１１２０１とは、伝送ケーブル１１４００によって互いに通信可能に接続されている。
　レンズユニット１１４０１は、鏡筒１１１０１との接続部に設けられる光学系である。鏡筒１１１０１の先端から取り込まれた観察光は、カメラヘッド１１１０２まで導光され、当該レンズユニット１１４０１に入射する。レンズユニット１１４０１は、ズームレンズ及びフォーカスレンズを含む複数のレンズが組み合わされて構成される。
　撮像部１１４０２は、撮像素子で構成される。撮像部１１４０２を構成する撮像素子は、１つ（いわゆる単板式）であってもよいし、複数（いわゆる多板式）であってもよい。撮像部１１４０２が多板式で構成される場合には、例えば各撮像素子によってＲＧＢそれぞれに対応する画像信号が生成され、それらが合成されることによりカラー画像が得られてもよい。あるいは、撮像部１１４０２は、３Ｄ（Ｄｉｍｅｎｓｉｏｎａｌ）表示に対応する右目用及び左目用の画像信号をそれぞれ取得するための１対の撮像素子を有するように構成されてもよい。３Ｄ表示が行われることにより、術者１１１３１は術部における生体組織の奥行きをより正確に把握することが可能になる。なお、撮像部１１４０２が多板式で構成される場合には、各撮像素子に対応して、レンズユニット１１４０１も複数系統設けられ得る。
　また、撮像部１１４０２は、必ずしもカメラヘッド１１１０２に設けられなくてもよい。例えば、撮像部１１４０２は、鏡筒１１１０１の内部に、対物レンズの直後に設けられてもよい。
　駆動部１１４０３は、アクチュエータによって構成され、カメラヘッド制御部１１４０５からの制御により、レンズユニット１１４０１のズームレンズ及びフォーカスレンズを光軸に沿って所定の距離だけ移動させる。これにより、撮像部１１４０２による撮像画像の倍率及び焦点が適宜調整され得る。
　通信部１１４０４は、ＣＣＵ１１２０１との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４０４は、撮像部１１４０２から得た画像信号をＲＡＷデータとして伝送ケーブル１１４００を介してＣＣＵ１１２０１に送信する。
　また、通信部１１４０４は、ＣＣＵ１１２０１から、カメラヘッド１１１０２の駆動を制御するための制御信号を受信し、カメラヘッド制御部１１４０５に供給する。当該制御信号には、例えば、撮像画像のフレームレートを指定する旨の情報、撮像時の露出値を指定する旨の情報、並びに／又は撮像画像の倍率及び焦点を指定する旨の情報等、撮像条件に関する情報が含まれる。
　なお、上記のフレームレートや露出値、倍率、焦点等の撮像条件は、ユーザによって適宜指定されてもよいし、取得された画像信号に基づいてＣＣＵ１１２０１の制御部１１４１３によって自動的に設定されてもよい。後者の場合には、いわゆるＡＥ（Ａｕｔｏ　Ｅｘｐｏｓｕｒｅ）機能、ＡＦ（Ａｕｔｏ　Ｆｏｃｕｓ）機能及びＡＷＢ（Ａｕｔｏ　Ｗｈｉｔｅ　Ｂａｌａｎｃｅ）機能が内視鏡１１１００に搭載されていることになる。
　カメラヘッド制御部１１４０５は、通信部１１４０４を介して受信したＣＣＵ１１２０１からの制御信号に基づいて、カメラヘッド１１１０２の駆動を制御する。
　通信部１１４１１は、カメラヘッド１１１０２との間で各種の情報を送受信するための通信装置によって構成される。通信部１１４１１は、カメラヘッド１１１０２から、伝送ケーブル１１４００を介して送信される画像信号を受信する。
　また、通信部１１４１１は、カメラヘッド１１１０２に対して、カメラヘッド１１１０２の駆動を制御するための制御信号を送信する。画像信号や制御信号は、電気通信や光通信等によって送信することができる。
　画像処理部１１４１２は、カメラヘッド１１１０２から送信されたＲＡＷデータである画像信号に対して各種の画像処理を施す。
　制御部１１４１３は、内視鏡１１１００による術部等の撮像、及び、術部等の撮像により得られる撮像画像の表示に関する各種の制御を行う。例えば、制御部１１４１３は、カメラヘッド１１１０２の駆動を制御するための制御信号を生成する。
　また、制御部１１４１３は、画像処理部１１４１２によって画像処理が施された画像信号に基づいて、術部等が映った撮像画像を表示装置１１２０２に表示させる。この際、制御部１１４１３は、各種の画像認識技術を用いて撮像画像内における各種の物体を認識してもよい。例えば、制御部１１４１３は、撮像画像に含まれる物体のエッジの形状や色等を検出することにより、鉗子等の術具、特定の生体部位、出血、エネルギ処置具１１１１２の使用時のミスト等を認識することができる。制御部１１４１３は、表示装置１１２０２に撮像画像を表示させる際に、その認識結果を用いて、各種の手術支援情報を当該術部の画像に重畳表示させてもよい。手術支援情報が重畳表示され、術者１１１３１に提示されることにより、術者１１１３１の負担を軽減することや、術者１１１３１が確実に手術を進めることが可能になる。
　カメラヘッド１１１０２及びＣＣＵ１１２０１を接続する伝送ケーブル１１４００は、電気信号の通信に対応した電気信号ケーブル、光通信に対応した光ファイバ、又はこれらの複合ケーブルである。
　ここで、図示する例では、伝送ケーブル１１４００を用いて有線で通信が行われていたが、カメラヘッド１１１０２とＣＣＵ１１２０１との間の通信は無線で行われてもよい。
　以上、本開示に係る技術が適用され得る内視鏡手術システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、カメラヘッド１１１０２の撮像部１１４０２に適用することができる。具体的には、撮像部１１４０２として、上述した固体撮像装置１００を適用することができる。撮像部１１４０２に本開示に係る技術を適用することにより、ノイズの発生が抑制され、より鮮明な術部画像を得ることができるため、術者が術部を確実に確認することが可能になる。
　なお、ここでは、一例として内視鏡手術システムについて説明したが、本開示に係る技術は、その他、例えば、顕微鏡手術システム等に適用されてもよい。
＜１８．移動体への応用例＞
　さらに、本開示に係る技術は、例えば、自動車、電気自動車、ハイブリッド電気自動車、自動二輪車、自転車、パーソナルモビリティ、飛行機、ドローン、船舶、ロボット等のいずれかの種類の移動体に搭載される装置として実現されてもよい。
　図２１５は、本開示に係る技術が適用され得る移動体制御システムの一例である車両制御システムの概略的な構成例を示すブロック図である。
　車両制御システム１２０００は、通信ネットワーク１２００１を介して接続された複数の電子制御ユニットを備える。図２１５に示した例では、車両制御システム１２０００は、駆動系制御ユニット１２０１０、ボディ系制御ユニット１２０２０、車外情報検出ユニット１２０３０、車内情報検出ユニット１２０４０、及び統合制御ユニット１２０５０を備える。また、統合制御ユニット１２０５０の機能構成として、マイクロコンピュータ１２０５１、音声画像出力部１２０５２、及び車載ネットワークＩ／Ｆ（ｉｎｔｅｒｆａｃｅ）１２０５３が図示されている。
　駆動系制御ユニット１２０１０は、各種プログラムにしたがって車両の駆動系に関連する装置の動作を制御する。例えば、駆動系制御ユニット１２０１０は、内燃機関又は駆動用モータ等の車両の駆動力を発生させるための駆動力発生装置、駆動力を車輪に伝達するための駆動力伝達機構、車両の舵角を調節するステアリング機構、及び、車両の制動力を発生させる制動装置等の制御装置として機能する。
　ボディ系制御ユニット１２０２０は、各種プログラムにしたがって車体に装備された各種装置の動作を制御する。例えば、ボディ系制御ユニット１２０２０は、キーレスエントリシステム、スマートキーシステム、パワーウィンドウ装置、あるいは、ヘッドランプ、バックランプ、ブレーキランプ、ウィンカー又はフォグランプ等の各種ランプの制御装置として機能する。この場合、ボディ系制御ユニット１２０２０には、鍵を代替する携帯機から発信される電波又は各種スイッチの信号が入力され得る。ボディ系制御ユニット１２０２０は、これらの電波又は信号の入力を受け付け、車両のドアロック装置、パワーウィンドウ装置、ランプ等を制御する。
　車外情報検出ユニット１２０３０は、車両制御システム１２０００を搭載した車両の外部の情報を検出する。例えば、車外情報検出ユニット１２０３０には、撮像部１２０３１が接続される。車外情報検出ユニット１２０３０は、撮像部１２０３１に車外の画像を撮像させるとともに、撮像された画像を受信する。車外情報検出ユニット１２０３０は、受信した画像に基づいて、人、車、障害物、標識又は路面上の文字等の物体検出処理又は距離検出処理を行ってもよい。
　撮像部１２０３１は、光を受光し、その光の受光量に応じた電気信号を出力する光センサである。撮像部１２０３１は、電気信号を画像として出力することもできるし、測距の情報として出力することもできる。また、撮像部１２０３１が受光する光は、可視光であっても良いし、赤外線等の非可視光であっても良い。
　車内情報検出ユニット１２０４０は、車内の情報を検出する。車内情報検出ユニット１２０４０には、例えば、運転者の状態を検出する運転者状態検出部１２０４１が接続される。運転者状態検出部１２０４１は、例えば運転者を撮像するカメラを含み、車内情報検出ユニット１２０４０は、運転者状態検出部１２０４１から入力される検出情報に基づいて、運転者の疲労度合い又は集中度合いを算出してもよいし、運転者が居眠りをしていないかを判別してもよい。
　マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車内外の情報に基づいて、駆動力発生装置、ステアリング機構又は制動装置の制御目標値を演算し、駆動系制御ユニット１２０１０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車両の衝突回避あるいは衝撃緩和、車間距離に基づく追従走行、車速維持走行、車両の衝突警告、又は車両のレーン逸脱警告等を含むＡＤＡＳ（Ａｄｖａｎｃｅｄ　Ｄｒｉｖｅｒ　Ａｓｓｉｓｔａｎｃｅ　Ｓｙｓｔｅｍ）の機能実現を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０又は車内情報検出ユニット１２０４０で取得される車両の周囲の情報に基づいて駆動力発生装置、ステアリング機構又は制動装置等を制御することにより、運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　また、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で取得される車外の情報に基づいて、ボディ系制御ユニット１２０２０に対して制御指令を出力することができる。例えば、マイクロコンピュータ１２０５１は、車外情報検出ユニット１２０３０で検知した先行車又は対向車の位置に応じてヘッドランプを制御し、ハイビームをロービームに切り替える等の防眩を図ることを目的とした協調制御を行うことができる。
　音声画像出力部１２０５２は、車両の搭乗者又は車外に対して、視覚的又は聴覚的に情報を通知することが可能な出力装置へ音声及び画像のうちの少なくとも一方の出力信号を送信する。図２１５の例では、出力装置として、オーディオスピーカ１２０６１、表示部１２０６２及びインストルメントパネル１２０６３が例示されている。表示部１２０６２は、例えば、オンボードディスプレイ及びヘッドアップディスプレイの少なくとも一つを含んでいてもよい。
　図２１６は、撮像部１２０３１の設置位置の例を示す図である。
　図２１６では、車両１２１００は、撮像部１２０３１として、撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５を有する。
　撮像部１２１０１，１２１０２，１２１０３，１２１０４，１２１０５は、例えば、車両１２１００のフロントノーズ、サイドミラー、リアバンパ、バックドア及び車室内のフロントガラスの上部等の位置に設けられる。フロントノーズに備えられる撮像部１２１０１及び車室内のフロントガラスの上部に備えられる撮像部１２１０５は、主として車両１２１００の前方の画像を取得する。サイドミラーに備えられる撮像部１２１０２，１２１０３は、主として車両１２１００の側方の画像を取得する。リアバンパ又はバックドアに備えられる撮像部１２１０４は、主として車両１２１００の後方の画像を取得する。撮像部１２１０１及び１２１０５で取得される前方の画像は、主として先行車両又は、歩行者、障害物、信号機、交通標識又は車線等の検出に用いられる。
　なお、図２１６には、撮像部１２１０１ないし１２１０４の撮影範囲の一例が示されている。撮像範囲１２１１１は、フロントノーズに設けられた撮像部１２１０１の撮像範囲を示し、撮像範囲１２１１２，１２１１３は、それぞれサイドミラーに設けられた撮像部１２１０２，１２１０３の撮像範囲を示し、撮像範囲１２１１４は、リアバンパ又はバックドアに設けられた撮像部１２１０４の撮像範囲を示す。例えば、撮像部１２１０１ないし１２１０４で撮像された画像データが重ね合わせられることにより、車両１２１００を上方から見た俯瞰画像が得られる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、距離情報を取得する機能を有していてもよい。例えば、撮像部１２１０１ないし１２１０４の少なくとも１つは、複数の撮像素子からなるステレオカメラであってもよいし、位相差検出用の画素を有する撮像素子であってもよい。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を基に、撮像範囲１２１１１ないし１２１１４内における各立体物までの距離と、この距離の時間的変化（車両１２１００に対する相対速度）を求めることにより、特に車両１２１００の進行路上にある最も近い立体物で、車両１２１００と略同じ方向に所定の速度（例えば、０ｋｍ／ｈ以上）で走行する立体物を先行車として抽出することができる。さらに、マイクロコンピュータ１２０５１は、先行車の手前に予め確保すべき車間距離を設定し、自動ブレーキ制御（追従停止制御も含む）や自動加速制御（追従発進制御も含む）等を行うことができる。このように運転者の操作に拠らずに自律的に走行する自動運転等を目的とした協調制御を行うことができる。
　例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４から得られた距離情報を元に、立体物に関する立体物データを、２輪車、普通車両、大型車両、歩行者、電柱等その他の立体物に分類して抽出し、障害物の自動回避に用いることができる。例えば、マイクロコンピュータ１２０５１は、車両１２１００の周辺の障害物を、車両１２１００のドライバが視認可能な障害物と視認困難な障害物とに識別する。そして、マイクロコンピュータ１２０５１は、各障害物との衝突の危険度を示す衝突リスクを判断し、衝突リスクが設定値以上で衝突可能性がある状況であるときには、オーディオスピーカ１２０６１や表示部１２０６２を介してドライバに警報を出力することや、駆動系制御ユニット１２０１０を介して強制減速や回避操舵を行うことで、衝突回避のための運転支援を行うことができる。
　撮像部１２１０１ないし１２１０４の少なくとも１つは、赤外線を検出する赤外線カメラであってもよい。例えば、マイクロコンピュータ１２０５１は、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在するか否かを判定することで歩行者を認識することができる。かかる歩行者の認識は、例えば赤外線カメラとしての撮像部１２１０１ないし１２１０４の撮像画像における特徴点を抽出する手順と、物体の輪郭を示す一連の特徴点にパターンマッチング処理を行って歩行者か否かを判別する手順によって行われる。マイクロコンピュータ１２０５１が、撮像部１２１０１ないし１２１０４の撮像画像中に歩行者が存在すると判定し、歩行者を認識すると、音声画像出力部１２０５２は、当該認識された歩行者に強調のための方形輪郭線を重畳表示するように、表示部１２０６２を制御する。また、音声画像出力部１２０５２は、歩行者を示すアイコン等を所望の位置に表示するように表示部１２０６２を制御してもよい。
　以上、本開示に係る技術が適用され得る車両制御システムの一例について説明した。本開示に係る技術は、以上説明した構成のうち、例えば、撮像部１２０３１に適用することができる。具体的には、撮像部１２０３１として、上述した固体撮像装置１００を適用することができる。撮像部１２０３１に本開示に係る技術を適用することにより、ノイズの発生が抑制され、より見やすい撮影画像を得ることができるため、ドライバによる運転を適切に支援することが可能になる。
　本技術の実施の形態は、上述した実施の形態に限定されるものではなく、本技術の要旨を逸脱しない範囲において種々の変更が可能である。
　なお、本明細書に記載された効果はあくまで例示であって限定されるものではなく、本明細書に記載されたもの以外の効果があってもよい。
　なお、本技術は以下のような構成も取ることができる。
（１）
　第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、
　前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、
　前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群と
　を含む網目状導体を備え、
　前記第３の周期幅と前記第２の周期幅とが異なる
　回路基板。
（２）
　前記網目状導体は、前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅のM倍を移動させて、かつ、前記第２の方向へ第３の周期幅のM倍を移動させた位置に配置される第Mの移動導体群を含む
　（M＝２，３，４，５，・・，L（Lは２以上の整数））
　前記（１）に記載の回路基板。
（３）
　前記第１の方向および前記第２の方向に直交する第３の方向から見て、
　前記網目状導体の少なくとも一部に対して重畳する位置に配置される第４の導体を備える
　前記（１）または（２）に記載の回路基板。
（４）
　前記第４の導体は、制御線または信号線である
　前記（３）に記載の回路基板。
（５）
　前記第４の導体は、前記第２の方向よりも前記第１の方向に長い２つ以上の導体を、第４の周期幅で前記第２の方向へ周期的に配置した第４の導体群である
　前記（３）または（４）に記載の回路基板。
（６）
　前記第４の導体群を構成する２つ以上の導体の中から１つ以上の導体を選択的に切り替える回路を備える
　前記（５）に記載の回路基板。
（７）
　前記網目状導体の間隙領域内の少なくとも一部に、非網目状導体をさらに備える
　前記（１）乃至（６）のいずれかに記載の回路基板。
（８）
　前記網目状導体に接続される電源と前記非網目状導体に接続される電源とで電圧値が異なる
　前記（７）に記載の回路基板。
（９）
　所定範囲内の前記網目状導体の導体面積は、前記所定範囲内の前記非網目状導体の導体面積と同じか、または、それより大きい
　前記（７）または（８）に記載の回路基板。
（１０）
　所定範囲内の前記網目状導体の導体面積と、前記所定範囲内の前記非網目状導体の導体面積とが、略同一である
　前記（７）乃至（９）のいずれかに記載の回路基板。
（１１）
　前記非網目状導体の前記第１の方向の導体幅×｛前記網目状導体の行数－（前記網目状導体の前記第２の方向の導体幅＋前記網目状導体の前記第２の方向の第１間隙幅＋前記網目状導体の前記第２の方向の第２間隙幅）÷前記網目状導体の前記第２の導体幅｝＝（前記網目状導体の前記第１の導体幅×前記行数＋前記非網目状導体の前記第１の方向の導体幅＋前記網目状導体の前記第１の方向の第１間隙幅＋前記網目状導体の前記第１の方向の第２間隙幅）
　前記（７）乃至（１０）のいずれかに記載の回路基板。
（１２）
　前記第３の周期幅×前記網目状導体の行数＝整数N×（前記網目状導体の前記第２の導体幅+前記網目状導体の第２の方向の第１間隙幅+前記非網目状導体の第２の方向の導体幅+前記網目状導体の第２の方向の第２間隙幅）
　前記（７）乃至（１１）のいずれかに記載の回路基板。
（１３）
　前記第３の周期幅と前記第２の周期幅÷２とが異なる
　前記（１）乃至（１２）のいずれかに記載の回路基板。
（１４）
　前記第３の周期幅と前記第２の周期幅÷３とが異なる
　前記（１）乃至（１３）のいずれかに記載の回路基板。
（１５）
　前記第３の周期幅と前記第２の周期幅÷４とが異なる
　前記（１）乃至（１４）のいずれかに記載の回路基板。
（１６）
　前記第２の周期幅と前記第２の導体幅との差分である前記網目状導体の前記第２の方向の間隙幅は、前記第２の導体幅より大きく、
　前記第３の周期幅と、前記第２の導体幅の整数倍とが、略同一である
　前記（１）乃至（１５）のいずれかに記載の回路基板。
（１７）
　前記第２の周期幅と前記第２の導体幅との差分である前記網目状導体の前記第２の方向の間隙幅は、前記第２の導体幅より小さく、
　前記第３の周期幅と、前記第２の方向の間隙幅の整数倍とが、略同一である
　前記（１）乃至（１５）のいずれかに記載の回路基板。
（１８）
　前記第２の周期幅と前記第２の導体幅との差分である前記網目状導体の前記第２の方向の間隙幅は、前記第２の導体幅と等しく、
　前記第３の周期幅と、前記第２の周期幅÷偶数の整数とが、略同一である
　前記（１）乃至（１５）のいずれかに記載の回路基板。
（１９）
　第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、
　前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、
　前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群と
　を含む網目状導体を備え、
　前記第３の周期幅と前記第２の周期幅とが異なる
　回路基板を備える半導体装置。
（２０）
　第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、
　前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、
　前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群と
　を含む網目状導体を備え、
　前記第３の周期幅と前記第２の周期幅とが異なる
　回路基板を備える半導体装置
　を備える電子機器。
　１０　ピクセル基板，　１１　Victim導体ループ，　２０　ロジック基板，　２１　電源配線，　１００　固体撮像装置，　１０１　第１の半導体基板，　１０２　第２の半導体基板，　１１１　画素・アナログ処理部，　１１２　デジタル処理部，　１２１　画素アレイ，　１２２　A/D変換部，　１２３　垂直走査部，　１３１　画素，　１３２　信号線，　１３３　制御線，　１４１　フォトダイオード，　２１６，２１７　網目状導体，　２２１　面状導体，　２２２　網目状導体，　２３１，２３２　網目状導体，　２４１，２４２　網目状導体，　２５１，２５２　網目状導体，　２６１　面状導体，　２６２　網目状導体，　２７１，２７２　網目状導体，　２８１，２８２　網目状導体，　２９１，２９２　網目状導体，３０１乃至３０６　中継導体，３１１，３１２　網目状導体，　３２１，３２２　網目状導体，　３３１，３３２　網目状導体，　７００　撮像装置，　７０１　固体撮像素子，　７０２　光学系，　７０３　シャッタ機構，　７０４　駆動回路，　７０５　信号処理回路，　１６０１　網目状導体，　１６０２　中継導体，　１６１１　導体層，　１６５１　導体，　１６５２　導体，　１６６１第１の導体群　，　１６６２　第２の導体群，　１６６３　第１の移動体群，　１７０１　網目状導体，　１７０２　中継導体，　１７１１　導体層，　１７２１　網目状導体，　１７２２　中継導体，　１７３１　導体層，　１７６１　網目状導体，　１７６２　中継導体，　１７７１　導体層，　１８０１　網目状導体，　１８０２　中継導体，　１８１１　導体層

Claims (20)

  1. 　第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、
    　前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、
    　前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群と
    　を含む網目状導体を備え、
    　前記第３の周期幅と前記第２の周期幅とが異なる
    　回路基板。
  2. 　前記網目状導体は、前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅のM倍を移動させて、かつ、前記第２の方向へ第３の周期幅のM倍を移動させた位置に配置される第Mの移動導体群を含む
    　（M＝２，３，４，５，・・，L（Lは２以上の整数））
    　請求項１に記載の回路基板。
  3. 　前記第１の方向および前記第２の方向に直交する第３の方向から見て、
    　前記網目状導体の少なくとも一部に対して重畳する位置に配置される第４の導体を備える
    　請求項１に記載の回路基板。
  4. 　前記第４の導体は、制御線または信号線である
    　請求項３に記載の回路基板。
  5. 　前記第４の導体は、前記第２の方向よりも前記第１の方向に長い２つ以上の導体を、第４の周期幅で前記第２の方向へ周期的に配置した第４の導体群である
    　請求項３に記載の回路基板。
  6. 　前記第４の導体群を構成する２つ以上の導体の中から１つ以上の導体を選択的に切り替える回路を備える
    　請求項５に記載の回路基板。
  7. 　前記網目状導体の間隙領域内の少なくとも一部に、非網目状導体をさらに備える
    　請求項１に記載の回路基板。
  8. 　前記網目状導体に接続される電源と前記非網目状導体に接続される電源とで電圧値が異なる
    　請求項７に記載の回路基板。
  9. 　所定範囲内の前記網目状導体の導体面積は、前記所定範囲内の前記非網目状導体の導体面積と同じか、または、それより大きい
    　請求項７に記載の回路基板。
  10. 　所定範囲内の前記網目状導体の導体面積と、前記所定範囲内の前記非網目状導体の導体面積とが、略同一である
    　請求項７に記載の回路基板。
  11. 　前記非網目状導体の前記第１の方向の導体幅×｛前記網目状導体の行数－（前記網目状導体の前記第２の方向の導体幅＋前記網目状導体の前記第２の方向の第１間隙幅＋前記網目状導体の前記第２の方向の第２間隙幅）÷前記網目状導体の前記第２の導体幅｝＝（前記網目状導体の前記第１の導体幅×前記行数＋前記非網目状導体の前記第１の方向の導体幅＋前記網目状導体の前記第１の方向の第１間隙幅＋前記網目状導体の前記第１の方向の第２間隙幅）
    　請求項７に記載の回路基板。
  12. 　前記第３の周期幅×前記網目状導体の行数＝整数N×（前記網目状導体の前記第２の導体幅+前記網目状導体の第２の方向の第１間隙幅+前記非網目状導体の第２の方向の導体幅+前記網目状導体の第２の方向の第２間隙幅）
    　請求項７に記載の回路基板。
  13. 　前記第３の周期幅と前記第２の周期幅÷２とが異なる
    　請求項１に記載の回路基板。
  14. 　前記第３の周期幅と前記第２の周期幅÷３とが異なる
    　請求項１に記載の回路基板。
  15. 　前記第３の周期幅と前記第２の周期幅÷４とが異なる
    　請求項１に記載の回路基板。
  16. 　前記第２の周期幅と前記第２の導体幅との差分である前記網目状導体の前記第２の方向の間隙幅は、前記第２の導体幅より大きく、
    　前記第３の周期幅と、前記第２の導体幅の整数倍とが、略同一である
    　請求項１に記載の回路基板。
  17. 　前記第２の周期幅と前記第２の導体幅との差分である前記網目状導体の前記第２の方向の間隙幅は、前記第２の導体幅より小さく、
    　前記第３の周期幅と、前記第２の方向の間隙幅の整数倍とが、略同一である
    　請求項１に記載の回路基板。
  18. 　前記第２の周期幅と前記第２の導体幅との差分である前記網目状導体の前記第２の方向の間隙幅は、前記第２の導体幅と等しく、
    　前記第３の周期幅と、前記第２の周期幅÷偶数の整数とが、略同一である
    　請求項１に記載の回路基板。
  19. 　第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、
    　前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、
    　前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群と
    　を含む網目状導体を備え、
    　前記第３の周期幅と前記第２の周期幅とが異なる
    　回路基板を備える半導体装置。
  20. 　第１の方向へ第１の周期幅で配置された第１の導体幅の２本以上の導体で構成される第１の導体群と、
    　前記第１の方向に直交する第２の方向へ第２の周期幅で配置された第２の導体幅の２本以上の導体で構成される第２の導体群と、
    　前記第２の導体群の少なくとも一部を、前記第１の方向へ前記第１の周期幅の１倍を移動させて、かつ、前記第２の方向へ第３の周期幅の１倍を移動させた位置に配置される第１の移動導体群と
    　を含む網目状導体を備え、
    　前記第３の周期幅と前記第２の周期幅とが異なる
    　回路基板を備える半導体装置
    　を備える電子機器。
PCT/JP2019/033637 2018-09-11 2019-08-28 回路基板、半導体装置、および、電子機器 WO2020054414A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
US17/250,765 US20210352801A1 (en) 2018-09-11 2019-08-28 Circuit board, semiconductor device, and electronic device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2018169405A JP2020043219A (ja) 2018-09-11 2018-09-11 回路基板、半導体装置、および、電子機器
JP2018-169405 2018-09-11

Publications (1)

Publication Number Publication Date
WO2020054414A1 true WO2020054414A1 (ja) 2020-03-19

Family

ID=69777578

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2019/033637 WO2020054414A1 (ja) 2018-09-11 2019-08-28 回路基板、半導体装置、および、電子機器

Country Status (3)

Country Link
US (1) US20210352801A1 (ja)
JP (1) JP2020043219A (ja)
WO (1) WO2020054414A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11611716B2 (en) 2021-03-11 2023-03-21 SK Hynix Inc. Image sensing device
US11736827B2 (en) 2020-12-07 2023-08-22 SK Hynix Inc. Image sensing device

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021197488A (ja) * 2020-06-17 2021-12-27 ソニーセミコンダクタソリューションズ株式会社 固体撮像装置
WO2022118538A1 (ja) * 2020-12-01 2022-06-09 ソニーセミコンダクタソリューションズ株式会社 受光素子及び電子機器
WO2023171431A1 (ja) * 2022-03-08 2023-09-14 株式会社ジャパンディスプレイ 検出装置

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110214A (ja) * 1991-10-14 1993-04-30 Tokyo Electron Yamanashi Kk 配線基板
JPH0653351A (ja) * 1992-05-20 1994-02-25 Internatl Business Mach Corp <Ibm> 多層配線を有する電子パッケージ基板及び方法
JPH06326476A (ja) * 1993-05-13 1994-11-25 Sony Corp 多層配線基板
US5929375A (en) * 1996-05-10 1999-07-27 Ford Motor Company EMI protection and CTE control of three-dimensional circuitized substrates
JP2001308540A (ja) * 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2003051543A (ja) * 2001-08-03 2003-02-21 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2008124237A (ja) * 2006-11-13 2008-05-29 Sony Corp 撮像装置およびカメラ
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
JP2015142149A (ja) * 2014-01-27 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100371877B1 (ko) * 1997-04-16 2003-02-11 가부시끼가이샤 도시바 배선기판과 배선기판의 제조방법 및 반도체 패키지
US6608335B2 (en) * 2000-05-25 2003-08-19 Sun Microsystems, Inc. Grounded fill in a large scale integrated circuit
US7943436B2 (en) * 2002-07-29 2011-05-17 Synopsys, Inc. Integrated circuit devices and methods and apparatuses for designing integrated circuit devices
US20070257339A1 (en) * 2006-05-08 2007-11-08 Taiwan Semiconductor Manufacturing Co., Ltd. Shield structures

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05110214A (ja) * 1991-10-14 1993-04-30 Tokyo Electron Yamanashi Kk 配線基板
JPH0653351A (ja) * 1992-05-20 1994-02-25 Internatl Business Mach Corp <Ibm> 多層配線を有する電子パッケージ基板及び方法
JPH06326476A (ja) * 1993-05-13 1994-11-25 Sony Corp 多層配線基板
US5929375A (en) * 1996-05-10 1999-07-27 Ford Motor Company EMI protection and CTE control of three-dimensional circuitized substrates
JP2001308540A (ja) * 2000-04-21 2001-11-02 Shinko Electric Ind Co Ltd 多層配線基板及びその製造方法
JP2003051543A (ja) * 2001-08-03 2003-02-21 Matsushita Electric Ind Co Ltd 半導体集積回路
JP2008124237A (ja) * 2006-11-13 2008-05-29 Sony Corp 撮像装置およびカメラ
JP2012094646A (ja) * 2010-10-26 2012-05-17 Daisho Denshi Co Ltd 特性インピーダンスコントロール対応プリント配線基板
JP2015142149A (ja) * 2014-01-27 2015-08-03 ルネサスエレクトロニクス株式会社 半導体装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11736827B2 (en) 2020-12-07 2023-08-22 SK Hynix Inc. Image sensing device
US11611716B2 (en) 2021-03-11 2023-03-21 SK Hynix Inc. Image sensing device

Also Published As

Publication number Publication date
US20210352801A1 (en) 2021-11-11
JP2020043219A (ja) 2020-03-19

Similar Documents

Publication Publication Date Title
WO2020054414A1 (ja) 回路基板、半導体装置、および、電子機器
JP7134967B2 (ja) 半導体装置および電子機器
US11508773B2 (en) Image pickup device and electronic apparatus
CN110574164B (zh) 固态摄像装置和电子设备
US20230020137A1 (en) Solid-state imaging device and electronic apparatus
WO2020137606A1 (ja) 半導体装置および電子機器
US11411037B2 (en) Solid-state imaging device and electronic apparatus including coupling structures for electrically interconnecting stacked semiconductor substrates
US11804507B2 (en) Solid-state imaging device and electronic apparatus
KR20210104675A (ko) 이면 조사형의 고체 촬상 장치 및 이면 조사형의 고체 촬상 장치의 제조 방법, 촬상 장치 및 전자 기기
US20220359603A1 (en) Solid-state imaging device and electronic apparatus
WO2020085113A1 (ja) 回路基板、半導体装置、および、電子機器
WO2019181548A1 (ja) 回路基板、半導体装置、および、電子機器
WO2020004012A1 (ja) 回路基板、半導体装置、および、電子機器
WO2020153129A1 (ja) 回路基板、半導体装置、および、電子機器

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 19859329

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 19859329

Country of ref document: EP

Kind code of ref document: A1