JP6036513B2 - 車両用電子機器 - Google Patents

Description

本発明は、車両に搭載可能な車両用電子機器に関する。

この種の車両用電子機器は、例えばマイクロコンピュータを搭載し各種装置（センサ、アクチュエータ）を制御する。近年では、車両用制御機器の電子化が進み、例えば、従来のナビゲーション機能に留まらず、車外のセンタ装置との連携、挙動制御などの多種多様なサービスも実現されている。

このような多種多様な制御を実現するため、基板に搭載される半導体パッケージも多くなる。このような半導体パッケージを多層配線基板上に搭載するときには、多層配線基板に設けられた電極パッド上に半田を形成し部品を実装する（例えば、特許文献１参照）。

特許文献１記載の技術によれば、電極パッドが横長の形状を有している。ソルダーレジストが電極パッドの上側端を覆って形成され、開口がソルダーレジストに設けられている。このソルダーレジストの開口は、電極パッドの横長の形状よりも小さくかつ開口の中心は横長の形状の中心よりも接合されるＩＣの中心の方向にずれて位置している。これにより、ＩＣがフリップチップボンディングされる多層配線基板において、温度変化によって発生するはんだクラックによる動作不良を減少できる。

特開２００５−１２９６６３号公報

しかしながら、特許文献１記載のように、ソルダーレジストが電極パッドの上側端を覆うように形成されていると、半導体パッケージが所定構造（例えばＢＧＡ（Ball Grid Array）タイプのパッケージ）で構成されているときには、車両内の過酷な環境を想定した温度サイクル試験を実施すると、電極パッドを覆うソルダーレジストの上面と半田との接触部にクラックを生じやすくなることが判明した。

他方、半導体パッケージは、信号端子及び電源端子を備えて多層配線基板上に実装されるが、電源入力機能は複数の端子に割当てられることが多い。しかし、信号入力機能又は／及び信号出力機能を備える信号端子は、半導体パッケージに対し機能的に少数（例えば１端子）しか割当てられていないことが多い。したがって、信号端子が電気的接続不良を生じると全体が良好に動作しなくなってしまう。このため信頼性良く電気的接続することが求められている。

本発明の目的は、半導体パッケージの所定機能を備えた信号端子が当該チップに少数しか割当てられていなくても当該信号端子を信頼性良く電気的接続できるようにした車両用電子機器を提供することにある。

請求項１記載の発明によれば次のように作用する。ＩＣは複数の電源端子及び信号端子を備える。複数の電源端子には電源入力機能が割当てられると共に、信号端子には信号入力機能又は／及び信号出力機能が割当てられる。多層配線基板は、ＩＣの電源端子が半田接合により実装される第１電極パッドを備えると共に、信号端子が半田接合により実装される第２電極パッドを備える。

ここで、第１電極パッドはＩＣの実装面上に第１配線パターンを備えるが、第１電極パッドは半導体パッケージの電源端子と半田接合されるパッドであるため、万が一、一の電源端子に半田接合不良を生じたとしても、他の電源端子が正常に半田接合されていれば電源入力を正常に行うことができる。

逆に、第２電極パッドは実装面上とは異なる層に第２配線パターンを備えるが、信号端子は第２電極パッドの上面及び上側端を覆うように半田接合されるためクラックを生じることがほとんどなくなる。

これにより、たとえ半導体パッケージの所定機能を備えた信号端子が当該パッケージに少数しか割当てられていなくても、信号端子を信頼性良く電気的接続できるようになる。

本発明の一実施形態について車両用電子機器を前面側から概略的に示す分解斜視図 多層配線基板の裏面側の部品の一部の配置例 多層配線基板の表面側の部品の一部の配置例 半導体パッケージの外観構成を示す側面図 半導体パッケージのボールアサイン例 多層配線基板の実装面上における配線パターンのレイアウト例 多層配線基板の電極パッドと半導体パッケージの端子との接続状態を示す断面構造（その１） 多層配線基板の電極パッドと半導体パッケージの端子との接続状態を示す断面構造（その２） 多層配線基板の電極パッドと半導体パッケージの端子との接続状態を示す比較対象の断面構造（その１） 多層配線基板の電極パッドと半導体パッケージの端子との接続状態を示す比較対象の断面構造（その２）

以下、本発明の一実施形態について図１〜図１０を参照しながら説明する。
図１に示すように、車両用電子機器１は、遠心ファンユニット２を装着した金属製の背面カバー３を最裏部に備え、この背面カバー３の表側に位置して、ＣＰＵなどを搭載するプリント配線基板（以下、メイン基板と称す）４、基板間フレーム５、インタフェース回路搭載用のプリント配線基板（以下、インタフェース基板と称す）６、トップフレーム７、ＬＣＤ８、中間押え枠９、タッチパネル１０、外枠１１、をこの順でねじ１２を用いて組付けされる。また、これらの各部材３〜１１の側方側には、側板１３がねじ１２を用いて組付けされる。

これらの部品のうち、タッチパネル１０、ＬＣＤ８、トップフレーム７、インタフェース基板６、基板間フレーム５、及びメイン基板４は、ほぼ平板状に成型されるものであり、前述の順に互いに適切な距離だけ表裏方向に離間しつつ積層されている。

表側の外枠１１は矩形枠状に成型され、この外枠１１の内側がＬＣＤ８のディスプレイ表示領域となり、且つ、タッチパネル１０の操作領域として設けられる。タッチパネル１０は矩形状をなし、ユーザ操作面を表側として外枠１１の内裏側に配設される。中間押え枠９はタッチパネル１０の外側の矩形枠として構成され、ＬＣＤ８はタッチパネル１０の裏側に配設される。トップフレーム７は金属製部材を用いて所定形状に成型されＬＣＤ８の裏側に配設される。

トップフレーム７の裏側には、インタフェース基板６が配設される。このインタフェース基板６は主として各種他の車載機器（図示せず）とのインタフェースを行うものであり、さらに電源用部品（図示せず）を搭載しており電源基板としても用いられる。

このインタフェース基板６は、基板間フレーム５およびメイン基板４の右側辺に設けられる開口（抉り：図１の４ａ、５ｅ参照）と同一の平面領域に開口が設けられていない。このインタフェース基板６は多層のプリント配線基板により構成される。また、インタフェース基板６には、電源制御機能や車両制御に特化した各種制御を行うための各種半導体パッケージ６ａ（図１参照）などの電子部品が搭載されている。

インタフェース基板６は、各種車載機器（図示せず）とのインタフェースを行うブルートゥース（登録商標）通信部、インタフェース部（ＩＦ）、ＣＡＮドライバ、車載機器と入出力制御するマイコン、ＮＯＲフラッシュメモリ、Ａ／Ｄコンバータ（ＡＤＣ）、Ｄ／Ａコンバータ（ＤＡＣ）、ビデオデコーダ、バックライトＬＥＤを駆動するためのＬＥＤドライバ、アナログセレクタなど（何れも図示せず）を搭載する。このインタフェース基板６は、図示しないが、バッテリ、外部カメラ（Ｒカメラ、Ｓカメラ）、ＤＶＤ／ＤＴＶ／ｅｔｃ、ＤＣＭ（Data Communication Module）、ブルートゥースアンテナ、車両ネットワーク（ＣＡＮ）、及びマイクなどに電気的に接続可能に構成されており、これによりインタフェース機能を実現している。

図１に示すように、インタフェース基板６の裏面にはコネクタ（ボードトゥボードコネクタ）１４が搭載されている。メイン基板４にもコネクタ１４が、インタフェース基板６のコネクタ１４に対向するように搭載されている。これらのコネクタ１４は、インタフェース基板６の電気的配線とメイン基板４の電気的配線との間を構造的に接続するもので、当該基板４及び６の搭載部品間を電気的に接続する。

また図１に示すように、複数のコネクタ１５がインタフェース基板６の上端辺の内側に沿って配設されている。これらの複数のコネクタ１５は金属製の背面カバー３の開口３ｃを通じて接続端を背面側に突設して設けられるものであり、車両用電子機器１の後方に設けられる他の車載機器(図示せず)との電気的配線を接続する。インタフェース基板６の裏面には基板間フレーム５が配設されている。この基板間フレーム５は金属製部材を成型して構成されている。

図１に示すように、この基板間フレーム５は、その上端辺、左側端辺、及び右側端辺にそれぞれ開口５ｃ、５ｄ、５ｅを設けている。上端辺の開口５ｃは、インタフェース基板６に搭載される複数のコネクタ１５を通過するために設けられる。また左側端辺の開口５ｄはコネクタ１４を通過するために設けられる。また右側端辺の開口５ｅは、後述するメイン基板４の右側辺の開口４ａと平面的にほぼ同一領域に設けられる。この右側端辺の開口５ｅは他の開口５ｃ、５ｄと比較するとやや大きく抉られている。

基板間フレーム５の裏面にはメイン基板４が配設されている。メイン基板４はインタフェース基板６と互いにほぼ平行に離間して配置されている。このメイン基板４は多層（例えば１０層）のプリント配線基板を用いている。このメイン基板４は、インタフェース基板６よりも上下方向および左右方向に狭い実装面積を備える。

上下方向の配設位置を相対的に述べると、メイン基板４の裏面に配設されるコネクタ１６は、インタフェース基板６に装着されるコネクタ１５の直ぐ下側に位置するように配置される。コネクタ１６は、当該メイン基板４の電気的構成と、ナビゲーション装置、オーディオ装置、外部接続ボックス（ＡＵＸＢｏｘ）などの各種電気的ブロック（何れも図示せず）と接続するために設けられる。

メイン基板４の裏側には背面カバー３が配設されている。この背面カバー３は、矩形状の平板の上端辺及び下端辺を前方に屈曲するように成型されている（屈曲部３ａ参照）。この背面カバー３の下端辺の屈曲部３ａには吸入口３ｂが設けられている。この吸入口３ｂは、背面カバー３の下端辺の屈曲部３ａの左端に位置して表裏方向（前後方向）を長手方向としたスリット状に複数設けられている。風はこの吸入口３ｂから各基板４、６と基板間フレーム５との間に流入する。

この背面カバー３は、裏側の金属部材に遠心ファンユニット２の風を流通させる開口（図１には図示せず）が設けられており、この背面カバー３の開口の裏面側に遠心ファンユニット２が固定されている。遠心ファンユニット２は、背面カバー３の背面板の後面から後方に突設される。

遠心ファンユニット２は、略正方形状のフランジを備えた円筒部内に羽根が設置された構造となっている。遠心ファンユニット２の吸気口２ａは上下左右方向の平面的にメイン基板４の右端辺４ｆを跨いで配設されている。この遠心ファンユニット２は、メイン基板４の部品搭載面に沿って風を流入し、開口４ａを通じてインタフェース基板６の部品搭載面に沿って風を流入し、背面カバー３の後側方に排気可能になっている。

また背面カバー３は、背面板の上端辺に沿って開口３ｃが設けられると共に、その開口３ｃの下脇に沿ってさらに独立した開口３ｄが設けられている。これらの開口３ｃ、３ｄは、それぞれ左右方向に長手方向となるように設けられている。

背面カバー３の背面板の上端辺に沿う開口３ｃは、インタフェース基板６に搭載されるコネクタ１５を通過させるための開口として設けられる。この開口３ｃの下脇に沿って独立して設けられた開口３ｄは、メイン基板４に搭載されるコネクタ１６を通過させるための開口として設けられる。インタフェース基板６及びメイン基板４に装着されるコネクタ１６、１５は、それぞれの部品が他の半導体部品（ＣＰＵなどのＩＣパッケージ）より背高となっている。

図２にメイン基板４の裏面側の搭載部品を示し、図３にメイン基板４の表面側の搭載部品を示す。図２に示すように、メイン基板４の裏面側には、主にマルチメディア用、デジタルデータ処理用の半導体パッケージ部品など各種電子部品が搭載される。これらの電子部品としては、ＰＭＩＣ（Power Management Integrated Circuit）３０、メインＣＰＵ３１、複数のＳＤＲＡＭ３２、フラッシュメモリ３３、映像処理用ＡＳＩＣ３４、外部メモリ用コネクタ３５、ＬＶＤＳ（Low Voltage Differential Signaling）回路３６、ＵＳＢ−Ｈｕｂ回路３９、ＬＶＤＳ回路３６の送受信用コネクタ及びＵＳＢ（Universal Serial Bus）の入出力コネクタを含む各種の入出力インタフェースコネクタ１６、などが挙げられる。

図２および図３に示すように、前述のＰＭＩＣ３０、メインＣＰＵ３１、ＳＤＲＡＭ３２、フラッシュメモリ３３、映像処理用ＡＳＩＣ３４、ＬＶＤＳ回路３６、ＵＳＢ−Ｈｕｂ３９は、それぞれ別体の半導体パッケージに内蔵されている。そこで、以下において電気的に説明するときには、前述の名称に符号を付して説明を行い、機械的、熱的に説明するときには、半導体パッケージ３０、３１…などとして電気的機能部品と同一符号を付して半導体パッケージの部品配置説明を行う。

メインＣＰＵ３１は高速データ処理を行うため、半導体パッケージ３１は発熱する。また、ＰＭＩＣ３０はメインＣＰＵ３１の省電力を行い電源を監視するため半導体パッケージ３０も発熱する。すなわち、メイン基板４には、２つの主な放熱デバイス３０、３１が搭載されている。

また、ＳＤＲＡＭ３２はメインＣＰＵ３１との間で高速通信処理を頻繁に行うため、半導体パッケージ３２は半導体パッケージ３１のすぐ脇の周辺に沿って複数（４個×２：表裏合計８個）配置されている。

フラッシュメモリ３３は車両用電子機器１の起動プログラムを記憶する記憶媒体であり、半導体パッケージ３３はメインＣＰＵを内蔵する半導体パッケージ３１の直ぐ脇に近接配置されている。これらの半導体パッケージ３２、３３は、半導体パッケージ３１を中心として第１所定距離以内に配置されている。

図２および図３に示すように、メイン基板４には、その右側辺に開口４ａが設けられている。この開口４ａは、最裏に設けられる遠心ファンユニット２の吸入風の通風口となっており、２枚の基板４および６を効率良く冷却するために必要な開口となる。

図２に示すＳＤＲＡＭ３２は、メインＣＰＵ３１の上辺に沿って複数（例えば２つ）併設されており、さらにメインＣＰＵ３１の右側辺の脇に複数（例えば２つ）縦方向に併設されている。これにより、半導体パッケージ３２はメイン基板４の裏面に複数（例えば４つ）半田付けされている。また、メインＣＰＵ３１の右側辺脇の下部にはフラッシュメモリを内蔵する半導体パッケージ３３が配設されている。また、図２に示すように、メインＣＰＵ３１の上辺に沿うＳＤＲＡＭ３２上にはＬＶＤＳ回路３６が配設されている。

図３に示すように、メイン基板４の表面側には、主にＳＤＲＡＭ３２、ＬＶＤＳ回路３６、入出力インタフェース回路（ＩＯＨ）３７、ＣＧＩＣ（Clock Generate Integrated Circuit）３８、の半導体パッケージが配設されている。

メイン基板４の表面側のＳＤＲＡＭの半導体パッケージ３２は、メイン基板４の裏面の半導体パッケージ３２に対しメイン基板４を挟んでそれぞれ対向する位置に複数（例えば４つ）配設されている。

メイン基板４の裏面に配置されたメインＣＰＵ３１は、メイン基板４の表面側に配設されたＳＤＲＡＭ３２との間でメイン基板４内の多層配線を通じて通信する。また、メイン基板４の表面側のＬＶＤＳ回路３６もまた裏面側のＬＶＤＳ回路３６と基板４を挟んで対向配置されている。

これらの表裏のＬＶＤＳ回路３６は、それぞれレシーバ、トランスミッタを構成するものであり、コネクタ１６に近接配置されている。ＣＧＩＣ３８はクロックを必要とする電子部品（例えばメインＣＰＵ３１，入出力インタフェース回路３７）にクロック信号を供給する。ＣＧＩＣの半導体パッケージ３８は、半導体パッケージ３１の左側辺の脇で且つ入出力インタフェース回路の半導体パッケージ３７の下側に互いに近接配置される。

また、入出力インタフェース回路（ＩＯＨ）３７はメインＣＰＵ３１とバス接続される。このため、これらの半導体パッケージ３１、３７はメイン基板４を挟んで互いに近接配置されている。

半導体パッケージ３７はメインＣＰＵの半導体パッケージ３１の左上脇に配設されており、これらのパッケージ３１及び３７は近接配置されることによってデータ通信時に発生するノイズ放射を極力抑制できる。また、入出力インタフェース回路３７は、周辺回路３４、ＬＶＤＳ回路３６とも電気的に接続されている。

その他、図示しないが、メイン基板４の表面、裏面側には、各種のトランジスタ、抵抗部品、チップコンデンサ、等の電子部品も配置されている。これらの半導体パッケージ３０〜３４、３６〜３８、および他の電子部品３５等はねじ１２の固定用の貫通孔４ｚから所定の距離以上離間して配置されており（範囲４ｚａ参照）、メイン基板４の表面、裏面共に部品配置可能スペースが埋められる。

各種半導体パッケージ３０〜３４、３６〜３８の電極パッドが貫通孔４ｚに近付けて配置されていると、電極パッドに溶着接合される半田付け部に応力が加わるため、貫通孔４ｚの近くに部品を半田付けすることは望ましくなく、貫通孔４ｚの周囲の所定範囲４ｚａ内に電子部品は配置されていない。また、メイン基板４には、ＰＭＩＣの半導体パッケージ３０と一つの貫通孔４ｚとの間には円弧状のスリット４ｚｂが形成されている。このスリット４ｚｂはメイン基板４に生じる歪みを緩和するためのスリットであり、これにより、半導体パッケージ３０に与えられる応力を低減し、半田接合部のクラックを極力抑制できる。

本実施形態では、ＳＤＲＡＭの半導体パッケージ３２の部品実装形態に特徴を備えるため、この説明を行う。図４は半導体パッケージ３２の断面を概略的に示す。半導体パッケージ３２は例えば数十の半田ボール３２ａを備えたＢＧＡ（Ball Grid Array）によるものであり、インタポーザ基板の下部に端子として半田ボール３２ａを例えば数十個配置して構成されている。

図５は半導体パッケージ３２の下面から見た半田ボール３２ａのアサインを示し、図６はメイン基板４の半導体パッケージ３２の実装面におけるレイアウトを示す。図５に示すように、ＳＤＲＡＭの半導体パッケージ３２は大きく分けると、電源端子Ｖ１および信号端子Ｓ１を備える。

電源端子Ｖ１は電源電圧入力機能を備える。電源端子Ｖ１は、例えば１．８Ｖ電源電圧端子ＶＤＤ，ＶＤＤＱ，ＶＤＤＬ、グランド電圧端子ＶＳＳ，ＶＳＳＤＬ，ＶＳＳＱとして各端子に個別に割当てられている。

例えば、１．８Ｖ電源電圧の入力端子ＶＤＤは半導体パッケージ３２の最外側（半田ボール３２ａ）に４個割当てられている。また、１．８Ｖ電源電圧の入力端子ＶＤＤＱは、半導体パッケージ３２の最外側（半田ボール３２ａ）に３個割当てられている。また、グランド電圧の入力端子ＶＳＳは半導体パッケージ３２の最外側（半田ボール３２ａ）に３個割当てられている。

また、信号端子Ｓ１は、それぞれ信号入力機能又は／及び信号出力機能を備えるもので、例えばアドレス入力端子Ａ０〜Ａ１４、バンクアドレス入力端子ＢＡ，ＢＡ２、クロック入力端子ＣＫ，／ＣＫ、クロックイネーブル端子ＣＫＥ、ライトイネーブル端子／ＷＥ、チップセレクト端子／ＣＳ、データ入出力端子ＤＱ０〜ＤＱ３、等に割当てられている。ボールアサインの詳細説明は省略するが、例を挙げると、アドレス入力端子Ａ０〜Ａ１４は図５中の下側の４行に配置されている。

これらの個別の信号入力機能又は／及び信号出力機能は、半導体パッケージ３２の全ての半田ボール３２ａに例えば１つずつ割当てられている。したがって、これらの信号端子Ｓ１は例えば１つでも電気的接続不良を生じると機能的に動作しなくなる。そこで、本実施形態では、全ての半田ボール３２ａに重要度が設定されており、これらの半田ボール３２ａの機能的な優先度（重要度）に応じてメイン基板４の配線パターンを変更している。

図５中において、「黒丸端子」「白丸」「ハッチングを付した端子」の優先度を次のように設定している。優先度の１番目は「黒丸端子」、２番目は「白丸」、３番目は「ハッチングを付した端子」である。この図５に示すように、半導体パッケージ３２の最外側の信号端子Ｓ１（例えば、データ入出力端子ＤＱ４〜ＤＱ７、バンクアドレス入力端子ＢＡ２、アドレス入力端子Ａ１２〜Ａ１４、等）を最も優先度の高い端子として位置付けている。

また、中央側に配置された信号端子Ｓ１、Ｖ１はその優先度が２番目に設定されている。また、半導体パッケージ３２の最外側の電源端子Ｖ１（例えば１．８Ｖ電源電圧の端子ＶＤＤ、グランド電圧の端子ＶＳＳ等）は、最も優先度を低く設定している。

このように優先度を設定した理由は、半導体パッケージ３２の最外側のメイン基板４の実装領域が、特に伸縮偏差が激しくなりやすく、この影響で半田クラック３２ｈを生じやすくなり、特に最外側の信号端子Ｓ１に影響を生じやすくなるためである。また、最外側の電源端子Ｖ１は、ボールアサイン上、概ね複数個に割当てられているため、優先度が最も低く設定されている。

発明者は、この優先度等を考慮してレイアウト配置などを検討した結果、図６に示す配線パターンのレイアウトを構成した。図６に示すように、重要度の高い信号端子Ｓ１（例えばアドレス入力端子Ａ１４）が半田接合される電極パッド４ｍは、円形状の電極パッド４ｍのみが実装面４ｓ上に構成されている。

この電極パッド４ｍは、その引出し用の配線パターン４ｐを実装面４ｓ上に設けず、メイン基板４の他の層（例えば多層配線の実装面４ｓの直ぐ内側の内層Ｌ１：図７参照）に配線パターン４ｐを設けている。なお、図６中のレイアウトは一例を示すものである。優先度が最も高く割当てられたボール３２ａであっても、引出し用の配線パターン４ｐを実装面４ｓ上に設けても良い。他方、優先度の低い電源端子Ｖ１（電源電圧端子ＶＤＤ）が半田接合される電極パッド４ｍａは、実装面４ｓ上に配線パターン４ｐを連通している。

図７は図６のＡ−Ａ線断面を示すものでありアドレス入力端子Ａ１４の電極パッド４ｍと配線パターン４ｐの構造を示す。図７に示すように、メイン基板４の実装面４ｓ上には電極パッド４ｍが構成され、この電極パッド４ｍの上面上及び上側面上に半田ボール３２ａが形成されている。

電極パッド４ｍは、ビア４ｖを通じてメイン基板４の内層Ｌ１の配線パターン４ｐに接続され、この電極パッド４ｍの実装面４ｓ上の露出面は平面的に円形状に形成されている（図６参照）。半田ボール３２ａは、図７に縦断面を示すように概ね球状に構成され、その球端が配線パッド４ｍの上面全体（平面的には円形全体）及び上側端を覆って接合されている。

また、メイン基板４の実装面４ｓ上には、ソルダーレジスト４ｒが電極パッド４ｍの外方に所定距離離間して塗られている。このソルダーレジスト４ｒは、半田ボール３２ａが実装面４ｓ上の他の配線パターン及び回路などに接触しないように絶縁保護する（所謂ノーマルレジスト構造）。

発明者は、温度サイクル試験（マイナス数十度からプラス数十度を数百〜数千サイクル）を実施し、半田クラックの発生状態を観察した結果、図７に示す半田接合構造を採用したときには、たとえ過酷な環境に曝されやすい車両に電子機器１を搭載しても、半田クラックを生じることなく長期信頼性を確保できることを確認した。

図８は図６のＢ−Ｂ線に沿う断面を模式的に示すもので、配線パターン４ｐａが電極パッド４ｍａに連通するように実装面４ｓ上に設けられたときの構造を模式的な断面図で示す。この図８に示す半田接合構造は、発明者が、前述の温度サイクル試験を実施した後、半田ボール３２ａに生じる半田クラック３２ｈの発生状態を観察した結果を示している。

配線パターン４ｐａが電極パッド４ｍａに連通してメイン基板４の実装面４ｓ上に設けられており、この配線パターン４ｐａはその上面が電極パッド４ｍａと面一に形成される。このとき、半田ボール３２ａは、その球面端部において、電極パッド４ｍａ及び配線パターン４ｐの面一部近辺に半田クラック３２ｈを生じやすく、図８に示す断面では例えば球状片側に半田クラック３２ｈを生じている。最悪の場合、この半田クラック３２ｈが原因となり電気的接続不良となる虞がある。

しかし、本実施形態では、機能的に複数設けられる電源端子Ｖ１の電極パッド４ｍａを対象として、この図８に示すように、引出し用の配線パターン４ｐａが電極パッド４ｍａに連通して設けられており、ソルダーレジスト４ｒが当該電極パッド４ｍａ及び配線パターン４ｐから離間して塗布されている。

例えば電源電圧ＶＤＤの供給端子となる電源端子Ｖ１が、半導体パッケージ３２に複数設けられるため、万が一、半田クラック３２ｈの影響で電気的接続不良の危惧を生じる場合であっても、他の電源端子Ｖ１から電源電圧を確保可能と考慮できる場合、この電極パッド４ｍａの半田接合構造を使用しても良い。

この対象となる電極パッド４ｍａが万が一電気的接続不良を生じたとしても、電源電圧が他の電源端子Ｖ１（例えば対象端子がＶＤＤ端子であればその他の３端子のＶＤＤ端子）から入力できれば、ＳＤＲＡＭ３２は機能的に動作を保持できるためである。ここで、他の３端子のＶＤＤ端子のうち少なくとも一つは図７に示すように内層Ｌ１に配線パターン４ｐを設けると良い。すると、さらに電気的接続の信頼性を向上できる。

図９、図１０は比較構造を示す。これらの図９、図１０に示すように、ソルダーレジスト４ｒが、電極パッド４ｍの上端面及び側面を覆うように構成される構造は一般に用いられている（所謂オーバーレジスト構造）。なお、この図９、図１０に示す半田接合構造は、発明者が温度サイクル試験を実施した後の半田クラックの発生状態を観察した結果を概略的に示している。

図９及び図１０に示すように、半田ボール３２ａがソルダーレジスト４ｒ上に接合されると、電極パッド４ｍ、４ｍａの上面開口領域が図７及び図８に示す構造よりも狭くなり、半田クラック３２ｈが両端のソルダーレジスト４ｒ上に生じやすくなることが確認された。前述したように、この半田クラック３２ｈが原因となり電気的接続不良を生じると機能的に動作を保持できなくなる虞がある。

本実施形態によれば、半導体パッケージ３２の信号端子Ｓ１の電極パッド４ｍを対象として、電極パッド４ｍの配線パターン４ｐがメイン基板４の内層Ｌ１に設けられている。そして、ソルダーレジスト４ｒが電極パッド４ｍの周囲から外方に離間して塗布され、半田ボール３２ａが電極パッド４ｍの上面及び上側端を覆うように接合されている。すると、半田クラック３２ｈが半田ボール３２ａに発生しにくくなり信頼性良く電気的接続できる。

また、複数個設けられている半導体パッケージ３２の電源端子Ｖ１（例えばＶＤＤ端子）の電極パッド４ｍａを対象として、電極パッド４ｍａの配線パターン４ｐが半導体パッケージ３２の実装面４ｓ上に設けられている。たとえ、車両内の過酷な環境下に曝されることで半田クラック３２ｈが生じ万が一電気的接続不良を生じたとしても、他の電源端子Ｖ１の電極パッド４ｍから電源電圧を確保できるため、機能的な動作不良を防ぐことができ機能性を担保できる。

半導体パッケージ３２の最外側のメイン基板４の実装領域は、特に伸縮の偏差が激しくなりやすくこの影響で半田クラック３２ｈを生じやすい。しかし、メイン基板４は、半導体パッケージ３２の最外側に割当てられた半田ボール３２ａの電極パッド４ｍを対象として、当該電極パッド４ｍの実装面４ｓとは異なる内層Ｌ１に配線パターン４ｐを備えるように構成されている。

このため、半田ボール３２ａは電極パッド４ｍの上面及び上側端を覆うように溶着接合されることで、半田クラック３２ｈを極力生じないようにすることができる。半導体パッケージ３２は、特にＢＧＡパッケージにより構成されていると前述の影響が生じやすく効果も上がるが、他のパッケージ構造のものでも適用できる。

図面中、１は車両用電子機器、４はメイン基板（多層配線基板）、３２はＳＤＲＡＭ（半導体パッケージ）、３２ａは半田ボール（電源端子、信号端子）を示す。

Claims (2)

1. 複数の電源端子（Ｖ１）及び信号端子（Ｓ１）を備え、前記複数の電源端子（Ｖ１）には電源入力機能が割当てられると共に前記信号端子（Ｓ１）には信号入力機能又は／及び信号出力機能がそれぞれ割当てられる半導体パッケージ（３２）と、
   前記半導体パッケージ（３２）の電源端子（Ｖ１）が半田接合により実装面（４ｓ）に実装される第１電極パッド（４ｍａ）と、前記信号端子（Ｓ１）が半田接合により前記実装面（４ｓ）上に実装される第２電極パッド（４ｍ）とを具備する多層配線基板（４）と、を備え、
   前記多層配線基板（４）は、前記第１電極パッド（４ｍａ）の実装面（４ｓ）上に当該第１電極パッド（４ｍａ）と連通する第１配線パターン（４ｐａ）を備えると共に、前記第２電極パッド（４ｍ）は前記実装面（４ｓ）上とは異なる層に第２配線パターン（４ｐ）を備え、
   前記半導体パッケージ（３２）の信号端子（Ｓ１）は、前記多層配線基板（４）の第２電極パッド（４ｍ）との間で当該第２電極パッド（４ｍ）の上面及び上側端を覆うように半田接合されていることを特徴とする車両用電子機器。
2. 請求項１記載の車両用電子機器において、
   前記多層配線基板（４）は、前記半導体パッケージ（３２）の最外側に割当てられた信号端子（Ｓ１）の電極パッド（４ｍ）を対象として当該電極パッドが前記実装面（４ｓ）上とは異なる層（Ｌ１）に第２配線パターン（４ｐ）を備えることを特徴とする車両用電子機器。

Images