CN105122959A - 车辆用电子设备 - Google Patents
车辆用电子设备 Download PDFInfo
- Publication number
- CN105122959A CN105122959A CN201480022217.0A CN201480022217A CN105122959A CN 105122959 A CN105122959 A CN 105122959A CN 201480022217 A CN201480022217 A CN 201480022217A CN 105122959 A CN105122959 A CN 105122959A
- Authority
- CN
- China
- Prior art keywords
- electrode pad
- semiconductor package
- package part
- terminal
- power supply
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K5/00—Casings, cabinets or drawers for electric apparatus
- H05K5/0004—Casings, cabinets or drawers for electric apparatus comprising several parts forming a closed casing
- H05K5/0013—Casings, cabinets or drawers for electric apparatus comprising several parts forming a closed casing assembled by resilient members
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49838—Geometry or layout
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/111—Pads for surface mounting, e.g. lay-out
- H05K1/112—Pads for surface mounting, e.g. lay-out directly combined with via connections
- H05K1/113—Via provided in pad; Pad over filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/1601—Structure
- H01L2224/16012—Structure relative to the bonding area, e.g. bond pad
- H01L2224/16013—Structure relative to the bonding area, e.g. bond pad the bump connector being larger than the bonding area, e.g. bond pad
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
- H01L2924/3512—Cracking
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0271—Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09436—Pads or lands on permanent coating which covers the other conductors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10674—Flip chip
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Abstract
本发明涉及一种车辆用电子设备,其具有半导体封装件(32)和多层布线基板(4)。供半导体封装件(32)的信号端子接合的多层布线基板(4)的电极焊盘(4m)的布线图案(4p)被设置在多层布线基板(4)的内层(L1)。而且,从电极焊盘(4m)的周围向外侧分离地涂覆有阻焊层(4r),信号端子以覆盖电极焊盘(4m)的上表面以及上侧端的方式被焊料接合于电极焊盘(4m)。由此,在与信号端子连接的焊料很难产生裂缝,即使对半导体封装件(32)只分配少数信号端子,也能够可靠性良好地将该信号端子电连接。
Description
关联申请的相互参照
本公开基于2013年4月19日申请的日本申请号2013-88314号,并在此引用其记载内容。
技术领域
本发明涉及能够搭载于车辆的车辆用电子设备。
背景技术
这种车辆用电子设备例如搭载微型计算机并控制各种装置(传感器、致动器)。近年来,车辆用控制设备的电子化发展,例如并不限于以往的导航功能,也实现与车外的中心装置的合作、行为控制等多种服务。
为了实现这样的多种控制,搭载在基板上的半导体封装件也变多。在将这样的半导体封装件搭载在多层布线基板上时,在设置在多层布线基板上的电极焊盘上形成焊料并安装部件(例如,参照专利文献1)。
根据专利文献1所记载的技术,电极焊盘具有长方形的形状。阻焊层覆盖电极焊盘的上侧端而形成,在阻焊层设置有开口。该阻焊层的开口比电极焊盘的长方形的形状小,并且开口的中心与长方形的形状的中心相比更偏离所接合的IC的中心的方向来设置。由此,在IC被倒装式接合的多层布线基板中,能够减少因温度变化而产生的焊料裂缝所造成的动作不良。
专利文献1:日本特开2005-129663号公报
然而,已明确:若如专利文献1所记载那样,阻焊层以覆盖电极焊盘的上侧端的方式形成,则在半导体封装件以规定结构(例如BGA(BallGridArray:球栅阵列)类型的封装件)构成时,如果实施假定了车辆内的苛刻的环境的温度循环试验,则容易在覆盖电极焊盘的阻焊层的上表面与焊料的接触部产生裂缝。
另一方面,半导体封装件具备信号端子以及电源端子并被安装在多层布线基板上,但电源输入功能被分配给多个端子的情况较多。然而,对半导体封装件在功能上只分配少数(例如1端子)具备信号输入功能或者/以及信号输出功能的信号端子的情况较多。因此,若信号端子产生电连接不良则整体无法良好地进行动作。因此要求可靠性良好地进行电连接。
发明内容
本公开的目的在于提供一种即使对该芯片只分配了少数具备半导体封装件的规定功能的信号端子,也能够可靠性良好地将该信号端子电连接的车辆用电子设备。
根据本公开的一方式,车辆用电子设备具备半导体封装件和多层布线基板。半导体封装件具备多个电源端子以及信号端子。多个电源端子被分配电源输入功能,并且信号端子被分配信号输入功能或者/以及信号输出功能。多层布线基板具备供电源端子通过焊料接合而被安装的第1电极焊盘,并且具备供信号端子通过焊料接合而被安装的第2电极焊盘。多层布线基板在第1电极焊盘的安装面上具备与该第1电极焊盘连通的第1布线图案。第2电极焊盘在与安装面上不同的层具备第2布线图案。半导体封装件的信号端子以覆盖该第2电极焊盘的上表面以及上侧端的方式与上述多层布线基板的第2电极焊盘焊料接合。
此处,第1电极焊盘在安装面上具备第1布线图案,但第1电极焊盘是与半导体封装件的电源端子焊料接合的焊盘,所以即使万一在一个电源端子产生焊料接合不良,如果其它的电源端子被正常地焊料接合,则也能够正常地进行电源输入。
相反地,第2电极焊盘在与安装面上不同的层具备第2布线图案,但信号端子以覆盖第2电极焊盘的上表面以及上侧端的方式被焊料接合,所以变得很难产生裂缝。
由此,即使对该封装件仅分配少数具备半导体封装件的规定功能的信号端子,也能够可靠性良好地将信号端子电连接。
附图说明
有关本公开的上述目的以及其它目的、特征、优点,根据参照添加的附图并进行的下述的详细描述,变得更明确。
图1是对本公开的一实施方式从前面侧示意性地表示车辆用电子设备的分解立体图。
图2是表示图1所示的车辆用电子设备的多层布线基板的背面侧的部件的一部分的配置例的图。
图3是表示图1所示的车辆用电子设备的多层布线基板的表面侧的部件的一部分的配置例的图。
图4是表示图1所示的车辆用电子设备的半导体封装件的外观构成的侧视图。
图5是表示图1所示的车辆用电子设备的半导体封装件的球分配例的图。
图6是表示多层布线基板的安装面上的布线图案的布局例的图。
图7是表示多层布线基板的电极焊盘与半导体封装件的端子的连接状态的剖视图(其1)。
图8是表示多层布线基板的电极焊盘与半导体封装件的端子的连接状态的剖视图(其2)。
图9是表示多层布线基板的电极焊盘与半导体封装件的端子的连接状态的比较对象的剖视图(其1)。
图10是表示多层布线基板的电极焊盘与半导体封装件的端子的连接状态的比较对象的剖视图(其2)。
具体实施方式
以下,参照图1~图10,对本公开的一实施方式进行说明。
如图1所示,车辆用电子设备1在最背部具备安装有离心式风扇单元2的金属制的背面罩3,并在该背面罩3的表侧使用螺钉12按照搭载有CPU等的印刷布线基板(相当于多层布线基板。以下,称为主基板)4、基板间框架5、接口电路搭载用的印刷布线基板(以下,称为接口基板)6、顶框架7、LCD8、中间按压框9、触摸面板10、外框11的顺序来组装。另外,使用螺钉12在这些各部件3~11的侧方侧组装有侧板13。
这些部件中的触摸面板10、LCD8、顶框架7、接口基板6、基板间框架5以及主基板4几乎成型为平板状,并按照上述的顺序在表背方向上相互分离适当的距离来被层叠。
表侧的外框11成型为矩形框状,该外框11的内侧成为LCD8的显示器显示区域,并且被设为触摸面板10的操作区域。触摸面板10呈矩形状,将用户操作面作为表侧配设于外框11的内背侧。中间按压框9构成为触摸面板10的外侧的矩形框,LCD8被配设在触摸面板10的背侧。顶框架7使用金属制部件成型为规定形状,并被配置在LCD8的背侧。
在顶框架7的背侧配设接口基板6。该接口基板6主要进行与各种其它车载设备(未图示)的连接,而且也搭载电源用部件(未图示)并被用作电源基板。
该接口基板6在与设置于基板间框架5以及主基板4的右侧边的开口(详细:参照图1的4a、5e)同一平面区域不设置有开口。该接口基板6由多层的印刷布线基板构成。另外,在接口基板6搭载有用于进行专门从事电源控制功能、车辆控制的各种控制的各种半导体封装件6a(参照图1)等电子部件。
接口基板6搭载进行与各种车载设备(未图示)的连接的蓝牙(注册商标)通信部、接口部(IF)、CAN驱动器、与车载设备进行输入输出控制的微机、NOR闪存存储器、A/D转换器(ADC)、D/A转换器(DAC)、视频解码器、用于驱动背光灯LED的LED驱动器、模拟选择器等(均未图示)。虽然未图示,但该接口基板6构成为能够与电池、外部相机(R相机、S相机)、DVD/DTV/etc、DCM(DataCommunicationModule:数据通信模块)、蓝牙天线、车辆网络(CAN)以及麦克风等电连接,由此实现接口功能。
如图1所示,在接口基板6的背面搭载有连接器(板对板连接器)14。在主基板4也以与接口基板6的连接器14对置的方式搭载有连接器14。这些连接器14结构性地将接口基板6的电布线与主基板4的电布线之间连接,并将该基板4以及6的搭载部件间电连接。
另外,如图1所示,沿着接口基板6的上端边的内侧配设有多个连接器15。这些多个连接器15被设置为穿过金属制的背面罩3的开口3c而使连接端向背面侧突出设置,连接设置在车辆用电子设备1的后方的其它车载设备(未图示)的电布线。在接口基板6的背面配设有基板间框架5。该基板间框架5用金属制部件成型而构成。
如图1所示,该基板间框架5在其上端边、左侧端边以及右侧端边分别设置有开口5c、5d、5e。上端边的开口5c是为了使搭载于接口基板6的多个连接器15通过而设置的。另外,左侧端边的开口5d是为了使连接器14通过而设置的。另外,在俯视时右侧端边的开口5e被设置在与后述的主基板4的右侧边的开口4a几乎同一区域内。该右侧端边的开口5e与其它开口5c、5d比较,被挖地稍微较大。
在基板间框架5的背面配设有主基板4。主基板4被配置为与接口基板6相互几乎平行地分离。该主基板4使用多层(例如10层)的印刷布线基板。该主基板4具备比接口基板6在上下方向以及左右方向上较窄的安装面积。
若相对地叙述上下方向的配设位置,则配设于主基板4的背面的连接器16被配置为位于安装在接口基板6上的连接器15的正下侧。连接器16为了将该主基板4的电构成与导航装置、音频装置、外部连接箱(AUXBox)等各种电模块(均未图示)连接而设置。
在主基板4的背侧配设有背面罩3。该背面罩3成型为矩形状的平板的上端边以及下端边向前方曲折(参照曲折部3a)。在该背面罩3的下端边的曲折部3a设置有吸入口3b。该吸入口3b被设置成多个狭缝状,该狭缝状位于背面罩3的下端边的折曲部3a的左端且将表背方向(前后方向)作为长边方向。风从该吸入口3b流入各基板4、6与基板间框架5之间。
该背面罩3在背侧的金属部件设置有使离心式风扇单元2的风流通的开口(图1中未图示),在该背面罩3的开口的背面侧固定有离心式风扇单元2。离心式风扇单元2从背面罩3的背面板的后面向后方突出设置。
离心式风扇单元2成为在具备大致正方形的凸缘的圆筒部内设置有叶片的构造。在上下左右方向的俯视时跨过主基板4的右端边4f来配设离心式风扇单元2的吸气口2a。该离心式风扇单元2能够沿着主基板4的部件搭载面使风流入,经过开口4a沿着接口基板6的部件搭载面使风流入,并向背面罩3的后侧方排出。
另外,背面罩3沿着背面板的上端边设置有开口3c,并且沿着该开口3c的下旁还设置有独立的开口3d。这些开口3c、3d分别被设置为沿左右方向形成长边方向。
沿着背面罩3的背面板的上端边的开口3c被设置为用于使搭载在接口基板6上的连接器15通过的开口。沿着该开口3c的下旁独立设置的开口3d被设置为用于使搭载在主基板4上的连接器16通过的开口。安装于接口基板6以及主基板4的连接器16、15各自的部件比其它半导体部件(CPU等IC封装件)高。
图2表示主基板4的背面侧的搭载部件,图3表示主基板4的表面侧的搭载部件。如图2所示,在主基板4的背面侧主要搭载多媒体用、数字数据处理用的半导体封装件部件等各种电子部件。作为这些电子部件,例举PMIC(PowerManagementIntegratedCircuit:电源管理集成电路)30、主CPU31、多个SDRAM32、闪存存储器33、影像处理用ASIC34、外部存储器用连接器35、LVDS(LowVoltageDifferentialSignaling:低电压差分信号)电路36、USB-Hub电路39、包括LVDS电路36的收发用连接器以及USB(UniversalSerialBus:通用串行总线)的输入输出连接器的各种输入输出接口连接器16等。
如图2以及图3所示,上述的PMIC30、主CPU31、SDRAM32、闪存存储器33、影像处理用ASIC34、LVDS电路36、USB-Hub39分别被内置在分体的半导体封装件。因此,以下,在电方面说明时,对上述的名称附加附图标记来进行说明,在机械方面、热方面说明时,作为半导体封装件30、31…等附加与电功能部件相同的附图标记来进行半导体封装件的部件配置说明。
由于主CPU31进行高速数据处理,所以半导体封装件31发热。另外,由于PMIC30进行主CPU31的省电并监视电源,所以半导体封装件30也发热。即,在主基板4上搭载有2个主要的放热器件30、31。
另外,由于SDRAM32与主CPU31之间频繁地进行高速通信处理,所以半导体封装件32沿着半导体封装件31的紧旁边的周边配置有多个(四个×2:表背合计8个)。
闪存存储器33是存储车辆用电子设备1的启动程序的存储介质,半导体封装件33被接近配置于内置有主CPU的半导体封装件31的紧旁边。这些半导体封装件32、33以半导体封装件31为中心被配置在第1规定距离以内。
如图2以及图3所示,主基板4上,在其右侧边设置有开口4a。该开口4a成为设置于最背部的离心式风扇单元2的吸入风的通风口,成为为了高效地冷却2枚基板4以及6所需的开口。
图2所示的SDRAM32沿着主CPU31的上边并设有多个(例如2个),并且在主CPU31的右侧边的旁边纵向并设有多个(例如2个)。由此,半导体封装件32在主基板4的背面焊接有多个(例如4个)。另外,在主CPU31的右侧边旁边的下部配设有内置闪存存储器的半导体封装件33。另外,如图2所示,在沿着主CPU31的上边的SDRAM32上配设有LVDS电路36。
如图3所示,在主基板4的表面侧主要配设有SDRAM32、LVDS电路36、输入输出接口电路(IOH)37、CGIC(ClockGenerateIntegratedCircuit:时钟产生集成电路)38的半导体封装件。
在与主基板4的背面的半导体封装件32夹着主基板4分别对置的位置配设有多个(例如4个)主基板4的表面侧的SDRAM的半导体封装件32。
配置在基板4的背面的主CPU31与配置在主基板4的表面侧的SDRAM32之间通过主基板4内的多层布线进行通信。另外,主基板4的表面侧的LVDS电路36也夹着基板4与背面侧的LVDS电路36对置配置。
这些表背的LVDS电路36分别构成接收器、发射器,并与连接器16接近配置。CGIC38对需要计时的电子部件(例如主CPU31、输入输出接口电路37)供给时钟信号。CGIC的半导体封装件38与半导体封装件31的左侧边的旁边且输入输出接口电路的半导体封装件37的下侧相互接近配置。
另外,输入输出接口电路(IOH)37与主CPU31总线连接。因此,这些半导体封装件31、37夹着主基板4而相互接近配置。
半导体封装件37被配设在主CPU的半导体封装件31的左上旁,通过这些封装件31以及37接近配置,能够极力抑制数据通信时所产生的噪声放射。另外,输入输出接口电路37也与周边电路34、LVDS电路36电连接。
其它,虽然未图示,但主基板4的表面、背面侧也配置有各种晶体管、电阻部件、芯片电容等电子部件。这些半导体封装件30~34、36~38以及其它电子部件35等与螺钉12的固定用的贯通孔4z分离规定的距离以上而被配置(参照范围4za),在主基板4的表面、背面,可配置部件的空间被填埋。
若靠近贯通孔4z配置各种半导体封装件30~34、36~38的电极焊盘,则对与电极焊盘熔敷接合的焊接部施加应力,所以不优选在贯通孔4z的附近焊接部件,在贯通孔4z的周围的规定范围4za内不配置电子部件。另外,在主基板4上,在PMIC的半导体封装件30与一个贯通孔4z之间形成有圆弧状的狭缝4zb。该狭缝4zb是用于缓和主基板4所产生的变形的狭缝,由此,能够降低给予至半导体封装件30的应力,能够极力抑制焊料接合部的裂缝。
在本实施方式中,在SDRAM的半导体封装件32的部件安装方式上具备特征,所以进行该说明。图4示意性地表示半导体封装件32。半导体封装件32由例如具备数十个焊球32a的BGA(BallGridArray)构成,在内插式基板(Interposersubstrate)的下部例如配置数十个焊球32a作为端子而构成。
图5表示从半导体封装件32的下表面观察到的焊球32a的分配,图6表示主基板4的半导体封装件32的安装面中的布局。如图5所示,若对SDRAM的半导体封装件32进行大体划分,则具备电源端子V1以及信号端子S1。
电源端子V1具备电源电压输入功能。对于电源端子V1而言,例如各端子分别被分配为1.8V电源电压端子VDD、VDDQ、VDDL、接地电压端子VSS、VSSDL、VSSQ。
例如,在半导体封装件32的最外侧(焊球32a)分配有四个1.8V电源电压的输入端子VDD。另外,在半导体封装件32的最外侧(焊球32a)分配有三个1.8V电源电压的输入端子VDDQ。另外,在半导体封装件32的最外侧(焊球32a)分配有三个接地电压的输入端子VSS。
另外,信号端子S1分别具备信号输入功能或者/以及信号输出功能,例如被分配为地址输入端子A0~A14、存储地址输入端子BA、BA2、时钟输入端子CK、/CK、时钟使能端子CKE、允许写入端子/WE、芯片选择端子/CS、数据输入输出端子DQ0~DQ3等。省略球分配的详细说明,但若例举例子,则地址输入端子A0~A14被配置在图5中的下侧的4行。
这些个别的信号输入功能或者/以及信号输出功能例如被逐一分配至半导体封装件32的全部焊球32a。因此,这些信号端子S1例如即使一个产生电连接不良,则功能上不进行动作。因此,在本实施方式中,对全部焊球32a设定重要度,根据这些焊球32a的功能性优先度(重要度)来变更主基板4的布线图案。
图5中,如以下那样设定“黑圆端子”、“白圆”、“带阴影的端子”的优先度。优先度第一的是“黑圆端子”,第二的是“白圆”,第三的是“带阴影的端子”。如该图5所示,将半导体封装件32的最外侧的信号端子S1(例如,数据输入输出端子DQ4~DQ7、存储地址输入端子BA2、地址输入端子A12~A14等)作为优先度最高的端子来进行定位。
另外,配置在中央侧的信号端子S1、V1,其优先度被设定为第二。另外,半导体封装件32的最外侧的电源端子V1(例如1.8V电源电压的端子VDD、接地电压的端子VSS等)被最低地设定优先度。
这样设定优先度的理由是:半导体封装件32的最外侧的主基板4的安装区域尤其伸缩偏差容易变激烈,因该影响而容易产生焊料裂缝32h,特别是容易对最外侧的信号端子S1产生影响。另外,最外侧的电源端子V1在球分配上大体分配有多个,所以优先度被最低地设定。
发明人考虑该优先度等研究布局配置等后的结果是构成了图6所示的布线图案的布局。如图6所示,对于供重要度较高的信号端子S1(例如地址输入端子A14)焊料接合的电极焊盘4m而言,在安装面4s上仅构成圆形状的电极焊盘4m。
该电极焊盘4m不在安装面4s上设置其引出用的布线图案4p,而在主基板4的其它层(例如紧邻多层布线的安装面4s的内侧的内层L1:参照图7)设置布线图案4p。此外,图6中的布局表示一个例子。即使是被分配最高的优先度的球32a,也可以在安装面4s上设置引出用的布线图案4p。另一方面,供优先度较低的电源端子V1(电源电压端子VDD)焊料接合的电极焊盘4ma在安装面4s上连通布线图案4p。
图7表示图6的VII-VII线剖面,表示地址输入端子A14的电极焊盘4m和布线图案4p的结构。如图7所示,在主基板4的安装面4s上构成电极焊盘4m,在该电极焊盘4m的上表面上以及上侧面上形成有焊球32a。
电极焊盘4m通过通孔4v与主基板4的内层L1的布线图案4p连接,该电极焊盘4m的安装面4s上的露出面在俯视时形成为圆形状(参照图6)。如图7纵剖面所示,焊球32a大体构成为球状,其球端以覆盖布线焊盘4m的上表面整体(俯视时圆形整体)以及上侧端的方式而接合。
另外,在主基板4的安装面4s上,在电极焊盘4m的外侧分离规定距离来涂覆阻焊层4r。该阻焊层4r以焊球32a不与安装面4s上的其它布线图案以及电路等接触的方式进行绝缘保护(所谓普通抗蚀剂结构)。
发明人实施温度循环试验(从负数十度到正数十度的数百~数千次循环)并观察焊料裂缝的产生状态的结果是,确认出在采用图7所示的焊料接合结构时,即使在例如容易被暴露于苛刻的环境中的车辆上搭载电子设备1,也很难产生焊料裂缝,能够确保长期可靠性。
图8示意性地表示沿着图6的VIII-VIII线的剖面,利用示意性剖视图表示布线图案4pa以与电极焊盘4ma连通的方式设置在安装面4s上时的结构。该图8所示的焊料接合结构表示发明人实施上述的温度循环试验后观察焊球32a所产生的焊料裂缝32h的产生状态的结果。
布线图案4pa与电极焊盘4ma连通并被设置在主基板4的安装面4s上,该布线图案4pa的上表面与电极焊盘4ma共面地形成。此时,焊球32a在其球面端部中,在电极焊盘4ma以及布线图案4p的表面一部分附近容易产生焊料裂缝32h,在图8所示的剖面中,例如在球状单侧产生焊料裂缝32h。最坏的情况下,存在该焊料裂缝32h成为原因从而产生电连接不良之虞。
然而,在本实施方式中,将功能性地设置有多个的电源端子V1的电极焊盘4ma作为对象,如该图8所示,引出用的布线图案4pa与电极焊盘4ma连通地设置,与该电极焊盘4ma以及布线图案4p分离地涂覆阻焊层4r。
在半导体封装件32设置有多个例如成为电源电压VDD的供给端子的电源端子V1,所以即使在万一因焊料裂缝32h的影响而产生电连接不良的危险的情况下,也能够考虑可从其它电源端子V1确保电源电压,该情况下,可以使用该电极焊盘4ma的焊料接合结构。
这是因为:即使成为该对象的电极焊盘4ma万一产生电连接不良,如果电源电压能够从其它电源端子V1(例如如果对象端子为VDD端子则其它3端子的VDD端子)输入,则SDRAM32能够在功能上保持动作。此处,其它3端子的VDD端子中的至少一个如图7所示那样在内层L1设置布线图案4p即可。这样,能够进一步提高电连接的可靠性。
图9、图10表示比较结构。如这些图9、图10所示,一般使用阻焊层4r构成为覆盖电极焊盘4m的上端面以及侧面的结构(所谓覆盖抗蚀剂结构)。此外,该图9、图10所示的焊料接合结构示意性地表示发明人观察实施温度循环试验后的焊料裂缝的产生状态的结果。
如图9以及图10所示,确认出:若在阻焊层4r上接合焊球32a,则电极焊盘4m、4ma的上表面开口区域比图7以及图8所示的结构窄,容易在两端的阻焊层4r上产生焊料裂缝32h。如上述那样,若该焊料裂缝32h成为原因从而产生电连接不良,则有可能功能上不能够保持动作。
根据本实施方式,以半导体封装件32的信号端子S1的电极焊盘4m为对象,电极焊盘4m的布线图案4p被设置在主基板4的内层L1。而且,从电极焊盘4m的周围向外侧分离地涂覆阻焊层4r,焊球32a以覆盖电极焊盘4m的上表面以及上侧端的方式接合。这样,很难在焊球32a产生焊料裂缝32h,能够可靠性良好地电连接。
另外,以设置有多个的半导体封装件32的电源端子V1(例如VDD端子)的电极焊盘4ma为对象,电极焊盘4ma的布线图案4p被设置在半导体封装件32的安装面4s上。例如,即使因暴露在车辆内的苛刻的环境下而产生焊料裂缝32h从而万一产生了电连接不良,也因为能够从其它电源端子V1的电极焊盘4m确保电源电压,所以能够防止功能上的动作不良,能够保证功能性。
半导体封装件32的最外侧的主基板4的安装区域,特别是伸缩的偏差容易变激烈,因该影响而容易产生焊料裂缝32h。然而,主基板4构成为以分配到半导体封装件32的最外侧的焊球32a的电极焊盘4m为对象,在与该电极焊盘4m的安装面4s不同的内层L1具备布线图案4p。
因此,焊球32a通过以覆盖电极焊盘4m的上表面以及上侧端的方式熔敷接合,能够极力不产生焊料裂缝32h。若半导体封装件32特别是由BGA封装件构成,则容易产生上述的影响,效果也提升,但即使是其它封装件结构也能够应用。
本公开依据实施例被描述,但应理解本公开并不限于该实施例、结构。本公开也包括各种变形例、均等范围内的变形。除此之外,各种组合或方式、以及在其中只包括一个要素、包括其以上或者其以下的其它的组合或者方式都包括在本公开的范畴或思想范围内。
Claims (2)
1.一种车辆用电子设备,具备:
半导体封装件(32),其具备多个电源端子(V1)以及信号端子(S1),所述多个电源端子(V1)被分配电源输入功能,并且所述信号端子(S1)分别被分配信号输入功能或者/以及信号输出功能;以及
多层布线基板(4),其具备供所述半导体封装件(32)的电源端子(V1)通过焊料接合而被安装于安装面(4s)的第1电极焊盘(4ma)、和供所述信号端子(S1)通过焊料接合而被安装于所述安装面(4s)上的第2电极焊盘(4m),
所述多层布线基板(4)在所述第1电极焊盘(4ma)的安装面(4s)上具备与该第1电极焊盘(4ma)连通的第1布线图案(4pa),并且所述第2电极焊盘(4m)在与所述安装面(4s)上不同的层具备第2布线图案(4p),
所述半导体封装件(32)的信号端子(S1)以覆盖该第2电极焊盘(4m)的上表面以及上侧端的方式与所述多层布线基板(4)的第2电极焊盘(4m)焊料接合。
2.根据权利要求1所述的车辆用电子设备,其中,
在所述多层布线基板(4)中,以被分配到所述半导体封装件(32)的最外侧的信号端子(S1)的电极焊盘(4m)为对象,该电极焊盘在与所述安装面(4s)上不同的层(L1)具备第2布线图案(4p)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013088314A JP6036513B2 (ja) | 2013-04-19 | 2013-04-19 | 車両用電子機器 |
JP2013-088314 | 2013-04-19 | ||
PCT/JP2014/001954 WO2014171097A1 (ja) | 2013-04-19 | 2014-04-03 | 車両用電子機器 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN105122959A true CN105122959A (zh) | 2015-12-02 |
CN105122959B CN105122959B (zh) | 2018-03-06 |
Family
ID=51731060
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201480022217.0A Expired - Fee Related CN105122959B (zh) | 2013-04-19 | 2014-04-03 | 车辆用电子设备 |
Country Status (5)
Country | Link |
---|---|
US (1) | US9723731B2 (zh) |
JP (1) | JP6036513B2 (zh) |
CN (1) | CN105122959B (zh) |
DE (1) | DE112014002041T5 (zh) |
WO (1) | WO2014171097A1 (zh) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114501796A (zh) * | 2022-01-12 | 2022-05-13 | 中国第一汽车股份有限公司 | 一种车载网关印制电路板 |
CN114501796B (zh) * | 2022-01-12 | 2024-05-03 | 中国第一汽车股份有限公司 | 一种车载网关印制电路板 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6455154B2 (ja) | 2015-01-08 | 2019-01-23 | 株式会社デンソー | 車両用電子機器 |
JP2017175018A (ja) * | 2016-03-24 | 2017-09-28 | 東芝メモリ株式会社 | 半導体装置 |
KR20180095371A (ko) * | 2017-02-17 | 2018-08-27 | 엘지전자 주식회사 | 이동 단말기 및 인쇄 회로 기판 |
JP7402415B2 (ja) | 2020-03-06 | 2023-12-21 | 住友電装株式会社 | 回路構成体の製造方法 |
US20220102343A1 (en) * | 2020-09-25 | 2022-03-31 | Intel Corporation | Multi-layer etch stop layers for advanced integrated circuit structure fabrication |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715215A (ja) * | 1993-04-24 | 1995-01-17 | Toshiba Corp | ハイブリッド集積回路 |
US6225702B1 (en) * | 1997-08-29 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Ball grid array to prevent shorting between a power supply and ground terminal |
TW493365B (en) * | 2000-01-21 | 2002-07-01 | Toshiba Corp | Wiring board, semiconductor package, and semiconductor device |
CN101083256A (zh) * | 2006-06-02 | 2007-12-05 | 株式会社瑞萨科技 | 半导体器件 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3211746B2 (ja) * | 1997-09-19 | 2001-09-25 | 株式会社デンソー | 電子部品の実装構造 |
JP2001177226A (ja) * | 1998-12-04 | 2001-06-29 | Nec Saitama Ltd | プリント配線板並びに裏面電極型電気部品及びプリント配線板を備える電気部品装置 |
US6927491B1 (en) | 1998-12-04 | 2005-08-09 | Nec Corporation | Back electrode type electronic part and electronic assembly with the same mounted on printed circuit board |
JP2003023243A (ja) * | 2001-07-05 | 2003-01-24 | Canon Inc | 配線基板 |
JP2004103928A (ja) | 2002-09-11 | 2004-04-02 | Fujitsu Ltd | 基板及びハンダボールの形成方法及びその実装構造 |
JP2005129663A (ja) | 2003-10-22 | 2005-05-19 | Internatl Business Mach Corp <Ibm> | 多層配線基板 |
JP4424020B2 (ja) * | 2003-11-10 | 2010-03-03 | カシオ計算機株式会社 | 半導体装置の実装構造および実装方法 |
JPWO2006064863A1 (ja) * | 2004-12-17 | 2008-06-12 | イビデン株式会社 | プリント配線板 |
JP4533248B2 (ja) | 2005-06-03 | 2010-09-01 | 新光電気工業株式会社 | 電子装置 |
JP5904856B2 (ja) * | 2012-04-23 | 2016-04-20 | キヤノン株式会社 | プリント配線板、半導体パッケージ及びプリント回路板 |
-
2013
- 2013-04-19 JP JP2013088314A patent/JP6036513B2/ja not_active Expired - Fee Related
-
2014
- 2014-04-03 US US14/784,080 patent/US9723731B2/en not_active Expired - Fee Related
- 2014-04-03 WO PCT/JP2014/001954 patent/WO2014171097A1/ja active Application Filing
- 2014-04-03 DE DE112014002041.9T patent/DE112014002041T5/de not_active Withdrawn
- 2014-04-03 CN CN201480022217.0A patent/CN105122959B/zh not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0715215A (ja) * | 1993-04-24 | 1995-01-17 | Toshiba Corp | ハイブリッド集積回路 |
US6225702B1 (en) * | 1997-08-29 | 2001-05-01 | Mitsubishi Denki Kabushiki Kaisha | Ball grid array to prevent shorting between a power supply and ground terminal |
TW493365B (en) * | 2000-01-21 | 2002-07-01 | Toshiba Corp | Wiring board, semiconductor package, and semiconductor device |
CN101083256A (zh) * | 2006-06-02 | 2007-12-05 | 株式会社瑞萨科技 | 半导体器件 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN114501796A (zh) * | 2022-01-12 | 2022-05-13 | 中国第一汽车股份有限公司 | 一种车载网关印制电路板 |
CN114501796B (zh) * | 2022-01-12 | 2024-05-03 | 中国第一汽车股份有限公司 | 一种车载网关印制电路板 |
Also Published As
Publication number | Publication date |
---|---|
JP6036513B2 (ja) | 2016-11-30 |
WO2014171097A1 (ja) | 2014-10-23 |
JP2014212241A (ja) | 2014-11-13 |
US20160066439A1 (en) | 2016-03-03 |
DE112014002041T5 (de) | 2016-01-14 |
US9723731B2 (en) | 2017-08-01 |
CN105122959B (zh) | 2018-03-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8994169B2 (en) | Semiconductor packages usable with a mobile device | |
CN105122959A (zh) | 车辆用电子设备 | |
CN105073504B (zh) | 车辆用电子设备 | |
US7855445B2 (en) | Circuit device including rotated stacked die | |
US9379089B2 (en) | Electrical system and core module thereof | |
US8952532B2 (en) | Integrated circuit package with spatially varied solder resist opening dimension | |
US9478525B2 (en) | Semiconductor device | |
US10734314B2 (en) | Semiconductor device and semiconductor module | |
CN103715183A (zh) | 半导体器件 | |
JP2020047652A (ja) | 半導体記憶装置及び電子機器 | |
TWI715234B (zh) | 晶片封裝模組 | |
CN108701686B (zh) | 具有复制裸片接合垫的半导体装置及相关联装置封装及其制造方法 | |
US10334727B2 (en) | Electronic apparatus, and circuit board and control device thereof | |
US20070253148A1 (en) | Printed wiring board, semiconductor package with printed wiring board and electronic device having printed circuit board | |
KR20090083709A (ko) | 인쇄회로기판, 반도체 패키지, 카드 및 시스템 | |
US9543271B2 (en) | Semiconductor device having a sealing layer covering a semiconductor memory unit and a memory controller | |
JP2012009717A (ja) | 半導体チップ及びそれを搭載した半導体モジュール | |
JP2006032379A (ja) | 積層半導体装置及びその製造方法 | |
JP2007324294A (ja) | 半導体装置 | |
JP6462318B2 (ja) | 半導体パッケージ | |
CN108987364B (zh) | 电子装置及其电路基板 | |
JP2007173486A (ja) | 小型マルチチップモジュールおよびその製造方法 | |
CN103107173B (zh) | 储存装置及其制造方法 | |
CN112151506A (zh) | 电子封装结构及其晶片 | |
US7265446B2 (en) | Mounting structure for semiconductor parts and semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20180306 Termination date: 20210403 |