JP2007173486A - 小型マルチチップモジュールおよびその製造方法 - Google Patents

Abstract

【課題】パッケージの多ピン化の要求に対応できるとともに、外形寸法を大きくせず、高価なボールマウンティング装置を使わなくても済む小型マルチチップモジュールおよびその製造方法を提供すること。
【解決手段】回路基板に取り付けられて電気接続を行うための小型マルチチップモジュール４００は、第１の正面と、前記第１の正面の反対面であって複数の第１のはんだパッド５３と前記複数の第１のはんだパッド５３と電気接続している複数の第２のはんだパッド５４とが形成されている第１の背面とを有するチップ基板５０と、前記第１の背面に装着されている複数のＩＣチップ４０と、前記チップ基板５０と前記回路基板との間に設けられていて前記回路基板と電気接続する複数のコンダクター６５とを備えているインターポーザー盤６０とを備えている。
【選択図】図１

Description

本発明は、マルチチップモジュールに関し、特に、回路基板に取り付けられて電気接続を行うための、無線通信に適用される小型マルチチップモジュールおよびその製造方法に関する。

図９は、従来から無線通信装置（図示せず）に広く使われているマルチチップモジュール２０を示す。マルチチップモジュール２０は、その中の一つが無線通信可能なものとされた複数のＩＣチップ２１と、モジュール基板２２と、複数のはんだボール２３とを備えている。

モジュール基板２２は、正面２２１と、正面２２１の反対面である背面２２２と、正面２２１および背面２２２に形成されている複数の第１のはんだパッド２２３と、複数の第１のはんだパッド２２３と電気接続するように背面２２２に形成されている複数の第２のはんだパッド２２４とを有する。

普通、複数のはんだボール２３は、ボールマウンティング装置（図示せず）によりそれぞれ複数の第２のはんだパッド２２４の一つに植え付けられて、マルチチップモジュール２０をボールグリッドアレー（ＢＧＡ）パッケージに構成されている。マルチチップモジュール２０が対象装置（図示せず）の回路基板（図示せず）に取り付けられると、ＩＣチップ２１は、これらのはんだボール２３により、外部への電気接続が行われ無線通信を行うことができる。

図１０Ａ〜図１２Ａは、図９のマルチチップモジュール２０の製造方法の工程を示す一連の断面図である。この製造方法は、まず、図１０Ａに示すように、正面２２１と、正面２２１の反対面である背面２２２と、正面２２１および背面２２２に形成されている複数の第１のはんだパッド２２３と、背面２２２に形成されている複数の第２のはんだパッド２２４とを有するモジュール基板２２を準備する。ここで、図面を簡潔にするために、図１０Ａ〜図１２Ａにおいて、第１のはんだパッド２２３と第２のはんだパッド２２４との間の電気接続についての図示を省略している。なお、図面における第１のはんだパッド２２３および第２のはんだパッド２２４などの各はんだパッドは、それぞれ独立体のように略示されているが、実際は各独立体が多くのはんだパッドを含んでいる集団である。

次に、図１０Ｂに示すように、周知のはんだ付けの技術により、第１のＩＣチップ２１を複数の第１のはんだパッド２２３中の第１のＩＣチップ２１と対応する集団を介して、しっかりとモジュール基板２２における正面２２１に装着する。

次に、図１１Ａに示すように、モジュール基板２２を背面２２２が上向きになるように引っ繰り返してから、図１１Ｂに示すように、同様に、周知のはんだ付けの技術により、第２および第３のＩＣチップ２１，２１を複数の第１のはんだパッド２２３中の第２および第３のＩＣチップ２１，２１とそれぞれ対応する集団を介して、しっかりとモジュール基板２２における背面２２２に装着する。

最後に、図１２Ａに示すように、複数のはんだボール２３をそれぞれ複数の第２のはんだパッド２２４の一つに植え付けて、マルチチップモジュール２０を得る。

その後、図１２Ｂに示すように、これらのはんだボール２３は、回路基板１０における複数のはんだパッド１１中の対応するはんだパッド（集団）１１にぴったり合わせて電気接続するためのものである。したがって、このマルチチップモジュール２０が対象装置（図示せず）の回路基板１０に取り付けられると、対象装置はマルチチップモジュール２０により無線通信を行うことができる。

しかしながら、前記のような構造のマルチチップモジュール２０には、次の問題点が残っている。

図９に示すように、例えば、モジュール基板２２における背面２２２に装着されているＩＣチップ２１中の背面２２２からの高さの最大値が０．４ｍｍとすれば、複数のはんだボール２３の直径は０．４ｍｍより大きくなければならない。通常、直径０．５ｍｍのはんだボール２３が使用される。更に、各はんだボール２３が隣接する他のはんだボール２３との間の隙間は、短絡を避けるために、少なくとも０．４ｍｍという距離を残す必要がある。そのため、このモジュール基板２２の寸法が１０ｍｍ×１０ｍｍとされ、且つモジュール基板２２の背面２２２の４つのコーナに第２のはんだパッド２２４が形成されていないとすれば、背面２２２の各辺に配置されるはんだボール２３の最大数量は９個になる。

すなわち、モジュール基板２２は、はんだボール２３をせいぜい３６個しか収容できないため、ＩＣチップ２１の、はんだボール２３による外部への電気接続端子の数量はすべて３６個を超えないということになる。ＩＣチップ２１がますます複雑で多機能化する見込みで、外部への電気接続端子の必要数量が３６個を超えるパッケージの多ピン化が予期されるので、寸法のより大きいモジュール基板２２の使用が必要になる。ただ、大きいモジュール基板２２を使用すると、それを適用した電子機器の小型を妨げるという欠点がある。

また、図１２Ｂに示す、マルチチップモジュール２０を対象装置（図示せず）の回路基板１０に取り付ける工程において、はんだボール２３は熱および圧縮の影響でそれぞれ不均一に変形し、隣接する他のはんだボール２３と所定の隙間が維持されずに短絡を引き起こしてしまう問題点もある。

なお、前記のように、普通、はんだボール２３は、ボールマウンティング装置によりそれぞれ複数の第２のはんだパッド２２４の一つに植え付けられているが、そのボールマウンティング装置は一般の製造工場に備えられていない高価なものであるため、特定の工場にはんだボール２３のマウンティングを依頼するしかないのが実状である。従って、コストアップおよび時間の浪費を招く欠点もある。

本発明は、上述の問題点および欠点を解決するものであり、パッケージの多ピン化の要求に対応できるとともに、外形寸法を大きくせず、高価なボールマウンティング装置を使わなくても済む小型マルチチップモジュールおよびその製造方法を提供することを目的とする。

上記目的を達成するため、本発明は、次の小型マルチチップモジュールおよびその製造方法を提供する。

すなわち、
回路基板に取り付けられて電気接続を行うための小型マルチチップモジュールであって、
第１の正面と、前記第１の正面の反対面であって複数の第１のはんだパッドと前記複数の第１のはんだパッドと電気接続している複数の第２のはんだパッドとが形成されている第１の背面とを有するチップ基板と、
少なくとも一つが前記複数の第１のはんだパッドの少なくとも一つと対応する一部を介して前記第１の背面に装着されている複数のＩＣチップと、
前記チップ基板の第１の背面に対向する第２の正面と、前記第２の正面の反対面であって前記回路基板に取り付けられる第２の背面と、前記第２の正面と前記第２の背面との間に設けられていて前記回路基板と電気接続する複数のコンダクターとを備えており、且つ、全体が前記チップ基板における第１の背面の周縁の少なくとも一部に沿って延伸し、前記第２の正面と前記第２の背面とを連結して前記延伸の方向に沿った２側面の一つが内側面となり他の一つが外側面となっており、前記第２の正面と前記第２の背面との間の厚さが前記チップ基板における第１の背面に装着されているＩＣチップ中の前記第１の背面からの高さの最大のものより低くないインターポーザー盤とを備えており、
また、前記インターポーザー盤は、前記第２の正面で前記チップ基板の第１の背面に、前記複数のコンダクターそれぞれが前記複数の第２のはんだパッドの一つずつに電気接続するように設置固定されている上、前記内側面と前記第１の背面とを合わせてなる空間で、前記チップ基板における第１の背面に装着されているＩＣチップを収納していることを特徴とする小型マルチチップモジュール、
および
第１の正面と、前記第１の正面の反対面であって複数の第１のはんだパッドと前記複数の第１のはんだパッドと電気接続している複数の第２のはんだパッドとが形成されている第１の背面とを有するチップ基板を準備するチップ基板準備工程と、
複数のＩＣチップを準備するＩＣチップ準備工程と、
前記複数のＩＣチップの少なくとも一つを前記複数の第１のはんだパッドの少なくとも一つのＩＣチップと対応する一部を介して前記第１の背面に装着するＩＣチップ装着工程と、
前記チップ基板の第１の背面に対向する第２の正面と、前記第２の正面の反対面であって前記回路基板に取り付けられる第２の背面と、前記第２の正面と前記第２の背面との間に設けられていて前記回路基板と電気接続する複数のコンダクターとを備えており、且つ、その全体が前記チップ基板における第１の背面の周縁の少なくとも一部に沿って延伸し、前記第２の正面と前記第２の背面とを連結して前記延伸の方向に沿った２側面の一つが内側面となり他の一つが外側面となっており、前記第２の正面と第２の背面との間の厚さが前記チップ基板における第１の背面に装着されているＩＣチップ中の前記第１の背面からの高さの最大のものより低くないインターポーザー盤を準備するインターポーザー盤準備工程と、
前記複数のコンダクターそれぞれを前記複数の第２のはんだパッドの一つずつに電気接続しながら前記インターポーザー盤を前記第２の正面で前記第１の背面に設置固定し、前記内側面と前記第１の背面とを合わせてなる空間で、前記チップ基板における第１の背面に装着されているＩＣチップを収納する基板接続工程とを備えることを特徴とする小型マルチチップモジュールの製造方法、
である。

本発明の小型マルチチップモジュールによれば、はんだボールの代りに外部への電気接続端子として複数のコンダクターを有し、且つその厚さが前記チップ基板における第１の背面に装着されているＩＣチップ中の前記第１の背面からの高さの最大のものより低くないインターポーザー盤を備えているため、従来のようにはんだボールが熱および圧縮の影響で変形したり潰れたりする欠点が無くなって、マルチチップモジュール全体の高さが精度よく制御され、且つその外部への電気接続端子としての複数のコンダクターがより小さいサイズで形成され得るし、隣接するコンダクター同士の間の距離も狭くなれる。したがって、同じ寸法の基板上から見ると、更に高密度に前記コンダクターを配置すること、すなわち、従来よりも多ピン化および小型を両立させることができる。また、はんだボールの植え付け用の高価なボールマウンティング装置の用意、あるいは特定の工場にはんだボールのマウンティングを依頼することが不要とされ、コストダウンおよび製造プロセスの簡素化に有利である。

以下に、本発明の実施形態を図面に基づいて説明する。なお、図面において、同一構成に対して同一符号を付与して詳述は省略する。

図１は、本発明の第１の実施形態の小型マルチチップモジュールを示す分解斜視図である。図２は、この第１の実施形態の小型マルチチップモジュールが組み立てられた状態の斜視図である。図３は、第１の実施形態の小型マルチチップモジュールにおけるインターポーザー盤の変形例を示す斜視図である。図４Ａ〜図６Ａは、第１の実施形態の小型マルチチップモジュールの製造方法の工程を示す一連の断面図である。図６Ｂは、第１の実施形態の小型マルチチップモジュールが対象装置の回路基板に取り付けられた状態を示す断面図である。

図１および図２に示すように、本発明の第１の実施形態の小型マルチチップモジュール４００は、対象装置の回路基板３０に取り付けられて電気接続を行うためのもの（図６Ｂ参照）であって、チップ基板５０と、３つのＩＣチップ４０Ｉ，４０II，４０III（図６Ａ、図６Ｂ参照）と、インターポーザー盤６０とを備えている。

チップ基板５０は、プリント回路基板から構成されたものであり、第１のはんだパッド５３（５３III）が形成されている第１の正面５１と、第１の正面５１の反対面であって第１のはんだパッド５３（５３Ｉ，５３II）と第１のはんだパッド５３（５３Ｉ，５３II）と電気接続している複数の第２のはんだパッド５４（５４Ｉ，５４II，５４III…）とが形成されている第１の背面５２とを有する。また、複数の第２のはんだパッド５４（５４Ｉ，５４II，５４III…）は、第１の背面５２に第１の背面５２の全周縁に沿って並べられている。

ここで、前記と同じように、図面における第１のはんだパッド５３および第２のはんだパッド５４などの各はんだパッドは、それぞれ独立体のように略示されているが、実際は各独立体が多くのはんだパッドを含んでいる集団である。

ＩＣチップ４０（４０III）は、無線通信可能なＷＬＡＮチップであり、且つ複数の第１のはんだパッドのＩＣチップ４０（４０III）と対応する第１のはんだパッド５３（５３III）を介してチップ基板５０の第１の正面５１に装着されており、ＩＣチップ４０（４０Ｉ，４０II）は、それぞれ対応する第１のはんだパッド５３（５３Ｉ，５３II）を介してチップ基板５０の第１の背面５２に装着されている。

なお、ＩＣチップ４０Ｉは、０．４ｍｍというそれらのＩＣチップ４０中の第１の背面５２からの高さの最大高さを有する。ここで、ＩＣチップ４０（４０III）はＷＬＡＮチップに限定されず、無線通信可能なものであれば、例えばＢｌｕｅｔｏｏｔｈチップ、ＷｉＭＡＸチップ、ＵＷＢチップ、ＤＴＶレシーバチップおよびＧＰＳレシーバチップのいずれか一つであってもよい。

インターポーザー盤６０は、プリント回路基板で構成されたものであり、チップ基板５０の第１の背面５２に対向する第２の正面６１と、第２の正面６１の反対面であって回路基板３０に取り付けられる第２の背面６２と、第２の正面６１と第２の背面６２との間に設けられていて回路基板３０と電気接続する複数のコンダクター６５（６５Ｉ，６５II，６５III…）とを備えており、且つ、その全体がチップ基板５０における第１の背面５２の全周縁に沿って延伸し、第２の正面６１と第２の背面６２とを連結して前記延伸の方向に沿った２側面の一つが内側面６３ａとなり他の一つが外側面６３ｂとなっており、第２の正面６１と第２の背面６２との間の厚さがＩＣチップ４０（４０Ｉ）の第１の背面５２からの高さ０．４ｍｍより高い０．５ｍｍである。

また、インターポーザー盤６０は、図２に示すように第２の正面６１でチップ基板５０の第１の背面５２に、複数のコンダクター６５（６５Ｉ，６５II，６５III…）それぞれが複数の第２のはんだパッド５４（５４Ｉ，５４II，５４III…）の一つに電気接続するように設置固定されているとともに、その内側面６３ａと第１の背面５２とを合わせてなる空間６４で、チップ基板５０における第１の背面５２に装着されているＩＣチップ４０（４０Ｉ，４０II）を収納している。この実施形態においては、インターポーザー盤６０として、閉ループ状になって内側面６３ａが空間６４を四方から取り囲んでいるものを示しているが、Ｕ字形やＬ字形の開ループ状になって内側面６３ａが空間６４を部分的開放に囲んでいるものであってもよい。

また、図１に示すように、この第１の実施形態において、インターポーザー盤６０は、複数のコンダクター６５としては、それぞれ第２の正面６１および第２の背面６２に形成されているはんだパッド６５１（６５１Ｉ，６５１II，６５１III…），６５２（６５２Ｉ，６５２II，６５２III…）とはんだパッド６５１，６５２を連結している導体孔６５３（６５３Ｉ，６５３II，６５３III…）とを有するＬＧＡ（Land Gird Array）タイプのインターコネクト・コンダクター（６５Ｉ，６５II，６５III…）が使われているが、図３に示すように、インターポーザー盤６０の変形例であるインターポーザー盤６０′は、複数のコンダクター６５′としては、カステレーション（Castellation）タイプのインターコネクト・コンダクター（６５′Ｉ，６５′II，６５′III…）が使われてもよい。因みに、前記ＬＧＡタイプのインターコネクト・コンダクターも、カステレーションタイプのインターコネクト・コンダクターも、高価なボールマウンティング装置が不要とされ、簡単に周知のＳＭＴ（Surface Mount Technology；表面実装技術）により作製されるものである。

また、チップ基板５０およびインターポーザー盤６０を構成しているプリント回路基板は、それぞれ紙基材銅箔積層品、複合銅箔積層品およびポリマー含浸ガラスファイバー基材積層品の群から選ばれたものである。

前記構造では、図１および図２に示すように、複数の第２のはんだパッド５４（５４Ｉ，５４II，５４III…）の幅は、図９の従来例のはんだボール２３の直径と同様に０．５ｍｍとされ、且つ従来例のようにはんだボール２３が熱および圧縮の影響で変形したり、潰れたりすることを考慮する必要がないため、隣接する他のはんだパッド５４との間の隙間は０．２ｍｍとされている。

そして、チップ基板５０は、図９のモジュール基板２２と同じように寸法が１０ｍｍ×１０ｍｍとされ、且つチップ基板５０の第１の背面５２の４つのコーナに第２のはんだパッド５４が形成されていないとすれば、第１の背面５２の各辺に配置される第２のはんだパッド５４の最大数量は１２個になる。すなわち、チップ基板５０は、全部で４８個の第２のはんだパッド５４を収容できる。外部への電気接続端子の数量は、従来例の３６個よりかなり多くなる。インターポーザー盤６０におけるはんだパッド６５１（６５１Ｉ，６５１II，６５１III…），６５２（６５２Ｉ，６５２II，６５２III…）も前述したものと同様である。

第２の実施形態

図７は、本発明の第２の実施形態の小型マルチチップモジュールを示す分解斜視図である。図８は、この第２の実施形態の小型マルチチップモジュールが組み立てられた状態の斜視図である。

この第２の実施形態の小型マルチチップモジュール４００″の構造は、第１の実施形態とほぼ同じであるが、その相違点は、更に、インターポーザー盤６０″の第２の正面６１″に、複数のコンダクター６５″（６５″Ｉ，６５″II，６５″III…）中の対応コンダクターと電気接続するように装着されたＩＣチップ４１を含んでおり、また、チップ基板５０″には、インターポーザー盤６０″の第２の正面６１″に装着されたＩＣチップ４１と対応するように形成されて、ＩＣチップ４１が突出し得る切欠き５５を有することにある。

このような構造によると、複数のＩＣチップ中に特に高さが他より大きいＩＣチップ４１と他のＩＣチップ４０（４０Ｉ，４０II，４０III）の高さの大きな差による小型マルチチップモジュール４００″全体高さの増大を解消することができ、小型マルチチップモジュール４００″全体の高さが適当に制御され得る。

次に、図４Ａ〜図６Ａを参照しながら本発明の第１の実施形態の小型マルチチップモジュール４００の製造方法について説明する。

この小型マルチチップモジュール４００の製造方法は、まず、図４Ａに示すように、第１のはんだパッド５３（５３III）が形成されている第１の正面５１と、第１の正面５１の反対面であってそれに第１のはんだパッド５３（５３Ｉ，５３II）、および第１のはんだパッド５３（５３Ｉ，５３II）と電気接続している複数の第２のはんだパッド５４（５４Ｉ，５４II，５４III…）が形成されている第１の背面５２とを有するチップ基板５０を準備する。

チップ基板５０としては、紙基材銅箔積層品、複合銅箔積層品およびポリマー含浸ガラスファイバー基材積層品の群から選ばれた一種を使用するプリント回路基板から構成されたものを準備すればよい。

次に、無線通信可能なＷＬＡＮチップであるＩＣチップ４０ＩとＩＣチップ４０II，４０IIIとの３つのＩＣチップ４０を準備する。

次いで、図４Ｂに示すように、ＩＣチップ４０IIIを複数の第１のはんだパッド５３のＩＣチップ４０IIIと対応する第１のはんだパッド５３IIIを介してチップ基板５０の第１の正面５１に装着する。

続いて、図５Ａに示すように、チップ基板５０をその第１の背面５２が上向きになるように引っ繰り返してから、ＩＣチップ４０（４０Ｉ，４０II）を、それぞれ対応する第１のはんだパッド５３（５３Ｉ，５３II）を介してチップ基板５０の第１の背面５２に装着する。

そして、図５Ｂに示すように、チップ基板５０の第１の背面５２に対向する第２の正面６１と、第２の正面６１の反対面である第２の背面６２と、第２の正面６１と第２の背面６２との間に設けられている複数のコンダクター６５とを備えており、且つ、その全体がチップ基板５０における第１の背面５２の全周縁に沿って延伸し、第２の正面６１と第２の背面６２とを連結して前記延伸の方向に沿った２側面の一つが内側面６３ａとなり他の一つが外側面６３ｂとなっており、第２の正面６１と第２の背面６２との間の厚さがチップ基板５０における第１の背面５２に装着されているＩＣチップ中の第１の背面５２からの高さの最大のもの（ＩＣチップ４０Ｉ）より低くないインターポーザー盤６０を準備する。

第１の実施形態における小型マルチチップモジュール４００を実際に製作する過程には、ＩＣチップ４０Ｉの第１の背面５２からの高さは０．４ｍｍとし、インターポーザー盤６０の、第２の正面６１と第２の背面６２との間の厚さは０．５ｍｍとした。

インターポーザー盤６０としては、チップ基板５０と同じように、紙基材銅箔積層品、複合銅箔積層品およびポリマー含浸ガラスファイバー基材積層品の群から選ばれた一種を使用するプリント回路基板から構成されたものを準備すればよい。

この後、図６Ａに示すように、複数のコンダクター６５それぞれを複数の第２のはんだパッド５４の一つに電気接続しながらインターポーザー盤６０を第２の正面６１で第１の背面５２に設置固定し、内側面６３ａと第１の背面５２とを合わせてなる空間６４で、チップ基板５０における第１の背面５２に装着されているＩＣチップ４０（４０Ｉ，４０II）を収納する。

前記のようにして、第１の実施形態の小型マルチチップモジュール４００を得た。

更に、図６Ｂに示すように、この小型マルチチップモジュール４００が対象装置（図示せず）の回路基板３０に取り付けられると、ＩＣチップ２１は、回路基板３０と電気接続する複数のコンダクター６５により、外部への電気接続が行われ無線通信をすることができる。

本発明は、上述の実施形態により説明したが、これら実施形態だけに限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変形が可能である。

本発明の小型マルチチップモジュールによれば、従来のようにはんだボールが熱および圧縮の影響で変形したり潰れたりする欠点が無くなって、マルチチップモジュール全体の高さが精度よく制御され、且つその外部への電気接続端子としての複数のコンダクターがより小さいサイズで形成される上に、隣接するコンダクター同士の間の距離を狭くできる。

したがって、同じ寸法の基板上から見ると、更に高密度に前記コンダクターを配置すること、すなわち、従来のものに比べてより多ピン化および小型を両立させることができる。

また、はんだボールの植え付け用の高価なボールマウンティング装置の用意、あるいは別に特定の工場にはんだボールのマウンティングの依頼が不要とされ、コストダウンおよび製造プロセスの簡素化に有利である。

本発明の第１の実施形態の小型マルチチップモジュールを示す分解斜視図。 本発明の第１の実施形態の小型マルチチップモジュールが組み立てられた状態の斜視図。 本発明の第１の実施形態の小型マルチチップモジュールにおけるインターポーザー盤の変形例を示す斜視図。 本発明の第１の実施形態の小型マルチチップモジュールの製造方法の工程を示す断面図。 本発明の第１の実施形態の小型マルチチップモジュールの製造方法の工程を示す断面図。 本発明の第１の実施形態の小型マルチチップモジュールの製造方法の工程を示す断面図。 本発明の第１の実施形態の小型マルチチップモジュールの製造方法の工程を示す断面図。 本発明の第１の実施形態の小型マルチチップモジュールの製造方法の工程を示す断面図。 本発明の第１の実施形態の小型マルチチップモジュールが対象装置の回路基板に取り付けられた状態を示す断面図。 本発明の第２の実施形態の小型マルチチップモジュールを示す分解斜視図。 本発明の第２の実施形態の小型マルチチップモジュールが組み立てられた状態の斜視図。 従来のボールグリッドアレー（ＢＧＡ）パッケージのマルチチップモジュールを示す図。 図９に示したマルチチップモジュールの製造方法の工程を示す断面図。 図９に示したマルチチップモジュールの製造方法の工程を示す断面図。 図９に示したマルチチップモジュールの製造方法の工程を示す断面図。 図９に示したマルチチップモジュールの製造方法の工程を示す断面図。 図９に示したマルチチップモジュールの製造方法の工程を示す断面図。 図９に示したマルチチップモジュールが対象装置の回路基板に取り付けられた状態を示す断面図。

符号の説明

３０ （対象装置の）回路基板
４０（４０Ｉ，４０II，４０III） ＩＣチップ
４１ ＩＣチップ
４００ 小型マルチチップモジュール
４００′ 小型マルチチップモジュール
５０ チップ基板
５０″ チップ基板
５１ 第１の正面
５２ 第１の背面
５３（５３Ｉ，５３II，５３III） 第１のはんだパッド
５４（５４Ｉ，５４II，５４III…） 第２のはんだパッド
５５ 切欠き
６０ インターポーザー盤
６０′ インターポーザー盤
６０″ インターポーザー盤
６１ 第２の正面
６１″ 第２の正面
６２ 第２の背面
６３ａ 内側面
６３ｂ 外側面
６４ 空間
６５（６５Ｉ，６５II，６５III…） コンダクター
６５′（６５′Ｉ，６５′II，６５′III…） コンダクター
６５″（６５″Ｉ，６５″II，６５″III…） コンダクター
６５１（６５１Ｉ，６５１II，６５１III…） はんだパッド
６５２（６５２Ｉ，６５２II，６５２III…） はんだパッド
６５３（６５３Ｉ，６５３II，６５３III…） 導体孔

Claims (18)

1. 回路基板に取り付けられて電気接続を行うための小型マルチチップモジュールであって、
   第１の正面と、前記第１の正面の反対面であって複数の第１のはんだパッドと前記複数の第１のはんだパッドと電気接続している複数の第２のはんだパッドとが形成されている第１の背面とを有するチップ基板と、
   少なくとも一つが前記複数の第１のはんだパッドの少なくとも一つと対応する一部を介して前記第１の背面に装着されている複数のＩＣチップと、
   前記チップ基板の第１の背面に対向する第２の正面と、前記第２の正面の反対面であって前記回路基板に取り付けられる第２の背面と、前記第２の正面と前記第２の背面との間に設けられていて前記回路基板と電気接続する複数のコンダクターとを備えており、且つ、全体が前記チップ基板における第１の背面の周縁の少なくとも一部に沿って延伸し、前記第２の正面と前記第２の背面とを連結して前記延伸の方向に沿った２側面の一つが内側面となり他の一つが外側面となっており、前記第２の正面と前記第２の背面との間の厚さが前記チップ基板における第１の背面に装着されているＩＣチップ中の前記第１の背面からの高さの最大のものより低くないインターポーザー盤とを備えており、
   また、前記インターポーザー盤は、前記第２の正面で前記チップ基板の第１の背面に、前記複数のコンダクターそれぞれが前記複数の第２のはんだパッドの一つずつに電気接続するように設置固定されている上、前記内側面と前記第１の背面とを合わせてなる空間で、前記チップ基板における第１の背面に装着されているＩＣチップを収納していることを特徴とする小型マルチチップモジュール。
2. 前記インターポーザー盤は、閉ループ状になって前記内側面が前記空間を取り囲んでいることを特徴とする、請求項１に記載の小型マルチチップモジュール。
3. 前記複数のコンダクターとして、ＬＧＡ（Land Gird Array）タイプのインターコネクト・コンダクターが使われていることを特徴とする、請求項１に記載の小型マルチチップモジュール。
4. 前記複数のコンダクターとして、カステレーション（Castellation）タイプのインターコネクト・コンダクターが使われていることを特徴とする、請求項１に記載の小型マルチチップモジュール。
5. 前記複数の第１のはんだパッドは、前記チップ基板の前記第１の正面に形成されたものをも含んでおり、
   前記複数のＩＣチップは、これらの第１のはんだパッドを介して前記チップ基板の前記第１の正面に装着されたものをも含んでいることを特徴とする、請求項１に記載の小型マルチチップモジュール。
6. 前記複数のＩＣチップは、更に、前記インターポーザー盤の前記第２の正面に、前記複数のコンダクター中の対応するコンダクターと電気接続するように装着されたものを含んでおり、
   また、前記チップ基板には、前記インターポーザー盤の前記第２の正面に装着された前記ＩＣチップと対応するように形成されて該ＩＣチップを突出させられている切欠きを有することを特徴とする、請求項１に記載の小型マルチチップモジュール。
7. 前記複数のＩＣチップの少なくとも一つは、無線通信可能なものであることを特徴とする、請求項１に記載の小型マルチチップモジュール。
8. 前記無線通信可能なＩＣチップは、ＷＬＡＮチップ、Ｂｌｕｅｔｏｏｔｈチップ、ＷｉＭＡＸチップ、ＵＷＢチップ、ＤＴＶレシーバチップおよびＧＰＳレシーバチップのいずれか一つであることを特徴とする、請求項７に記載の小型マルチチップモジュール。
9. 前記チップ基板および前記インターポーザー盤は、いずれも、プリント回路基板から構成されたものであることを特徴とする、請求項１に記載の小型マルチチップモジュール。
10. 前記チップ基板および前記インターポーザー盤を構成しているプリント回路基板は、それぞれ紙基材銅箔積層品、複合銅箔積層品およびポリマー含浸ガラスファイバー基材積層品の群から選ばれたものであることを特徴とする、請求項９に記載の小型マルチチップモジュール。
11. 第１の正面と、前記第１の正面の反対面であって複数の第１のはんだパッドと前記複数の第１のはんだパッドと電気接続している複数の第２のはんだパッドとが形成されている第１の背面とを有するチップ基板を準備するチップ基板準備工程と、
    複数のＩＣチップを準備するＩＣチップ準備工程と、
    前記複数のＩＣチップの少なくとも一つを前記複数の第１のはんだパッドの少なくとも一つのＩＣチップと対応する一部を介して前記第１の背面に装着するＩＣチップ装着工程と、
    前記チップ基板の第１の背面に対向する第２の正面と、前記第２の正面の反対面であって前記回路基板に取り付けられる第２の背面と、前記第２の正面と前記第２の背面との間に設けられていて前記回路基板と電気接続する複数のコンダクターとを備えており、且つ、その全体が前記チップ基板における第１の背面の周縁の少なくとも一部に沿って延伸し、前記第２の正面と前記第２の背面とを連結して前記延伸の方向に沿った２側面の一つが内側面となり他の一つが外側面となっており、前記第２の正面と第２の背面との間の厚さが前記チップ基板における第１の背面に装着されているＩＣチップ中の前記第１の背面からの高さの最大のものより低くないインターポーザー盤を準備するインターポーザー盤準備工程と、
    前記複数のコンダクターそれぞれを前記複数の第２のはんだパッドの一つずつに電気接続しながら前記インターポーザー盤を前記第２の正面で前記第１の背面に設置固定し、前記内側面と前記第１の背面とを合わせてなる空間で、前記チップ基板における第１の背面に装着されているＩＣチップを収納する基板接続工程とを備えることを特徴とする小型マルチチップモジュールの製造方法。
12. 前記インターポーザー盤準備工程において、
    前記インターポーザー盤としては、閉ループ状になって前記内側面が前記空間を取り囲んでいるものを準備することを特徴とする、請求項１１に記載の小型マルチチップモジュールの製造方法。
13. 前記インターポーザー盤準備工程において、
    前記インターポーザー盤としては、複数のコンダクターがＬＧＡ（Land Gird Array）タイプのインターコネクト・コンダクターであるものを準備することを特徴とする、請求項１１に記載の小型マルチチップモジュールの製造方法。
14. 前記インターポーザー盤準備工程において、
    前記インターポーザー盤としては、複数のコンダクターがカステレーション（Castellation）タイプのインターコネクト・コンダクターであるものを準備することを特徴とする、請求項１１に記載の小型マルチチップモジュールの製造方法。
15. 前記チップ基板準備工程において、
    前記チップ基板としては、複数の第１のはんだパッドが前記第１の正面に形成されたものをも含んでいるものを準備し、
    また、この製造方法全体は、更に、これらの第１のはんだパッドを介して前記複数のＩＣチップ中の一部を前記チップ基板における前記第１の正面に装着する工程を備えることを特徴とする、請求項１１に記載の小型マルチチップモジュールの製造方法。
16. 前記チップ基板準備工程において、
    前記チップ基板としては、切欠きが設けられたものを準備し、
    また、この製造方法全体は、更に、前記複数のＩＣチップの少なくとも一つを、前記インターポーザー盤の前記第２の正面の前記切欠きと対応するところに、前記複数のコンダクター中の対応コンダクターと電気接続するように装着する工程を備えることを特徴とする、請求項１１に記載の小型マルチチップモジュールの製造方法。
17. 前記チップ基板準備工程および前記インターポーザー盤準備工程において、
    前記チップ基板および前記インターポーザー盤としては、それぞれプリント回路基板から構成されたものを準備することを特徴とする、請求項１１に記載の小型マルチチップモジュールの製造方法。
18. 前記チップ基板および前記インターポーザー盤を構成するプリント回路基板としては、それぞれ紙基材銅箔積層品、複合銅箔積層品およびポリマー含浸ガラスファイバー基材積層品の群から選ばれた一種を使用することを特徴とする、請求項１７に記載の小型マルチチップモジュールの製造方法。

Images