JP2006514438A - 接続要素を有する高周波チップパッケージ - Google Patents
接続要素を有する高周波チップパッケージ Download PDFInfo
- Publication number
- JP2006514438A JP2006514438A JP2004569225A JP2004569225A JP2006514438A JP 2006514438 A JP2006514438 A JP 2006514438A JP 2004569225 A JP2004569225 A JP 2004569225A JP 2004569225 A JP2004569225 A JP 2004569225A JP 2006514438 A JP2006514438 A JP 2006514438A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- package
- active
- lead
- terminals
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49861—Lead-frames fixed on or encapsulated in insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/05599—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/4824—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73253—Bump and layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
- H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
- H01L2224/85399—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0651—Wire or wire-like electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/0652—Bump or bump-like direct electrical connections from substrate to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06541—Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06551—Conductive connections on the side of the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06572—Auxiliary carrier between devices, the carrier having an electrical connection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06579—TAB carriers; beam leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01087—Francium [Fr]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/013—Alloys
- H01L2924/0132—Binary Alloys
- H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
- H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
- H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3011—Impedance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Lead Frames For Integrated Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
Description
Claims (85)
- (a)少なくとも1つの下方チップと、
(b)前記少なくとも1つの下方チップの上に延び、少なくとも1つの水平方向で前記少なくとも1つの下方チップを越えて延びる接続要素と、
(c)前記少なくとも1つの下方チップの下でパッケージの底面の少なくとも一部分を定め、前記底面に露出した複数の端子と前記底面に露出した熱導体とを含む底部平面要素であって、前記熱導体が前記端子の各々の面積よりも大きい面積を有し、前記熱導体が前記少なくとも1つの下方チップと少なくとも部分的に整列し、前記端子の少なくとも幾つかが、前記接続要素によって前記少なくとも1つの下方チップの前記コンタクトの少なくとも幾つかへ電気的に接続される、底部平面要素と
を含む超小型電子パッケージ。 - 前記接続要素が少なくとも1つの導電層及び前記少なくとも1つの導電層に沿って延びる導電性トレースを含み、前記端子の少なくとも幾つかが、前記トレースによって前記少なくとも1つの下方チップの前記端子の少なくとも幾つかへ接続される請求項1に記載のパッケージ。
- 前記接続要素の上に配置された少なくとも1つの上方チップをさらに含む請求項2に記載のパッケージ。
- 前記接続要素が上面と、底面と、該上面に露出した上部パッドと、該底面に露出した底部パッドとを有し、前記上部パッドの少なくとも幾つかが前記底部パッドの少なくとも幾つかへ電気的に接続され、前記チップが前記パッドへ接続されたコンタクトを有し、前記少なくとも1つの下方チップの少なくとも幾つかのコンタクトが、前記接続された上部及び底部パッドを介して前記少なくとも1つの上方チップの少なくとも幾つかのコンタクトへ電気的に接続される請求項3に記載のパッケージ。
- 前記下方チップの各々が能動RFチップであり、少なくとも1つの前記上方チップが1つ又は複数の受動コンポーネントを含む請求項3に記載のパッケージ。
- 前記下方チップの各々がコンタクトを有する前面及び裏面を有し、下方チップの各々の前面が前記接続要素の方へ上方に向いており、下方チップの各々の裏面が前記熱導体に近接して存在する請求項3に記載のパッケージ。
- 前記端子が複数の能動端子を含み、前記底部平面要素が前記能動端子から前記接続要素へ上方に突き出る複数の能動リードを含む請求項2に記載のパッケージ。
- 前記能動リードが前記能動端子と一体的に形成される請求項7に記載のパッケージ。
- 前記能動リードが前記トレースよりも厚い請求項8に記載のパッケージ。
- 前記底部平面要素が前記熱導体とほぼ共面の1つ又は複数のグラウンドバスを含む請求項7に記載のパッケージ。
- 前記グラウンドバスと一体的に形成されたグラウンドリードをさらに含み、前記グラウンドリードが前記グラウンドバスから前記接続要素へ上方に突き出る請求項8に記載のパッケージ。
- 前記グラウンドバスが前記熱導体から横方向に間隔を空けられ、前記底部平面要素が前記熱導体と前記グラウンドバスとの間に延びるグラウンド支柱を含む請求項10に記載のパッケージ。
- 前記熱導体が複数のエッジを有し、前記1つ又は複数のグラウンドバスが前記熱導体の1つ又は複数のエッジに沿って延び、前記能動コンタクトが前記熱導体の1つ又は複数の他のエッジに沿った1つ又は複数の行として配置される請求項8に記載のパッケージ。
- (a)上面及び底面を有し、誘電層と該誘電層に沿って延びるトレースとを含む接続要素と、
(b)前記接続要素から遠い表面を有し、前記表面が前記接続要素の下のレベルで下方基準面を定める、前記接続要素の前記底面へ取り付けられた少なくとも1つの下方チップと、
(c)前記下方基準面以下に配置された複数の能動端子と、
(d)能動リードが前記トレースの少なくとも幾つかへ接続され、少なくとも幾つかが前記トレースよりも厚いものであって、前記能動端子と前記接続要素との間に延びる細長いストリップの形態をした複数の能動リードと
を含む超小型電子パッケージ。 - 前記接続要素と前記少なくとも1つの下方チップとをカバーする封止材の集合体をさらに含み、前記能動リードが前記封止材の中に埋め込まれる請求項14に記載のパッケージ。
- 前記封止材の集合体が前記下方基準面以下で底面を定め、前記能動端子が集合体の前記底面に露出されている請求項15に記載のパッケージ。
- 前記封止材の集合体が前記底面から上方へ延びるエッジ面を定め、前記能動端子が前記エッジ面に配置される請求項16に記載のパッケージ。
- 前記接続要素の前記上面へ取り付けられた少なくとも1つの上方チップをさらに含む請求項14に記載のパッケージ。
- 前記トレースが40μm厚未満であり、前記能動リードが少なくとも50μm厚である請求項14に記載のパッケージ。
- (a)上面及び底面を有し、誘電層と該誘電層に沿って延びるトレースを含む接続要素と、
(b)前記接続要素から遠い表面を有し、前記遠い表面が前記接続要素の下のレベルで下方基準面を定める、前記接続要素の前記底面へ取り付けられた少なくとも1つの下方チップと、
(c)端子は前記下方基準面以下に配置されるものであって、前記接続要素とは別個の複数の端子と、
(d)リードは前記トレースの少なくとも幾つかへ接続されるものであって、前記端子と前記接続要素との間に延びる複数のリードと
を含む超小型電子パッケージ。 - 底部平面誘電層をさらに含み、前記端子が前記底部平面誘電層へ取り付けられる請求項20に記載のパッケージ。
- 前記接続要素が、前記少なくとも1つの下方チップを越えて少なくとも1つの方向で水平方向の外側へ突き出る請求項20に記載のパッケージ。
- 前記接続要素の前記上面へ取り付けられた少なくとも1つの上方チップをさらに含む請求項22に記載のパッケージ。
- 前記少なくとも1つの上方チップが1つ又は複数の受動コンポーネントを含む集積受動チップであり、前記受動チップが接続要素の水平方向寸法よりも小さい水平方向寸法を有する請求項23に記載のパッケージ。
- 前記少なくとも1つの下方チップが能動RFチップである請求項24に記載のパッケージ。
- 前記下方基準面の下にさらに配置され、前記少なくとも1つの下方チップの下へ延びる熱導体を含む請求項20に記載のパッケージ。
- (a)上面、底面、及び複数のエッジを有するプレートと、
(b)1つ又は複数の一時的要素と、
(c)前記一時的要素によって前記プレートへ接続され、前記プレートから水平方向に間隔を空けられた複数の能動端子と、
(d)前記能動端子から前記プレートの上面の上へ上方に、及び前記プレートの方へ水平方向を内側へ、突き出る複数の能動リードと
を含む単位的金属リードフレーム。 - 各々の一時的要素の前記少なくとも一部分が前記プレートから水平方向に離れて配置され、能動端子がそのような一時的要素へ接続される請求項27に記載のリードフレーム。
- 前記能動端子の少なくとも幾つかが、前記プレートの前記エッジの少なくとも幾つかに沿って延びる行として配置され、前記一時的接続要素が、能動端子の前記行の横に延びるストリップを含み、各々のそのような行が1つの前記ストリップと前記プレートとの間に配置される請求項28に記載のリードフレーム。
- 前記プレートの前記エッジが能動エッジ及びグラウンドエッジを含み、能動端子の前記少なくとも1つの行が、少なくとも1つの前記能動エッジに沿って延び、少なくとも1つのグラウンドバスがさらに含まれて、前記グラウンドバスが、少なくとも1つの前記グラウンドエッジに沿って延びると共に前記グラウンドエッジから水平方向に間隔を空けられ、グラウンド支柱が各々の前記グラウンドバスを前記プレートへ接続する請求項29に記載のリードフレーム。
- 複数のグラウンドリードをさらに含み、前記グラウンドリードが、少なくとも1つの前記グラウンドバスから上方に突き出ており、前記プレートの方へ水平方向を内側へ突き出ている請求項30に記載のリードフレーム。
- (a)複数の端子と、
(b)前記端子から上方へ突き出る垂直伸長能動リードと、
(c)インダクタと、
(d)前記端子と前記インダクタとを物理的に接続する一時的要素と
を含むリードフレーム。 - 前記インダクタから上方に突き出るインダクタリードをさらに含み、前記インダクタリード及び前記能動リードが相互にほぼ共面の上端を有する請求項32に記載のリードフレーム。
- (a)(i)上面及び底面を有する接続要素を組み込まれ、また前記底面へ取り付けられた1つ又は複数の下方チップを組み込まれたサブアセンブリと、(ii)熱導体を含む底部平面要素とをアセンブルするステップであって、前記1つ又は複数の下方チップが前記熱導体の上に存在し、前記接続要素が前記熱導体及び前記1つ又は複数の下方チップの上に配置されるように、前記アセンブリステップが実行される、ステップと、
(b)前記接続要素を、前記熱導体とほぼ共面の能動端子へ電気的に接続するステップと
を含む超小型電子パッケージを作る方法。 - 前記底部平面要素が前記能動端子から上方に突き出る能動リードを含み、それによって前記接続要素が前記アセンブリステップで前記能動リードと並置され、前記電気的接続ステップが前記接続要素の導電性要素を前記能動リードへ電気的に接続することを含む請求項34に記載の方法。
- 前記底部平面要素を提供する前記ステップが、前記能動リード、前記能動端子、及び前記熱導体を含む単位的リードフレームを提供することを含み、前記アセンブリステップの後、前記熱導体から能動端子及び能動リードを切り離すステップをさらに含む請求項35に記載の方法。
- 前記能動端子及び熱導体を露出して残すように前記能動リード、接続要素、及びチップを封止するステップをさらに含み、前記切り離すステップが、前記封止ステップの後、前記リードフレームの一時的要素を除去することを含む請求項36に記載の方法。
- (a)(i)1つ又は複数の下方チップが接続要素から遠い表面を有し下方基準面を定めるものであって、上面、底面、及び前記底面へ取り付けられた1つ又は複数の下方チップを有する接続要素を組み込まれたサブアセンブリと、
(ii)前記下方基準面以下に存在する能動端子を含む別個の底部平面要素と
をアセンブルするステップと、
(b)前記接続要素を前記端子へ電気的に接続するステップと
を含む超小型電子パッケージを作る方法。 - 前記底部平面要素が前記端子から上方に突き出る端子リードを有し、前記端子リードが上端を有し、前記接続要素がトレースを有する導電層を含み、前記トレースが前記底面に露出されるランドへ延び、前記ランドを前記端子リードの前記上端と係合するように前記アセンブリステップが実行される請求項38に記載の方法。
- 前記底部平面要素がインダクタを含み、前記インダクタを前記接続要素に接続するステップをさらに含む請求項38に記載の方法。
- 前記底部平面要素がリードフレームを含む請求項38に記載の方法。
- (a)パッケージ要素の各々が、上方を向いた上面及び下方を向いた底面を有し、前記パッケージ要素の各々が、1つ又は複数の誘電層及び複数の導電性要素を含み、上部パッケージ要素が底部パッケージ要素の上に存在して前記パッケージ要素の間に内部空間を定め、前記底部パッケージ要素の前記導電性要素が、前記底部パッケージ要素の底面に露出された底部端子を含み、前記上部パッケージ要素の前記導電性要素が、前記上部パッケージ要素の前記上面に露出された上部端子を含む底部パッケージ要素及び上部パッケージ要素と、
(b)前記上部パッケージ要素の前記導電性要素が、前記1つ又は複数のチップと前記上部パッケージ要素の上の空間との間で起こる無線周波エネルギーの放射伝搬を実質的に妨害するものであって、前記内部空間の中に配置され、少なくとも1つの前記パッケージ要素の前記端子の少なくとも幾つかへ接続された1つ又は複数のチップと
を含むパッケージされたチップ。 - 前記上部及び底部パッケージ要素の少なくとも幾つかの前記端子が、相互に電気的に接続される請求項42に記載のパッケージされたチップ。
- 前記1つ又は複数のチップが、無線周波アナログ信号を処理するように構成された少なくとも1つのチップを含む請求項42に記載のパッケージされたチップ。
- 前記1つ又は複数のチップが、少なくとも1つの無線周波電力増幅器を含む請求項42に記載のパッケージされたチップ。
- 前記1つ又は複数のチップが第1のチップ及び第2のチップを含み、前記チップの各々がコンタクトを有する前面、裏面、及び前記前面と裏面との間に延びるエッジを有し、前記第1及び第2のチップが対面配列で積層され、前記第2のチップの前記裏面が前記パッケージ要素の1つに対面している請求項42に記載のパッケージされたチップ。
- 前記第2のチップの前記面が前記第1のチップの前記面よりも大きく、前記第2のチップが少なくとも1つの水平方向に前記第1のチップを越えて延びる請求項46に記載のパッケージされたチップ。
- (a)少なくとも1つのエッジを有する少なくとも1つのチップと、
(b)前記パッケージ要素の各々が、上方を向いた上面及び下方を向いた底面を有し、上部パッケージ要素が前記チップ及び底部パッケージ要素の上に存在して、前記パッケージ要素が、それらの間に内部空間を定め、前記チップが前記内部空間の中に配置され、前記底部パッケージ要素の前記導電性要素が、前記底部パッケージ要素の底面に露出された底部端子を含み、前記上部パッケージ要素の前記導電性要素が、前記上部パッケージ要素の前記上面に露出された上部端子を含み、前記チップが、少なくとも1つの前記パッケージ要素の少なくとも幾つかの前記端子へ接続されたものであって、底部パッケージ要素及び上部パッケージ要素と、
(c)前記上部及び底部パッケージ要素の少なくとも幾つかの前記導電性要素が、前記リードを介して相互に接続され、前記パッケージ要素の1つ又は両方から前記内部空間の中へ伸びるリードと
を含むパッケージされたチップ。 - 少なくとも1つの前記パッケージ要素の上の前記導電性要素がトレースを含み、少なくとも幾つかの前記リードが前記トレースと一体的に形成される請求項48に記載のパッケージされたチップ。
- 少なくとも幾つかの前記リードがワイヤボンドを含む請求項48に記載のパッケージされたチップ。
- 前記リードが、前記チップと前記底部パッケージ要素との間に延びる底部リード、及び前記チップと前記上部パッケージ要素との間に延びる上部リードを含む請求項48に記載のパッケージされたチップ。
- 前記リードが、一方の前記パッケージ要素の少なくとも幾つかの導電性要素を他方の前記パッケージ要素の少なくとも幾つかの導電性要素へ直接接続する相互接続リードを含む請求項48に記載のパッケージされたチップ。
- 相互接続柱をさらに含み、前記相互接続柱が、前記上部パッケージ要素と前記底部パッケージ要素との間に延び、また前記パッケージ要素上の少なくとも幾つかの導電性要素を相互に接続する請求項48に記載のパッケージされたチップ。
- ボール相互接続構造体をさらに含み、前記ボール相互接続構造体が前記上部パッケージ要素と前記底部パッケージ要素との間に延び、また前記パッケージ要素上の少なくとも幾つかの導電性要素を相互に接続する請求項48に記載のパッケージされたチップ。
- (a)前記パッケージ要素の各々が、上方を向いた上面及び下方を向いた底面を有し、上部パッケージ要素が複数の導電性要素を含み、上部チップキャリアが底部チップキャリアの上に存在して前記チップキャリアの間に内部空間を定め、前記上部パッケージ要素の前記導電性要素が、前記上部パッケージ要素の前記上面に露出された上部端子を含む、底部パッケージ要素及び上部パッケージ要素と、
(b)前記内部空間の中に配置され、少なくとも1つの前記パッケージ要素の少なくとも幾つかの前記端子へ接続された1つ又は複数のチップと、
(c)前記上部パッケージ要素の前記導電性要素が、前記内部空間の中に配置された前記1つ又は複数のチップと前記上部パッケージ要素の上に配置された前記1つ又は複数のチップとの間で起こる無線周波エネルギーの放射伝搬を実質的に妨害するものであって、前記上部パッケージ要素の上に配置され、前記上部パッケージ要素の少なくとも幾つかの前記端子へ接続された1つ又は複数のチップと
を含むパッケージされたチップ。 - 前記底部パッケージ要素の前記導電性要素が、前記底部パッケージ要素の前記底面に露出された底部端子を含む請求項55に記載のパッケージされたチップ。
- 相互接続柱をさらに含み、前記相互接続柱が前記上部パッケージ要素と前記底部パッケージ要素との間に延びて前記パッケージ要素上の少なくとも幾つかの導電性要素を相互に接続する請求項55に記載のパッケージされたチップ。
- リードをさらに含み、前記リードが前記内部空間の中へ伸び、前記上部及び底部パッケージ要素の少なくとも幾つかの前記導電性特徴が前記リードを介して相互に接続される請求項55に記載のパッケージされたチップ。
- 前記リードが、前記第2のチップと前記底部パッケージ要素との間に延びる底部リード、及び前記第2のチップと前記上部パッケージ要素との間に延びる上部リードを含む請求項58に記載のパッケージされたチップ。
- キャップパネルをさらに含み、前記キャップパネルが前記上部パッケージ要素の上に存在して、前記キャップパネルと前記上部パッケージ要素との間に上部空間を定め、前記キャップパネルが、アンテナの少なくとも一部分を定める導電性要素を含む請求項55に記載のパッケージされたチップ。
- 前記キャップパネルの前記導電性要素が、前記アンテナと前記上部空間との間に配置されたシールドを定める請求項60に記載のパッケージされたチップ。
- 前記上部及び底部パッケージ要素及び前記キャップパネルが単位的シートの一体的部分を含み、前記単位的シートが少なくとも2つの折り畳み部分を有する請求項55に記載のパッケージされたチップ。
- (a)無線周波電力増幅器(RFPA)を含む第1のチップと、
(b)前記第1のチップと垂直積層関係で配置された少なくとも1つの他のチップと、
(c)回路パネルへ取り付けるように構成された底部端子と、前記チップ間の相互接続と、前記第1のチップと前記少なくとも1つの他のチップとの間で起こる無線周波エネルギーの放射伝搬を実質的に妨害するように構成されたシールドとを含む、前記チップを保持するパッケージと
を含む電子アセンブリ。 - 前記第1のチップと前記アセンブリの外部空間との間にシールドをさらに含む請求項63に記載の電子アセンブリ。
- 前記パッケージがアンテナの少なくとも一部分をさらに含む請求項64に記載の電子アセンブリ。
- 前記底部端子が回路パネルへ表面実装されるように構成される請求項63に記載の電子アセンブリ。
- 前記シールドが、前記第1のチップから放射されるRFエネルギーから前記少なくとも1つの他のチップを遮蔽するように構成される請求項63に記載の電子アセンブリ。
- 請求項63に記載の電子アセンブリを含む携帯電子通信装置。
- 請求項68に記載の携帯電子通信装置を含むハンドセット。
- 請求項69に記載のハンドセットを含むセルラ移動通信装置。
- (a)少なくとも10ミリワットRF電力を生成するように構成された無線周波電力増幅器(RFPA)を含む第1のチップと、
(b)弾性表面波チップを含む第2のチップと、
(c)回路パネルへ取り付けるように構成された底部端子と、前記第1のチップと前記第2のチップとの間のシールドとを含み、前記第1及び第2のチップを保持するパッケージと
を含む電子アセンブリ。 - 前記第1のチップと前記アセンブリの外部空間との間にシールドをさらに含む請求項71に記載の電子アセンブリ。
- 前記パッケージがアンテナの少なくとも一部分をさらに含む請求項71に記載の電子アセンブリ。
- 前記パッケージが約0.5cm3未満の容積を占める請求項71に記載の電子アセンブリ。
- 前記シールドが、前記第1のチップから放射されるRFエネルギーから前記少なくとも1つの第2のチップを遮蔽するように構成される請求項71に記載の電子アセンブリ。
- 前記底部端子が、回路パネルへ表面実装されるように構成される請求項71に記載の電子アセンブリ。
- 請求項71に記載の電子アセンブリを含む携帯電子通信装置。
- 請求項77に記載の携帯電子通信装置を含むハンドセット。
- 請求項78に記載のハンドセットを含むセルラ移動通信装置。
- (a)少なくとも1つの下方チップと、
(b)前記少なくとも1つの下方チップの上に延び、前記少なくとも1つの下方チップを越えて水平方向に延びる上部パッケージ要素であって、前記少なくとも1つの下方チップのチップが取り付けられた上部パッケージ要素と、
(c)前記上部パッケージ要素から下方へ延びる複数のリードと
を含み、
前記上部パッケージ要素及び前記リードが、前記少なくとも1つの下方チップと前記上部パッケージ要素の上の空間との間で起こる無線周波エネルギーの放射伝搬を実質的に妨害するパッケージされたチップ。 - 前記リードがエンクロージャを形成し、前記エンクロージャが前記少なくとも1つの下方チップのエッジの周りに延びて、前記リードが前記少なくとも1つの下方チップと前記エンクロージャの外部空間との間で起こる無線周波エネルギーの放射伝搬を実質的に妨害する請求項80に記載のパッケージされたチップ。
- 前記リードが、予備成形はんだ特徴、柱、ワイヤボンド、及び前記チップキャリアと一体的に形成されたリードからなるグループから選択される請求項80に記載のパッケージされたチップ。
- 前記1つ又は複数の下方チップの少なくとも1つが、無線周波(RF)送信機、RF電力増幅器、RFエネルギースイッチ、及びフィルタからなるグループから選択された少なくとも1つの機能要素を含む請求項80に記載のパッケージされたチップ。
- 前記少なくとも1つの下方チップが弾性表面波タイプのフィルタを含む請求項83に記載のパッケージされたチップ。
- 前記パッケージ要素の上に配置された1つ又は複数の上方チップをさらに含み、前記1つ又は複数の上方チップが、RF受信機、低雑音増幅器、RFミクサ、IFミクサ、サンプラ、発振器、及び信号プロセッサからなるグループから選択された少なくとも1つの機能要素を含む請求項84に記載のパッケージされたチップ。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US44967303P | 2003-02-25 | 2003-02-25 | |
US46217003P | 2003-04-11 | 2003-04-11 | |
PCT/US2003/041132 WO2004080134A2 (en) | 2003-02-25 | 2003-12-24 | High frequency chip packages with connecting elements |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2006514438A true JP2006514438A (ja) | 2006-04-27 |
JP2006514438A5 JP2006514438A5 (ja) | 2007-02-15 |
JP4504204B2 JP4504204B2 (ja) | 2010-07-14 |
Family
ID=32965513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004569225A Expired - Fee Related JP4504204B2 (ja) | 2003-02-25 | 2003-12-24 | 接続要素を有する高周波チップパッケージ |
Country Status (3)
Country | Link |
---|---|
JP (1) | JP4504204B2 (ja) |
AU (1) | AU2003299866A1 (ja) |
WO (1) | WO2004080134A2 (ja) |
Cited By (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101090016B1 (ko) | 2008-02-26 | 2011-12-05 | 후지쯔 가부시끼가이샤 | 전자 부품 |
JP2012069763A (ja) * | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
JP2013513942A (ja) * | 2009-12-10 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | 埋め込まれた基板及びリードフレームを備えたモジュールパッケージ |
KR101388857B1 (ko) * | 2012-06-29 | 2014-04-23 | 삼성전기주식회사 | 반도체 패키지 및 반도체 패키지 제조 방법 |
JP2014512688A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ,インコーポレイテッド | フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ |
JP2016115870A (ja) * | 2014-12-17 | 2016-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
JP2016166859A (ja) * | 2014-12-23 | 2016-09-15 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Rfic及びアンテナシステムを有するrfシステム |
JP2016219785A (ja) * | 2015-05-25 | 2016-12-22 | パナソニックIpマネジメント株式会社 | 電子部品パッケージ |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
JP2018107394A (ja) * | 2016-12-28 | 2018-07-05 | 新光電気工業株式会社 | 配線基板及び電子部品装置とそれらの製造方法 |
US10408919B2 (en) | 2014-12-23 | 2019-09-10 | Infineon Technologies Ag | RF system with an RFIC and antenna system |
WO2024034278A1 (ja) * | 2022-08-10 | 2024-02-15 | 株式会社村田製作所 | 回路モジュール |
WO2024084556A1 (ja) * | 2022-10-18 | 2024-04-25 | 三菱電機株式会社 | 高周波半導体パッケージ |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8021976B2 (en) | 2002-10-15 | 2011-09-20 | Megica Corporation | Method of wire bonding over active area of a semiconductor circuit |
US7498196B2 (en) | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
KR100770684B1 (ko) * | 2006-05-18 | 2007-10-29 | 삼성전기주식회사 | 카메라 모듈 패키지 |
CN102217064A (zh) | 2008-11-19 | 2011-10-12 | Nxp股份有限公司 | 毫米波射频天线模块 |
US10725150B2 (en) | 2014-12-23 | 2020-07-28 | Infineon Technologies Ag | System and method for radar |
WO2018148444A1 (en) * | 2017-02-10 | 2018-08-16 | Behrooz Mehr | Grounding techniques for backside-biased semiconductor dice and related devices, systems and methods |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484650A (en) * | 1987-09-26 | 1989-03-29 | Nippon Telegraph & Telephone | Pin grid array semiconductor device |
JPH05275599A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 電子部品および電子部品の製造方法 |
JPH0888313A (ja) * | 1994-09-14 | 1996-04-02 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JPH1065087A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | モジュールi/oリード構造 |
JPH11312775A (ja) * | 1998-04-28 | 1999-11-09 | Ars Seimitsu Kk | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
JP2000101018A (ja) * | 1998-09-25 | 2000-04-07 | Shindengen Electric Mfg Co Ltd | 電気装置 |
JP2000340732A (ja) * | 1999-05-27 | 2000-12-08 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体装置 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2721093B2 (ja) * | 1992-07-21 | 1998-03-04 | 三菱電機株式会社 | 半導体装置 |
US5473190A (en) * | 1993-12-14 | 1995-12-05 | Intel Corporation | Tab tape |
US5895972A (en) * | 1996-12-31 | 1999-04-20 | Intel Corporation | Method and apparatus for cooling the backside of a semiconductor device using an infrared transparent heat slug |
JP3565319B2 (ja) * | 1999-04-14 | 2004-09-15 | シャープ株式会社 | 半導体装置及びその製造方法 |
-
2003
- 2003-12-24 JP JP2004569225A patent/JP4504204B2/ja not_active Expired - Fee Related
- 2003-12-24 AU AU2003299866A patent/AU2003299866A1/en not_active Abandoned
- 2003-12-24 WO PCT/US2003/041132 patent/WO2004080134A2/en active Application Filing
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6484650A (en) * | 1987-09-26 | 1989-03-29 | Nippon Telegraph & Telephone | Pin grid array semiconductor device |
JPH05275599A (ja) * | 1992-03-25 | 1993-10-22 | Matsushita Electric Ind Co Ltd | 電子部品および電子部品の製造方法 |
JPH0888313A (ja) * | 1994-09-14 | 1996-04-02 | Oki Electric Ind Co Ltd | 樹脂封止型半導体装置 |
JPH1065087A (ja) * | 1996-08-21 | 1998-03-06 | Oki Electric Ind Co Ltd | モジュールi/oリード構造 |
JPH11312775A (ja) * | 1998-04-28 | 1999-11-09 | Ars Seimitsu Kk | 半導体パッケージの製造方法、及びこれにより製造される半導体パッケージ |
JP2000101018A (ja) * | 1998-09-25 | 2000-04-07 | Shindengen Electric Mfg Co Ltd | 電気装置 |
JP2000340732A (ja) * | 1999-05-27 | 2000-12-08 | Sony Corp | 半導体装置用リードフレーム及びこれを用いた半導体装置 |
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR101090016B1 (ko) | 2008-02-26 | 2011-12-05 | 후지쯔 가부시끼가이샤 | 전자 부품 |
JP2013513942A (ja) * | 2009-12-10 | 2013-04-22 | ナショナル セミコンダクター コーポレーション | 埋め込まれた基板及びリードフレームを備えたモジュールパッケージ |
JP2012069763A (ja) * | 2010-09-24 | 2012-04-05 | On Semiconductor Trading Ltd | 回路装置およびその製造方法 |
US9640515B2 (en) | 2011-04-21 | 2017-05-02 | Tessera, Inc. | Multiple die stacking for two or more die |
JP2014512688A (ja) * | 2011-04-21 | 2014-05-22 | テッセラ,インコーポレイテッド | フリップチップ、フェイスアップおよびフェイスダウンセンターボンドメモリワイヤボンドアセンブリ |
US9437579B2 (en) | 2011-04-21 | 2016-09-06 | Tessera, Inc. | Multiple die face-down stacking for two or more die |
US9735093B2 (en) | 2011-04-21 | 2017-08-15 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
US9806017B2 (en) | 2011-04-21 | 2017-10-31 | Tessera, Inc. | Flip-chip, face-up and face-down centerbond memory wirebond assemblies |
US10622289B2 (en) | 2011-04-21 | 2020-04-14 | Tessera, Inc. | Stacked chip-on-board module with edge connector |
KR101388857B1 (ko) * | 2012-06-29 | 2014-04-23 | 삼성전기주식회사 | 반도체 패키지 및 반도체 패키지 제조 방법 |
JP2016115870A (ja) * | 2014-12-17 | 2016-06-23 | 新光電気工業株式会社 | 半導体装置及びその製造方法 |
JP2016166859A (ja) * | 2014-12-23 | 2016-09-15 | インフィネオン テクノロジーズ アーゲーInfineon Technologies Ag | Rfic及びアンテナシステムを有するrfシステム |
US10408919B2 (en) | 2014-12-23 | 2019-09-10 | Infineon Technologies Ag | RF system with an RFIC and antenna system |
JP2016219785A (ja) * | 2015-05-25 | 2016-12-22 | パナソニックIpマネジメント株式会社 | 電子部品パッケージ |
JP2018107394A (ja) * | 2016-12-28 | 2018-07-05 | 新光電気工業株式会社 | 配線基板及び電子部品装置とそれらの製造方法 |
WO2024034278A1 (ja) * | 2022-08-10 | 2024-02-15 | 株式会社村田製作所 | 回路モジュール |
WO2024084556A1 (ja) * | 2022-10-18 | 2024-04-25 | 三菱電機株式会社 | 高周波半導体パッケージ |
Also Published As
Publication number | Publication date |
---|---|
JP4504204B2 (ja) | 2010-07-14 |
WO2004080134A3 (en) | 2005-01-27 |
WO2004080134A2 (en) | 2004-09-16 |
AU2003299866A8 (en) | 2004-09-28 |
AU2003299866A1 (en) | 2004-09-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7176506B2 (en) | High frequency chip packages with connecting elements | |
JP4504204B2 (ja) | 接続要素を有する高周波チップパッケージ | |
US20070096160A1 (en) | High frequency chip packages with connecting elements | |
US6707168B1 (en) | Shielded semiconductor package with single-sided substrate and method for making the same | |
US7723836B2 (en) | Chip stack structure having shielding capability and system-in-package module using the same | |
KR100579621B1 (ko) | 레드리스 멀티-다이 캐리어의 구조 및 제조방법 | |
TW202331987A (zh) | 射頻裝置封裝 | |
KR100612425B1 (ko) | 안테나가 내장된 무연 칩 캐리어의 구조 및 제조방법 | |
US5895967A (en) | Ball grid array package having a deformable metal layer and method | |
US6545367B2 (en) | Semiconductor package substrate, semiconductor package | |
US20050230797A1 (en) | Chip packaging structure | |
US20070053167A1 (en) | Electronic circuit module and manufacturing method thereof | |
CN113838845B (zh) | 一种基于三维堆叠气密封装的tr组件及组装方法 | |
JP2007502015A (ja) | マルチチップ回路モジュールおよびその製造法 | |
US10068817B2 (en) | Semiconductor package | |
US6960824B1 (en) | Structure and method for fabrication of a leadless chip carrier | |
US20070108584A1 (en) | Transmitter module with improved heat dissipation | |
US20020063331A1 (en) | Film carrier semiconductor device | |
JP3914059B2 (ja) | 高周波回路モジュール | |
KR100693168B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
JP2005268701A (ja) | 半導体装置、半導体装置の製造方法、これを用いた積層モジュールおよびその製造方法 | |
JP3850712B2 (ja) | 積層型半導体装置 | |
JP2004119882A (ja) | 半導体装置 | |
US20040021213A1 (en) | Thermally-enhanced integrated circuit package | |
JP3162220U (ja) | 高周波半導体デバイス |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061221 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090703 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090724 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091021 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091028 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100330 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100422 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130430 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140430 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |