JPH0888313A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0888313A JPH0888313A JP24693794A JP24693794A JPH0888313A JP H0888313 A JPH0888313 A JP H0888313A JP 24693794 A JP24693794 A JP 24693794A JP 24693794 A JP24693794 A JP 24693794A JP H0888313 A JPH0888313 A JP H0888313A
- Authority
- JP
- Japan
- Prior art keywords
- resin
- lead
- semiconductor device
- inductor
- shape
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 インダクタを内蔵した樹脂封止型半導体装置
にあって、そのインダクタンス量を大きくしてもチップ
面積が増大しないようにする。 【構成】 アイランド１上に搭載される半導体チップ
２、この半導体チップ２にボンディングワイヤ１５を介
して接続されるリード１３のほか、高周波信号の侵入ま
たは外部への漏洩を阻止するためのインダクタを介在さ
せることが望まれるリードを備えた樹脂封止型半導体装
置にあって、インダクタを要するリードを機能リード１
４とし、この機能リード１４の形状をリード１３に対
し、その幅を狭くし、この部分に高周波領域において十
分なインダクタンス値を示すインダクタ機能を持たせ
る。
にあって、そのインダクタンス量を大きくしてもチップ
面積が増大しないようにする。 【構成】 アイランド１上に搭載される半導体チップ
２、この半導体チップ２にボンディングワイヤ１５を介
して接続されるリード１３のほか、高周波信号の侵入ま
たは外部への漏洩を阻止するためのインダクタを介在さ
せることが望まれるリードを備えた樹脂封止型半導体装
置にあって、インダクタを要するリードを機能リード１
４とし、この機能リード１４の形状をリード１３に対
し、その幅を狭くし、この部分に高周波領域において十
分なインダクタンス値を示すインダクタ機能を持たせ
る。
Description
【０００１】
【産業上の利用分野】本発明は、樹脂封止型の半導体装
置、特に、電源ライン等への高周波信号の回り込みを防
止し、或いは信号系等から高周波信号が漏れ出ないよう
にするためのインダクタを内蔵した樹脂封止型半導体装
置に関するものである。
置、特に、電源ライン等への高周波信号の回り込みを防
止し、或いは信号系等から高周波信号が漏れ出ないよう
にするためのインダクタを内蔵した樹脂封止型半導体装
置に関するものである。
【０００２】
【従来の技術】従来、電源ラインに入り込む高周波信号
を阻止するための部品、或いは入出力ラインにおける整
合回路の一部を成す部品としてのインダクタを挿入した
樹脂封止型半導体装置の構成には、大別して図６及び図
７に示すものがある。
を阻止するための部品、或いは入出力ラインにおける整
合回路の一部を成す部品としてのインダクタを挿入した
樹脂封止型半導体装置の構成には、大別して図６及び図
７に示すものがある。
【０００３】図６に示す樹脂封止型半導体装置は、アイ
ランド（ｉｓｌａｎｄ）１、このアイランド１上に形成
された半導体チップ２、この半導体チップ２の所定位置
に設けられた複数の電極パッド３、半導体チップ２の両
側に対向配置された複数のリード４（このリード４とア
イランド１の最初の状態はリードフレームである）、こ
のリードと対向位置の電極パッド３とを夫々接続するボ
ンディングワイヤ５、特定のリードと半導体チップ２上
の特定部位との間に形成されるインダクタ６、及びリー
ド４のインナーリード部及び前記各部材を内蔵するよう
にモールドにより設けられるモールド樹脂７の各々を備
えて構成されている。インダクタ６は配線メタルを蒸着
またはメッキすることにより形成される。
ランド（ｉｓｌａｎｄ）１、このアイランド１上に形成
された半導体チップ２、この半導体チップ２の所定位置
に設けられた複数の電極パッド３、半導体チップ２の両
側に対向配置された複数のリード４（このリード４とア
イランド１の最初の状態はリードフレームである）、こ
のリードと対向位置の電極パッド３とを夫々接続するボ
ンディングワイヤ５、特定のリードと半導体チップ２上
の特定部位との間に形成されるインダクタ６、及びリー
ド４のインナーリード部及び前記各部材を内蔵するよう
にモールドにより設けられるモールド樹脂７の各々を備
えて構成されている。インダクタ６は配線メタルを蒸着
またはメッキすることにより形成される。
【０００４】また、図７に示す樹脂封止型半導体装置
は、アイランド１のサイズを大きくし、特定のリード４
と特定の電極パッド３との間にチップインダクタ８を接
続すると共に、このチップインダクタ８をアイランド１
上に設ける（半導体チップ２外にダイスボンディング
し、リード４及び電極パッド３の夫々との接続はボンデ
ィングワイヤ９ａ，９ｂにより行う）構成になってい
る。
は、アイランド１のサイズを大きくし、特定のリード４
と特定の電極パッド３との間にチップインダクタ８を接
続すると共に、このチップインダクタ８をアイランド１
上に設ける（半導体チップ２外にダイスボンディング
し、リード４及び電極パッド３の夫々との接続はボンデ
ィングワイヤ９ａ，９ｂにより行う）構成になってい
る。
【０００５】
【発明が解決しようとする課題】しかし、図６に示した
半導体装置にあっては、いずれも半導体チップ内にイン
ダクタを設けているため、或る程度大きなインダクタン
ス量を得ようとすると、インダクタパターンを形成する
のに必要な領域が大きくなる。この結果、チップサイズ
が増大し、半導体装置のコストアップを招くという問題
がある。
半導体装置にあっては、いずれも半導体チップ内にイン
ダクタを設けているため、或る程度大きなインダクタン
ス量を得ようとすると、インダクタパターンを形成する
のに必要な領域が大きくなる。この結果、チップサイズ
が増大し、半導体装置のコストアップを招くという問題
がある。
【０００６】また、半導体チップ内においてインダクタ
の近くにＦＥＴ（電界効果トランジスタ）、別のインダ
クタ等の他の素子を配置した構成による樹脂封止型半導
体装置の場合、磁力の影響によって特性が変化し、シミ
ュレーション結果に符合しなくなるという問題もある。
これを防止すべく、十分な距離をとって配設し、或いは
シールドパターンを設けるなどの処置をとると、チップ
サイズが増大し、コストアップを招くことになる。
の近くにＦＥＴ（電界効果トランジスタ）、別のインダ
クタ等の他の素子を配置した構成による樹脂封止型半導
体装置の場合、磁力の影響によって特性が変化し、シミ
ュレーション結果に符合しなくなるという問題もある。
これを防止すべく、十分な距離をとって配設し、或いは
シールドパターンを設けるなどの処置をとると、チップ
サイズが増大し、コストアップを招くことになる。
【０００７】更に、半導体チップ内にインダクタを形成
する場合、そのメタル配線の厚さを十分に厚くできない
ため、そのシート抵抗が高くなり、結果としてインダク
タに直列抵抗が接続される形になり、ロスを生じさせる
ことになる。
する場合、そのメタル配線の厚さを十分に厚くできない
ため、そのシート抵抗が高くなり、結果としてインダク
タに直列抵抗が接続される形になり、ロスを生じさせる
ことになる。
【０００８】また、図７に示した半導体装置にあって
は、チップ面積の増大を防止する手段として、半導体チ
ップ外にチップインダクタを設けているが、ダイスボン
ディング工程やワイヤボンディング工程を必要とするた
め、組み立て工数が増えると共に作業性が悪い。このた
め、組立歩留りの低下及び組立時間の増大を招き、半導
体装置のコストアップは避けられない。
は、チップ面積の増大を防止する手段として、半導体チ
ップ外にチップインダクタを設けているが、ダイスボン
ディング工程やワイヤボンディング工程を必要とするた
め、組み立て工数が増えると共に作業性が悪い。このた
め、組立歩留りの低下及び組立時間の増大を招き、半導
体装置のコストアップは避けられない。
【０００９】そこで本発明は、インダクタンス量を大き
くしてもチップ面積の増大を招くことのない樹脂封止型
半導体装置を提供することを目的としている。
くしてもチップ面積の増大を招くことのない樹脂封止型
半導体装置を提供することを目的としている。
【００１０】
【課題を解決するための手段】上記の目的を達成するた
めに、この発明は、高周波信号の侵入または外部への漏
洩を阻止するためのインダクタを介在させることが望ま
れるリードを備えた樹脂封止型半導体装置において、前
記リードの少なくとも一部が、インダクタを要しない他
のリードに対して異なる形状にしている。
めに、この発明は、高周波信号の侵入または外部への漏
洩を阻止するためのインダクタを介在させることが望ま
れるリードを備えた樹脂封止型半導体装置において、前
記リードの少なくとも一部が、インダクタを要しない他
のリードに対して異なる形状にしている。
【００１１】この場合、前記リードの形状は、その幅が
狭くなるように加工することができる。
狭くなるように加工することができる。
【００１２】また、上記目的は、前記リードの半導体チ
ップ寄りの端部が蛇行した形状にしても達成される。
ップ寄りの端部が蛇行した形状にしても達成される。
【００１３】そして、この蛇行は、他のリードと同一な
平面上に形成することも、リード長さ方向に対し直交す
る方向に形成された立体形状にすることもできる。そし
て、前記平面上に形成した蛇行は、Ｓ字形、Ｍ字形また
はＶ字形にすることができるし、前記立体形状は、リー
ドを曲げ加工して作成することができる。
平面上に形成することも、リード長さ方向に対し直交す
る方向に形成された立体形状にすることもできる。そし
て、前記平面上に形成した蛇行は、Ｓ字形、Ｍ字形また
はＶ字形にすることができるし、前記立体形状は、リー
ドを曲げ加工して作成することができる。
【００１４】更に、上記目的は、前記リードの半導体チ
ップ寄りの端部を少なくとも略１周させた円環形状にす
ることができる。
ップ寄りの端部を少なくとも略１周させた円環形状にす
ることができる。
【００１５】この場合、円環形状は、アイランドを取り
囲むように設けることも、渦巻き形に形成することもで
きる。
囲むように設けることも、渦巻き形に形成することもで
きる。
【００１６】
【作用】上記した手段によれば、インダクタを介在させ
ることが望まれるリードの形状が、他のインダクタを必
要としないリードとは異なる形状にし、この部分によっ
てインダクタンス量を多くしている。これにより、他の
リードに比べてインダクタンス量を多くすることがで
き、しかも、チップサイズの増大や、コストアップを招
くことがない。また、組立歩留りの低下を防止し、組立
時間を短縮することも可能になる。
ることが望まれるリードの形状が、他のインダクタを必
要としないリードとは異なる形状にし、この部分によっ
てインダクタンス量を多くしている。これにより、他の
リードに比べてインダクタンス量を多くすることがで
き、しかも、チップサイズの増大や、コストアップを招
くことがない。また、組立歩留りの低下を防止し、組立
時間を短縮することも可能になる。
【００１７】インダクタを介在させることが望まれるリ
ードの形状にあって、インダクタンス量を増大させるた
めの最も簡単な構造は、その幅を狭くすることであり、
これによって高周波領域において十分なインダクタンス
量を得ることができる。
ードの形状にあって、インダクタンス量を増大させるた
めの最も簡単な構造は、その幅を狭くすることであり、
これによって高周波領域において十分なインダクタンス
量を得ることができる。
【００１８】また、リードの半導体チップ寄りの端部を
蛇行させた形状にすることにより、この部分はコイルと
同等の機能を示し、幅を狭くしたのみの構成に比べ、よ
りインダクタンス量を増大させることができる。
蛇行させた形状にすることにより、この部分はコイルと
同等の機能を示し、幅を狭くしたのみの構成に比べ、よ
りインダクタンス量を増大させることができる。
【００１９】蛇行形状は、同一平面上に形成することで
製作上の問題が解決され、組立歩留りの低下を防止し、
組立時間の短縮を図ることができる。この場合、その形
状をＳ字形、Ｍ字形、Ｖ字形等にすることでマイクロス
トリップラインの様なインダクタを形成することがで
き、高周波領域において十分なインダクタンス量を得る
ことができる。
製作上の問題が解決され、組立歩留りの低下を防止し、
組立時間の短縮を図ることができる。この場合、その形
状をＳ字形、Ｍ字形、Ｖ字形等にすることでマイクロス
トリップラインの様なインダクタを形成することがで
き、高周波領域において十分なインダクタンス量を得る
ことができる。
【００２０】更に、蛇行形状を平面上ではなく、直交す
る方向に立体的に形成した凹凸形状にすることにより、
インダクタ部が占める平面専有面積を小さくしながら高
周波領域において十分なインダクタンス量を得ることが
できる。
る方向に立体的に形成した凹凸形状にすることにより、
インダクタ部が占める平面専有面積を小さくしながら高
周波領域において十分なインダクタンス量を得ることが
できる。
【００２１】この凹凸形状は、別部品により形成するこ
ともできるが、プレスによってリードを曲げ加工するこ
とにより作成することができ、これにより、後加工を要
することなくインダクタ部を形成することができる。
ともできるが、プレスによってリードを曲げ加工するこ
とにより作成することができ、これにより、後加工を要
することなくインダクタ部を形成することができる。
【００２２】また、前記インダクタ部は、いずれもリー
ド長さ方向に展開する形で形成していたが、リードの半
導体チップ寄りの端部を円環形に少なくともほぼ１周さ
せた形にすることもでき、このような構成により極めて
大きなインダクタンス量を得ることができる。この場
合、円環形状は、アイランドを取り囲むように設けるこ
とも、渦巻き形に形成することもできる。これにより、
いずれの実施例よりもインダクタンス量を大きくするこ
とができる。
ド長さ方向に展開する形で形成していたが、リードの半
導体チップ寄りの端部を円環形に少なくともほぼ１周さ
せた形にすることもでき、このような構成により極めて
大きなインダクタンス量を得ることができる。この場
合、円環形状は、アイランドを取り囲むように設けるこ
とも、渦巻き形に形成することもできる。これにより、
いずれの実施例よりもインダクタンス量を大きくするこ
とができる。
【００２３】
【実施例】以下、本発明の実施例を図面に基づいて説明
する。本発明においては、インダクタは、その形成部分
が長く、更には半径部分を有することによって形成され
ることに着目し、他のインダクタを要しないリードに対
してインダクタを要するリードのパターン形状を変え、
このリードにインダクタが形成されるようにしている。
具体的には、以下に示すように種々の構成がある。
する。本発明においては、インダクタは、その形成部分
が長く、更には半径部分を有することによって形成され
ることに着目し、他のインダクタを要しないリードに対
してインダクタを要するリードのパターン形状を変え、
このリードにインダクタが形成されるようにしている。
具体的には、以下に示すように種々の構成がある。
【００２４】〔実施例１〕図１は、本発明による樹脂封
止型半導体装置の第１の実施例を示す平面図である。
止型半導体装置の第１の実施例を示す平面図である。
【００２５】図１に示す樹脂封止型半導体装置は、アイ
ランド１０、このアイランド１０上に形成されると共に
表面の所定位置に複数の電極パッド１２が設けられた半
導体チップ１１、この半導体チップ１１の両側の同一平
面上に展開する複数のリード１３、このリード１３に対
し形状が異なるように加工されたリード（以下、この種
のリードを「機能リード」という）１４、この機能リー
ド１４及びリード１３の各々と対向位置にある電極パッ
ド１２とを夫々接続するボンディングワイヤ１５、及び
各リードのインナーリード部及び前記各部材を内蔵する
ようにモールドにより設けられるモールド樹脂１６の各
々を備えて構成されている。
ランド１０、このアイランド１０上に形成されると共に
表面の所定位置に複数の電極パッド１２が設けられた半
導体チップ１１、この半導体チップ１１の両側の同一平
面上に展開する複数のリード１３、このリード１３に対
し形状が異なるように加工されたリード（以下、この種
のリードを「機能リード」という）１４、この機能リー
ド１４及びリード１３の各々と対向位置にある電極パッ
ド１２とを夫々接続するボンディングワイヤ１５、及び
各リードのインナーリード部及び前記各部材を内蔵する
ようにモールドにより設けられるモールド樹脂１６の各
々を備えて構成されている。
【００２６】ここで、機能リード１４は、ボンディング
ワイヤ側の端部でモールド樹脂１６に隠れる部分の幅を
細くし、これによってリード部分に大きなインダクタン
スが形成されるようにしている。細身にした部分の長さ
は、それほど大きいものではないが、樹脂封止型半導体
装置が高周波帯に用いられるアナログＩＣであれば、必
要最小限のインダクタンス量は確保することができる。
この場合、別部品は必要とせず、リードを細くするのみ
でよく、難しい加工工程が不必要であるので、コストア
ップが生ぜず、且つチップ面積を増大させることもな
い。また、構造が簡単であることから、製造歩留りを向
上させることができる。
ワイヤ側の端部でモールド樹脂１６に隠れる部分の幅を
細くし、これによってリード部分に大きなインダクタン
スが形成されるようにしている。細身にした部分の長さ
は、それほど大きいものではないが、樹脂封止型半導体
装置が高周波帯に用いられるアナログＩＣであれば、必
要最小限のインダクタンス量は確保することができる。
この場合、別部品は必要とせず、リードを細くするのみ
でよく、難しい加工工程が不必要であるので、コストア
ップが生ぜず、且つチップ面積を増大させることもな
い。また、構造が簡単であることから、製造歩留りを向
上させることができる。
【００２７】〔実施例２〕図２は本発明による樹脂封止
型半導体装置の第２実施例を示す平面図である。なお、
図２においては、図１に示した同一部材または同一機能
を有するものには同一引用数字を用いたので、本実施例
においては重複する説明を省略する。
型半導体装置の第２実施例を示す平面図である。なお、
図２においては、図１に示した同一部材または同一機能
を有するものには同一引用数字を用いたので、本実施例
においては重複する説明を省略する。
【００２８】本実施例は、部分的に細幅にした機能リー
ド１４に代え、同一幅で蛇行させた形状にして同一平面
上に展開し、この蛇行部分に大きなインダクタンスが形
成されるようにした機能リード１７を用いたところに特
徴がある。その蛇行形状としては、Ｓ字状、Ｍ字状など
とし、これを必要とするインダクタンス量に応じた長さ
にパターニングする。
ド１４に代え、同一幅で蛇行させた形状にして同一平面
上に展開し、この蛇行部分に大きなインダクタンスが形
成されるようにした機能リード１７を用いたところに特
徴がある。その蛇行形状としては、Ｓ字状、Ｍ字状など
とし、これを必要とするインダクタンス量に応じた長さ
にパターニングする。
【００２９】本実施例によれば、図１の実施例に比べて
インダクタンス量を大きくすることができる。しかも、
パッケージサイズに与える影響も少ない。
インダクタンス量を大きくすることができる。しかも、
パッケージサイズに与える影響も少ない。
【００３０】〔実施例３〕図３は本発明による樹脂封止
型半導体装置の第３実施例を示す斜視図である。なお、
図３においても、前記各実施例に示した部材と同一また
は同一機能を有するものについては同一引用数字を用い
たので、本実施例においては重複する説明を省略する。
型半導体装置の第３実施例を示す斜視図である。なお、
図３においても、前記各実施例に示した部材と同一また
は同一機能を有するものについては同一引用数字を用い
たので、本実施例においては重複する説明を省略する。
【００３１】前記各実施例がリードを同一平面上に形成
していたのに対し、本実施例は立体構造の機能リード１
８を用いたところに特徴がある。図３に示すように、機
能リード１８は“コ”の字形部分を１または複数個備え
た立設部１８ａをリード平坦部に逆Ｕ字形に接続した構
成の立体蛇行（この部分はモールド樹脂内に隠れる）と
し、この立体蛇行部分によって必要とするインダクタン
ス量を得ている。立設部１８ａを含む機能リード１８
は、リードフレームをプレス加工し、或いは別部品とし
て加工した立設部１８ａを用いてもよい。また、基板に
パターニングしたものをリード部に半田接続する構成で
あってもよい。更に、立設部１８ａの形状は矩形形に限
らず、Ｕ字形、Ｓ字形、Ｍ字形、三角形等を連続にした
形状等、インダクタ部分の長さが確保できる形であれば
何でもよい。
していたのに対し、本実施例は立体構造の機能リード１
８を用いたところに特徴がある。図３に示すように、機
能リード１８は“コ”の字形部分を１または複数個備え
た立設部１８ａをリード平坦部に逆Ｕ字形に接続した構
成の立体蛇行（この部分はモールド樹脂内に隠れる）と
し、この立体蛇行部分によって必要とするインダクタン
ス量を得ている。立設部１８ａを含む機能リード１８
は、リードフレームをプレス加工し、或いは別部品とし
て加工した立設部１８ａを用いてもよい。また、基板に
パターニングしたものをリード部に半田接続する構成で
あってもよい。更に、立設部１８ａの形状は矩形形に限
らず、Ｕ字形、Ｓ字形、Ｍ字形、三角形等を連続にした
形状等、インダクタ部分の長さが確保できる形であれば
何でもよい。
【００３２】本実施例によれば、前記各実施例に比べ、
インダクタンス量を更に大きくすることができ、且つ、
平面専有面積を小さくすることもできる。
インダクタンス量を更に大きくすることができ、且つ、
平面専有面積を小さくすることもできる。
【００３３】〔実施例４〕図４は本発明による樹脂封止
型半導体装置の第４実施例を示す平面図である。なお、
図４においても、前記各実施例に示した部材と同一また
は同一機能を有するものについては同一引用数字を用い
ている。したがって、本実施例では重複する説明を省略
する。
型半導体装置の第４実施例を示す平面図である。なお、
図４においても、前記各実施例に示した部材と同一また
は同一機能を有するものについては同一引用数字を用い
ている。したがって、本実施例では重複する説明を省略
する。
【００３４】前記各実施例における機能リードが接続対
象の電極パッドの対向位置を終端としていたのに対し、
本実施例における機能リード１９はアイランド１０を略
１周するように加工してリード長が長くなるようにし、
必要なインダクタンス量を確保している。
象の電極パッドの対向位置を終端としていたのに対し、
本実施例における機能リード１９はアイランド１０を略
１周するように加工してリード長が長くなるようにし、
必要なインダクタンス量を確保している。
【００３５】このように、機能リード１９をアイランド
１０の周囲に配設したことにより、必要なインダクタン
ス量が得られるほか、アイランド１０及び半導体チップ
１１をパッケージの中心に配置することができ、これに
よって耐湿性を向上させることができる。
１０の周囲に配設したことにより、必要なインダクタン
ス量が得られるほか、アイランド１０及び半導体チップ
１１をパッケージの中心に配置することができ、これに
よって耐湿性を向上させることができる。
【００３６】〔実施例５〕図５は本発明による樹脂封止
型半導体装置の第５実施例を示す平面図である。なお、
図５においても、前記各実施例に示した部材と同一また
は同一機能を有するものには同一引用数字を用いてお
り、ここでは重複する説明を省略する。
型半導体装置の第５実施例を示す平面図である。なお、
図５においても、前記各実施例に示した部材と同一また
は同一機能を有するものには同一引用数字を用いてお
り、ここでは重複する説明を省略する。
【００３７】図２の実施例における機能リード１７が蛇
行形状を用いて必要なインダクタンス量を確保していた
のに対し、本実施例は、スパイラル形の機能リード２０
を用いたところに特徴がある。このスパイラル形状部分
は、モールド樹脂によって隠される。なお、図５の実施
例においては、渦巻き部分の形状を角形にしたが、蚊取
り線香のように円形にしてもよい。
行形状を用いて必要なインダクタンス量を確保していた
のに対し、本実施例は、スパイラル形の機能リード２０
を用いたところに特徴がある。このスパイラル形状部分
は、モールド樹脂によって隠される。なお、図５の実施
例においては、渦巻き部分の形状を角形にしたが、蚊取
り線香のように円形にしてもよい。
【００３８】機能リード２０は、幅を狭くして渦の巻き
数を多くするほどインダクタンス量を多くすることがで
きる。この実施例は、ややパッケージサイズは大きくな
るが、前記各実施例に比べ、非常に大きなインダクタン
ス量を得ることができる。
数を多くするほどインダクタンス量を多くすることがで
きる。この実施例は、ややパッケージサイズは大きくな
るが、前記各実施例に比べ、非常に大きなインダクタン
ス量を得ることができる。
【００３９】なお、以上の実施例の内、２以上の実施例
を組み合わせることもできる。例えば、図１の実施例と
図２または図３の実施例、図１の実施例と図４または図
５の実施例、図２の実施例と図４の実施例、図３の実施
例と図１または図２の実施例などが考えられる。
を組み合わせることもできる。例えば、図１の実施例と
図２または図３の実施例、図１の実施例と図４または図
５の実施例、図２の実施例と図４の実施例、図３の実施
例と図１または図２の実施例などが考えられる。
【００４０】また、上記実施例においては、機能リード
のインダクタ部分をパッケージ（モールド樹脂）内にの
み設けるものとしたが、パッケージの外に延長する形
（露出する形）で設けることもできる。これにより、イ
ンダクタンス量を増やすことができる。
のインダクタ部分をパッケージ（モールド樹脂）内にの
み設けるものとしたが、パッケージの外に延長する形
（露出する形）で設けることもできる。これにより、イ
ンダクタンス量を増やすことができる。
【００４１】
【発明の効果】以上説明した通り、この発明は、高周波
信号の侵入または外部への漏洩を阻止するためのインダ
クタを介在させることが望まれるリードを備えた樹脂封
止型半導体装置において、前記リードの少なくとも一部
が、インダクタを要しない他のリードに対して異なる形
状にしたので、チップサイズの増大や、コストアップを
招くことなく、リードにインダクタンスを持たせること
ができる。また、組立歩留りの低下を防止し、組立時間
の短縮を図ることができる。
信号の侵入または外部への漏洩を阻止するためのインダ
クタを介在させることが望まれるリードを備えた樹脂封
止型半導体装置において、前記リードの少なくとも一部
が、インダクタを要しない他のリードに対して異なる形
状にしたので、チップサイズの増大や、コストアップを
招くことなく、リードにインダクタンスを持たせること
ができる。また、組立歩留りの低下を防止し、組立時間
の短縮を図ることができる。
【００４２】また、高周波信号の侵入または外部への漏
洩を阻止するためのインダクタを介在させることが望ま
れるリードを備えた樹脂封止型半導体装置において、前
記リードの半導体チップ寄りの端部が蛇行した形状にし
たので、この部分にコイルと同等の機能を持たせること
ができ、よりインダクタンス量を増大させることができ
る。更に、組立歩留りの低下を防止し、組立時間の短縮
を図ることも可能になる。
洩を阻止するためのインダクタを介在させることが望ま
れるリードを備えた樹脂封止型半導体装置において、前
記リードの半導体チップ寄りの端部が蛇行した形状にし
たので、この部分にコイルと同等の機能を持たせること
ができ、よりインダクタンス量を増大させることができ
る。更に、組立歩留りの低下を防止し、組立時間の短縮
を図ることも可能になる。
【００４３】さらに、高周波信号の侵入または外部への
漏洩を阻止するためのインダクタを介在させることが望
まれるリードを備えた樹脂封止型半導体装置において、
前記リードの半導体チップ寄りの端部を少なくとも略１
周させた円環形状にするようにしたので、コストアップ
を招くことなく、極めて大きなインダクタンス量を得る
ことができる。かつ、組立歩留りの低下を防止し、組立
時間の短縮を図ることも可能になる。
漏洩を阻止するためのインダクタを介在させることが望
まれるリードを備えた樹脂封止型半導体装置において、
前記リードの半導体チップ寄りの端部を少なくとも略１
周させた円環形状にするようにしたので、コストアップ
を招くことなく、極めて大きなインダクタンス量を得る
ことができる。かつ、組立歩留りの低下を防止し、組立
時間の短縮を図ることも可能になる。
【図１】本発明による樹脂封止型半導体装置の第１の実
施例を示す平面図である。
施例を示す平面図である。
【図２】本発明による樹脂封止型半導体装置の第２の実
施例を示す平面図である。
施例を示す平面図である。
【図３】本発明による樹脂封止型半導体装置の第３の実
施例を示す斜視図である。
施例を示す斜視図である。
【図４】本発明による樹脂封止型半導体装置の第４の実
施例を示す平面図である。
施例を示す平面図である。
【図５】本発明による樹脂封止型半導体装置の第５の実
施例を示す平面図である。
施例を示す平面図である。
【図６】インダクタを内蔵した従来の樹脂封止型半導体
装置を示す平面図である。
装置を示す平面図である。
【図７】従来の他の樹脂封止型半導体装置を示す平面図
である。
である。
１，１０ アイランド ２，１１ 半導体チップ ３ 電極パッド ４ リード ５，９ａ，９ｂ，１５ ボンディングワイヤ ６ インダクタ ７，１６ モールド樹脂 ８ チップインダクタ １２ 電極パッド １３ リード １４，１７，１８，１９，２０ 機能リード １８ａ 立設部
Claims (10)
- 【請求項１】 高周波信号の侵入または外部への漏洩を
阻止するためのインダクタを介在させることが望まれる
リードを備えた樹脂封止型半導体装置において、 前記リードの少なくとも一部が、インダクタを要しない
他のリードに対して異なる形状であることを特徴とする
樹脂封止型半導体装置。 - 【請求項２】 前記リードの形状は、その幅が狭いこと
を特徴とする請求項１記載の樹脂封止型半導体装置。 - 【請求項３】 高周波信号の侵入または外部への漏洩を
阻止するためのインダクタを介在させることが望まれる
リードを備えた樹脂封止型半導体装置において、 前記リードの半導体チップ寄りの端部が蛇行した形状で
あることを特徴とする樹脂封止型半導体装置。 - 【請求項４】 前記蛇行は、他のリードと同一な平面上
に形成されていることを特徴とする請求項３記載の樹脂
封止型半導体装置。 - 【請求項５】 前記蛇行は、Ｓ字形、Ｍ字形またはＶ字
形であることを特徴とする請求項４記載の樹脂封止型半
導体装置。 - 【請求項６】 前記蛇行は、リード長さ方向に対し直交
する方向に形成された立体形状であることを特徴とする
請求項３記載の樹脂封止型半導体装置。 - 【請求項７】 前記立体形状は、リードを曲げ加工して
作成することを特徴とする請求項６記載の樹脂封止型半
導体装置。 - 【請求項８】 高周波信号の侵入または外部への漏洩を
阻止するためのインダクタを介在させることが望まれる
リードを備えた樹脂封止型半導体装置において、 前記リードの半導体チップ寄りの端部を少なくとも略１
周させた円環形状にすることを特徴とする樹脂封止型半
導体装置。 - 【請求項９】 前記円環形状は、アイランドを取り囲む
ように設けることを特徴とする請求項８記載の樹脂封止
型半導体装置。 - 【請求項１０】 前記円環形状は、渦巻き形に形成する
ことを特徴とする請求項８記載の樹脂封止型半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24693794A JPH0888313A (ja) | 1994-09-14 | 1994-09-14 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24693794A JPH0888313A (ja) | 1994-09-14 | 1994-09-14 | 樹脂封止型半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0888313A true JPH0888313A (ja) | 1996-04-02 |
Family
ID=17155968
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24693794A Pending JPH0888313A (ja) | 1994-09-14 | 1994-09-14 | 樹脂封止型半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0888313A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19836753A1 (de) * | 1998-08-13 | 2000-03-02 | Siemens Ag | Integrierter Halbleiterchip mit Zuleitungen zu einem oder mehreren externen Anschlüssen |
| JP2006514438A (ja) * | 2003-02-25 | 2006-04-27 | テッセラ，インコーポレイテッド | 接続要素を有する高周波チップパッケージ |
| WO2006085363A1 (ja) * | 2005-02-09 | 2006-08-17 | Renesas Technology Corp. | 半導体装置及び電子回路 |
| US7589399B2 (en) | 2005-08-26 | 2009-09-15 | Sharp Kabushiki Kaisha | Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device |
| WO2014049807A1 (ja) * | 2012-09-28 | 2014-04-03 | 株式会社日立製作所 | 半導体装置、およびそれを用いた電力変換装置 |
-
1994
- 1994-09-14 JP JP24693794A patent/JPH0888313A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE19836753A1 (de) * | 1998-08-13 | 2000-03-02 | Siemens Ag | Integrierter Halbleiterchip mit Zuleitungen zu einem oder mehreren externen Anschlüssen |
| US6376913B1 (en) | 1998-08-13 | 2002-04-23 | Siemens Aktiengesellschaft | Integrated semiconductor chip having leads to one or more external terminals |
| DE19836753B4 (de) * | 1998-08-13 | 2004-04-15 | Infineon Technologies Ag | Integrierter Halbleiterchip mit Zuleitungen zu einem oder mehreren externen Anschlüssen |
| JP2006514438A (ja) * | 2003-02-25 | 2006-04-27 | テッセラ，インコーポレイテッド | 接続要素を有する高周波チップパッケージ |
| WO2006085363A1 (ja) * | 2005-02-09 | 2006-08-17 | Renesas Technology Corp. | 半導体装置及び電子回路 |
| US7589399B2 (en) | 2005-08-26 | 2009-09-15 | Sharp Kabushiki Kaisha | Semiconductor device, lead frame used in the semiconductor device and electronic equipment using the semiconductor device |
| WO2014049807A1 (ja) * | 2012-09-28 | 2014-04-03 | 株式会社日立製作所 | 半導体装置、およびそれを用いた電力変換装置 |
| JP5948426B2 (ja) * | 2012-09-28 | 2016-07-06 | 株式会社日立製作所 | 半導体装置、およびそれを用いた電力変換装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6258629B1 (en) | Electronic device package and leadframe and method for making the package | |
| US5519576A (en) | Thermally enhanced leadframe | |
| JPH0888313A (ja) | 樹脂封止型半導体装置 | |
| JPH1074625A (ja) | インダクタ素子 | |
| JP2000260809A (ja) | 半導体装置のパッケージ | |
| US20080179723A1 (en) | Semiconductor device including a plural chips with protruding edges laminated on a die pad section that has a through section | |
| JPH04233244A (ja) | 集積回路アセンブリ | |
| US6414379B1 (en) | Structure of disturbing plate having down set | |
| JPH03132063A (ja) | リードフレーム | |
| JP2519806B2 (ja) | 樹脂封止型半導体装置 | |
| JP2970626B2 (ja) | 半導体集積回路装置用リードフレーム、および半導体集積回路装置 | |
| JP2990645B2 (ja) | 半導体集積回路用リードフレームおよび半導体集積回路 | |
| JP2002353395A (ja) | リードフレームの製造方法、リードフレーム、及び半導体装置 | |
| US6118173A (en) | Lead frame and a semiconductor device | |
| JPH02253650A (ja) | リードフレーム | |
| JPH01173761A (ja) | 高周波用トランジスタ | |
| JPH04372161A (ja) | 半導体装置 | |
| JPH11260992A (ja) | リードフレーム、半導体装置および半導体装置の製造方法 | |
| JPH10326856A (ja) | リードフレームおよびそれを用いた半導体装置の製造方法 | |
| JP2812085B2 (ja) | Ｉｃリードフレームキャリア | |
| KR100216989B1 (ko) | 2칩 1패키지용 리드 프레임 | |
| JPS6177332A (ja) | 半導体装置 | |
| KR100799200B1 (ko) | 리이드 프레임 및 그것의 제조 방법 | |
| JP2504901B2 (ja) | 複数の電子部品パッケ―ジの製造方法 | |
| JPS62294304A (ja) | 半導体装置 |