JPH05275599A - 電子部品および電子部品の製造方法 - Google Patents

電子部品および電子部品の製造方法

Info

Publication number
JPH05275599A
JPH05275599A JP4066743A JP6674392A JPH05275599A JP H05275599 A JPH05275599 A JP H05275599A JP 4066743 A JP4066743 A JP 4066743A JP 6674392 A JP6674392 A JP 6674392A JP H05275599 A JPH05275599 A JP H05275599A
Authority
JP
Japan
Prior art keywords
substrate
lead
chip
leads
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP4066743A
Other languages
English (en)
Inventor
Masahide Koyama
賢秀 小山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP4066743A priority Critical patent/JPH05275599A/ja
Publication of JPH05275599A publication Critical patent/JPH05275599A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation
    • H01L2924/1815Shape

Landscapes

  • Cooling Or The Like Of Electrical Apparatus (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】 【目的】 狭ピッチのリードを有する電子部品を簡単に
製造でき、しかもヒートシンクを備えた電子部品を薄形
化できる手段を提供する。 【構成】 孔部1aが形成され且つ周縁部にインナーリ
ード2が形成された基板1と、この孔部1aに収納され
てこのインナーリード2に接続されるチップPと、この
インナーリード2に接続されてこの基板1から外方へ延
出するアウターリード10aと、このアウターリード1
0aと基板1を結合するモールド体3と、この基板1に
設けられて、このチップPの熱を放熱するヒートシンク
21とから電子部品Cを構成した。 【効果】 基板1に狭ピッチのインナーリード2を容易
に形成して、リードフレーム10のインナーリードを不
要にでき、またインナーリード2は基板1に形成されて
いるので、手が触れたり器物が当たるなどして屈曲変形
することもない。またチップPは基板1に形成された切
欠部1aに収納されるので、電子部品Cの薄形化ができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は電子部品および電子部品
の製造方法に係り、詳しくは、リードフレームのインナ
ーリードを不要にして、リードの狭ピッチ化を実現でき
る電子部品および電子部品の製造方法に関するものであ
る。
【0002】
【従来の技術】例えばQFPやSOPのような電子部品
の一般的な製造方法は、ダイボンダによりリードフレー
ムにチップをボンディングする工程と、ワイヤボンダを
用いてチップの電極とリードフレームのインナーリード
とをワイヤにより接続する工程と、チップやワイヤの保
護のためにモールドプレス装置によりモールド体を形成
する工程と、リードフレームを打ち抜いてアウターリー
ドのフォーミングを行う工程とから成っている。
【0003】
【発明が解決しようとする課題】ところで、近年電子部
品は益々高集積化が要請されており、これに伴ってリー
ドの多ピン化および狭ピッチ化が進んでいる。この種の
電子部品の製造に使用されるリードフレームは製造が簡
単であることから、一般に打ち抜き手段により製造され
る。しかし、打ち抜き手段では、ピッチの大きいアウタ
ーリードは形成しやすいが、狭ピッチとなるインナーリ
ードは形成しにくいことから、その狭ピッチ化には限界
があるという問題点があった。なおリードフレームの製
造手段としては、打ち抜き手段以外にも、エッチング手
段や電鋳手段が知られており、これらの手段によれば、
狭ピッチのインナーリードを有するリードフレームを形
成しやすいが、エッチング手段は工程が複雑であり、コ
ストアップとなる問題点がある。
【0004】更にはリードフレームのインナーリードは
極細できわめて強度が弱いことから、作業者の手に触れ
たり器物が当たるなどして屈曲変形しやすいものであっ
た。
【0005】また、通電時に発生するチップの内部抵抗
熱は、チップの破壊などを惹起する虞れがあるので、こ
の熱を放熱するためにヒートシンクを備えた電子部品が
知られている。ところがこのヒートシンクは肉厚である
ため、ヒートシンクを設けると電子部品が肉厚化して、
電子部品の搭載スペースが大きくなるという問題点があ
った。
【0006】そこで本発明は、リードフレームのインナ
ーリードを不要にして、狭ピッチのリードを有する電子
部品を簡単に製造でき、しかもヒートシンクを備えた電
子部品を薄形化できる手段を提供することを目的とす
る。
【0007】
【課題を解決するための手段】このために本発明は、孔
部が形成され且つ周縁部にインナーリードが形成された
基板と、この孔部に収納されてこのインナーリードに接
続されるチップと、このインナーリードに接続されてこ
の基板から外方へ延出するアウターリードと、このアウ
ターリードと基板を結合するモールド体と、この基板に
設けられて、このチップの熱を放熱するヒートシンクと
から電子部品を構成した。
【0008】
【作用】上記構成によれば、インナーリードは基板に形
成するので、インナーリードの狭ピッチ化が容易とな
り、またインナーリードは基板に形成されて基板にガー
ドされているので、インナーリードに手が触れたり器物
が当たるなどしても屈曲変形することはない。また、チ
ップは基板に形成された孔部に収納されるので、電子部
品を薄形化できる。
【0009】
【実施例】(実施例1)次に、図面を参照しながら本発
明の実施例を説明する。図1は本発明の実施例1に係る
電子部品Cの部分切欠底面図、図2は本発明の実施例1
に係る電子部品Cの断面図である。図中、1は基板であ
り、この基板1から外方へアウターリード10aが延出
している。基板1の中央部には、チップPを収納するた
めの孔部1aが開口されており(図7も参照)、また基
板1の周縁部の下面には、アウターリード10aに接続
されるインナーリード2が形成されている。このインナ
ーリード2は、エッチングなどにより形成される。
【0010】図2において、21はチップPの熱を放熱
するヒートシンクであり、ボンド17により基板1の上
面に接着されている。またチップPは、孔部1aに収納
されてボンド17によりヒートシンク21の裏面に接着
されている。3は基板1を覆うように形成されたモール
ド体である。このモールド体3は、基板1とアウターリ
ード10aが分離しないように両者をしっかり結合し、
またチップPやワイヤ6を保護している。
【0011】図1および図2において、9はチップPの
上面にちどり状に形成された電極、5はインナーリード
2とアウターリード10aを接続する半田部、7はこの
電子部品Cが後工程で搭載される主基板である。上記ワ
イヤ6は、インナーリード2とアウターリード10aを
接続している。
【0012】本電子部品Cは上記のような構成により成
り、次にその製造方法を説明する。図3〜図6は本発明
に係る電子部品Cの製造工程の説明図であり、一連の動
作を示している。まず、図3(a)に示すようにスクリ
ーン印刷機8により、リードフレーム10のアウターリ
ード10a上に半田部5を形成する。具体的には、スク
リーンマスク4の下方にリードフレーム10を配置し、
このスクリーンマスク4上をスキージ11を摺動させる
ことにより、このスクリーンマスク4に形成されたパタ
ーン孔を介してクリーム半田5をリードフレーム10上
に塗布し、半田部5を形成する。このリードフレーム1
0は、図7に示すように、タイバー部10bにより連結
された複数本のアウターリード10aが打抜加工により
形成されているが、インナーリードや、チップPが搭載
されるアイランドは形成されていない点において、従来
のリードフレームと異っている。勿論このリードフレー
ム10はエッチング手段や電鋳手段などの他の手段によ
り形成してもよい。
【0013】次いで、図3(b)に示すように、半田部
5上にインナーリード2が周縁部に形成された基板1を
搭載する。具体的には、一対のノズル14が装着された
移載ヘッド13をXY方向に移動して、これらのノズル
14に吸着された基板1を半田部5上に、インナーリー
ド2と半田部5が合致するように搭載する。
【0014】次に、図3(c)に示すように、この半田
部5をリフロー装置により加熱処理することにより、イ
ンナーリード2がアウターリード10aに接着される。
なお半田部5は、半田メッキ、半田レベラなどの他の手
段によって形成してもよい。あるいはまた、半田の代わ
りに例えば紫外線の照射により硬化する光硬化樹脂など
の接着剤により接着してもよい。この場合、接着剤は基
板1またはリードフレーム10のいずれの側に塗布して
もよい。
【0015】次いで図4(a)に示すように、基板1上
にヒートシンク21を設ける。具体的には、移載ヘッド
22により、ノズル23に吸着されたヒートシンク21
を、予めボンド17が塗布された基板1の上面に搭載し
て、この基板1上にヒートシンク21を接着させる。ボ
ンド17は、ディスペンサや印刷手段などにより基板1
に塗布される。次いで、その表裏を反転させる(図4
(b))。
【0016】次いで図4(c)に示すように、移載ヘッ
ド24のノズル25に吸着されたチップPを、リードフ
レーム10の上方から基板1の中央部に形成された孔部
1aに収納するように、ボンド17が予め塗布されたヒ
ートシンク21に搭載する。
【0017】次に、図5(a)に示すように、ワイヤボ
ンダ18によりインナーリード2とチップPの電極9を
ワイヤ6により接続する。具体的には、ホーン19を上
下方向に揺動させながら、キャピラリツール20に挿通
されたワイヤ6により、チップPと基板1のインナーリ
ード2を接続する。なおチップPとしては、TAB法に
より形成されたチップも適用可能であり、この場合、ワ
イヤ6による接続は不要になる。次いで、図5(b)に
示すようにその表裏を反転させる。
【0018】次いで図5(c)に示すように、プレス装
置のパンチ26a,26bによりアウターリード10a
の先端部を基板1の略厚み分だけ平行に上方へプレスし
て、このアウターリード10aの上面の高さを基板1の
上面の高さにほぼ揃える。これにより、基板1のほぼ厚
み分だけ電子部品C内の基板1の高さ位置が下がり、チ
ップPを孔部1aに収納したことと相俟って、電子部品
Cをより薄形化できる。
【0019】次いで、図6(a)に示すように、基板1
とリードフレーム10およびヒートシンク21をしっか
り結合し、かつチップPやワイヤ6を保護するために、
この基板1を被覆するようにモールドプレス装置により
モールド体3を形成する。この場合、ヒートシンク21
の上面は放熱のために露呈させる。
【0020】次に、図6(b)に示すように、打抜装置
のパンチ31a,31bによりアウターリード10aの
基端部およびタイバー部10bを切断すると同時に、こ
のアウターリード10aのフォーミングを行えば、図1
及び図2に示す電子部品Cが完成する。勿論、図3〜図
6に示す工程は、適宜前後を入れ替えてもよい。
【0021】本手段は、従来、リードフレームに形成さ
れていたインナーリードを基板1に形成しているので、
狭ピッチのインナーリード2を容易に形成でき、またイ
ンナーリード2は基板1に形成されているので基板1に
ガードされることとなり、手に触れたり器物が当たるな
どしても屈曲変形することはなく、またリードフレーム
10には狭ピッチのインナーリードを形成する必要がな
いので、リードフレームの製造が簡単となる。
【0022】また、チップPは基板1の孔部1a内に収
納されるので、基板1の上にチップPを搭載するのに比
べて電子部品Cの厚さが小さくなり、このため基板1と
ヒートシンク21を備えたパッケージタイプの電子部品
Cを薄形化することができる。
【0023】(実施例2)図8は本発明の実施例2に係
る電子部品Dの断面図であり、この電子部品Dは基板3
0の中央部に凹入状の孔部30aを形成し、この孔部3
0a内にチップPを収納したものである。このものは、
チップPとヒートシンク21の間に孔部30aの底部2
9が介在するので、チップPからヒートシンク21への
伝熱効率がそれだけ低下する難点があるが、チップPを
基板1に搭載しやすい利点がある。
【0024】(実施例3)図9は本発明の実施例3に係
る電子部品Eの断面図であり、この電子部品Eは基板3
1に孔部31aを開口し、孔部31a内に複数個のチッ
プPを収納したものである。このように、1個の電子部
品Eに複数個のチップPをパッケージすることにより、
集積度を高めている。
【0025】以上のように本発明は、様々な設計変更が
可能であって、要は、インナーリードを基板に形成し、
且つこの基板に形成された孔部にチップを収納して、チ
ップをインナーリードを介してアウターリードに接続す
るようにすればよい。
【0026】
【発明の効果】以上説明したように本発明は、インナー
リードは基板に形成するようにしているので、狭ピッチ
のインナーリードを容易に形成でき、またインナーリー
ドは基板に形成されて基板にガードされるので、インナ
ーリードに手を触れたり器物が当たるなどしてもインナ
ーリードが屈曲変形することはない。またリードフレー
ムにインナーリードを形成する必要がないので、打ち抜
き手段などによりリードフレームを簡単に製造できる。
【0027】またチップは基板に形成された孔部内に収
納されるので、基板の上にチップを搭載する従来手段に
比べて電子部品の高さが低くなり、基板とヒートシンク
を備えたパッケージタイプの電子部品を薄形化すること
ができる。
【図面の簡単な説明】
【図1】本発明の実施例1に係る電子部品の部分切欠底
面図
【図2】本発明の実施例1に係る電子部品の断面図
【図3】本発明の実施例1に係る電子部品の製造工程の
説明図
【図4】本発明の実施例1に係る電子部品の製造工程の
説明図
【図5】本発明の実施例1に係る電子部品の製造工程の
説明図
【図6】本発明の実施例1に係る電子部品の製造工程の
説明図
【図7】本発明の実施例1に係るリードフレームとチッ
プと基板とヒートシンクの分解斜視図
【図8】本発明の実施例2に係る電子部品の断面図
【図9】本発明の実施例3に係る電子部品の断面図
【符号の説明】
1 基板 1a 孔部 2 インナーリード 3 モールド体 9 電極 10 リードフレーム 10a アウターリード 21 ヒートシンク 30 基板 30a 孔部 31 基板 31a 孔部 C 電子部品 D 電子部品 E 電子部品 P チップ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】孔部が形成され且つ周縁部にインナーリー
    ドが形成された基板と、この孔部に収納されてこのイン
    ナーリードに接続されるチップと、このインナーリード
    に接続されてこの基板から外方へ延出するアウターリー
    ドと、このアウターリードと基板を結合するモールド体
    と、この基板に設けられて、このチップの熱を放熱する
    ヒートシンクとから成ることを特徴とする電子部品。
  2. 【請求項2】リードフレームに形成されたアウターリー
    ドに基板の周縁部に形成されたインナーリードを接着す
    る工程と、この基板にヒートシンクを設ける工程と、こ
    の基板に形成された孔部にチップを搭載し且つこのチッ
    プと上記インナーリードを接続する工程と、この基板を
    被覆するモールド体を形成してこのリードフレームと基
    板を結合する工程と、上記アウターリードをこのリード
    フレームから打ち抜く工程とから成ることを特徴とする
    電子部品および電子部品の製造方法。
JP4066743A 1992-03-25 1992-03-25 電子部品および電子部品の製造方法 Pending JPH05275599A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP4066743A JPH05275599A (ja) 1992-03-25 1992-03-25 電子部品および電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP4066743A JPH05275599A (ja) 1992-03-25 1992-03-25 電子部品および電子部品の製造方法

Publications (1)

Publication Number Publication Date
JPH05275599A true JPH05275599A (ja) 1993-10-22

Family

ID=13324663

Family Applications (1)

Application Number Title Priority Date Filing Date
JP4066743A Pending JPH05275599A (ja) 1992-03-25 1992-03-25 電子部品および電子部品の製造方法

Country Status (1)

Country Link
JP (1) JPH05275599A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006514438A (ja) * 2003-02-25 2006-04-27 テッセラ,インコーポレイテッド 接続要素を有する高周波チップパッケージ

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006514438A (ja) * 2003-02-25 2006-04-27 テッセラ,インコーポレイテッド 接続要素を有する高周波チップパッケージ

Similar Documents

Publication Publication Date Title
US7176557B2 (en) Semiconductor device
US7928542B2 (en) Lead frame for semiconductor package
US6975022B2 (en) Board for manufacturing a BGA and method of manufacturing semiconductor device using thereof
TWI337387B (en) Leadframe for leadless package, package structure and manufacturing method using the same
JP5100967B2 (ja) リードフレーム、これを利用した半導体チップパッケージ及びその製造方法
US7439612B2 (en) Integrated circuit package structure with gap through lead bar between a die edge and an attachment point corresponding to a conductive connector
JP2000294719A (ja) リードフレームおよびそれを用いた半導体装置ならびにその製造方法
KR100282003B1 (ko) 칩 스케일 패키지
US20040262752A1 (en) Semiconductor device
JPH05275599A (ja) 電子部品および電子部品の製造方法
US20050189625A1 (en) Lead-frame for electonic devices with extruded pads
JPH05206362A (ja) 電子部品および電子部品の製造方法
JP2725694B2 (ja) 半導体装置用パッケージ
JP2008282904A (ja) モールドパッケージおよびその製造方法
JP3000770B2 (ja) 電子部品
JPH07122701A (ja) 半導体装置およびその製造方法ならびにpga用リードフレーム
JPH08181168A (ja) 半導体装置
JP2635722B2 (ja) リードフレームおよびその製造方法
JP2600898B2 (ja) 薄型パッケージ装置
JP2552158Y2 (ja) リードフレーム
JPH05109965A (ja) 電子部品および電子部品の製造方法
JPH01231333A (ja) 半導体装置の製造方法
JP2726648B2 (ja) 半導体装置
JPH08213537A (ja) リードフレーム構造体およびそれを用いた半導体装置
JP2001077273A (ja) リードフレームとそれを用いた樹脂封止型半導体装置の製造方法